KR20070046087A - 기판상의 층을 에칭하기 위한 방법 - Google Patents

기판상의 층을 에칭하기 위한 방법 Download PDF

Info

Publication number
KR20070046087A
KR20070046087A KR1020077002100A KR20077002100A KR20070046087A KR 20070046087 A KR20070046087 A KR 20070046087A KR 1020077002100 A KR1020077002100 A KR 1020077002100A KR 20077002100 A KR20077002100 A KR 20077002100A KR 20070046087 A KR20070046087 A KR 20070046087A
Authority
KR
South Korea
Prior art keywords
layer
etching
substrate
silicon
layers
Prior art date
Application number
KR1020077002100A
Other languages
English (en)
Other versions
KR101130988B1 (ko
Inventor
프란츠 레르머
질비아 크론뮐러
티노 푹흐스
크리스티나 라이넨바흐
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20070046087A publication Critical patent/KR20070046087A/ko
Application granted granted Critical
Publication of KR101130988B1 publication Critical patent/KR101130988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate
    • B81C1/00468—Releasing structures
    • B81C1/00476—Releasing structures removing a sacrificial layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595—Control etch selectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Abstract

본 발명은 기판(Sub)상의 제거될 층을 에칭하는 방법에 관한 것으로, 제거될 층으로서 Si1 - XGeX 층(4;6, 10)이 제공되고, 상기 층은 기상 에칭 동안 에칭 가스, 특히 ClF3 에 의해 적어도 부분적으로 제거된다. Si1 - XGeX 층(4; 6, 10)의 에칭 특성은 Si1 - XGeX 층(4; 6, 10) 내의 Ge 량에 의해 조절될 수 있다. 에칭 방법은 특히 바람직하게 마이크로미케니컬 센서 내의 자체 지지 구조물을 제조하고 폐쇄된 중공 챔버(15) 내에서 상기 자체 지지 구조물을 제조하는데 적합하다. 그 이유는 Si1 - XGeX 층(4; 6, 10)은 희생층 및 충진층으로 실리콘에 대해 높은 선택성으로 에칭되기 때문이다.
중공 챔버, 에칭, 기판

Description

기판상의 층을 에칭하기 위한 방법{Method for etching a layer on a substrate}
본 발명은 기판상의 제거될 층을 에칭하기 위한 방법에 관한 것이다.
반도체 기판상의 예컨대 희생층과 같은 특정 층의 선택적 제거는 반도체 소자 제조 공정에서, 특히 자체 지지(self-supporting) 구조물의 제조 공정에서 공지된 방법이다. 따라서, 마이크로미케니컬 센서의 제조 공정에서 기판상에 희생층이 형성되고, 상기 희생층 위에 다른 구조물 층이 증착되어 구조화된다. 후속하여 희생층은 구조물의 노출을 위해 선택적으로 제거된다. 기본적으로 희생층은 건식 또는 습식 화학적으로 제거될 수 있다.
DE 195 37 814 A1에는 먼저 열 산화물이 실리콘 기판상에 증착되고, 상기 열 산화물 상에, 매립된 도체 트랙으로 이용하기 위해 고도핑된 폴리실리콘의 얇은 층이 추가로 제공된, 센서 및 센서의 제조 방법이 공지되어 있다. 그 후에, 폴리실리콘층에 다른 산화물층이 증착되고 그 위에 예컨대 두꺼운 에피폴리실리콘층이 증착된다. 그 다음에, 표면의 알루미늄 금속층의 증착과 구조화가 이루어진다. 끝으로, 노출될 센서 구조물은 바람직하게 DE 42 41 045 C1에 기술된 플루오르에 기초한 실리콘 디프 에칭 방법을 통해 에칭된다. 센서 소자의 노출은 희생층 에칭에 의해 이루어지고, 상기 에칭시 산화물은 센서 영역 하부에서 전형적으로 플루오르화수소산 함유 매체에 의해 기상 에칭 방법을 통해 제거된다. 상기 언더 에칭 기술에서, 산화물은 노출될 센서 영역 하부에서만 제거되는 것이 아니라, 폴리실리콘 도체 트랙 위에서 및 부분적으로는 아래에서도 제거되므로, 단락 및 누설 전류의 위험이 있는 단점을 갖는다. 언더 에칭이 방지되어야 하는 산화물 영역을 보호 래커에 의해 보호하는 것은 복잡한 공정에 의해서만 가능한데, 그 이유는 기상 플루오르화수소산은 거의 모든 폴리머 보호층에 매우 빠르게 침투할 수 있고 또한 강한 내식 작용을 할 수 있기 때문이다.
기상 플루오르화수소산을 사용함으로써 나타나는 문제점들은, 센서 소자의 언더 에칭이 플라즈마 에칭 방법에 의해 실행됨으로써 방지될 수 있다. 예컨대 DE 44 20 962 A1호에는 센서 구조물의 제조를 위한 실리콘 건식 에칭 방법이 제안되고, 상기 방법에서 이방성 및 등방성 플라즈마 에칭 기술의 조합에 의해 추후 습식 에칭 단계 또는 기상 에칭이 생략될 수 있다. 또한, 별도의 희생층이 제공되지 않는다. 모든 공정 단계는 하나의 플라즈마 에칭 장치에서 실행될 수 있다. 이를 위해, 다시 DE 42 41 045 C1에 기술된 이방성 디프 에칭 방법에 의해 수직 벽을 갖는 센서 구조물이 형성된다. 측벽에 테플론 종류의 폴리머가 증착되는 증착 단계들과 에칭 동안 측벽 폴리머의 순방향 드라이브에 의해 국부적으로 이방성으로 되는, 등방성의, 플루오르에 기초한 에칭 단계들이 서로 교대된다. 후속하여 실리콘 기판은 센서 소자용 실리콘 구조물이 완전히 노출될 때까지 플루오르에 기초한 에칭 단계를 통해 등방성 에칭된다.
그러나, 이러한 방법은 2가지 심각한 단점을 갖는다. 한편으로는 소위 "마이크로로딩 효과(microloading effect)"에 의해 좁은 에칭 트랜치가 넓은 에칭 트랜치보다 느리게 에칭되고, 이는 후속하는 래터럴 언더 에칭의 속도에도 적용되는데, 즉 언더 에칭은 좁은 트랜치의 경우 넓은 트랜치의 경우보다 느리게 진행된다. 다른 한편으로는 노출될 구조물의 하측면 또는 베이스도 부식된다. 결과적으로 넓은 트랜치로 둘러싸인 구조물이 좁은 트랜치로 둘러싸인 구조물보다 더 낮은 높이를 갖게 되고, 이는 흔히, 제조된 센서 소자의 재현 불가하고 불만족스러운 기계적 특성을 야기한다.
규정된 언더 에칭을 가능하게 하고 따라서 DE 44 20 962 A1에 공지된 방법의 단점들을 제거하기 위해, DE 198 47 455 A1에 공지된 방법이 이용될 수 있다. 이 경우에도 센서 소자의 구조화를 위한 이방성 플라즈마 에칭과 등방성 기상 에칭 또는 이방성 플루오르 플라즈마 에칭에 의한 상기 센서 소자의 후속 언더 에칭의 조합에 의해, 플루오르화수소산 증기를 완전히 필요로 하지 않게 된다. 그러나 이러한 방법에서 형성될 센서 구조물 영역 내의 폴리실리콘 희생층 평면의 바로 위의 수십 나노미터의 얇은 산화물층이 분리층으로서 이용된다. 얇은 산화물층 상에 에피 폴리실리콘층이 증착되고 DE 42 41 045 C1에 기술된 이방성 디프 에칭 방법에 의해 구조화된다. 얇은 산화물층은 경질 에칭 스톱으로서 작용하고, 상기 에칭 스톱은 후속하여 집중적인 이온 충격하에서, 즉 높은 기판 바이어스 전압하에서 CF4 또는 C2F6 과 같은 플루오르에 기초한 에칭 가스에 의한 플라즈마 에칭을 통해 제거 된다. 후속해서 센서 구조물의 측벽은, 에피 폴리실리콘으로 이루어진 구조물 소자가 예컨대 ClF3 에 의한 등방성 기상 언더 에칭을 통해 또는 등방성 플루오르플라즈마 언더 에칭을 통해 노출되기 전에 보호층으로서 테플론 종류의 폴리머 또는 Si 산화물 박층으로 코팅된다. 실리콘산화물에 대한 적어도 200-300:1의 상기 에칭 단계의 높은 선택성으로 인해 구조물 소자의 하측면 및 경우에 따라서는 측벽에 있는 산화물층은 그 후방측의 에칭 또는 측면 에칭 부식을 방지한다.
물론, 후방측의 산화물은 상부를 향한 구조물 소자의 압축 응력 및 뒤틀림을 야기한다. 따라서, 산화물에 의해 구조물 소자의 기계적 특성에 대한 지속적인 영향이 이루어진다. 상기 효과를 최소화하기 위해, 산화물층은 가능한 얇게, 약 10 nm로 형성되어야 한다. 또한, 실제로 이방성 기상 또는 플라즈마 에칭 단계 동안 에칭 부식이 방지되도록 하기 위해, 구조물 측벽에 있는 테플론 종류의 또는 종래의 보호층은 종종 충분하지 않다. 비용이 많이 드는 증착 방법으로 제공되어야 하는 테플론 패시베이션 대신 산화물층은 필요한 공정 안전성을 보장하기에는 충분하지 않다. 센서 구조물의 노출 후 구조물 측벽에 있는 상기 산화물층은 다시 제거되기 때문에, 플루오르화수소산 또는 플루오르화수소산 증기에 의해 센서 구조물에 대한 문제가 되는 작용이 나타난다.
본 발명에 따른 방법은, 에칭 가스를 이용한 기상 에칭시 기판상의 실리콘 게르마늄 합금 층이 특히 실리콘 기판에 비해 높은 선택성으로 제거될 수 있다는 사실에 기초한다. 특히 바람직한 에칭 가스로 ClF3를 사용하는 것이 제안된다. 또한, Si1 - XGeX 층의 에칭 특성은 합금 중의 Ge 량에 의해 조절될 수 있다.
Si1 - XGeX 층이 특히 희생층으로서 마이크로미케니컬 센서의 제조에 사용되고 상기 희생층이 기상 에칭에 의해 제거되면, 희생층 제거와 관련한 상기 단점들이 제거된다. 본 발명에 따른 방법에서는 플루오르화수소산을 함유하는 매체에 의한 실리콘산화물층의 에칭이 완전히 생략되므로, 폴리실리콘 도체 트랙의 상부 또는 하부에서 보호층의 의도치 않지만 불가피한 에칭이 일어나지 않는다. 따라서, 단락 및 누설 전류의 위험이 없다. 또한, 본 발명에 따른 에칭 방법에서는 구조물층 대 희생층의 매우 높은 재료에 따른 선택성이 주어지기 때문에 측벽 보호층에 더 이상 의존하지 않음으로써 공정 안전성이 개선된다.
또한, Si1 - XGeX 층이 충진층으로서 기판상에 증착될 수 있고 기판상에 캡층이 증착된 후 중공 챔버를 형성하기 위해 기상 에칭에 의해 간단하게 제거될 수 있다.
종속 청구항에 제시된 조치에 의해 독립 청구항에 따른 방법의 실시와 개선이 가능하다.
본 발명의 실시예들이 도면에 도시되고 하기의 설명에서 상세히 설명된다.
도 1은 기판상의 층을 선택적으로 에칭하기 위한 본 발명에 따른 방법으로서 Si1-XGeX 희생층을 제거하기 전의 단면도.
도 2는 기판상의 층을 선택적으로 에칭하기 위한 본 발명에 따른 방법으로서 Si1-XGeX 희생층을 제거한 후의 단면도.
도 3은 센서 소자의 층 형성과 관련한 제 2 방법으로서 Si1 - XGeX 희생층을 제거하기 전의 마이크로미케니컬 센서 소자의 단면도.
도 4는 센서 소자의 층 형성과 관련한 제 2 방법으로서 Si1 - XGeX 희생층을 제거한 후의 마이크로미케니컬 센서 소자의 단면도.
도 5는 센서 소자의 층 형성과 관련한 제 3 방법으로서 Si1 - XGeX 희생층 및 Si1-XGeX 충진층을 제거하기 전의 마이크로미케니컬 센서 소자의 단면도.
도 6은 센서 소자의 층 형성과 관련한 제 3 방법으로서 Si1 - XGeX 희생층 및 Si1-XGeX 충진층을 제거하기 전의 마이크로미케니컬 센서 소자의 단면도.
본 발명에 따른 방법은 먼저 마이크로미케니컬 센서의 제조 공정으로 예시적으로 설명된다. 도 1에 도시된 층 시스템의 제조를 위해 실리콘 기판(Sub)상에 먼저 제 1 절연층(1), 특히 두꺼운 열 절연 산화물이 증착된다. 상기 산화물층의 가능한 두께는 몇 마이크로미터의 범위, 예컨대 2.5 ㎛ 이다.
또한, 도전층(2), 바람직하게 약 0.5 ㎛ 두께의 얇은 폴리실리콘층이 제공된다. 그러나 다른 층 재료도 고려할 수 있는데, 예컨대 절연층(1)은 다른 산화물, 질화 실리콘 또는 다른 절연층으로 이루어질 수 있다. 예컨대 텅스텐 또는 텅스텐 합금과 같이 후속하는 고온 단계에도 문제가 되지 않는 재료가 선택되는 경우, 폴리실리콘 외에도 금속층도 도전층(2)으로서 적합하다. 상기와 같이 폴리실리콘으로 이루어진 도전층(2)은 기상(POCl3)으로부터 도핑됨으로써 도핑되고, 큰 도전성이 얻어진다. 모든 다른 공정들은 충분히 강하게 도핑된 폴리실리콘층을 형성하는데 이용될 수 있다.
포토리소그래피 공정에 의해 도전층(2)의 구조화가 이루어진다. 도전층(2)은 예컨대 도체 트랙 또는 전극으로 이용될 수 있는 개별적으로 서로 절연된 영역으로 세분된다.
기판(Sub) 상에 제 2 절연층(3)이 증착된다. 상기 층의 증착을 위해 반도체 기술에 공지된, 유전층의 증착을 위한 증착 공정이 이용될 수 있다. 질화 실리콘과 더불어 산화 실리콘, 다양한 유리 또는 다른 세라믹층도 증착될 수 있다. 다른 설명은 제 2 절연층(3)이 마찬가지로 산화 실리콘으로 구성될 수 있음에 근거한다.
희생층으로서 Si1 - XGeX 층(4)이 제 2 절연층(3) 상에 증착된다. Si1 - XGeX 층 (4)의 두께는 몇 ㎛, 예컨대 1.5 ㎛ 이다. Si1 - XGeX 합금 중의 게르마늄의 함량은 필요에 따라 변경될 수 있고, x에 대한 가능한 값의 범위는 x = 0.05 내지 x = 0.5, 특히 x = 0.1 내지 x = 0.5이다. x = 0.5인 경우 전체의 합금 중의 게르마늄과 실리콘의 양은 동일하다. x에 대한 더 작은 상한값을 갖는 값의 범위, 예컨대 x = 0.05 내지 x = 0.3, 특히 x = 0.1 내지 x = 0.3이 특정 사용에 적합할 수 있 다. 중요한 것은, Si1 - XGeX 합금의 용융점이 Ge의 양에 의존하는 것이다. Ge량이 증가함에 따라 용융점이 감소한다. x = 1인 경우, 즉 Ge는 940 ℃의 용융점을 갖는다. x = 0인 경우, 즉 Si는 1414 ℃의 용융점을 갖는다. 따라서, x = 0.05 내지 x = 0.5인 경우 Si1- XGeX 합금의 용융점은 상기 값 사이에서 유동적이다. 용융점은 후속하는 고온 단계에 적합해야 한다.
Si1 - XGeX층(4) 상에 마지막 층으로서 두꺼운 실리콘층(5)이 제공된다. 바람직하게 실리콘층(5)으로서 폴리실리콘층이 에피텍셜하게, 소위 Epipoly-Si가 증착된다. 상세히는 먼저 폴리실리콘 시작층이 Si1 - XGeX층(4)의 표면을 덮고 후속 증착의 씨결정(seed crystal)으로 이용된다. 적절한 도핑 공정, 예컨대 기상으로부터 도핑 물질의 주입 및 삽입을 통해 폴리실리콘 시작층의 경우에 따라 요구되는 도핑이 보장될 수 있다. 얇은 폴리실리콘층의 증착을 위한, 반도체 기술에서 일반적인 모든 방법은 폴리실리콘 시작층의 증착에 적합하다.
다른 공정 단계에서 원래의 실리콘 층(5)의 증착이 이루어진다. 이러한 증착은 에피 성장 반응 장치에서 이루어진다. 상기의 에피 성장 반응 장치는 실리콘층의 증착을 위한 장치로서, 반도체 기술에서 단일 크리스탈 실리콘 기판상에 단일 크리스탈 실리콘층을 형성하는데 이용된다. 상기 층들의 증착은 일반적으로 1000 ℃ 이상에서 이루어지고 몇십 마이크로미터의 단위의 층 두께가 달성될 수 있다. 본 공정에서 성장 반응 장치 내의 증착은 단일 크리스탈 실리콘 기판이 아니라 폴리 크리스탈 실리콘 출발층에서 이루어지기 때문에 단일 크리스탈 실리콘층이 형성 되는 것이 아니라 두꺼운 폴리 크리스탈 실리콘층(5), 소위 Epipoly-Si가 형성되고, 이것은 하기에서 두꺼운 실리콘층(5)이라고 한다. 폴리 크리스탈 실리콘 기판을 형성하는 증착 상태에 의해 두꺼운 실리콘층(5)의 크리스탈 특성이 영향을 받는다. 또한, 폴리실리콘 출발층의 강력 도핑은 하측면으로부터 두꺼운 실리콘층(5)의 도핑을 야기한다. 또한, 두꺼운 실리콘층(5)의 성장 동안 그리고 성장 후 후속하는 도핑 공정시 두꺼운 실리콘층(5)의 추가 도핑이 이루어진다. 두꺼운층(5)의 후속 도핑은 다시 주입, 기상으로부터 도핑 또는 반도체 기술에 공지된 각각의 다른 도핑 공정을 통해 이루어질 수 있다. 폴리실리콘 출발층은 상기 공정시 두꺼운 실리콘층(5)의 일부가 된다. 도 1 및 도 2에 도시되지 않은 접촉홀 영역에서 두꺼운 실리콘층(5)은 도전층(2)과 직접 접촉하지 않는다.
두꺼운 실리콘층(5)의 상측면에 도 1 및 도 2에서 명확함을 위해 도시되지 않은 금속층이 제공되어 구조화된다. 금속층은 예컨대 완전 평면으로 제공된 후 구조화될 수 있다.
도 1에 도시된 바와 같이, 추가의 포토리소그래피 공정에서 두꺼운 실리콘층(5)의 구조화가 이루어진다. 이를 위해 실리콘층(5)의 상측면에 마스크, 예컨대 포토마스크가 제공되고, 상기 마스크는 후속 에칭시 금속층을 보호한다. 포토 마스크의 개구를 통해 DE 42 41 045 C1에 따른, 각각 교대로 연속하는 별도의 에칭 및 중합화 단계에서, 예컨대 플루오르에 기초한 디프 에칭 방법이 실행된다. 이러한 디프 에칭 공정을 통해 높은 종횡비, 즉 깊이가 깊고 낮은 측면 치수를 갖는 트랜치가 형성될 수 있다.
트랜치는 두꺼운 실리콘층(5)의 상측면으로부터 제 2 절연층(3)의 상측면으로 연장된다. 실리콘층(5)은 개별 영역들로 분할되고, 상기 영역들은 도전층(2)에 의해 서로 결합되지 않을 경우 서로 절연된다.
기상 에칭시 본 발명에 따라 트랜치를 통해 에칭 가스가 Si1 - XGeX 층(4)에 공급되고, 에칭 가스는 Si1 - XGeX 층(4)의 높은 선택적 에칭을 야기한다. 에칭 가스로서 BrF3 및 XeF2 외에도 바람직하게 ClF3가 사용된다. 이와 관련하여, 즉 Si1 - XGeX 로부터 제거될 층의 경우 에칭 가스로서 ClF3가 사용되는 경우, 에피-폴리실리콘에 대한 매우 높은 선택성은 약 4000:1 및 SiO2에 대한 선택성은 약 100000:1이다. 실제로, 에칭 특성, 특히 에칭 속도는 합금 중의 게르마늄량을 통해 매우 효과적으로 제어되는 것이 추가로 확인되었다. Si1 - XGeX 합금 중의 Ge 량이 상한값으로서 x = 0.3의 값까지 커질수록 신속하게 에칭된다. 30%의 Ge 량부터, 즉 x = 0.3 내지 x = 0.5의 값의 범위에서 에칭 속도는 거의 일정하게 유지된다. 이로써 전체적으로 조절된 에칭 조합, 즉 에칭 속도가 조절될 수 있고 재료 조합시 높은 선택적 에칭 부식이 가능해진다.
에피-폴리실리콘으로 이루어진 구조화된 센서 소자에서 Si1 - XGeX 층(4)의 부분적 제거 후에 도 2에 도시된 바와 같이, 상기 센서 소자는 완전히 언더 에칭되어 노출된다. 희생층 에칭 동안 바람직하게 도 2에 도시되지 않은, 알루미늄과 같은 금속 접촉 패드가 이방성 플라즈마 에칭 동안 보호 마스크로 이용되었던 동일한 감 광성 고분자 마스크를 통해 보호될 수 있다. 즉, 완전한 건식 화학 공정에 의해 부식 위험이 감소될 뿐만 아니라 트랜치 마스크로 이용되었던 고분자 마스크에 의한 알루미늄 접촉 패드의 완전한 보호도 이루어진다.
에칭 장치로부터 제거 후에 기판(Sub)은 산소플라즈마 박리기에서 감광성 고분자 마스크 및 남아 있는 테플론 종류의 측벽 필름으로부터 제거된다. 산소플라즈마를 이용한 이러한 소각 공정은 반도체 산업에서 래커 잔류물 및 실행된 플라즈마 에칭 단계로부터 발생한 공정 침전물의 제거를 위해 공지된 방법이다.
본 발명에 따른 에칭 방법의 특히 바람직한 실시예는 도 3 및 도 4에 도시된다. 지금까지 설명된 마이크로미케니컬 센서의 구성에 보완하여 확산 배리어(4a)가 Si1-XGeX 층(4) 과 상부 Si층(5) 사이에 배치된다. 확산 배리어(4a)에 의해 상부 Si 층(5) 내로 게르마늄이 확산되는 것이 방지된다. 확산 배리어(4a)는 바람직하게 10 내지 100 nm의 두께를 가진 얇은 산화 실리콘층 또는 질화 실리콘층이다. 따라서 산화 실리콘 또는 질화 실리콘으로 이루어진 얇은 층은 확산 배리어로 이용되기에 충분하지만, 에칭 가스, 특히 ClF3 에 대해 패시베이션을 보장할 필요가 없다.
다른 실시예에서, 마이크로미케니컬 소자의 제조시 본 발명에 따른 방법이 사용될 수 있고, 상기 소자는 가동 구조물을 가진 적어도 하나의 중공 챔버를 포함한다. 실질적으로, 도 5 및 도 6에 도시된 바와 같이, 2개의 Si1 - XGeX 층은 센서 소자를 포함하는 영역 내의 희생층 또는 충진층으로서 기판상에 증착되고 기판상에 캡층을 증착한 후에 중공 챔버의 형성을 위해 제거된다.
상세히는, 예시적으로 DE 100 06 035 A1에 상응하게 센서 제조시 기판(Sub)상에 제 1 희생층 증착되고 그 위에 실리콘층(7)이 증학된 후 센서 소자로 구조화된다. 이러한 예에서 중간 센서 소자(7a)는 공정 종료 후에 가동 구조물을 형성한다. 그러나, 상기 간행물에 공지된 방법과 달리, 제 1 희생층으로서 산화 실리콘이 아니라 본 발명에 따라 Si1 - XGeX 층(6)이 증착된다. 희생층의 예비 구조화에 의해, 실리콘층(7)의 증착 및 구조화시 기판(Sub), 소위 지지 구조물(8)에 대한 고정부도 형성될 수 있다. 바람직하게, 실리콘층(7)의 증착 전에 산화물로 이루어진, 게르마늄을 위한 확산 배리어(6a)가 Si1 - XGeX 층(6)상에 증착된다. 제 1 실시예에 공지된 바와 같이, 산화물층은 특히 10 내지 100 nm의 두께를 갖는다. 그 이유는 에칭 가스, 특히 ClF3 에 대한 패시베이션이 보장될 필요가 없기 때문이다. 고온 후속 공정 단계에서 Ge 원자가 얇은 산화물층 형태의 확산 배리어를 통과하고 계속해서 실리콘층 내로 침투하는 것만 방지되어야 하는데, 그 이유는 이러한 확산은 Si1-XGeX 층에 대한 선택성을 불가능하게 할 수 있기 때문이다.
후속하여, 센서 소자의 측면을 가능한 양호하게 커버하는, 바람직하게 산화 실리콘으로 이루어진 제 1 얇은 보호층(9)이 증착된다. 또한 보호층(9)은 10 내지 100 nm의 두께를 갖는데, 그 이유는 이 경우 상기 보호층은 게르마늄에서 Si1 - XGeX 층을 통해 인접하는 Si 층 내로 통과하는 것에 대한 확산 배리어로 이용되지만, 에 칭 가스, 특히 ClF3 에 대한 패시베이션이 보장될 필요는 없다. 제 1 보호층(9)에 의한 제 1 희생층의 커버는 생략될 수 있다.
다음 단계에서 구조화된 그리고 보호층(9)으로 커버된 센서 소자 위에 추가의 Si1 - XGeX 층(10)이 제공된다. 상기 Si1 - XGeX 층(10)은 제 2 희생층으로 이용되고 소위 충진층이다. 충진층의 두께는, 추후의 센서 소자가 완전히 상기 충진층으로 커버되도록 선택된다. 전형적으로 충진층의 두께는 5 내지 30 ㎛ 이다. 충진층의 증착 후 충진층의 구조화는, 충진층이 추후 센서 소자가 배치되는 영역 내에 놓이도록 실시된다. 충진층은 지지 구조물(8) 상의 산화 규소 보호층(9)을 제외하고 제거된다.
구조화된 충진층 위에 바람직하게 산화 실리콘으로 이루어진 제 2 보호층(11)이 제공된다. 제 2 보호층(11)은 제 1 보호층(9)처럼 매우 얇을 수 있다. 제공될 상부 실리콘층(12) 내로 게르마늄이 확산되는 것을 방지하기 위해, 약 10 내지 100 nm의 두께가 충분하다. 제 2 보호층(11)은, 2개의 보호층들(9, 11)들이 지지 구조물(8) 위로 서로 이어지거나 또는 밀봉 방식으로 서로 중첩되는 방식으로 부분적으로 지지 구조물(8) 상에서 제거된다.
최종적으로, 제 2 보호층(11) 위에 캡 층(12a)으로 이용되는 폴리실리콘층(12)이 증착된다. 캡 층(12a)에 래커 또는 산화물 마스크(13)가 제공되고, Si 디프 에칭 방법에 의해 구조화된다. 이로써, 캡 층(12a)에 제 2 보호층(11) 위에서 끝나는 천공홀(14)들이 배치된다. 천공홀(14)들에 의해 적절한 에칭 매체가 제 거될 층에 공급될 수 있다. 먼저 제 2 보호층(11)이 제거된 후 충진층, 제 1 희생층 및 제 1 보호층(9)이 제거된다. 충진층 및 Si1 - XGeX (6)로 이루어진 희생층이 제거된 후 에칭 가스, 특히 ClF3 는 천공홀(14)들에 공급되고 이로써 충진층에 대한 직접적인 액세스가 이루어진다. 공정 종료시 충진층 및 Si1 - XGeX (6)으로 이루어진 제 1 희생층은 완전히 또는 적어도 부분적으로 센서 소자 주변에서 제거되므로, 적어도 하나의 가동 센서 소자(7a)를 가진 중공 챔버(15)가 형성된다.
도 6에 도시된 바와 같이, 상기 에칭 단계에 후속하여 천공홀(14)들이 커버층(16)으로 폐쇄된다. 커버층(16)은 바람직하게 1 내지 20 ㎛ 의 두께이고 예컨대 절연체, 바람직하게 산화 실리콘으로 이루어진다.
상기 방법에 의해 간단하게 기판(Sub)에 있는 가동 센서 소자(7a)를 포함하는 중공 챔버(15)가 형성된다. 기본적으로, 중공 챔버(15)를 기판 위에 형성하는 방법이 사용될 수 있다. 중공 챔버(15)는 에칭 가스를 이용하여 Si1 - XGeX 로부터 충진층을 제거함으로써 형성된다. 중공 챔버(15)는 가동 및/또는 비가동 센서 소자를 포함하거나 또는 어떠한 센서 소자 없이 다른 목적으로 사용된다.
Si1 - XGeX 로 이루어진 희생 또는 충진층을 이용하여 마이크로미케니컬 센서의 제조를 위한 본 발명에 따른 방법의 지금까지 설명된 실시예 외에도, 층 또는 기판의 규정된 방식으로 제어 가능한 에칭을 필요로 하는 경우 제안된 에칭 방법이 이용될 수 있다. 따라서, 실리콘 게르마늄 합금으로 이루어진 층 또는 기판이 제공 될 수 있고, 기상 에칭시 의도대로 에칭 속도를 변경시킬 수 있도록 합금 중의 게르마늄 함량은 정해진 방향으로, 예컨대 층 두께에 의해 변형된다. 상이한 Ge 함량을 가진 다수의 개별 층들로 이루어진 연속층은 선택적 에칭을 가능하게 하는데 적합하다. 극단적인 경우에 에칭 스톱이 얻어질 수 있다.

Claims (17)

  1. 기판(Sub), 특히 실리콘 기판상의 제거될 층을 에칭하기 위한 방법에 있어서,
    상기 제거될 층은 상기 기판(Sub) 위에 있는 또는 상기 기판(Sub) 위에 증착된 Si1-XGeX 층(4; 6, 10)이고, 상기 Si1 - XGeX 층(4; 6, 10)은 에칭 가스를 이용한 기상 에칭시 적어도 부분적으로 제거되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  2. 제 1 항에 있어서, 에칭 가스로서 BrF3, XeF2 또는 ClF3가 사용되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  3. 제 1 항 또는 제 2 항에 있어서, Si1 - XGeX 층(4; 6, 10)의 에칭 특성은 상기 층의 Ge 량에 의해 제어되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 Si1 - XGeX 층(4; 6, 10)은 x = 0.05 내지 x = 0.5 범위의 값 x을 갖는 Ge 량을 포함하는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  5. 제 4 항에 있어서, 상기 Si1 - XGeX 층(4; 6, 10)은 x = 0.1 내지 x = 0.5 범위의 값 x을 갖는 Ge 량을 포함하는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 Si1 - XGeX 층(4; 6, 10)은 x = 0.05 내지 x = 0.3 범위의 값 x을 갖는 Ge 량을 포함하는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  7. 제 6 항에 있어서, 상기 Si1 - XGeX 층(4;6, 10)은 x = 0.1 내지 x = 0.3 범위의 값 x을 갖는 Ge 량을 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 증착된 Si1 - XGeX 층(4; 6, 10) 상에 실리콘층(5; 7, 12)이 성장되고 구조화된 후, 상기 Si 구조물의 노출을 위해 Si1-XGeX 층(4; 6, 10)은 희생 또는 충진층으로서 노출될 구조물 아래에서 적어도 부분적으로 제거되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  9. 제 8 항에 있어서, 상기 Si1 - XGeX 층(4; 6, 10)과 상기 실리콘층(5; 7, 12) 사 이에 특히 10 내지 100 nm 두께의 산화물 또는 질화물 층이 확산 배리어 또는 보호층(4a; 6a, 11)으로서 제공되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  10. 제 8 항 또는 제 9 항에 있어서, 상기 실리콘층(5; 7, 12)으로서 Poly-Si 층이 에피텍셜하게 성장되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 실리콘층(5; 7, 12)의 구조화는 플루오르에 기초한 디프 에칭 방법에 의해 각각 교대로 연속하는 별도의 에칭 및 중합 단계에서 실시되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 Si1 - XGeX 층(4)은 제 1 절연층(1), 도전층(2) 및 제 2 절연층(3)으로 코팅된 기판(Sub) 상에 증착되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  13. 제 12 항에 있어서, 상기 제 1 절연층(1)으로서 SiO2 층이 열에 의해 Si로 이루어진 기판(Sub) 상에 형성되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  14. 제 12 항 또는 제 13 항에 있어서, 상기 도전층(2)으로서 Poly-Si 층이 제공되어 구조화되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 제 2 절연층(3)으로서 산화물 층이 제공되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  16. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 Si1 - XGeX 층(10)은 충진층으로서 센서 소자를 포함하는 영역 내에 증착되고 기판(Sub) 상에 캡 층(12a)을 증착한 후에 중공 챔버(15)의 형성을 위해 제거되는 것을 특징으로 하는 기판상의 층을 에칭하기 위한 방법.
  17. 제 16 항에 있어서, 상기 캡 층(12a)에 천공홀(14)들이 배치되고, 상기 홀을 통해 에칭 가스가 Si1 - XGeX 층(10) 내로 공급되는 것을 특징으로 하는 중공 챔버(15)의 형성을 위해 방법.
KR1020077002100A 2004-07-29 2005-07-01 기판상의 층을 에칭하는 방법 KR101130988B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004036803.1 2004-07-29
DE102004036803A DE102004036803A1 (de) 2004-07-29 2004-07-29 Verfahren zum Ätzen einer Schicht auf einem Substrat
PCT/EP2005/053121 WO2006013137A2 (de) 2004-07-29 2005-07-01 Verfahren zum ätzen einer sige-schicht auf einem substrat

Publications (2)

Publication Number Publication Date
KR20070046087A true KR20070046087A (ko) 2007-05-02
KR101130988B1 KR101130988B1 (ko) 2012-03-28

Family

ID=35124738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077002100A KR101130988B1 (ko) 2004-07-29 2005-07-01 기판상의 층을 에칭하는 방법

Country Status (6)

Country Link
US (1) US8182707B2 (ko)
EP (1) EP1774572B1 (ko)
JP (1) JP4686544B2 (ko)
KR (1) KR101130988B1 (ko)
DE (1) DE102004036803A1 (ko)
WO (1) WO2006013137A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190026593A (ko) * 2017-09-04 2019-03-13 인피니언 테크놀로지스 아게 층 구조체 및 마이크로 전자 기계 컴포넌트를 처리하는 방법
KR20210031414A (ko) * 2019-09-11 2021-03-19 주식회사 테스 기판 처리 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234589A1 (de) * 2002-07-30 2004-02-12 Robert Bosch Gmbh Schichtsystem mit einer Siliziumschicht und einer Passivierschicht, Verfahren zur Erzeugung einer Passivierschicht auf einer Siliziumschicht und deren Verwendung
DE102005047081B4 (de) * 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
DE102006024668A1 (de) 2006-05-26 2007-11-29 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu dessen Herstellung
DE102006049259A1 (de) 2006-10-19 2008-04-30 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelementes mit einer Dünnschicht-Verkappung
DE102007033685A1 (de) 2007-07-19 2009-01-22 Robert Bosch Gmbh Verfahren zum Ätzen einer Schicht auf einem Silizium-Halbleitersubstrat
DE102008042432A1 (de) 2008-09-29 2010-04-01 Robert Bosch Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
DE102010001420A1 (de) 2010-02-01 2011-08-04 Robert Bosch GmbH, 70469 III-V-Halbleiter-Solarzelle
DE102010001504B4 (de) 2010-02-02 2020-07-16 Robert Bosch Gmbh Eine Filtereinrichtung und ein Verfahren zur Herstellung einer Filtereinrichtung
JP5643635B2 (ja) * 2010-12-24 2014-12-17 旭化成エレクトロニクス株式会社 半導体装置の製造方法
US9082725B2 (en) 2011-08-25 2015-07-14 SCREEN Holdings Co., Ltd. Pattern forming method
DE102011086610B4 (de) 2011-11-18 2022-11-10 Robert Bosch Gmbh Verfahren zur Herstellung von Halbleiterstrukturen auf Siliziumcarbid-Basis
US9738516B2 (en) 2015-04-29 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Structure to reduce backside silicon damage
JP6812880B2 (ja) * 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
JP7005748B2 (ja) * 2017-08-31 2022-01-24 グーグル エルエルシー 量子情報処理デバイス形成
CN109437093A (zh) * 2018-10-26 2019-03-08 中国科学院苏州纳米技术与纳米仿生研究所 自支撑微纳米结构及其制作方法
US11791155B2 (en) * 2020-08-27 2023-10-17 Applied Materials, Inc. Diffusion barriers for germanium

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3511727A (en) * 1967-05-08 1970-05-12 Motorola Inc Vapor phase etching and polishing of semiconductors
JPH0192385A (ja) * 1987-09-30 1989-04-11 Iwatani Internatl Corp 金属類物質又はその化合物を材質とする部材の微細加工方法
JPH04208528A (ja) * 1990-12-03 1992-07-30 Nec Corp 半導体装置の製造方法
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
DE4420962C2 (de) 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
DE19537814B4 (de) 1995-10-11 2009-11-19 Robert Bosch Gmbh Sensor und Verfahren zur Herstellung eines Sensors
DE19847455A1 (de) * 1998-10-15 2000-04-27 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen
DE10006035A1 (de) * 2000-02-10 2001-08-16 Bosch Gmbh Robert Verfahren zur Herstellung eines mikromechanischen Bauelements sowie ein nach dem Verfahren hergestelltes Bauelement
JP2002200599A (ja) 2000-10-30 2002-07-16 Sony Corp 三次元構造体の作製方法
FR2823032B1 (fr) * 2001-04-03 2003-07-11 St Microelectronics Sa Resonateur electromecanique a poutre vibrante
KR100414217B1 (ko) * 2001-04-12 2004-01-07 삼성전자주식회사 게이트 올 어라운드형 트랜지스터를 가진 반도체 장치 및그 형성 방법
DE10142952A1 (de) * 2001-06-13 2002-12-19 Bosch Gmbh Robert Herstellungsverfahren für eine mikromechanische Struktur
KR100446302B1 (ko) * 2002-06-05 2004-08-30 삼성전자주식회사 음의 기울기를 가지는 게이트를 포함하는 반도체 소자 및그 제조방법
JP3555682B2 (ja) * 2002-07-09 2004-08-18 セイコーエプソン株式会社 液体吐出ヘッド
JP4208528B2 (ja) 2002-09-13 2009-01-14 キヤノン株式会社 情報処理装置、機能拡張プログラム、それをコンピュータ読み取り可能に記憶した記憶媒体、情報処理方法
KR100382245B1 (en) 2002-12-12 2003-05-01 Psk Inc Asher equipment for semiconductor device manufacturing including cluster method
FR2849944B1 (fr) 2003-01-14 2005-03-04 Itt Mfg Enterprises Inc Cadre pour le montage sur un panneau d'un connecteur pour carte a puce
DE10302676A1 (de) * 2003-01-24 2004-07-29 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zu dessen Herstellung
US7078298B2 (en) * 2003-05-20 2006-07-18 Sharp Laboratories Of America, Inc. Silicon-on-nothing fabrication process
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
FR2857952B1 (fr) * 2003-07-25 2005-12-16 St Microelectronics Sa Resonateur electromecanique et procede de fabrication d'un tel resonateur
US7060539B2 (en) * 2004-03-01 2006-06-13 International Business Machines Corporation Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190026593A (ko) * 2017-09-04 2019-03-13 인피니언 테크놀로지스 아게 층 구조체 및 마이크로 전자 기계 컴포넌트를 처리하는 방법
KR20230043810A (ko) * 2017-09-04 2023-03-31 인피니언 테크놀로지스 아게 층 구조체 및 마이크로 전자 기계 컴포넌트를 처리하는 방법
US11787686B2 (en) 2017-09-04 2023-10-17 Infineon Technologies Ag Method for processing a layer structure and microelectromechanical component
KR20210031414A (ko) * 2019-09-11 2021-03-19 주식회사 테스 기판 처리 방법

Also Published As

Publication number Publication date
JP4686544B2 (ja) 2011-05-25
WO2006013137A2 (de) 2006-02-09
KR101130988B1 (ko) 2012-03-28
DE102004036803A1 (de) 2006-03-23
EP1774572B1 (de) 2016-09-28
US8182707B2 (en) 2012-05-22
WO2006013137A3 (de) 2006-04-06
EP1774572A2 (de) 2007-04-18
US20080311751A1 (en) 2008-12-18
JP2008508704A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
KR101130988B1 (ko) 기판상의 층을 에칭하는 방법
JP4603740B2 (ja) 精密機械的な構造要素、及びその製造方法
TWI312180B (en) Soi polysilicon trench refill perimeter oxide anchor scheme
CN110636422B (zh) 半导体器件及其形成方法
KR100763538B1 (ko) 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법
JP4260396B2 (ja) 半導体装置およびその製造方法
US8994127B2 (en) Method of fabricating isolating semiconductor structures using a layout of trenches and openings
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
US6521965B1 (en) Integrated pressure sensor
US7187022B2 (en) Semiconductor device having a multi-bridge-channel and method for fabricating the same
KR100675962B1 (ko) 열적 산화물이 채워진 얕은 소자 분리용 트렌치
JP4081868B2 (ja) 微小装置の製造方法
KR20140091574A (ko) 희생 실리콘 슬랩을 이용한 와이드 트렌치 형성 방법
US7615444B2 (en) Method for forming a capacitor structure
TW201539553A (zh) 閘極結構的接觸窗結構形成方法
KR100478253B1 (ko) 반도체 소자 형성방법
JP5812558B2 (ja) モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法
EP1116038B1 (en) Formation of a bridge in a micro-device
JPH06302834A (ja) 薄膜構造の製造方法
JP4033086B2 (ja) ドライエッチング方法
US20240092632A1 (en) Mems device and manufacturing method thereof
JPH10189590A (ja) 半導体装置及びその製造方法
KR100758641B1 (ko) Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자
JP4281250B2 (ja) 半導体力学量センサの製造方法
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150316

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170310

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180312

Year of fee payment: 7