KR20140091574A - 희생 실리콘 슬랩을 이용한 와이드 트렌치 형성 방법 - Google Patents
희생 실리콘 슬랩을 이용한 와이드 트렌치 형성 방법 Download PDFInfo
- Publication number
- KR20140091574A KR20140091574A KR1020147014947A KR20147014947A KR20140091574A KR 20140091574 A KR20140091574 A KR 20140091574A KR 1020147014947 A KR1020147014947 A KR 1020147014947A KR 20147014947 A KR20147014947 A KR 20147014947A KR 20140091574 A KR20140091574 A KR 20140091574A
- Authority
- KR
- South Korea
- Prior art keywords
- sacrificial
- forming
- trench
- silicon
- slab
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 106
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 106
- 239000010703 silicon Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 95
- 238000005530 etching Methods 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 239000012212 insulator Substances 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 41
- 229910004298 SiO 2 Inorganic materials 0.000 description 30
- 239000000463 material Substances 0.000 description 9
- 230000033001 locomotion Effects 0.000 description 8
- 238000000708 deep reactive-ion etching Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000008719 thickening Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00055—Grooves
- B81C1/00063—Trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0323—Grooves
- B81B2203/033—Trenches
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0136—Growing or depositing of a covering layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Drying Of Semiconductors (AREA)
Abstract
캡슐화된 와이드 트렌치를 형성하는 방법은 실리콘 온 인슐레이터(SOI) 웨이퍼 위의 실리콘을 제공하는 단계, 상기 SOI 웨이퍼의 실리콘층에 제1 트렌치를 에칭함으로써 제1 희생 실리콘 슬랩의 제1 측면을 형성하는 단계, 상기 실리콘층에 제2 트렌치를 에칭함으로써 상기 제1 희생 실리콘 슬랩의 제2 측면을 형성하는 단계, 상기 제1 트렌치에 제1 희생 옥사이드 부분을 형성하는 단계, 상기 제2 트렌치에 제2 희생 옥사이드 부분을 형성하는 단계, 상기 제1 희생 옥사이드 부분 및 상기 제2 희생 옥사이드 부분 위에 폴리실리콘층을 형성하는 단계 및 상기 제1 희생 옥사이드 부분 및 상기 제2 희생 옥사이드 부분을 에칭하는 단계를 포함한다.
Description
본 출원은 2011년11월9일 출원된 미국 특허 가출원 제61/557,798호 및 2012년1월12일 출원된 미국 특허 가출원 제61/585,803호에 대한 우선권을 향유하며, 상기 출원의 전체 내용은 본 출원에 참조로 병합된다.
본 발명은 마이크로전자기계 시스템(MEMS) 분야 및 실리콘 구조의 웨이퍼 레벨 캡슐화 분야에 관한 것이다.
일반적으로 마이크로전자기계 시스템(MEMS)은 실리콘의 박막 웨이퍼에 구성 요소를 에칭함으로써 형성된다. MEMS 장치는 거시적 기계 장치보다 훨씬 작지만, 많은 MEMS 장치는 MEMS 장치의 거시적 대응물과 같은 이동부가 필요하며, 상기 MEMS의 일부 구성 요소는 이동 가능한 자유 공간으로 둘러싸일 필요가 있다. MEMS 부품이 이동 가능한 자유 공간은 MEMS 장치에서 구성 요소를 둘러싸는 실리콘층 내로 트렌치(trench)를 에칭함으로써 형성된다. 또한, 일부 MEMS 장치가 실리콘 웨이퍼로부터 에칭된 후, 폴리실리콘 물질의 캡층은 상기 장치를 캡슐화하기 위해 상기 MEMS 상부에 적층된다. 이러한 캡층은 상기 내부 이동부를 내부 공동에 밀봉하고, 또한 전기적 커넥터를 MEMS 장치와 주고받을 수 있다.
현재, 두께가 수 미크론보다 큰, 깊이에 대한 너비의 종횡비를 높은 값으로 갖는 MEMS 구조는 폴리실리콘 증착층이 밀폐된 외부 쉘(shell)을 형성하기 위해 상기 장치 주위를 캡슐화하는데 사용되는 경우, 대략 수 미크론 또는 그 미만으로 변위가 제한된다. 상기 제한은 옥사이드층(일반적으로 SiO2)이 상기 MEMS의 기저 구성 요소로부터 상기 폴리실리콘 캡을 분리하기 위한 스페이서로써 사용되기 때문에 존재한다. 상기 옥사이드층은 상기 폴리실리콘 캡이 적층될 수 있는 편평한 표면을 형성하기 위해 상기 실리콘 또는 장치층에 형성되는 임의의 트렌치에 걸쳐 이어져야 한다. 상기 트렌치의 너비가 증가할수록, 소정의 편평도를 제공하기 위해 증착되어야 하는 옥사이드의 양도 증가해야 한다. 두꺼운 옥사이드층은 장치의 부피를 증가시킨다. 또한, 옥사이드층의 두께가 증가할수록, 상기 옥사이드층에 의해 상기 기저 웨이퍼에 가해지는 스트레스가 증가한다. 따라서, 특정한 옥사이드층이 너무 두껍다면, 상기 기저 웨이퍼는 스트레인(strain) 하에서 균열이 생긴다.
앞서 설명한 제한 때문에, 일반적인 종래 기술에서 MEMS의 밀폐된 캡슐화 공정은 크기가 대략 0.2㎛ 내지 1.5㎛까지인 내부 트렌치를 가능하게 한다. 많은 MEMS 구조는 동작하기 위해 움직일 수 있어야 하기 때문에, 상기 소형의 내부 트렌치 크기는 현재의 트렌치 형성 기술을 사용하여 얻을 수 있는 움직임의 범위를 제한한다. 예를 들면, 상기 종래의 트렌치 형성 기술은 오직 기존 트렌치의 0.52㎛ 내지 0.58㎛ 범위 내에서 이동하기 위해 필요한 용량성 공진기(capacitative resonators) 및 발진기(oscillator)와 같은 MEMS 장치의 형성을 가능하게 한다. 가속도계 또는 자이로스코프와 같은 MEMS의 다른 유형은 훨씬 큰 이동 거리를 필요로 하고, 상기 동일한 일반적인 실리콘 기술로는 제조될 수 없다. 일반적인 MEMS 진동 자이로스코프는 구동 모드 속도의 함수로 각속도 감지 모드 코리올리(Coriolis) 응답 변위를 증폭하기 위해 5㎛ 내지 10㎛ 수준의 이동이 필요하며, 
이다.
움직임의 증가된 범위에 대한 이러한 필요성은 소정의 이동량을 제공하기 위해 대략 5㎛ 내지 10㎛의 이동 범위를 허용하도록 증가된 트렌치 너비를 필요로 한다. 종래 기술을 사용하면, 이러한 와이드 트렌치는 많은 양의 옥사이드가 필요한, 두께가 대략 10㎛ 내지 20㎛인 상부의 옥사이드층을 필요로 한다. 게다가, 상기 두꺼운 층은 상기 기저의 실리콘 웨이퍼를 파괴시킬 수도 있는 스트레스를 발생시킨다. 따라서, 종래 트렌치 형성 방법은 상기 설명된 것과 같은 방법으로 제조되는 가속도계 및 자이로스코프와 같은 많은 유용한 MEMS 부품을 가능하게 하지 않는다.
필요한 것은 컨포멀(conformal) 증착 필름으로 캡슐화된 MEMS 장치에서 넓은 영역의 트렌치를 형성하는 방법이다. 추가로 필요한 것은 큰 변위의 MEMS 장치 제조에 사용되는 실리콘 웨이퍼에서 필름 스트레스를 방지하는 방법이다.
본 발명의 일 실시예에 따르면, 캡슐화된 와이드 트렌치를 형성하는 방법은 실리콘 온 옥사이드 인슐레이터(SOI) 웨이퍼를 제공하는 단계, 상기 SOI 웨이퍼의 실리콘층에 제1 트렌치를 에칭함으로써 제1 희생 실리콘 슬랩의 제1 측면을 형성하는 단계, 상기 실리콘층에서 제2 트렌치를 에칭함으로써 상기 제1 희생 실리콘 슬랩의 제2 측면을 형성하는 단계, 상기 제1 트렌치에서 제1 희생 옥사이드 부분을 형성하는 단계, 상기 제2 트렌치에서 제2 희생 옥사이드 부분을 형성하는 단계, 상기 제1 희생 옥사이드 부분 및 상기 제2 희생 옥사이드 부분 위에 폴리실리콘층을 형성하는 단계 및 상기 제1 희생 옥사이드 부분 및 상기 제2 희생 옥사이드 부분을 에칭하는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 실리콘 온 인슐레이터(SOI) 웨이퍼에 트렌치를 형성하는 방법은 장치층에 제1 트렌치를 에칭하는 단계, 상기 장치층에 제2 트렌치를 에칭하는 단계, 그렇게 함으로써 제1 희생 슬랩을 형성하는 단계, 상기 제1 트렌치에 제1 희생 옥사이드 부분을 형성하는 단계, 상기 제2 트렌치에 제2 희생 옥사이드 부분을 형성하는 단계, 상기 제1 희생 슬랩을 희생하는 단계, 상기 제1 희생 옥사이드 부분을 에칭하는 단계 및 상기 제2 희생 옥사이드 부분을 에칭하는 단계를 포함한다.
도 1은 와이드 트렌치로 제작된 공진기의 부분 단면도이다.
도 2는 희생 실리콘 슬랩을 사용하여 실리콘 웨이퍼에 와이드 트렌치를 형성하는 과정이다.
도 3은 실리콘층 및 옥사이드 기판을 갖는 웨이퍼의 부분 단면도이다.
도 4는 상기 실리콘층 위에 포토리소그래픽 마스크를 추가한 상태의 도 3의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 5는 일련의 좁은 트렌치 및 희생 실리콘 슬랩을 포함하는 도 4의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 6은 옥사이드 물질이 상기 좁은 트렌치를 충전한 상태의 도 5의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 7은 상기 각각의 희생 실리콘 슬랩의 상부 표면이 노출된 도 6의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 8은 개방 공동이 옥사이드 핑거(finger) 구조를 분리하는 도 7의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 9는 상기 개방 공동이 추가의 옥사이드 핑거로 충전된 도 8의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 10은 상기 작동 실리콘층 및 상기 옥사이드 핑거의 상부 표면에 형성된 편평해진 옥사이드 층을 추가한 상태의 도 9의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 11은 추가의 폴리실리콘 캡층을 갖는 도 10의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 12는 상기 폴리실리콘 캡층을 통해 형성된 복수의 에칭 벤트 홀(vent hole)을 갖는 도 11의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 13은 와이드 트렌치 및 공진기 아암(arm)을 갖는 도 12의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 14는 두꺼운 폴리실리콘 캡층을 갖는 도 13의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 15는 실리콘층에 와이드 트렌치를 형성하는 다른 방법이다.
도 16은 상기 희생 실리콘 슬랩의 표면을 덮는 옥사이드 코팅을 갖는 도 5의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 17은 상기 희생 실리콘 슬랩이 희생 옥사이드 슬랩을 형성하기 위해 산화한 도 16의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 18은 추가의 편평해진 옥사이드층을 갖는 도 17의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 2는 희생 실리콘 슬랩을 사용하여 실리콘 웨이퍼에 와이드 트렌치를 형성하는 과정이다.
도 3은 실리콘층 및 옥사이드 기판을 갖는 웨이퍼의 부분 단면도이다.
도 4는 상기 실리콘층 위에 포토리소그래픽 마스크를 추가한 상태의 도 3의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 5는 일련의 좁은 트렌치 및 희생 실리콘 슬랩을 포함하는 도 4의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 6은 옥사이드 물질이 상기 좁은 트렌치를 충전한 상태의 도 5의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 7은 상기 각각의 희생 실리콘 슬랩의 상부 표면이 노출된 도 6의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 8은 개방 공동이 옥사이드 핑거(finger) 구조를 분리하는 도 7의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 9는 상기 개방 공동이 추가의 옥사이드 핑거로 충전된 도 8의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 10은 상기 작동 실리콘층 및 상기 옥사이드 핑거의 상부 표면에 형성된 편평해진 옥사이드 층을 추가한 상태의 도 9의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 11은 추가의 폴리실리콘 캡층을 갖는 도 10의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 12는 상기 폴리실리콘 캡층을 통해 형성된 복수의 에칭 벤트 홀(vent hole)을 갖는 도 11의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 13은 와이드 트렌치 및 공진기 아암(arm)을 갖는 도 12의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 14는 두꺼운 폴리실리콘 캡층을 갖는 도 13의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 15는 실리콘층에 와이드 트렌치를 형성하는 다른 방법이다.
도 16은 상기 희생 실리콘 슬랩의 표면을 덮는 옥사이드 코팅을 갖는 도 5의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 17은 상기 희생 실리콘 슬랩이 희생 옥사이드 슬랩을 형성하기 위해 산화한 도 16의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 18은 추가의 편평해진 옥사이드층을 갖는 도 17의 상기 실리콘 웨이퍼의 부분 단면도이다.
도 1은 와이드 트렌치를 사용하여 실리콘 웨이퍼에 형성된 공진기(100)의 부분 단면도이다. 상기 도시된 층(102)은 일반적으로 폴리실리콘으로 구성된, 캡층(104)을 포함한다. 상기 캡층(104)은 일반적으로 SiO2와 같은 옥사이드로 구성된, 옥사이드층(116) 위에 배치된다. 도 1의 상기 캡층(104)은 상기 MEMS 공진기 주위에 기밀 밀봉(hermetic seal)을 형성한다. 상기 옥사이드 층(116)은 고정된 실리콘 구성 부분(112) 위에 형성된다. 상기 고정된 실리콘 구성 부분(112)은 상기 공진기 MEMS의 움직이지 않는 구성 요소이고, 또한 이 구성 요소는 하부 표면 밑에 위치하는 옥사이드층(120)을 갖는다. 상기 아래의 옥사이드층(120)은 상기 고정된 실리콘 구성 부분(112)을 상기 실리콘 기판(124)으로부터 절연시킨다.
상기 공진기 아암(108)은 고정된 실리콘 구성 부분(112)과 동일한 층에 형성되고, 상기 고정된 실리콘 구성 부분(112)과 동일한 실리콘 물질로 형성된다. 상기 고정된 실리콘 구성 부분(112)과 달리, 상기 공진기 아암(108)은 그것의 상부 또는 하부 표면 모두에 옥사이드 층을 갖지 않는다. 이것은 상기 공진기 아암(108)이 화살표(132)에 의해 지시된 것처럼 공진하는 것을 가능하게 한다.
상기 공진기 아암(108)은 상기 공진기 아암(108)의 측면에 형성되는 트렌치(128)의 너비에 의해 제한된 움직임 범위를 갖는다. 도 1의 상기 공진기에서, 이러한 트렌치(128)는 상기 공진기 아암(108)에 대한 의도하는 움직임 범위에 따라, 5㎛ 및 10㎛ 사이의 너비를 갖게 형성된다.
또한 도 1은 선택적인 절연층(136) 및 상기 캡층(104)의 상부 표면에 부착된 전극(140)을 도시한다. 상기 절연층(136)은 (도시되지 않은) 전기 통로를 상기 폴리실리콘 캡(104)으로부터 분리시키고, 상기 전극(140)은 MEMS에 전력을 전달하거나, MEMS에 의해 생성된 전기 신호를 수신하기 위해 사용된다.
도 2는 도 1에 도시된 상기 와이드 트렌치(128)를 형성하는데 사용되는 방법(200)을 도시한다. 매장된 옥사이드층(SOI 웨이퍼) 위에 배치된 옥사이드 절연층(매장된 옥사이드층) 및 실리콘 작동 또는 장치층을 지지하는 실리콘 기판(핸들층)이 제공된다(블록 204). 그 다음, 포토리소그래픽 마스크가 상기 장치층의 상부 표면에 도포되고(블록 208), MEMS 장치의 윤곽은 상기 마스크에 그려진 패턴에 따라 상기 장치층에 트렌치를 에칭함으로써 형성된다(블록 212). 상기 트렌치는 심도 반응성 이온 에칭(Deep Reactive Ion Etching;DRIE) 공정을 사용하여 에칭된다.
그 다음, 일련의 스트립을 갖는 제2 마스크가 상기 장치층 위에 형성된다(블록 216). 상기 좁은 스트립 패턴은 MEMS의 옥사이드 영역을 형성하는데 사용되고, 최종 장치를 작동시키기 위해서는 제거될 것이다. 본 발명의 일 실시예에서 상기 스트립 패턴은 0.4㎛의 간격에 의해 분리된 마스킹 물질의 0.8㎛의 동일한 스트립에 의해 각각의 영역 위에 가로놓인다. 일단 상기 마스크가 도포되면, 에칭은 상기 장치층에 트렌치를 형성하며, 각각의 트렌치는 상기 매장된 옥사이드층을 노출시키기 위해 상기 장치층을 통해 전체적으로 연장된다(블록 220). 도 2의 상기 실시예에서, 상기 에칭 공정은 상기 마스크의 간격 바로 아래의 실리콘 및 각각의 간격의 양쪽 면 위의 상기 실리콘 부분을 모두 제거한다. 따라서 상기 에칭 공정은 너비가 대략 0.55㎛ 내지 0.6㎛인 실리콘의 슬랩에 의해 분리된 대략 0.55㎛ 내지 0.6㎛의 좁은 트렌치를 형성한다. 이러한 슬랩은 상기 최종 MEMS 장치에서 상기 와이드 트렌치를 형성하기 위해 제거(희생)되기 때문에, 이러한 실리콘 슬랩은 희생 실리콘 슬랩으로 지칭된다. 본 실시예에서 좁은 트렌치를 에칭하는데 사용된 상기 공정은 심도 반응성 이온 에칭(DRIE)이며, 지.오브라이언 등에 의해 “심도 반응성 이온 에칭 서브미크론 빔/트렌치 특성” (ASME 국제 기계공학 학회 및 엑스포, 제3권, 97-101쪽, 뉴욕시, 뉴욕, 2001)에서 설명된다. 또한 너비에 대한 깊이의 종횡비를 높은 값으로 갖는 트렌치를 에칭하는 다른 방법은 도 2의 상기 공정에 사용하기에 효과적일 것이다.
도 2를 계속 참조하면, 트렌치 충전 공정은 옥사이드(일반적으로 SiO2)를 상기 좁은 트렌치에 적층시키고, 그것을 완전히 다시 채운다(블록 224). 또한 상기 트렌치 충전 공정은 상기 옥사이드 물질의 일부가 상기 희생 실리콘 슬랩의 상부 표면 위에 적층되게 한다. 상기 희생 실리콘 슬랩의 상부 표면을 노출시키기 위해, UV 포토레지스트 마스크가 빈틈 영역에 도포되고(블록 228), 상기 빈틈 영역은 부식액에 노출되고, 상기 실리콘 슬랩을 덮고 있는 상기 SiO2를 제거한다. 상기 SiO2 부식액은 건조 플라즈마 기반의 부식액일 수 있다.
상기 노출된 희생 실리콘 슬랩은 설퍼 헥사플루오라이드(SF6)와 같은, 실리콘 화학 부식액에 노출됨으로써 희생된다(블록 236). 이 부식액은 상기 실리콘 슬랩을 증발시키면서, 좁은 트렌치를 충전하는 SiO2 핑거는 그대로 유지한다. 상기 실리콘 에칭 공정은 상기 희생 실리콘 슬랩이 완전히 제거될 때까지 계속되며, 상기 실리콘 슬랩이 원래 차지하던 공간에 대응하는 대략 0.6㎛ 너비의 비어있는 공동을 남긴다. 상기 공동은 주로 SiO2를 채우는 제2 트렌치 재충전 공정에 의해 충전되며, 제2의 일련의 상호 체결되는 SiO2 핑거를 형성한다(블록 240).
상기 두꺼워진 SiO2 핑거의 상부 표면의 편평화 공정은 상기 폴리실리콘 캡층을 수납하기 위한 편평한 표면을 형성하기 위해 옥사이드(일반적으로 SiO2)의 편평한 층을 상기 빈틈 영역의 상부 표면에 적층시킨다(블록 244). 상기 편평해진 옥사이드층은 간단한 저압 화학 증착 공정(LPCVD), 또는 상기 상부 표면에 테트라에칠 오소실리케이드(TEOS)의 박판을 도포하고, 그 다음 공지된 방법을 사용하여 SiO2로 TEOS 박판을 덮음으로써 부가될 수 있다. 도 2의 상기 공정에서, 바람직하게는 상기 편평해진 옥사이드층은 두께가 1.2㎛이다.
폴리실리콘 캡은 상기 편평해진 옥사이드층의 상부 표면에 도포된다(블록 248). 이러한 폴리실리콘층은 증기 증착 기술을 포함하는 소정의 공정을 사용하여 상기 편평해진 옥사이드층 위에 형성될 수 있다. 본 발명의 일 실시예에서 상기 폴리실리콘 캡은 상기 캡을 통해 일련의 벤트 홀을 에칭하기 위해, 처음에 중간층 두께로 에피택셜하게(epitaxially) 성장을 한다(블록 252). 이러한 벤트 홀은 희생되어야 하는 상기 옥사이드의 일부 위에 선택적으로 배치된다. 도 2의 공정에 대해, 이것은 이제 일부의 빈 공간을 가능한 둘러싸는 SiO2 물질만이 들어있는 상기 전체 빈 공간을 포함한다. 상기 희생 공정은 기상의 하이드로플루오릭 액시드(HF)와 같은 화학적 부식액이 상기 벤트 홀을 통과하여, 벤트 홀 아래에 위치한 SiO2를 에칭할 때 발생한다(블록 256). 상기 에칭 공정은 도 1에 도시된 상기 와이드 트렌치(128)를 형성한다. 따라서, 상기 SiO2 핑거 및 상기 상부 SiO2 표면은 상기 최종 와이드 트렌치를 형성하는 공간을 차지하는 희생 층을 형성한다.
표면에 에칭된 벤트 홀을 갖는 상기 폴리실리콘 캡은 상기 폴리실리콘 캡층의 성장에 의해 두꺼워진다(블록 260). 상기 캡을 두껍게 하는 하나의 방법은 화학 증착 공정을 통해서이다. 상기 폴리실리콘 캡을 두껍게 하는 것 외에, 상기 두껍게 하는 공정은 상기 벤트 홀을 밀봉하고, 이제 상기 MEMS 장치는 상기 폴리실리콘 캡의 하부에 기밀 밀봉된다.
도 3 내지 도 14는 도 2의 상기 공정을 사용하여 장치의 형성을 도시한다. 도 3은 실리콘 웨이퍼(300)의 부분 단면도이다. 상기 웨이퍼(300)는 매장된 옥사이드 층(308) 아래의 실리콘의 기판 또는 핸들층(304)을 포함한다. 일반적으로 상기 매장된 옥사이드층(308)은 SiO2이다. 실리콘 장치층(312)은 상기 매장된 옥사이드층(308)의 상부 표면 위에 형성된다. 상기 옥사이드 절연체 위의 실리콘 작동층(312)의 배열은 실리콘 온 인슐레이터(SOI) 구조를 형성한다.
다음으로, 포토리소그래픽 마스크(306)는 도 4에 도시된 상기 장치층(312)의 상부 표면 위에 형성된다. 상기 마스크(306)는 복수의 간격(310)을 가지며, 각각은 너비가 대략 0.4㎛이고, 각각 너비가 대략 0.8㎛인 마스크 레지스트 스트립(311)에 의해 서로 분리되어 있다. 상기 간격(310) 및 레지스트 스트립(311)은 희생되어야 할 상기 장치층(312)의 영역(318)에 선택적으로 배치된다.
좁은 트렌치(324)는 상기 장치층(312)에 에칭되며, 그것에 의해 도 5에 도시된 것과 같이 상기 트렌치(324) 사이에 남아 있는 희생 실리콘 슬랩(320)을 형성한다. 도 2를 참조하여 위에서 설명한 것과 같이, 본 발명의 일 실시예는 두 개의 인접한 트렌치 사이에 희생 실리콘 슬랩을 형성하는 상태로, 상기 좁은 트렌치를 형성하기 위해 DRIE 에칭 공정을 사용한다.
도 5의 상기 좁은 트렌치(324)는 상기 장치층(312) 전체를 통해 확장되며, 상기 매장된 옥사이드층(308)의 일부를 노출시킨다. 상기 에칭 공정은 대략 0.6㎛의 동일한 너비인 번갈아 배치된 좁은 트렌치(324) 및 희생 실리콘 슬랩(320)을 만든다.
도 6을 참조하면, 옥사이드 물질(328)은 상기 좁은 트렌치(324)를 충전하기 위해 사용된다. 상기 옥사이드 물질(328)(일반적으로 SiO2)은 상기 장치층(312)의 상부 표면으로부터 상기 매장된 옥사이드층(308)까지 확장된다. 상기 적층된 옥사이드의 일부(332)는 상기 장치층(312)의 상부 표면 위에 확장되고, 상기 희생 실리콘 슬랩(320)의 상부 표면을 덮는다.
그 다음, (도시되지 않은) UV 포토레지스트 마스크가 상기 웨이퍼(300)에 도포되고, 상기 희생 실리콘 슬랩(320)을 덮는 상기 옥사이드층의 일부(332)를 제거하기 위해 에칭 공정이 사용된다. 따라서, 도 7에 도시된 것과 같이 상기 각각의 희생 실리콘 슬랩(320)의 상부 표면은 노출된다.
다음으로, 상기 희생 실리콘 슬랩(320)은 화학적 에칭[일반적으로 설퍼 헥사플루오라이드(SF6)를 부식액으로써 사용하여]을 통해 상기 실리콘 웨이퍼(300)로부터 제거되며, 도 8의 구조가 된다. 도 8에서, 공동(336)은 상기 옥사이드 물질(328) 핑거 구조를 분리시킨다. 상기 공동(336)은 원래 상기 희생 실리콘 슬랩(320)에 의해 유지되던 동일한 공간을 차지한다.
제2 트렌치 재충전 공정은 도 9에 도시된 것과 같이, 상기 공동(336)을 옥사이드(일반적으로 SiO2)로 충전한다. 상기 공동(336)을 충전하는 상기 옥사이드 핑거(344)는 상기 기존의 옥사이드 핑거(328)과 상호 체결된다. 상기 재충전 공정 동안 적층된 상기 옥사이드는 편평하지 않은 상부 표면(342)을 갖는다.
그 다음, 편평한 옥사이드층(348)은 도 10에 도시된 것과 같이 상기 장치층(312)의 상부 표면 및 상기 상부 표면(342)에 형성된다. 상기 편평해진 옥사이드층(348)은 간단한 저압 화학 증착 공정(LPCVD), 또는 상기 상부 표면에 테트라에칠 오소실리케이드(TEOS)의 박판을 도포하고, 그 다음 공지된 방법을 사용하여 SiO2로 TEOS 박판을 덮음으로써 부가될 수 있다. 도 10의 실시예에서, 상기 편평해진 옥사이드층(348)은 두께가 대략 1.2㎛이다.
그 다음, 폴리실리콘 캡층(352)은 도 11에 도시된 것과 같이, 상기 편평해진 옥사이드층(348)의 상부 표면에 형성된다. 상기 편평해진 옥사이드층(348)은 폴리실리콘층을 옥사이드층 위에 적층하기 위한 화학 증착법 또는 공지된 다른 방법을 통해 폴리실리콘 캡(352)이 성장할 수 있는 매끄러운 표면을 제공한다.
그 다음, 복수의 벤트 홀(356)은 도 12에 도시된 것과 같이 상기 폴리실리콘 캡층(352)을 통해 에칭된다. 상기 벤트 홀(356)은 도 4의 상기 영역(318)을 충전하는 상기 옥사이드 구조 위 및 최종 MEMS 구조를 형성하기 위해 희생되어야 하는 옥사이드의 임의의 다른 영역을 선택적으로 에칭한다.
그 다음, 부식액이 상기 벤트 홀(356)을 통해 유입되며, 노출된 옥사이드 물질을 에칭한다. 상기 벤트 홀(356)의 위치는 상기 영역(318) 내의, 특히 상기 벤트 홀(356) 바로 아래에 있는 상기 옥사이드층(348)의 일부, 상기 옥사이드 핑거(328), 상기 옥사이드 핑거(344) 및 상기 벤트 홀(356)의 바로 아래에 있는 매장된 옥사이드층(308)의 일부의 상기 옥시이드 물질을 우선적으로 에칭하게 한다. 에칭이 종료되면, 와이드 트렌치(366)가 도 13에 도시된 것과 같이 공진기 아암(368) 주위에 형성된다.
두꺼운 캡층(360)은 도 14에 도시된 것과 같이 상기 폴리실리콘 캡(352) 위에 형성된다. 이러한 폴리실리콘 캡층(360)은 상기 MEMS 공진기(301)를 기밀 밀봉한다. 상기 폴리실리콘 캡(360)은 화학 기상 증착 기술을 사용하여 성장되고, 또한 상기 두꺼워지는 공정으로 상기 벤트 홀(356)이 폐쇄된다. 도 14는 공진기 MEMS를 도시하고 있는데, 이러한 도시는 단지 와이드 트렌치를 사용하여 형성될 수 있는 캡슐화된 MEMS의 한 예시이다. 자이로스코프 및 가속도계를 포함하는 (그러나 한정되지는 않는) 구조 및 MEMS의 많은 다른 유형은 도 14에 도시된 상기 와이드 트렌치를 사용하여 형성될 수 있다.
도 15는 실리콘 층에 와이드 트렌치를 형성하는 다른 방법(500)을 도시한다. 이러한 공정은 도 2의 상기 공정과 임의의 통상의 단계를 공유한다. 도 2와 같이, SOI 구조를 갖는 실리콘 웨이퍼가 제공되고(블록 504), 포토리소그래픽 마스크가 도포된다(블록 508). MEMS 구조를 형성하는 트렌치는 상기 마스크에 그려진 패턴을 따라 상기 실리콘 웨이퍼 위에 에칭된다(블록 512). 또한 도 2와 같이, 상기 웨이퍼의 대상 영역에 일련의 좁은 트렌치를 형성하는 패턴화된 제2 마스크가 도포된다(블록 516). 도 15의 상기 실시예에서, 그 다음 상기 좁은 트렌치는 DRIE 공정을 사용하여 에칭된다(블록 520). 상기 DRIE 공정 외에, 또한 높은 너비에 대한 깊이의 종횡비를 갖는 트렌치를 실리콘 층에 에칭하는 다른 방법은 도 2의 상기 공정에 사용하기에 효과적일 것이다.
도 15의 상기 공정(500)에 의해 형성된 상기 에칭된 트렌치는 도 2의 그것과 크기 및 구조가 동일하다. 따라서, 본 발명의 일 실시예에서 각각의 좁은 트렌치의 너비는 대략 0.6㎛이고, 각각의 좁은 트렌치는 상기 매장된 옥사이드층을 노출시키기 위해 상기 장치층을 통해 완전히 확장될 것이다. 추가로, 너비가 대략 0.6㎛인 희생 실리콘 슬랩은 도 2의 공정에서와 같이 상기 좁은 트렌치 사이에 형성된다. 도 15의 상기 공정은 상기 희생 실리콘 슬랩을 SiO2으로 산화시키기 위해 (바람직하게는 1000℃의 온도에서) 열 산화 처리를 사용하는 것이 다르다(블록 524).
예를 들면, 상기 희생 실리콘 슬랩(320)을 둘러싸는 옥사이드의 박막 코팅(380)을 갖는 실리콘 웨이퍼가 도 16에 도시되어 있다. 상기 옥사이드(380)(일반적으로 SiO2)는 도 15의 상기 열 산화 처리 동안 상기 희생 실리콘 슬랩(320)의 노출된 표면 위에서 성장하기 시작한다. 상기 옥사이드 코팅(380)은 각각의 슬랩(320)의 상부 표면뿐만 아니라, 상기 좁은 트렌치(324)를 대면하는 측면을 포함하는, 상기 희생 실리콘 슬랩(320)의 노출된 표면을 덮는다. 이러한 옥사이드 코팅은 성장을 계속하여, 각각의 희생 슬랩(320)의 상기 실리콘 물질을 SiO2로 산화시킨다.
상기 열 에피택시 산화 과정은 상기 원래의 희생 실리콘 슬랩이 전부 SiO2로 산화될 때까지 계속된다(블록 528). 일단 상기 희생 슬랩의 모든 실리콘이 산화되면, 상기 에피택시 성장 과정은 더 이상 산화가 가능한 남아있는 실리콘이 없어서 스스로 종료한다. 상기 슬랩의 Si가 SiO2로 전환됨에 따라, 상기 슬랩은 크기가 증가한다. 도 17은 상기 희생 실리콘 슬랩(320)이 희생 옥사이드 슬랩(384)을 형성하기 위해 산화된, 도 16의 상기 실리콘 웨이퍼의 부분 단면도를 도시한다. 또한 상기 산화 과정은 상기 좁은 트렌치(388)를 수축하여, 위에 설명한 것과 같은 도시된 실시예에서 대략 0.2㎛ 너비의 트렌치를 남긴다.
일반적으로, Si에서 SiO2로의 전환은 0.54배만큼 성장 되게 한다. 따라서, 만약 상기 과정이 완전히 수행되면, 0.53㎛의 간격은 상기 간격을 완전히 충전하기 위해 0.981㎛의 희생 슬랩을 필요로 한다. 그러나, 제조 변수에 대해 설명하기 위해서, 그리고 상기 희생 슬랩이 모두 소비되도록 하는 것이 중요하기 때문에, 전체 전환 후 슬랩 사이의 간격을 남겨두는 것이 바람직하다. 따라서, 인접한 슬랩 사이의 0.53㎛의 초기 간격을 가정하여, 0.55㎛의 슬랩은 Si에서 SiO2로의 전체 전환 후 0.233㎛의 간격이 된다(상기 슬랩은 두 개의 인접한 간격으로 성장하지만, 각각의 간격은 두 개의 인접한 슬랩을 갖는 것을 기억할 것). 0.233㎛의 간격은 옥사이드층에 의해 쉽게 덮인다.
도 15의 상기 공정은 도 2에 설명된 동일한 방법을 사용하여 상기 SiO2 슬랩의 상부 표면의 평면화를 계속한다(블록 532). 0.233㎛의 간격을 가정하면, 위 실시예의 상기 편평해진 옥사이드층의 두께는 약 0.6㎛이다. 상기 희생 옥사이드 슬랩(384) 및 상기 실리콘 작동층(312)의 상부 표면을 덮고 있는 편평해진 옥사이드층(392)이 도 18에 도시되어 있다. 도 18의 편평해진 옥사이드층(392)은 도 10의 상기 편평해진 옥사이드층(348)과 유사한 구조를 갖지만, 바람직하게는 상기 편평해진 옥사이드층(392)은 0.6㎛의 두께이다. 도 18의 상기 구조는 도 11 내지 도 14에 도시된 구조가 도 18의 상기 실리콘 웨이퍼를 사용하여 형성될 만큼 도 10의 구조와 충분히 유사하다.
도 15의 남아있는 공정 단계는 도 2의 단계와 동일하다. 상기 폴리실리콘 캡층은 상기 편평해진 옥사이드층 위에 성장한다(블록 536). 벤트 홀은 희생되어야 하는 상기 옥사이드층의 일부 위에 캡으로 에칭된다(블록 540). 기상의 하이드로플루오릭 액시드(HF)와 같은 SiO2 부식액은 상기 벤트 홀을 통과하고, 상기 희생 옥사이드 부분을 제거한다(블록 544). 마침내, 상기 폴리실리콘 캡은 최종 두께로 성장하며, 상기 벤트 홀을 충전한다(블록 548).
전술한 실시예는 와이드 트렌치를 제공하기 위해 나중에 에칭되는 옥사이드 영역을 제공하기 위해 희생 슬랩을 사용하고 있지만, 위에 설명된 과정에서 형성된 옥사이드의 넓은 영역은 옥사이드 영역을 에칭하지 않고도 사용될 수 있다. 예를 들면, SiO2 슬랩은 기판에 형성되고, MEMS 장치가 형성되는 기반으로서 사용된다. 상기 SiO2 기반은 전기적 절연, 기생 용량(parasitic capacitance) 감소 및/또는 열적 분리를 제공한다.
추가로, 일반적으로 본드 패드(bond pad)는 원하지 않는 큰 기생 용량을 나타내며, 특히 SOI-MEMS와 같이 고농도로 도핑(낮은 저항)된 기판 및 저 도핑된 벌크 실리콘 MEMS에 포함될 때 그러하다. 결과적으로, 두꺼운 옥사이드 기반은 본드 기생 용량을 상당히 감소시킨다.
일반적으로 실리콘을 통하는 것(TSV)은 전부는 아니더라도 대부분의 실리콘 웨이퍼를 통해 에칭하기 위해 DRIE를 사용하여 제조된다. 일반적으로 TSV는 웨이퍼의 한쪽 면에서 상기 웨이퍼의 대향하는 면을 통해 낮은 전기 저항을 제공하기 위해 고농도로 도핑된다. 이러한 낮은 전기 저항 및 작은 유전체 간격의 결과, 피코 패럿의 10의 단위인 기생 용량은 일반적이다. 일반적으로 상기 기생 용량은 일반적은 MEMS 가속도계 또는 압력 센서의 200 내지 800 펨토 패럿 범위의 센서 용량을 왜소해 보이게 만들기 때문에, 이러한 특성은 용량성 MEMS 센서로서의 사용에서부터 ASIC 인터페이스까지에서 TSV를 제외시킨다. 위의 과정에 설명된 두꺼운 SiO2블록의 사용은 원하지 않는 기생 용량을 상당히 감소시킨다.
상기 발명은 상기 도면 및 설명으로 자세히 도시하고 설명하였지만, 동일한 것은 실시예로 고려해야 하고, 특성의 제한으로 고려해서는 안 된다. 오직 상기 바람직한 실시예만 도시되었으며, 본 발명의 사상 범위 내에 있는 모든 변경, 수정 및 추가의 응용은 보호될 것이 요구된다.
Claims (15)
- 캡슐화된 와이드 트렌치 형성 방법이며,
실리콘 온 옥사이드 인슐레이터(SOI) 웨이퍼를 제공하는 단계,
상기 SOI 웨이퍼의 실리콘층에 제1 트렌치를 에칭함으로써 제1 희생 실리콘 슬랩의 제1 측면을 형성하는 단계,
상기 실리콘층에 제2 트렌치를 에칭함으로써 상기 제1 희생 실리콘 슬랩의 제2 측면을 형성하는 단계,
상기 제1 트렌치에 제1 희생 옥사이드 부분을 형성하는 단계,
상기 제2 트렌치에 제2 희생 옥사이드 부분을 형성하는 단계,
상기 제1 희생 옥사이드 부분 및 상기 제2 희생 옥사이드 부분 위에 폴리실리콘층을 형성하는 단계 및
상기 제1 희생 옥사이드 부분 및 상기 제2 희생 옥사이드 부분을 에칭하는 단계를 포함하는,
캡슐화된 와이드 트렌치 형성 방법. - 제1항에 있어서,
제1 희생 옥사이드 부분을 형성하는 단계는 상기 제1 희생 슬랩의 적어도 일부를 산화하는 단계를 포함하는,
캡슐화된 와이드 트렌치 형성 방법. - 제2항에 있어서,
상기 제1 희생 옥사이드 부분의 상부 표면에 옥사이드층을 형성하는 단계를 더 포함하는,
캡슐화된 와이드 트렌치 형성 방법. - 제1항에 있어서,
상기 제1 희생 옥사이드 부분 및 상기 제2 희생 옥사이드 부분의 대향하는 측면을 노출시키기 위해 상기 제1 희생 슬랩을 에칭하는 단계,
상기 제1 희생 옥사이드 부분 및 상기 제2 희생 옥사이드 부분의 노출된 대향하는 측면들 사이에 제3 희생 옥사이드 부분을 형성하는 단계 및
상기 제3 희생 옥사이드 부분을 에칭하는 단계를 더 포함하는,
캡슐화된 와이드 트렌치 형성 방법. - 제4항에 있어서,
상기 제1 희생 슬랩 위에 마스크를 형성하는 단계 및
상기 제1 희생 슬랩을 부식액에 노출시키는 단계를 더 포함하는,
캡슐화된 와이드 트렌치 형성 방법. - 제1항에 있어서,
희생 실리콘 슬랩의 제1 측면을 형성하는 단계는 심도 반응성 이온 에칭을 사용하여 상기 제1 트렌치를 에칭하는 단계를 더 포함하는,
캡슐화된 와이드 트렌치 형성 방법. - 제6항에 있어서,
상기 제1 희생 실리콘 슬랩의 제2 측면을 형성하는 단계는 제2 희생 실리콘 슬랩의 제1 측면을 형성하는 단계를 포함하는,
캡슐화된 와이드 트렌치 형성 방법. - 실리콘 온 인슐레이터(SOI) 웨이퍼에 트렌치를 형성하는 방법이며,
장치 층에 제1 트렌치를 에칭하는 단계,
상기 장치 층에 제2 트렌치를 에칭함으로써, 제1 희생 슬랩을 형성하는 단계,
상기 제1 트렌치에 제1 희생 옥사이드 부분을 형성하는 단계,
상기 제2 트렌치에 제 2 희생 옥사이드 부분을 형성하는 단계,
상기 제1 희생 슬랩을 희생시키는 단계,
상기 제1 희생 옥사이드 부분을 에칭하는 단계 및
상기 제2 희생 옥사이드 부분을 에칭하는 단계를 포함하는,
실리콘 온 인슐레이터 웨이퍼에 트렌치를 형성하는 방법. - 제8항에 있어서,
상기 제1 희생 옥사이드 부분을 에칭하기 전에,
상기 제1 희생 옥사이드 부분 위에 폴리실리콘 층을 형성하는 단계를 더 포함하는,
실리콘 온 인슐레이터 웨이퍼에 트렌치를 형성하는 방법. - 제8항에 있어서,
상기 제1 희생 슬랩을 희생시키는 단계는 상기 제1 희생 옥사이드 부분을 형성하기 위해 상기 제1 희생 슬랩을 산화시키는 단계를 포함하는,
실리콘 온 인슐레이터 웨이퍼에 트렌치를 형성하는 방법. - 제10항에 있어서,
상기 제1 희생 옥사이드 부분의 상부 표면상에 옥사이드 층을 형성하는 단계를 더 포함하는,
실리콘 온 인슐레이터 웨이퍼에 트렌치를 형성하는 방법. - 제8항에 있어서,
제1 간격을 생성하기 위해 상기 제1 희생 슬랩을 에칭하는 단계,
상기 제1 간격에 제3 희생 옥사이드를 형성하는 단계 및
상기 제3 희생 옥사이드를 에칭하는 단계를 더 포함하는,
실리콘 온 인슐레이터 웨이퍼에 트렌치를 형성하는 방법. - 제12항에 있어서,
상기 제1 희생 슬랩 위에 마스크를 형성하는 단계 및
상기 마스크가 형성된 제1 희생 슬랩을 부식액에 노출시키는 단계를 더 포함하는,
실리콘 온 인슐레이터 웨이퍼에 트렌치를 형성하는 방법. - 제8항에 있어서,
제1 트렌치를 에칭하는 방법은 심도 반응성 이온 에칭을 사용하여 제1 트렌치를 에칭하는 단계를 포함하는,
실리콘 온 인슐레이터 웨이퍼에 트렌치를 형성하는 방법. - 제8항에 있어서,
상기 인슐레이터 층에 제3 트렌치를 에칭함으로써, 제2 희생 슬랩을 형성하는 단계,
제2 간격을 형성하기 위해 상기 제2 희생 슬랩을 희생시키는 단계,
상기 제2 간격에 제3 희생 옥사이드 부분을 형성하는 단계 및
상기 제3 희생 옥사이드 부분을 에칭하는 단계를 더 포함하는,
실리콘 온 인슐레이터 웨이퍼에 트렌치를 형성하는 방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161557798P | 2011-11-09 | 2011-11-09 | |
| US61/557,798 | 2011-11-09 | ||
| US201261585803P | 2012-01-12 | 2012-01-12 | |
| US61/585,803 | 2012-01-12 | ||
| PCT/US2012/064386 WO2013071060A1 (en) | 2011-11-09 | 2012-11-09 | Method of forming wide trenches using a sacrificial silicon slab |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140091574A true KR20140091574A (ko) | 2014-07-21 |
Family
ID=47226459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147014947A KR20140091574A (ko) | 2011-11-09 | 2012-11-09 | 희생 실리콘 슬랩을 이용한 와이드 트렌치 형성 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9034764B2 (ko) |
| EP (1) | EP2776298B1 (ko) |
| JP (1) | JP6282227B2 (ko) |
| KR (1) | KR20140091574A (ko) |
| CN (1) | CN104144838B (ko) |
| WO (1) | WO2013071060A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9284186B2 (en) * | 2012-09-24 | 2016-03-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US9446948B1 (en) * | 2015-02-26 | 2016-09-20 | Analog Devices, Inc. | Apparatus and method of forming a MEMS device with etch channels |
| DE102015206996A1 (de) * | 2015-04-17 | 2016-10-20 | Robert Bosch Gmbh | Verfahren zum Herstellen von mikroelektromechanischen Strukturen in einer Schichtenfolge und ein entsprechendes elektronisches Bauelement mit einer mikroelektromechanischen Struktur |
| US9914118B2 (en) * | 2015-08-12 | 2018-03-13 | International Business Machines Corporation | Nanogap structure for micro/nanofluidic systems formed by sacrificial sidewalls |
| CN106969759B (zh) * | 2017-05-04 | 2020-05-05 | 成都振芯科技股份有限公司 | 陀螺仪驱动质量和检测质量同时耦合的交叉结构加工工艺 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19732250A1 (de) * | 1997-07-26 | 1999-01-28 | Bosch Gmbh Robert | Verfahren zur Herstellung metallischer Mikrostrukturen |
| US6566219B2 (en) * | 2000-09-22 | 2003-05-20 | Infineon Technologies Ag | Method of forming a self aligned trench in a semiconductor using a patterned sacrificial layer for defining the trench opening |
| US6832542B2 (en) * | 2001-03-23 | 2004-12-21 | Nestec S.A. | Method and device for preparing a hot beverage |
| US6913941B2 (en) * | 2002-09-09 | 2005-07-05 | Freescale Semiconductor, Inc. | SOI polysilicon trench refill perimeter oxide anchor scheme |
| US6936491B2 (en) * | 2003-06-04 | 2005-08-30 | Robert Bosch Gmbh | Method of fabricating microelectromechanical systems and devices having trench isolated contacts |
| DE10352001A1 (de) * | 2003-11-07 | 2005-06-09 | Robert Bosch Gmbh | Mikromechanisches Bauelement mit einer Membran und Verfahren zur Herstellung eines solchen Bauelements |
| US7142921B2 (en) | 2003-12-11 | 2006-11-28 | Medtronic, Inc. | Single axis accelerometer and method therefore |
| JP4422624B2 (ja) * | 2004-03-03 | 2010-02-24 | 日本航空電子工業株式会社 | 微小可動デバイス及びその作製方法 |
| US7279433B2 (en) * | 2004-09-20 | 2007-10-09 | Freescale Semiconductor, Inc. | Deposition and patterning of boron nitride nanotube ILD |
| DE102004059911A1 (de) * | 2004-12-13 | 2006-06-14 | Robert Bosch Gmbh | Verfahren zum Bilden eines Grabens in einer Mikrostruktur |
| TWI401749B (zh) * | 2004-12-27 | 2013-07-11 | Third Dimension 3D Sc Inc | 用於高電壓超接面終止之方法 |
| US7405099B2 (en) * | 2005-07-27 | 2008-07-29 | Freescale Semiconductor, Inc. | Wide and narrow trench formation in high aspect ratio MEMS |
| JP4792143B2 (ja) * | 2007-02-22 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US8865592B2 (en) * | 2009-02-03 | 2014-10-21 | Infineon Technologies Ag | Silicided semiconductor structure and method of forming the same |
| US8343789B2 (en) * | 2010-08-17 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Microstructure device with an improved anchor |
-
2012
- 2012-11-09 WO PCT/US2012/064386 patent/WO2013071060A1/en active Application Filing
- 2012-11-09 JP JP2014541313A patent/JP6282227B2/ja active Active
- 2012-11-09 KR KR1020147014947A patent/KR20140091574A/ko not_active IP Right Cessation
- 2012-11-09 US US13/673,033 patent/US9034764B2/en active Active
- 2012-11-09 EP EP12791376.2A patent/EP2776298B1/en active Active
- 2012-11-09 CN CN201280060809.2A patent/CN104144838B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013071060A1 (en) | 2013-05-16 |
| CN104144838B (zh) | 2017-05-17 |
| JP6282227B2 (ja) | 2018-02-21 |
| CN104144838A (zh) | 2014-11-12 |
| US20130115775A1 (en) | 2013-05-09 |
| US9034764B2 (en) | 2015-05-19 |
| EP2776298B1 (en) | 2018-10-24 |
| JP2015502702A (ja) | 2015-01-22 |
| EP2776298A1 (en) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5748701B2 (ja) | Ｓｏｉ基板を持つマイクロ電気機械システム用アンカー及びその製造方法 | |
| JP4895805B2 (ja) | トレンチで分離されたコンタクトを有するマイクロ電気機械システム及びその製造方法 | |
| US6951824B2 (en) | Method for manufacturing a micromechanical component and a component that is manufactured in accordance with the method | |
| KR101892776B1 (ko) | 면외 이격체로 형성된 전극 | |
| US7671515B2 (en) | Microelectromechanical devices and fabrication methods | |
| JP2002301695A (ja) | 精密機械的な構造要素、及びその製造方法 | |
| US8994127B2 (en) | Method of fabricating isolating semiconductor structures using a layout of trenches and openings | |
| US10800649B2 (en) | Planar processing of suspended microelectromechanical systems (MEMS) devices | |
| US9194882B2 (en) | Inertial and pressure sensors on single chip | |
| US20150096376A1 (en) | Inertial and Pressure Sensors on Single Chip | |
| KR20140091574A (ko) | 희생 실리콘 슬랩을 이용한 와이드 트렌치 형성 방법 | |
| CN106044701A (zh) | 用于以层序列制造微机电结构的方法及具有微机电结构的相应电子构件 | |
| WO2007030349A2 (en) | Mems device and method of fabrication | |
| TWI616394B (zh) | 增強之微機電系統裝置及其製造方法 | |
| EP2973665B1 (en) | Epi-poly etch stop for electrode movable out of plane | |
| JP4886147B2 (ja) | 微細加工構成素子及びその製造方法 | |
| US8430255B2 (en) | Method of accurately spacing Z-axis electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| SUBM | Surrender of laid-open application requested |