CN104144838A - 使用牺牲硅板形成宽沟槽的方法 - Google Patents

Abstract

一种形成封装的宽沟槽的方法包括提供氧化绝缘体上硅(SOI)晶片，通过在SOI晶片的硅层内刻蚀第一沟槽限定第一牺牲硅板的第一侧，通过在硅层内刻蚀第二沟槽限定第一牺牲硅板的第二侧，在第一沟槽内形成第一牺牲氧化部分，在第二沟槽内形成第二牺牲氧化部分，在第一牺牲氧化部分和第二牺牲氧化部分上方形成多晶硅层以及刻蚀第一牺牲氧化部分和第二牺牲氧化部分。

Description

使用牺牲硅板形成宽沟槽的方法

本申请要求2011年11月9日提交的美国临时申请第61/557,798号和2012年1月12日提交的美国临时申请61/585,803号的权益，其整个内容在本文中通过参考被合并。

技术领域

本公开属于微机电系统(MEMS)和硅结构的晶片级封装领域。

背景技术

微机电系统(MEMS)通常通过将部件刻蚀成薄的硅晶片而形成。虽然MEMS器件比宏观机器小的多，许多MEMS器件需要像它们的宏观相对物一样的运动零部件，这要求MEMS器件中的一些部件由允许它们移动的自由空间包围。允许MEMS部件运动的自由空间可以通过将沟槽刻蚀到围绕MEMS器件内的部件的硅层内而形成。另外，在一些MEMS器件从硅晶片刻蚀之后，多晶硅材料的保护层沉积在MEMS顶端上方以便封装该器件。该保护层将内部运动零部件密封到内部腔内，并且也可以将电连接器引导至MEMS器件和从MEMS器件引导。

当前，当多晶硅沉积层用于封装该器件周边以便形成气密的外壳时，具有高宽深比、厚度大于几微米的MEMS结构被限制在几微米或更少的数量级的位移。因为氧化层(通常是SiO₂)用作间隔物以便将多晶硅保护层与MEMS内的在下面的部件分离，所以存在该限制。氧化层必须跨越任何在硅或者器件层内形成的沟槽以便形成平滑的表面，多晶硅保护层可以沉积在该表面上。随着沟槽的宽度增加，必须沉积的氧化物的量也必须增加以便提供期望的平整度。较厚的氧化层增加器件的体积。另外，因为氧化层厚度增加，由氧化层传递到在下面的晶片的应力增加。因此，如果特定的氧化层过厚，在下面的晶片可以在应变的作用下而破裂。

因为前面的局限性，典型的现有技术的MEMS气密封装工艺允许尺寸为达到大约0.2μm-1.5μm的内部沟槽。因为为了操作，许多MEMS结构必须能够运动，小的内部沟槽尺寸限制能够使用当前的沟槽形成技术达到的运动范围。例如，现有技术的沟槽形成技术允许仅需要在存在的沟槽的0.52μm-0.58μm范围内行进的MEMS器件(比如电容谐振器和振荡器)的形成。不同类型的MEMS(比如加速计或者陀螺仪)要求大的多的行进距离并且不能够以相同的通用硅技术装配。典型的MEMS振动陀螺仪要求5μm-10μm数量级的运动范围以便将角速率感测模式科里奥利响应位移作为驱动模式速度的函数机械地放大，其中

${\stackrel{\→}{F}}_{\mathrm{Corolis}}=2m\stackrel{\→}{v}X\stackrel{\→}{\mathrm{\Ω}}.$

对于运动范围增加的需要要求沟槽宽度增加以便允许接近5μm-10μm的运动范围，以提供期望的行进量。使用现有技术，这些较宽的沟槽要求大约10μm-20μm厚度的上部氧化层，这要求大量的氧化物。而且，厚的层产生应力，该应力将可能使得在下面的硅晶片破裂。因此，现有技术的沟槽形成方法不允许许多有用的MEMS部件(比如加速计和陀螺仪)以上面描述的方式制造。

需要的是一种在用保形沉积膜封装的MEMS器件内形成宽面积沟槽的方法。进一步需要的是用于避免用于装配大位移MEMS器件的硅晶片内的膜应力的方法。

发明内容

根据一个实施例，形成封装的宽沟槽的方法包括：提供氧化绝缘体上硅(SOI)晶片，通过在SOI晶片的硅层内刻蚀第一沟槽限定第一牺牲硅板的第一侧，通过在硅层内刻蚀第二沟槽限定第一牺牲硅板的第二侧，在第一沟槽内形成第一牺牲氧化部分，在第二沟槽内形成第二牺牲氧化部分，在第一牺牲氧化部分和第二牺牲氧化部分上方形成多晶硅层，以及刻蚀第一牺牲氧化部分和第二牺牲氧化部分。

根据另一实施例，在绝缘体上硅(SOI)晶片上形成沟槽的方法包括：在器件层内刻蚀第一沟槽，在器件层内刻蚀第二沟槽，从而限定第一牺牲板，在第一沟槽内形成第一牺牲氧化部分，在第二沟槽内形成第二牺牲氧化部分，牺牲第一牺牲板，刻蚀第一牺牲氧化部分，以及刻蚀第二牺牲氧化部分。

附图说明

图1描绘用宽沟槽装配的谐振器的局部横截面视图；

图2描绘使用牺牲硅板在硅晶片内形成宽沟槽的工艺；

图3描绘具有硅层和氧化衬底的晶片的局部横截面视图；

图4描绘图3的硅晶片在硅层上附加有光蚀掩模的局部横截面视图；

图5描绘图4的硅晶片包括一系列窄的沟槽和牺牲硅板的局部横截面视图；

图6描绘图5的硅晶片在氧化物材料填充窄沟槽状态下的局部横截面视图；

图7描绘图6的硅晶片的局部横截面视图，其中暴露每个牺牲硅板的上表面；

图8描绘图7的硅晶片的局部横截面视图，其中开放腔分离氧化指状物结构；

图9描绘图8的硅晶片的局部横截面视图，其中开放腔已经填充附加的氧化指状物；

图10描绘图9的硅晶片在加工硅层和氧化指状物的上表面上方形成有附加的平整的氧化层的局部横截面视图；

图11描绘图10的硅晶片具有附加的多晶硅保护层的局部横截面视图；

图12描绘图11的硅晶片具有穿过多晶硅保护层形成的多个刻蚀通气孔的局部横截面视图；

图13描绘图12的硅晶片具有宽沟槽和谐振器臂的局部横截面视图；

图14描绘图13的硅晶片具有更厚的多晶硅保护层的局部横截面视图；

图15描绘在硅层内形成宽沟槽的可替代的方法；

图16描绘图5的硅晶片具有覆盖牺牲硅板的表面的氧化涂层的局部横截面视图；

图17描绘图16的硅晶片的局部横截面视图，其中牺牲硅板已经被氧化以便形成牺牲氧化板；

图18描绘图17的硅晶片具有附加的平整氧化层的的局部横截面视图。

具体实施方式

图1描绘使用宽沟槽在硅晶片内形成的谐振器100的局部横截面视图。描绘的层102包括保护层104，所述保护层通常由多晶硅组成。保护层104被定位在氧化层116上方，所述氧化层通常由氧化物(比如SiO₂)组成。图1的保护层104形成围绕MEMS谐振器的气密的密封。氧化层116形成在固定的硅部件112上方。固定的硅部件112是谐振器MEMS的固定不动的部件，并且该部件还具有位于其下表面下方的氧化层120。下氧化层120将固定的硅部件112与硅衬底124绝缘。

谐振器臂108形成在与固定硅部件112相同的层内，并且由与固定硅部件112相同的材料形成。与固定硅部件112不同的是，谐振器臂108在其上表面或下表面都不具有氧化层。这允许谐振器臂108如箭头132所显示的进行共振。

谐振器臂108具有由沟槽128的宽度限制的运动范围，所述沟槽在谐振器臂108的横向侧形成。在图1的谐振器中，这些沟槽128被形成具有5μm与10μm之间的宽度，其取决于谐振器臂108预期的运动范围。

图1还描绘固定到保护层104上表面的可选择的绝缘层136、和电极140。绝缘层136将电踪迹(未示出)与多晶硅保护层104分离，并且电极140可以用于将电力传递到MEMS或者接收由MEMS产生的电信号。

图2描绘可以用于形成图1描绘的沟槽128的方法200。提供了支撑氧化绝缘层(埋入氧化层)的硅衬底(处理层)和设置在埋入氧化层(SOI晶片)上方的硅加工层或者器件层(方框204)。然后光蚀掩模施加到器件层的上表面(方框208)并且MEMS器件的外轮廓通过根据掩模内绘制的图案将沟槽刻蚀到器件层内形成(方框212)。沟槽可以使用深反应离子刻蚀(DRIE)工艺被刻蚀。

然后，具有一些列带条的第二掩模在器件层上形成(方框216)。窄的带条图案用于形成MEMS的氧化区域，其将被去除以便允许最终器件操作。在一个实施例中的带条图案利用由0.4μm的间隙分离的0.8μm掩模材料的相等带条覆盖每个区域。一旦施加掩模，刻蚀在器件层内形成沟槽，每个沟槽完全穿过器件层延伸以便暴露埋入氧化层(方框220)。在图2的实施例中，刻蚀工艺将直接在掩模内的间隙下面的硅和每个间隙两侧的硅的一部分去除。因此刻蚀工艺形成接近0.55μm到0.6μm宽的窄沟槽，其由大约0.55μm到0.6μm宽度的硅板分离。因为这些板将被去除(牺牲)以便形成最终的MEMS器件的宽沟槽，这些硅板在本文中称为牺牲硅板。在这个实施例中，用于刻蚀窄沟槽的工艺可以是由G.O’Brien等在ASME国际机械工程会议和博览会，第三卷，97-101页，纽约市，纽约，2001的“深反应离子刻蚀亚微米束/沟槽特性”描述的深反应离子刻蚀(DRIE)。其他的刻蚀具有高的深宽比的沟槽的方法对于用在图2的工艺中也将是有效的。

继续参照图2，沟槽填充工艺将氧化物(通常是SiO₂)沉积到窄沟槽内，使得它们完全再填充(方框224)。沟槽填充工艺还导致一些氧化材料沉积在牺牲硅板的上表面。为了暴露牺牲硅板的上表面，UV光致抗蚀剂掩膜施加到空隙区域(方框228)，并且空隙区域暴露到刻蚀剂，将覆盖牺牲硅板的SiO₂去除。SiO2刻蚀剂可以是基于等离子的干式刻蚀剂。

暴露的牺牲硅板通过暴露到硅化学刻蚀剂(比如六氟化硫SF₆)而牺牲(方框236)。该刻蚀剂将硅板汽化，而留下填充窄沟槽的SiO₂指状物完好无损。硅刻蚀工艺继续直到牺牲硅板已经完全去除，留下对应于硅板初始占据的空间的接近0.6μm宽的空腔。腔基本上由填充SiO₂的第二沟槽再填充工艺填充，形成第二系列互锁SiO₂指状物(方框240)。

加厚的SiO₂指状物的上表面的平整化工艺将平滑的氧化层(通常是SiO₂)沉积到空隙区域上表面上以便形成接收多晶硅保护层的平滑表面(方框244)。可以通过短时间的低压化学气相沉积工艺(LPCVD)或者通过将原硅酸四乙酯(TEOS)薄片施加到上表面并且然后使用已知的方法将TEOS片转化为SiO₂来增加平整的氧化层。在图2的工艺中，平整的氧化层优选为1.2μm厚。

多晶硅保护层被施加到平整的氧化层的上表面(方框248)。该多晶硅层可以使用包括气相沉积技术的任何期望的工艺在平整的氧化层上形成。在一个实施例中，多晶硅保护层初始外延地生长到中等厚度，以便允许刻蚀一系列通气孔穿过保护层(方框252)。这些通气孔选择性地定位在要牺牲的氧化物部分的上方。对于图2的工艺，这包括全部空隙区域，其现在仅仅包含可能包围一些空隙区域的SiO₂材料。当化学刻蚀剂(比如气相氢氟酸HF)穿过通气孔时，牺牲工艺发生，刻蚀位于通气孔下面的SiO₂(方框256)。刻蚀工艺形成图1描绘的宽沟槽128。因此，SiO₂指状物和上部SiO₂表面形成牺牲层，其占据某个空间，最终的宽沟槽在该空间内形成。

具有在其表面内刻蚀的通气孔的多晶硅保护层通过使得多晶硅保护层生长而变厚(方框260)。一种使得保护层变厚的方法是通过化学气相沉积工艺。除了使得多晶硅保护层变厚之外，变厚工艺将通气孔密封并且现在MEMS器件气密地密封在多晶硅保护层下面。

图3-图14描绘使用图2的工艺形成器件。图3描绘硅晶片300的局部横截面视图。晶片300包括在埋入氧化层308下面的硅的衬底或者处理层304。埋入氧化层308通常是SiO₂。硅器件层312形成在埋入氧化层308的上表面上方。硅加工层312布置在氧化绝缘体上形成绝缘体上硅(SOI)结构。

然后，如图4所描绘的，光蚀掩模306形成在器件层312的上表面上。掩模306具有多个间隙310，其中每个间隙宽度接近0.4μm，所述间隙通过掩模抗蚀带条311分离，每一带条311宽度接近0.8μm。间隙310和抗蚀带条311选择性地放置在要牺牲的器件层312的区域318上方。

窄沟槽324被刻蚀到器件层312内，从而限定保留在沟槽324之间的牺牲硅板320，如图5所描绘的。如上面参照图2所讨论的，一个实施例使用DRIE刻蚀工艺以便形成窄沟槽，两个相邻的沟槽在其间限定牺牲硅板。

图5的窄沟槽324延伸穿过整个器件层312，其暴露埋入氧化层308的部分。刻蚀工艺产生以接近0.6μm的相等宽度交替的窄沟槽324和牺牲硅板320。

现在参照图6，氧化材料328被用来填充窄沟槽324。氧化材料(通常是SiO₂)从器件层312的上表面延伸到埋入氧化层308。沉积的氧化物的部分332在器件层312的上表面上方延伸并且覆盖牺牲硅板320的上表面。

然后UV光致抗蚀剂掩模(未示出)施加到晶片300并且刻蚀工艺用于去除覆盖牺牲硅板320的氧化层的部分332。因此，如图7所描绘的，每个牺牲硅板320的上表面被暴露。

然后，牺牲硅板320经由化学刻蚀(通常使用六氟化硫SF₆作为刻蚀剂)从硅晶片300去除，其导致图8的构造。在图8中，腔336使得氧化材料328分离成指状物结构。腔336占据与初始由牺牲硅板320持有的空间相同的空间。

如图9所描绘的，第二沟槽再填充工艺用氧化物(通常是SiO₂)填充腔336。填充腔336的氧化指状物344与现存的氧化指状物328互锁。在再填充工艺中沉积的氧化物具有不平滑的上表面342。

然后，平整氧化层348形成在器件层312的上表面上方和上表面342上方，如图10所描绘的。可以通过短时间的低压化学气相沉积工艺(LPCVD)或者通过将原硅酸四乙酯(TEOS)薄片施加到上表面并且然后使用已知的方法将TEOS片转化为SiO₂来增加平整的氧化层348。在图10的实施例中，平整的氧化层348厚度接近1.2μm。

然后，多晶硅保护层352形成在平整氧化层348的上表面上，如图11所描绘的。平整氧化层348提供光滑的表面，在该表面上经由化学气相沉积或者另一已知的将多晶硅层沉积到氧化表面上的方法使得多晶硅保护层352生长。

然后，如图12所描绘的，多个通气孔356被刻蚀穿过多晶硅保护层352。通气孔356选择性地在氧化结构上方被刻蚀，所述氧化结构填充图4的区域318以及任何其他的其中氧化物需要被牺牲以便形成最终的MEMS结构的区域。

然后刻蚀剂通过通气孔356被引入，其导致暴露的氧化材料的刻蚀。通气孔356的位置导致区域318内的氧化材料优先刻蚀，具体为，氧化层348的紧贴通气孔356下面的部分、氧化指状物328、氧化指状物344和埋入氧化层308的在通气孔356正下方的部分。当刻蚀终止时，如图13所描绘的，宽沟槽366围绕谐振器臂368形成。

如图14所描绘的，然后，更厚的保护层360在多晶硅保护层352上方形成。该多晶硅保护层360将MEMS谐振器301气密地密封。多晶硅保护层360使用化学气相沉积技术生长，并且变厚过程还导致通气孔356的关闭。虽然图14描绘谐振器MEMS，该描绘仅仅是可以使用宽沟槽形成的一种类型的封装的MEMS的示例。许多其他类型的结构和MEMS(包括但不局限于陀螺仪和加速计)可以使用图14所描绘的宽沟槽形成。

图15描绘在硅层内形成宽沟槽的可替代方法500。该工艺与图2的工艺共同使用某些通用的步骤。如图2所示，提供具有SOI结构的硅晶片(方框504)并且施加光蚀掩模(方框508)。限定MEMS结构的沟槽根据绘制到掩模上的图案刻蚀到硅晶片内(方框512)。还是如同图2，施加形成图案以便在晶片的目标区域内形成窄沟槽的第二掩模(方框516)。在图15的实施例中，然后，窄沟槽使用DRIE工艺刻蚀(方框520)。除了DRIE工艺之外，将具有高深宽比的沟槽刻蚀进硅层内的其他方法对于用在图2的工艺中也将是有效的。

通过图15的方法500形成的刻蚀沟槽可以与图2的刻蚀沟槽在尺寸和结构上相同。因此，在一个实施例中，每个窄沟槽的宽度接近0.6μm，并且每个窄沟槽完全延伸通过器件层以便暴露埋入氧化层。另外，接近0.6μm宽的牺牲硅板如同在图2的方法中在窄沟槽之间形成。图15的方法不同在于通过使用热氧化工艺(优选地在1000℃的温度下)以便将牺牲硅板氧化为SiO₂板(方框524)。

通过示例的方式，图16描绘具有包围牺牲硅板320的薄氧化物涂层380的硅晶片。在图15的热氧化工艺期间，氧化物380(通常是SiO₂)开始在牺牲硅板320的暴露表面上生长。氧化物涂层380覆盖牺牲硅板320的暴露表面，包括面向窄沟槽324的侧面以及每个板320的上表面。氧化物涂层继续生长，将每个牺牲板320内的硅材料氧化为SiO₂。

热外延氧化工艺持续直到所有的原始牺牲硅板已经氧化为SiO₂(方框528)。一旦牺牲板内所有的硅已经被氧化，由于没有剩余的硅可用于氧化，外延生长过程自终止。由于板内的Si转化为SiO₂，板的尺寸增加。图17描绘图16的硅晶片的局部横截面视图，其中牺牲硅板320已经被氧化以形成牺牲氧化板384。氧化工艺还限制窄沟槽388，其如同下面所述在所描绘的实施例中留下接近0.2μm的宽度。

通常，Si转化为SiO₂导致系数为0.54的生长。因此，如果该方法完美地进行，0.53μm的间隙将要求0.981μm的牺牲板以便完美地填充该间隙。然而，为了解决制造变量，并且因为确保所有的牺牲板都被消耗是重要的，期望在完全转化之后在板之间留下间隙。因此，假设相邻板之间的初始间隙为0.53μm，0.55μm的板将导致在Si完全转化为SiO₂之后0.233μm的间隙(注意到，板生长到两个相邻的间隙，但每个间隙具有两个相邻的板)。0.233μm的间隙容易由氧化层覆盖。

图15的方法继续，使用图2描绘的相同方法进行SiO₂板的上表面的平整化(方框532)。假设0.233μm的间隙，这个实施例的平整氧化层厚度为大约0.6μm。图18描绘覆盖牺牲氧化板384的上表面的平整氧化层392和硅加工层312。图18的平整氧化层392具有与图10的平整氧化层348相似的结构，但是平整氧化层392优选为0.6μm厚。图18的结构与图10的结构足够相似以至于图11-图14描绘的结构可以使用图18的硅晶片形成。

图15的剩余方法步骤与图2的步骤相同。多晶硅保护层在平整氧化层上方生长(方框536)。通气孔刻蚀到要牺牲的氧化层部分上方的保护层(方框540)。SiO₂刻蚀剂(比如气相氢氟酸HF)穿过通气孔并且将牺牲氧化部分去除(方框544)。最后，多晶硅保护层生长到其最终厚度，其填充通气孔(方框548)。

虽然前述实施例使用牺牲板以便提供氧化区域，该区域随后被刻蚀以便提供宽沟槽，上面描述的方法中形成的宽氧化区域可以被使用而不刻蚀氧化区域。例如，SiO₂板可以在衬底中形成并且用作基底，MEMS器件可以在该基底上形成。SiO₂基底提供电绝缘、寄生电容降低和/或绝热。

另外，焊盘通常表现出不期望的大寄生电容，特别是当合并到高掺杂(低电阻)衬底(比如SOI-MEMS)和退化掺杂块状硅MEMS时。因此，厚的氧化基底将显著降低焊接寄生电容。

硅穿孔(TSV)通常使用DRIE制造以便刻蚀穿过硅晶片的如果不是全部则是大部分。TSV通常高掺杂以便提供从晶片的一侧到晶片的相反侧的低电阻穿孔。作为低电阻和小介电间隙的结果，10皮可法拉数量级的寄生电容不是不常见的。由于寄生电容将会使通常的MEMS加速计或者压力传感器的200-800毫微微法拉范围的传感器电容相形见绌，这个特征通常排除TSV用作ASIC接口的电容MEMS传感器。使用如上面方法所描述的厚的SiO₂块能够显著降低不期望的寄生电容。

尽管本发明已经在附图和前面的说明书中详细示出和描述，其应当被认为是说明性的并且本质上是非局限的。仅仅呈现了优选的实施例并且期望保护所有的在本发明的精神范围内的改变、修改和进一步的应用。

Claims (15)

1.一种形成封装宽沟槽的方法，所述方法包括：

提供氧化绝缘体上硅(SOI)晶片；

通过在SOI晶片的硅层内刻蚀第一沟槽限定第一牺牲硅板的第一侧；

通过在硅层内刻蚀第二沟槽限定第一牺牲硅板的第二侧；

在第一沟槽内形成第一牺牲氧化部分；

在第二沟槽内形成第二牺牲氧化部分；

在第一牺牲氧化部分和第二牺牲氧化部分上方形成多晶硅层；以及

刻蚀第一牺牲氧化部分和第二牺牲氧化部分。

2.根据权利要求1所述的方法，其中形成第一牺牲氧化部分包括：

氧化所述第一牺牲板的至少一部分。

3.根据权利要求2所述的方法，所述方法还包括：

在所述第一牺牲氧化部分的上表面上形成氧化层。

4.根据权利要求1所述的方法，所述方法还包括：

刻蚀所述第一牺牲板以便暴露第一牺牲氧化部分和第二牺牲氧化部分的相反侧；

在所述第一牺牲氧化部分和所述第二牺牲氧化部分的暴露的相反侧之间形成第三牺牲氧化部分；以及

刻蚀所述第三牺牲氧化部分。

5.根据权利要求4所述的方法，所述方法还包括：

在所述第一牺牲板上方形成掩模；和

用刻蚀剂使得所述第一牺牲板暴露。

6.根据权利要求1所述的方法，其中限定牺牲硅板的第一侧包括：

使用深反应离子刻蚀来刻蚀所述第一沟槽。

7.根据权利要求6所述的方法，其中限定第一牺牲硅板的第二侧包括：

限定第二牺牲硅板的第一侧。

8.一种在绝缘体上硅(SOI)晶片内形成沟槽的方法，所述方法包括：

在器件层内刻蚀第一沟槽；

在器件层内刻蚀第二沟槽，从而限定第一牺牲板；

在所述第一沟槽内形成第一牺牲氧化部分；

在所述第二沟槽内形成第二牺牲氧化部分；

牺牲所述第一牺牲板；

刻蚀所述第一牺牲氧化部分；以及

刻蚀所述第二牺牲氧化部分。

9.根据权利要求8所述的方法，所述方法还包括，在刻蚀所述第一牺牲氧化部分之前：

在所述第一牺牲氧化部分上方形成多晶硅层。

10.根据权利要求8所述的方法，其中牺牲所述第一牺牲板包括：

氧化所述第一牺牲板以便形成第一牺牲氧化部分。

11.根据权利要求10所述的方法，所述方法还包括：

在所述第一牺牲氧化部分的上表面上形成氧化层。

12.根据权利要求8所述的方法，所述方法还包括：

刻蚀所述第一牺牲板以便产生第一间隙；

在所述第一间隙内形成第三牺牲氧化物；以及

刻蚀所述第三牺牲氧化物。

13.根据权利要求12所述的方法，所述方法还包括：

在所述第一牺牲板上方形成掩模；以及

使用刻蚀剂将形成有掩模的所述第一牺牲板暴露。

14.根据权利要求8所述的方法，其中刻蚀第一沟槽包括：

使用深反应离子刻蚀来刻蚀第一沟槽。

15.根据权利要求8所述的方法，所述方法还包括：

将第三沟槽刻蚀到绝缘层，从而限定第二牺牲板；

牺牲所述第二牺牲板以便形成第二间隙；

在所述第二间隙内形成第三牺牲氧化部分；以及

刻蚀所述第三牺牲氧化部分。