KR19980080675A - 미세 구조물 및 그 제조 방법 - Google Patents
미세 구조물 및 그 제조 방법 Download PDFInfo
- Publication number
- KR19980080675A KR19980080675A KR1019980010419A KR19980010419A KR19980080675A KR 19980080675 A KR19980080675 A KR 19980080675A KR 1019980010419 A KR1019980010419 A KR 1019980010419A KR 19980010419 A KR19980010419 A KR 19980010419A KR 19980080675 A KR19980080675 A KR 19980080675A
- Authority
- KR
- South Korea
- Prior art keywords
- sacrificial material
- forming
- deposited
- conductive layer
- pillar
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000463 material Substances 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 30
- 230000009969 flowable effect Effects 0.000 claims abstract description 27
- 239000011521 glass Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 238000009987 spinning Methods 0.000 claims description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 abstract description 10
- 230000008021 deposition Effects 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00111—Tips, pillars, i.e. raised structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0102—Surface micromachining
- B81C2201/0105—Sacrificial layer
- B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0156—Lithographic techniques
- B81C2201/0159—Lithographic techniques not provided for in B81C2201/0157
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Micromachines (AREA)
Abstract
미세 구조물 형성 방법은 제 1 구조물을 제공하도록 기판 표면의 일부에 수직적으로 연장하는 기둥을 포토리소그래픽적으로 형성하는 단계를 포함한다. 유동가능한 희생 재료가 제 1 구조물의 표면 상에 증착된다. 상기 유동가능한 희생 재료는 제 2 구조물을 제공하도록 기판의 표면의 인접한 부분 위에 있는 기둥의 상부 표면과 측벽부로부터 떨어져서 흐른다. 비희생 재료가 제 2 구조물 상에 증착된다. 비희생 재료는 제 2 구조물의 표면에 균일하게 증착된다. 비희생물은 희생 재료, 측벽부 및 기둥의 상부 상에 증착된다. 상기 증착된 희생 재료는 비희생 재료가 비희생 재료에 의해 제공된 수평 부재를 갖는 제 3 구조를 형성하도록 잔류시키면서 선택적으로 제거된다. 상기 수평 부재는 기둥의 하부에 의해 기판의 표면 상의 소정 거리에 지지된다. 상기 유동가능한 재료는 유동가능한 산화물, 예를 들어 하이드로겐실세스퀴옥산 글라스이고, 상기 기둥은 20㎛ 미만의 폭을 가진다. 단일 포토리소그래픽 단계로 형성된 얻어지는 구조물은 그 위에 증착된 캐패시터를 지지하기 위해 사용된다. 상기 캐패시터는 다음의 증착 단계: 지지 구조물의 표면 상에 제 1 도전층을 증착하는 단계, 상기 도전층 상에 유전체 층을 증착하는 단계, 및 상기 유전체 층 상에 제 2 도전층을 증착하는 단계 순서로 형성된다.
Description
본 발명은 미세 구조물에 관한 것으로서, 특히 반도체 집적 회로를 갖는 단일체 구조물에서의 사용에 적합한 미세 구조물에 관한 것이다.
종래 기술에 공지된 바와 같이, 미세 구조물이 가속도계, 볼로미터, 및 트랜스듀서와 같은 폭넓은 응용 분야에 사용하기 위해 제안되어왔다.
또한 종래 기술에 공지된 바와 같이, 다이내믹 랜덤 액세스 메모리(DRAM)와 같은 반도체 집적 회로는 전하 저장 캐패시터를 포함한다. DRAM 셀의 크기가 감소되기 때문에, 충분한 캐패시턴스를 가지는 캐패시터를 제조하는 것은 어렵게 되고 있다. 이것은 캐패시턴스가 캐패시터를 형성하는 플레이트의 표면적에 의해 제한되기 때문이다.
일반적으로, 현재 캐패시터는 전형적으로 도핑된 다결정 실리콘이 되는 한쌍의 도전층, 그 사이에 배치된 산화막, 질화막, 이들의 조합물 또는 Ta2O5와 같은 고유전 재료로 이루어진 유전체층을 포함한다. 미국 특허 제5,543,346호에 개시된 바와 같이, 캐패시터 플레이트의 표면적 증가에 사용되는 한가지 기술은 다중 레벨 구조로서 핀 모양, 실린더 모양, 또는 다층 구조를 통해 연장하는 직사각형 프레임 모양을 가지는 스페이서를 갖는 다결정 층을 형성하는 것이다. 상기 특허에 개시된 핀 모양 캐패시터는 일부 응용에 유용한 반면, 상대적으로 복잡한 제조 절차를 요구한다. 더욱이, 실리콘에 기초한 미세 구조물을 위한 많은 제조 기술은 도핑된 다결정 실리콘과 서로 다른 도핑 농도를 가지는 재료 사이의 에칭 선택도에 의존한다. 그러므로 이들은 이온 주입과 같은 도핑 기술의 사용을 요구한다. 더욱이, 얻어지는 구조물은 상당히 전기적으로 도전성이 되어, 이들의 응용 분야를 제한한다.
본 발명의 목적은 반도체 집적 회로를 갖는 단일체 구조물에서의 사용에 적합한 미세 구조물 및 그 제조 방법을 제공하는 것이다.
도 1 내지 도 10은 본 발명에 따른 여러 제조 단계로 제조된 구조물의 단면도.
도 11 내지 도 15는 본 발명의 다른 실시예에 따른 여러 제조 단계로 제조된 구조물의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 기판 12 : 도핑 영역
14 : 유전체층 18 : 기둥
20 : 희생 재료층 40 : 비희생 재료층
본 발명의 한 특징에 따르면, 수직적으로 연장하는 기둥이 제 1 구조물을 제공하기 위해 기판 표면의 일부에 형성된다. 유동성있는 희생 재료가 상기 제 1 구조물의 표면 상에 증착된다. 상기 유동가능한 희생 재료는 제 2 구조물을 제공하기 위해 상기 기판의 표면의 인접한 부분 위에 있는 상기 기둥의 상부면과 측벽부로부터 떨어져서 흐른다. 비희생 재료가 상기 제 2 구조물의 표면 상에 증착된다. 상기 비희생 재료는 상기 제 2 구조물의 표면에 균일하게 증착된다. 상기 비희생물은 상기 희생 재료, 상기 측벽부, 및 상기 기둥의 상부면 상에 증착된다. 상기 증착된 희생 재료는 상기 비희생 재료가 상기 비희생 재료에 의해 제공된 수평 부재를 갖는 제 3 구조물을 남기면서 선택적으로 제거된다. 상기 수평 부재는 상기 기둥의 하부에 의해 상기 기판의 표면 상의 소정 거리에 지지된다.
이런 배열로, 미세 구조물은 단지 2단계 포토리소그픽 단계: 예를 들어 상기 기둥을 형성하는데 사용되는 단계와 최종 미세 구조물을 형성하기 위한 단계로만 형성된다. 더욱이, 상기 기판은 폭넓은 분야에 알맞은 유전체 구조물이다.
일실시예에서, 상기 유동가능한 재료는 유동가능한 산화물, 예를 들어 하이드로겐실세스퀴옥산 글라스이고 상기 기둥은 20㎛ 미만의 폭을 가진다.
본 발명의 다른 특징에 따르면, 캐패시터 제조 방법이 제공된다. 이런 방법은 기판을 제공하는 단계; 기판의 표면으로부터 수직적으로 연장하는 지지물을 형성하는 단계; 및 상기 수직적으로 연장하는 지지 구조물의 표면부 상에 캐패시터를 증착하는 단계를 포함한다.
다른 실시예에서, 캐패시터는 지지 구조물의 표면 상에 제 1 도전층을 증착하는 단계; 상기 도전층 상에 유전체 층을 증착하는 단계; 및 상기 유전체 층 상에 제 2 도전층을 증착하는 단계를 포함하는 순차적인 단계에 의해 형성된다.
또다른 실시예에서, 상기 제 1 도전층은 도핑된 영역과 전기적으로 접촉하여 형성된다.
본 발명의 또다른 특징에 따르면, 기판; 상기 기판의 표면으로부터 수직적으로 연장하는 지지 구조물; 및 상기 수직적으로 연장하는 지지 구조물의 표면부 상에 배치된 캐패시터를 포함하는 구조물이 제공된다. 상기 캐패시터는 상기 지지 구조물의 표면 상에 배치된 제 1 도전층; 상기 도전층 상에 배치된 유전체층; 및 상기 유전체 층 상에 배치된 제 2 도전층을 포함한다.
본 발명의 다른 실시예에 따르면, 도핑 영역이 상기 기판내에 배치되고 제 1 도전층은 상기 도핑 영역과 전기적으로 접촉하고 있다.
본 발명의 또다른 특징에 따르면, 기판의 표면 일부에 배치된 수직적으로 연장하는 기둥; 및 기판의 표면 상의 상기 기둥 하부에 소정 거리 지지된 수평 부재를 포함하는 지지 구조물이 제공된다. 상기 기둥과 수평 부재는 유전체 재료, 바람직하게 실리콘 이산화물이다. 상기 기둥은 20㎛ 하부 폭을 가진다.
또다른 실시예에서, 상기 지지 구조물은 상기 기둥에 의해 제 1 수평 부재 상의 소정 거리에 지지된 제 2 수평 부재를 가진다.
본 발명은 일정한 전체 디멘션을 가지는 미세 구조물에 관련한다. 설명의 목적을 위하여, 본 발명은 메모리 소자의 메모리 셀에 사용되는 캐패시터를 기초로 하여 미세 구조물의 사용을 설명한다. 이런 메모리 소자는 다이내믹 랜덤 액세스(DRAM), 싱크로너스 DRAM 또는 스태틱 랜덤 액세스 메모리(SRAM)를 포함한다. 그러나, 본 발명은 더 폭넓은 응용 분야를 가진다. 특히, 본 발명은 전체 디멘션의 증가없이 더 큰 표면적을 초래하는 미세 구조물 제조에 적용가능하다.
이제 도 1를 참조하면, 기판(10)이 제공된다. 도시된 바와 같이, 상기 기판은 상부 표면에 형성된 에피텍셜 층을 갖는 실리콘으로 이루어진 반도체 기판이다. 예시적으로, 상기 기판(10)은 트랜지스터용 드레인 또는 소스 영역을 제공하기 위해 형성된 도핑 영역(12)을 포함한다. 예를 들어, 상기 트랜지스터는 메모리 소자내에 있는 메모리 셀의 트랜지스터이다.
유전체층(14)이 상기 기판(10)의 상부 표면 상에 형성된다. 예를 들어, 상기 유전체층은 실리콘 이산화물 또는 다른 유전체 재료를 포함한다. 일실시예에서, 상기 실리콘 이산화물 층(14)은 저압 화학 기상 증착(LPCVD)에 의해 형성된다. 상기 실리콘 이산화물 층의 두께는 약 2,000 내지 10,000Å 이다. 예시적 실시예에서, 상기 실리콘 이산화물 층은 약 800℃의 온도에서 LPCVD에 의해 형성되고 약 5,000Å 두께를 가진다. 대안적으로, 상기 층(14)은 약 400℃의 온도에서 플라즈마 화학 기상 증착(PECVD)에 의해 형성될 수 있다.
포토레지스트 층이 상기 유전체층(14)의 상부 표면 상에 증착된다. 마스크(도시 안됨)가 일반적 스텝퍼 리소그래픽 시스템으로부터의 노출 소스로 포토레지스트부를 노출하는데 사용된다. 상기 포토레지스트는 현상되어 구조물(16)을 형성하기 위해 노출 소스에 의해 노출된 부분을 제거한다. 대안적으로, 네거티브 포토레지스트 층이 사용된다. 네거티브 포토레지스트의 사용은 노출되지 않은 부분이 현상되어 제거되게 한다.
도 2를 참조하면, 상기 잔류하는 포토레지스트 층(14)에 의해 노출된 유전체 층의 일부는 이방적으로 에칭된다. 상기 에칭은 포토레지스트에 의해 보호된 부분을 제외하고 상기 유전체 층(14)을 제거한다. 일실시예에서, 상기 포토레지스트는 플루오르 화학제, 이를테면 CF4, CHF3, C4F8또는 이들의 조합물을 사용하는 반응성 이온 에칭(RIE)에 의해 제거된다. RIE의 결과로서, 수직적으로 연장하는 실리콘 이산화물 열(column) 또는 기둥(18)이 형성된다. 상기 열(18)은 폭(W)과 높이(H)를 가진다. 따라서 상기 열(18)의 종횡비는 H/W이다. 예시적 실시예에서, 상기 열의 폭은 20㎛ 미만이고, 바람직하게 약 0.2 내지 5㎛, 더욱 바람직하게 약 0.2㎛이다. 상기 열의 종횡비는 약 2.5 내지 3, 바람직하게 약 2.5이다.
도 3을 참조하면, 유동가능한 희생 재료가 상기 기판 표면과 열(18) 위에 증착된다. 상기 유동가능한 재료는 상기 기판(10) 표면의 인접부 상에서 상기 기둥(18)의 상부 표면(22)과 측벽부(24)로부터 떨어져서 흐르고 층(20)을 형성한다.
일실시예에서, 상기 층(20)의 유동가능한 재료는 하이드로겐실세스퀴옥산 글라스(도핑되지 않은 글라스)를 포함하는 유동가능한 산화물이다. 상기 하이드로겐실세스퀴옥산 글라스는 미드랜드의 도우-코닝, MI에 의해, Fox-15로서 제조되고 판매된다. 상기 유동가능한 재료는 상기 기판 표면 상에 유동 가능한 재료를 스피닝(spinning)함으로써 증착된다.
이런 재료가 스핀되어 증착된후, 상기 재료는 실리콘 이산화물 막을 형성하기 위해 베이킹된다. 상기 유동가능한 재료는 상기 기둥(18)의 높이 미만이 되는 두께로 스피닝된다. 일실시예에서, 상기 층(20)의 두께는 약 300 내지 4000Å이다. 베이킹 공정 동안, 상기 유동가능한 산화물은 20㎛ 미만의 폭과 유동가능한 산화물 두께도다 더 큰 높이로 지형학적 계단으로부터 떨어져서 흐르고 이런 형상 사이의 공간에 균등하게 채워진다(예를 들면, 얻어지는 층은 자기 수평화 또는 자기 평탄화된다).
도 4를 참조하면, 비희생 층(26)이 기판의 표면 상에 증착된다. 상기 비희생층은 실리콘 이산화물과 같은 유전체 재료를 포함한다. 상기 실리콘 이산화물 층은 상기 열(18)의 유전체 층을 형성하는데 사용된 동일한 방법을 사용하여 형성될 수 있다. 일실시예에서, 상기 비희생 재료는 약 800℃의 온도에서 LPCVD를 사용하여 증착되고 약 500Å의 두께를 가진다. 도시된 바와 같이, 상기 실리콘 이산화물 층(26)은 균일하다. 즉, 상기 실리콘 이산화물 층(26)은 하부 표면 형세를 따른다. 결과적으로, 상기 비희생 재료 층(26), 예를 들어 실리콘 이산화물은 성가 희생 재료층(20)과 상기 기둥(28)의 측벽부(24)와 상부 표면(22) 상에 증착되어 도 4에 도시된 구조물을 형성한다. 다른 실시예에서, 상기 기둥(18) 위의 비희생 층의 폭(W')은 약 20㎛ 미만, 바람직하게 약 1.5㎛ 미만이다.
상기 Fox-15 타입 재료 층(20)은 약 850℃까지의 어닐링 온도를 견뎌낼 수 있다. 이전에 개시된 바와 같이, 상기 층(26)의 증착 온도는 약 800℃이다. 이와같이, 상기 층(26)의 증착은 층(20)을 부수적으로 어닐링한다. 상기 Fox-15의 치밀화가 약 800℃에서의 수소 손실에 기인하여 어느 정도로 발생하더라도, 그것은 용해되지 않을 것이다. 부가적으로, 상기 Fox-15는 약 800℃의 온도를 겪은 후에도 LPCVD 산화물 보다 상당히 더 높은 습식 에칭 속도를 가진다. 이것은 상기 희생 층이 유전체 재료의 에칭없이 습식 에칭에 의해 제거되도록 한다.
도 5와 도 6은 도 3과 도 4가 반복되어 설명되는 처리를 도시한다. 도 5를 참조하면, 상기 유동가능한 희생 재료, 이를테면 하이드로겐실세스퀴옥산 글라스는 상기 유전체 층(26) 상에 증착된다. 상기 유동가능한 재료는 상기 기둥(18)의 상부 표면(32)과 측벽부(34)로부터 떨어져서 유전체 층(26) 표면의 인접부 상에 층(30)을 형성하도록 흐른다. 베이킹과 경화 후, 층(30)은 실리콘 이산화물 막이 된다.
도 6을 참조하면, 비희생 층(40)은 상기 희생층(30), 및 상기 비희생 재료 층(26)의 측벽(42)과 상부(44) 위에 형성된다. 도시된 바와 같이, 층(40)은 이미 개시된 층(26) 형성 방법을 사용하여 형성된다. 상기 비희생 재료층(40)은 다시 상기 구조물의 표면을 따르도록 LPCVD에 의해 증착된 실리콘 이산화물이다. 일실시예에서, 상기 층(40)의 증착 온도는 약 800℃이고 약 500Å의 두께를 가진다.
도 7을 참조하면, 포토레지스트의 층(50)이 상기 층(40) 상에 증착된다. 상기 포토레지스트부는 선택적으로 노출되고 이미 개시된 마스크-광노출-현상 과정을 사용하여 제거된다. 상기 포토레지스트의 나머지 부분은 도 7에 도시된 구조물을 형성하도록 상기 평면부(43) 상에 돌출하는 층(40)의 비평면부(43)를 커버한다. 잔류하는 포토레지스트부는 형성될 수 있는 미세 구조물의 전체 디멘션을 한정한다.
도 8을 참조하면, RIE가 수행되어 상기 포토레지스트에 의해 보호되지 않는 여러 층을 제거한다. 상기 RIE는 수직적으로 연장하는 구조물(52)이 되는 층(18, 26 및 40)을 초래한다. 일실시예에서, 상기 RIE는 플루오르 화학제, 이를테면 CF4, CHF3, 또는 이들의 조합물을 포함하는 건식 에칭을 사용하여 수행된다. 다음에 상기 포토레지스트 층이 제거된다.
도 9를 참조하면, 습식 화학적 에칭이 상기 희생 층을 제거하기 위해 수행된다. 상기 습식 에칭은 예를 들어 희석 또는 완충 HF를 포함한다. 희생 재료층의 에칭 속도는 실리콘 이산화물 층(18, 26 및 40)의 에칭 속도 보다 더 높은 약 7배라는 것에 유의하라. 상기 습식 에칭은 수직적으로 연장하는, 한쌍의 상부와 하부 일정 간격 배치된 수평 부재, 예를 들어 상기 비희생 재료에 의해 제공된 층(26, 40) 및 이런 수평 부재(26, 40)를 갖는 유전체 구조물(54)을 초래한다. 상기 수평 부재(26, 40)는 상기 기둥(18)의 하부에 의해 상기 기판 표면상의 소정 거리에 지지된다. 상기 소정거리는 상기 희생층의 두께에 의해 한정된다.
도 9에서 알수 있는 바와 같이, 상기 얻어지는 구조물은 높이(h)와 폭(w)을 가지는 수직적으로 연장하는 지지 구조물(54)이다. 상기 구조물이 3차원 구조의 단면이기 때문에, 1(도시 안됨)의 전체 길이를 가진다. 명료하게, 상기 구조물(52)의 표면적은 동일한 전체 h, w, 및 1을 갖는 입방 구조보다 더 크다.
도 10을 참조하면, 캐패시터(56)가 상기 지지 구조물(54)상에 형성된다. 도시된 바와 같이, 상기 캐패시터(56)는 일련의 증착에 의해 형성된다. 예시적으로, 제 1 도전층(58)이 상기 지지 구조물(54)의 표면 상에 증착된다. 예를 들면, 상기 도전층은 LPCVD에 증착되는 도핑된 다결정 실리콘을 포함한다. 다음에 유전체 층(60)이 상기 도전층(58) 상에 증착된다. 예를 들면, 상기 유전체 층은 고유전 상수(K)를 갖는 재료, 이를테면 Ta2O5를 포함한다. 일실시예에서, 상기 유전체 층은 LPCVD 또는 급속 열처리(RTP : rapid thermal process)에 의해 형성된다. 다음에 제 2 도전층(62)이 상기 유전체 층(60) 상에 형성된다. 예를 들면, 상기 제 2 도전층은 LPCVD에 의해 형성되는 도핑된 다결정 실리콘을 포함한다. 상기 제 2 도전층은 상기 캐패시터의 제 2 플레이트를 형성한다. 이와같이 캐패시터의 2개 플레이트가 상기 유전체층에 의해 분리된다.
이미 개시된 바와 같이, 상기 지지 구조물(54)은 동일한 전체 디멘션을 가지는 입방 구조 보다 더 큰 표면적을 가진다. 더 큰 표면적은 그것으로부터 형성된 캐패시터가 증가된 저장 용량을 가지도록 한다.
상기 기둥(18)이 상부에 배치되고 상기 도핑 영역(12)의 폭 보다 작은 폭을 가진다는 것에 유의하라. 그러므로, 상기 제 1 도전층(58)은 상기 도핑 영역(12) 위에 증착되어 상기 제 1 도전층(58)을 DRAM 소스 또는 드레인 영역(12)에 전기적으로 접속시킨다.
개시된 바와 같이, 상기 지지 구조물(54)은 희생 및 유전체층 형성 시퀀스를 두 번 반복함으로써 형성된다. 다른 실시예에서, 상기 지지 구조물(54)은 2번 이상 상기 시퀀스를 반복함으로써 형성될 수 있다. 또한, 한 시퀀스로도 상기 구조물 형성이 가능하다.
도 11을 참조하면, 다른 미세 구조물이 도시된다. 여기에서, 한쌍의 측면적으로 일정 간격 배치된 유전체 기둥(18′, 18″)이 도 1과 관련하여 이미 개시된 상기 포토리소그래픽-에칭 기술을 사용하여 기판(10)의 표면에 형성된다. 각각의 기둥(18′, 18″)은 20㎜ 미만의 폭을 가진다. 다시, 도 12에 도시된 바와 같이, 희생 층(20′, 30′)과 유전체층(26′)의 교번 시퀀스는 이들이 형성될 때 상기 구조물에 부가된다. 다시, 상기 희생 층 재료는 이미 개시된 바와 같이 상기 기둥으로부터 떨어져서 흐른다. 도 12에 도시된 상기 얻어지는 구조물은 도 14에 도시된 구조물을 형성하기 위해 포토리소그래픽, 예를 들어 도 13에 도시된 바와 같은 포토레지스트 마스크(50′)를 사용하여 패턴화된다. 다음에, 상기 구조물은 비희생 실리콘 이산화물 층(26′, 40′)이 도 15에 도시된 유전체 구조물(54′)을 제공하도록 잔류하면서 상기 희생층(20′, 30′)을 제거하기 위하여 습식 화학적 에칭된다. 상기 구조물(54′)은 캐패시터를 위한 지지용 구조로서 사용될 수 있다. 이런 경우에, 도전층, 유전체층, 도전층 증착물의 시퀀스가 도 10과 관련하여 이미 개시된 바와 같이 상기 지지 구조물(54″′)의 표면에 부가되고, 그결과 도 12에 도시된 캐패시터를 형성한다.
그러므로, 이미 개시된 방법으로, 미세 구조물은 단지 2단계 포토리소그래픽 단계: 예를 들어 상기 기둥을 형성하는데 사용되는 단계 및 최종 유전체 미세 구조물을 형성하는 단계로 형성된다. 더욱이, 상기 구조물은 폭넓은 분야에 적합한 유전체 구조물이다.
단순히 보기에 의해, 캐패시터 구조가 개시되었더라도 다른 실리콘에 기초한 미세 구조물이 또한 사용가능하다. 예를 들면, 본 발명은 절연용 미세 구조물을 형성하는데 적용가능하다. 더욱이, 상기 Fox 재료가 이미 사용되었더라도, 감소된 밀도를 갖는 다른 자기 수평화 및 온도 저항성 실리카막, 스펀-온 실리카 에어로겔이 희생 재료로서 사용될 수 있다.
더욱이, 상기 희생층은 스핀 증착되는 방법을 사용하는 대신에 이미 개시된 스펀-온 글라스 재료로 달성된 것과 같은 유사한 흐름 특성을 갖는 가스성 증착 방법을 사용하여 형성될 수 있다. 이런 가스성 증착과 사용될 수 있는 한가지 재료는 PMT-일렉트로테크에 의해 판매되는 Flowfill 재료이다. 이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.
전체 디멘션의 증가없이 더 큰 표면적을 초래하는 미세 구조물 제조에 적용가능하다.
Claims (36)
- 제 1 구조물을 제공하기 위하여 기판 표면의 일부에 수직적으로 연장하는 기둥을 형성하는 단계;제 2 구조물을 제공하기 위하여 상기 기판 표면의 인접한 부분 위에 상기 기둥의 상부면과 측벽부로부터 떨어져서 흐르는 유동가능한 희생 재료를 상기 제 1 구조물의 표면 상에 증착하는 단계;상기 제 2 구조물 상에 상기 제 2 구조물의 표면을 따르도록 증착되고 상기 희생 재료 및 상기 기둥의 측벽부와 상부면 상에 증착되는 비희생 재료를 증착하는 단계; 및상기 비희생 재료가 상기 비희생 재료에 의해 제공되고 상기 기둥의 하부에 의해 상기 기판의 표면상의 소정 거리에 지지되는 수평 부재를 갖는 제 3 구조물을 형성하기 위하여 잔류하는 동안 상기 증착된 희생 재료를 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 1항에 있어서, 상기 유동가능한 재료는 산화물인 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 2항에 있어서, 상기 산화물은 하이드로겐세스퀴옥산 글라스인 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 1항에 있어서, 상기 유동가능한 재료의 증착 단계는 상기 제 1 구조물의 표면 상에 상기 유동가능한 재료를 스피닝하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 1항에 있어서, 상기 유동가능한 재료의 증착 단계는 상기 제 1 구조물 상에 상기 유동가능한 재료를 가스 상태로 증착하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 2항에 있어서, 상기 재료가 실리콘 이산화물 막을 형성하도록 증착된후 상기 유동가능한 재료를 처리하는 단계를 포함하며, 상기 비희생 재료 증착 단계는 상기 처리된 유동가능한 재료 상에 상기 비희생 재료를 증착하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 6항에 있어서, 상기 처리는 상기 증착된 유동가능한 재료를 베이킹하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 7항에 있어서, 상기 기둥 형성 단계는 20㎛ 미만의 폭을 갖는 기둥 형성 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 8항에 있어서, 상기 희생 재료 증착 단계는 상기 기둥의 높이 미만의 두께를 갖는 희생 재료를 증착하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 9항에 있어서, 상기 기둥 형성 및 상기 비희생 재료 증착 단계는 동일한 재료로 상기 기둥과 비희생 재료를 형성하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 10항에 있어서, 상기 유동가능한 재료는 상기 제 2 구조물의 표면 상에 상기 비희생 재료를 증착하는 단계 동안 어닐링되는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 11항에 있어서, 상기 어닐링 단계는 800℃ 정도의 온도에서 상기 유동가능한 재료를 어닐링하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 1항에 있어서,제 4 구조물을 제공하기 위하여 상기 제 3 구조물의 표면의 인접한 부분 위에 상기 기둥의 상부면과 측벽부로부터 떨어져서 흐르는 유동가능한 희생 재료를 상기 제 3 구조물의 표면상에 증착하는 단계;상기 제 4 구조물의 표면을 따르도록 증착되고 상기 제3 구조물의 표면 및 상기 기둥의 측벽부와 상부면 상에 증착된 상기 희생 재료 상에 증착되는 비희생 재료를 상기 제 4 구조물의 표면 상에 증착하는 단계; 및상기 비희생 재료가 상기 비희생 재료에 의해 제공되고 상기 기둥의 하부에 의해 상기 기판 표면상의 소정 거리에 지지되는 한쌍의 상부 및 하부 일정 간격 배치된 수평 부재를 갖는 제 5 구조물을 형성하도록 잔류하는 동안 상기 제 1 및 제 3 구조물의 표면상에 증착되는 상기 증착된 희생 재료를 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 1항에 있어서, 상기 제 3 구조물 상에 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 14항에 있어서, 상기 캐패시터 형성 단계는,상기 제 3 구조물의 표면상에 제 1 도전층을 형성하는 단계;상기 도전층 상에 유전체층을 형성하는 단계; 및상기 유전체층 상에 제 2 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 15항에 있어서, 상기 제 1 도전층 형성 단계는 상기 도핑 영역에 전기적으로 접속되는 상기 제 1 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 16항에 있어서, 상기 기둥 형성 단계는 상기 도핑 영역 상에 상기 기둥을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 16항에 있어서,제 4 구조물을 제공하기 위하여 상기 제 3 구조물의 표면의 인접한 부분 위에 상기 기둥의 상부면과 측벽부로부터 떨어져서 흐르는 유동가능한 희생 재료를 상기 제 3 구조물의 표면상에 증착하는 단계;상기 제 4 구조물의 표면을 따르도록 증착되고 상기 제3 구조물의 표면 및 상기 기둥의 측벽부와 상부면 상에 증착된 상기 희생 재료 상에 증착되는 비희생 재료를 상기 제 4 구조물의 표면상에 증착하는 단계; 및상기 비희생 재료가 상기 비희생 재료에 의해 제공되고 상기 기둥의 하부에 의해 상기 기판 표면상의 소정 거리에 지지되는 한쌍의 상부 및 하부 일정 간격 배치된 수평 부재를 갖는 제 5 구조물을 형성하도록 잔류하는 동안 상기 제 1 및 제 3 구조물의 표면상에 증착되는 상기 증착된 희생 재료를 선택적으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 18항에 있어서, 상기 제 3 구조물 상에 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 19항에 있어서, 상기 캐패시터 형성 단계는,상기 제 3 구조물의 표면상에 제 1 도전층을 형성하는 단계;상기 도전층 상에 유전체층을 형성하는 단계; 및상기 유전체층 상에 제 2 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 20항에 있어서, 상기 제 1 도전층 형성 단계는 상기 도핑 영역에 전기적으로 접속되는 상기 제 1 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 제 21항에 있어서, 상기 기둥 형성 단계는 상기 도핑 영역 상에 상기 기둥을 형성하는 단계를 포함하는 것을 특징으로 하는 미세 구조물 제조 방법.
- 캐패시터 제조 방법에 있어서,기판을 제공하는 단계;상기 기판의 표면으로부터 수직적으로 연장하는 지지 구조물을 형성하는 단계; 및상기 수직적으로 연장하는 지지 구조물의 표면 부분에 상기 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 23항에 있어서, 상기 캐패시터 형성 단계는,상기 지지 구조물의 표면상에 제 1 도전층을 형성하는 단계;상기 도전층 상에 유전체층을 형성하는 단계; 및상기 유전체층 상에 제 2 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
- 제 24항에 있어서, 상기 기판내에 도핑 영역을 형성하는 단계를 더 포함하며, 상기 제 1 도전층은 상기 도핑 영역과 전기적으로 접촉하여 형성되는 것을 특징으로 하는 캐패시터 제조 방법.
- 기판;상기 기판의 표면으로부터 수직적으로 연장하는 지지 구조물;상기 수직적으로 연장하는 지지 구조물의 표면 부분 상에 배치된 캐패시터를 포함하는 것을 특징으로 하는 미세 구조물.
- 제 26항에 있어서, 상기 캐패시터는,상기 지지 구조물의 표면상에 배치된 제 1 도전층;상기 도전층 상에 배치된 유전체층; 및상기 유전체층 상에 배치된 제 2 도전층을 포함하는 것을 특징으로 하는 미세 구조물.
- 제 27항에 있어서, 상기 기판내에 배치된 도핑 영역을 함하며, 상기 제 1 도전층은 상기 도핑 영역과 전기적으로 접촉하여 형성되는 것을 특징으로 하는 미세 구조물.
- 제 26항에 있어서, 상기 지지 구조물은,상기 기판의 표면의 일부에 배치된 수직적으로 연장하는 기둥; 및상기 기둥 하부의 상기 기판의 표면상의 소정 거리에 지지되는 수평 부재를 포함하는 것을 특징으로 하는 미세 구조물.
- 제 29항에 있어서, 상기 기둥과 수평 부재는 유전체 재료인 것을 특징으로 하는 미세 구조물.
- 제 30항에 있어서, 상기 유전체 재료는 실리콘 이산화물인 것을 특징으로 하는 미세 구조물.
- 제 31항에 있어서, 상기 기둥은 20㎜ 미만의 하부 폭을 가지는 것을 특징으로 하는 미세 구조물.
- 제 32항에 있어서, 상기 기둥에 의해 상기 제 1 수평 부재 상의 소정 거리에 지지되는 제 2 수평 부재를 포함하는 것을 특징으로 하는 미세 구조물.
- 제 26항에 있어서, 상기 기판내에 배치된 도핑 영역을 더 포함하는 것을 특징으로 하는 미세 구조물.
- 제 34항에 있어서, 상기 제 1 도전층은 상기 도핑 영역에 전기적으로 접속되는 것을 특징으로 하는 미세 구조물.
- 제 35항에 있어서, 상기 기둥은 상기 도핑 영역 상에 배치되는 것을 특징으로 하는 미세 구조물.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/829,255 US5926716A (en) | 1997-03-31 | 1997-03-31 | Method for forming a structure |
| US8/829,255 | 1997-03-31 | ||
| US08/829,255 | 1997-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980080675A true KR19980080675A (ko) | 1998-11-25 |
| KR100537282B1 KR100537282B1 (ko) | 2006-04-21 |
Family
ID=25253980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980010419A KR100537282B1 (ko) | 1997-03-31 | 1998-03-26 | 미세구조물및그제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5926716A (ko) |
| EP (1) | EP0869556B1 (ko) |
| JP (1) | JPH10294442A (ko) |
| KR (1) | KR100537282B1 (ko) |
| CN (1) | CN1135614C (ko) |
| DE (1) | DE69835180T2 (ko) |
| TW (1) | TW434840B (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421223B2 (en) * | 1999-03-01 | 2002-07-16 | Micron Technology, Inc. | Thin film structure that may be used with an adhesion layer |
| DE19948087B4 (de) * | 1999-10-06 | 2008-04-17 | Evotec Ag | Verfahren zur Herstellung eines Reaktionssubstrats |
| US8851442B2 (en) | 2008-01-22 | 2014-10-07 | Honeywell International Inc. | Aerogel-bases mold for MEMS fabrication and formation thereof |
| CN108598262B (zh) * | 2018-06-13 | 2023-10-27 | 青岛科技大学 | 一种铁电薄膜变容器的制备方法 |
| FI129648B (en) * | 2019-12-20 | 2022-06-15 | Aalto Univ Foundation Sr | Electrode structure |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918032A (en) * | 1988-04-13 | 1990-04-17 | General Motors Corporation | Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures |
| JP2838412B2 (ja) * | 1988-06-10 | 1998-12-16 | 三菱電機株式会社 | 半導体記憶装置のキャパシタおよびその製造方法 |
| JPH07114260B2 (ja) * | 1989-11-23 | 1995-12-06 | 財団法人韓国電子通信研究所 | コップ状のポリシリコン貯蔵電極を有するスタック構造のｄｒａｍセル，およびその製造方法 |
| JPH05183121A (ja) * | 1991-04-01 | 1993-07-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US5126916A (en) * | 1991-12-20 | 1992-06-30 | Industrial Technology Research Institute | Stacked capacitor dram cell and method of fabricating |
| US5352622A (en) * | 1992-04-08 | 1994-10-04 | National Semiconductor Corporation | Stacked capacitor with a thin film ceramic oxide layer |
| US5382547A (en) * | 1992-07-31 | 1995-01-17 | Sultan; Pervaiz | Void free oxide fill for interconnect spaces |
| US5543346A (en) * | 1993-08-31 | 1996-08-06 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a dynamic random access memory stacked capacitor |
| US5436188A (en) * | 1994-04-26 | 1995-07-25 | Industrial Technology Research Institute | Dram cell process having elk horn shaped capacitor |
| KR960006030A (ko) * | 1994-07-18 | 1996-02-23 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| KR0126623B1 (ko) * | 1994-08-03 | 1997-12-26 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| US5518950A (en) * | 1994-09-02 | 1996-05-21 | Advanced Micro Devices, Inc. | Spin-on-glass filled trench isolation method for semiconductor circuits |
| US5491104A (en) * | 1994-09-30 | 1996-02-13 | Industrial Technology Research Institute | Method for fabricating DRAM cells having fin-type stacked storage capacitors |
| US5438011A (en) * | 1995-03-03 | 1995-08-01 | Micron Technology, Inc. | Method of forming a capacitor using a photoresist contact sidewall having standing wave ripples |
| JPH1084095A (ja) * | 1996-05-31 | 1998-03-31 | Texas Instr Inc <Ti> | 高密度メモリ応用の波形頂部コンデンサ構造 |
-
1997
- 1997-03-31 US US08/829,255 patent/US5926716A/en not_active Expired - Lifetime
-
1998
- 1998-03-17 DE DE69835180T patent/DE69835180T2/de not_active Expired - Lifetime
- 1998-03-17 EP EP98104739A patent/EP0869556B1/en not_active Expired - Lifetime
- 1998-03-26 KR KR1019980010419A patent/KR100537282B1/ko not_active IP Right Cessation
- 1998-03-26 TW TW087104538A patent/TW434840B/zh not_active IP Right Cessation
- 1998-03-31 JP JP10086479A patent/JPH10294442A/ja not_active Withdrawn
- 1998-03-31 CN CNB981051979A patent/CN1135614C/zh not_active Expired - Lifetime
- 1998-11-20 US US09/197,391 patent/US6015988A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6015988A (en) | 2000-01-18 |
| KR100537282B1 (ko) | 2006-04-21 |
| TW434840B (en) | 2001-05-16 |
| EP0869556B1 (en) | 2006-07-12 |
| DE69835180D1 (de) | 2006-08-24 |
| US5926716A (en) | 1999-07-20 |
| DE69835180T2 (de) | 2007-06-14 |
| CN1195190A (zh) | 1998-10-07 |
| JPH10294442A (ja) | 1998-11-04 |
| EP0869556A1 (en) | 1998-10-07 |
| CN1135614C (zh) | 2004-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164337A (en) | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell | |
| US7230293B2 (en) | Storage nodes of a semiconductor memory | |
| JPH08330543A (ja) | 半導体素子のキャパシター製造方法 | |
| GB2392311A (en) | DRAM storage capacitor electrodes | |
| KR19990079780A (ko) | 디램 셀 커패시터 및 그의 제조 방법 | |
| KR20090038972A (ko) | 콘택홀 형성방법 및 그를 이용한 반도체 메모리소자의제조방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR100546363B1 (ko) | 콘케이브 형태의 스토리지 노드 전극을 갖는 반도체메모리 소자 및 그 제조방법 | |
| KR100537282B1 (ko) | 미세구조물및그제조방법 | |
| JPH08306879A (ja) | 半導体装置の製造方法 | |
| US6548348B1 (en) | Method of forming a storage node contact hole in a porous insulator layer | |
| US5960295A (en) | Method for fabricating a storage plate of a semiconductor capacitor | |
| JPH06216084A (ja) | 半導体装置のパターン分離方法および微細パターン形成方法 | |
| JPH10256496A (ja) | ダイナミック・アクセス・メモリー・セルのためのキャパシタンス記憶トレンチの製法及びキャパシタンス記憶トレンチ | |
| KR100419538B1 (ko) | 집적 회로 장치용 홈을 가진 기판 및 그 제조 방법 | |
| JPH0685194A (ja) | 半導体装置の製造方法 | |
| KR100812599B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR950005467B1 (ko) | 반도체 소자의 스택 캐패시터 제조방법 | |
| KR100769791B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JPH04264766A (ja) | 半導体装置の製造方法 | |
| KR100281546B1 (ko) | 반도체 장치의 전하저장전극 형성을 위한 산화막 패턴 형성 방법 | |
| KR960013641B1 (ko) | 디램셀의 저장전극 제조방법 | |
| KR0120104B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| CN116666366A (zh) | 半导体结构及其制造方法 | |
| KR19990005479A (ko) | 반도체 장치의 전하 저장 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |