JPH08306879A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08306879A
JPH08306879A JP7106350A JP10635095A JPH08306879A JP H08306879 A JPH08306879 A JP H08306879A JP 7106350 A JP7106350 A JP 7106350A JP 10635095 A JP10635095 A JP 10635095A JP H08306879 A JPH08306879 A JP H08306879A
Authority
JP
Japan
Prior art keywords
storage electrode
pattern
exposure
resist
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7106350A
Other languages
English (en)
Other versions
JP2682509B2 (ja
Inventor
Kenji Kondo
研二 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7106350A priority Critical patent/JP2682509B2/ja
Priority to US08/637,469 priority patent/US5620918A/en
Priority to TW085105058A priority patent/TW300330B/zh
Priority to KR1019960013255A priority patent/KR100251019B1/ko
Publication of JPH08306879A publication Critical patent/JPH08306879A/ja
Application granted granted Critical
Publication of JP2682509B2 publication Critical patent/JP2682509B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Abstract

(57)【要約】 【目的】 従来工程に比較して大幅な工程増を生じさせ
ることなく、微細なシリンダ形状の蓄積電極を成形し、
大容量のキャパシタを有する半導体装置を製造すること
ができる半導体装置の製造方法を提供することにある。 【構成】 適正露光量からネガ反転露光量までの領域が
狭いポジ型レジストを被着し、電子線露光により、前記
ポジ型レジストのネガ反転部分を含む多重シリンダ形状
の蓄積電極形成用微細パターン（２３ａ）を形成する。
そのため、蓄積電極２４ａを微細多重シリンダ形状に形
成することができ、大蓄積容量のキャパシタを有するＤ
ＲＡＭなどを製造することが可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、多重シリンダ型構造によるキャパシタの
製造方法に関するものである。
【０００２】
【従来の技術】高集積半導体メモリ用メモリセルとし
て、１つのトランジスタと１つのキャパシタから構成さ
れるメモリセル（以下、メモリセルという）は、構成要
素が少なく、メモリセル面積の縮小が容易であるために
広く使われている。
【０００３】メモリセルからの電力電圧は、メモリセル
内のキャパシタの値に比例するため、メモリセルを小型
化、高集積化しても安定な動作を保証するには、そのキ
ャパシタ値を十分に大きくする必要がある。このよう
な、メモリセル及びメモリセル用キャパシタとして、図
１２に示す構造のスタックキャパシタ型のメモリセルが
ある。図１２（ａ）は平面図であり、図１２（ｂ）は図
１２（ａ）のＡ−Ａ’線断面図である。図において、１
１はシリコン基板、１２はソース・ドレイン領域、１５
は容量コンタクト、２４ｃは蓄積電極、２５は容量膜、
２６は容量プレート、２８は素子分離領域、２９はワー
ド線、３０はビット線コンタクト、３１はビット線であ
る。
【０００４】このように構成されるキャパシタは、ワー
ド線２９の上部に積層されているため、小さなセル面積
で所望の容量値を確保することが可能となっている。
【０００５】しかし、ＤＲＡＭの高密度化、メモリセル
の微細化に際し、さらに、小さなセル面積で、十分な容
量値を得るために、図１５に示す構造の２重シリンダ形
状キャパシタのメモリセルがある。
【０００６】これは、スタックキャパシタを２重シリン
ダ形状に形成して、その側壁部分も容量電極として用い
ることにより、表面積を増加させるものである。図１３
（ａ）〜図１５（ｉ）に従来例１の２重シリンダ型スタ
ックキャパシタ形成プロセスの縦断面図を示す。図にお
いて、１１はシリコン基板、１２はソース・ドレイン領
域、１３は層間絶縁板、１４はシリコン窒化膜、１５は
容量コンタクト、１６は第１導電部材、１７ｃはレジス
ト、１８ｃは第１犠牲層、２３ｃは第２導電部材、２４
ｄは蓄積電極、３２、３４は第２犠牲層、第３犠牲層、
３３は第３導電部材である。ただし、簡単化のために、
スイッチ用トランジスタは省略し、蓄積電極と接続され
る一方のソース・ドレイン領域のみ示す。図１３（ａ）
に示すように、ｐ型のシリコン基板１１にｎ型不純物を
導入して形成したソース・ドレイン領域１２を形成し、
ＣＶＤ法により形成したシリコン酸化膜を用いて層間絶
縁膜１３を形成する。続いて、ＣＶＤ法によりシリコン
窒化膜１４を堆積させ、通常のフォトリソグラフィー技
術とドライエッチング技術を用いて、ソース・ドレイン
領域１２上に、後に蓄積電極が接続される容量コンタク
ト１５を開口する。この状態から、ＣＶＤ法を用いて多
結晶シリコンを容量コンタクト１５を含む基板全体に堆
積させ、リンを熱拡散することにより、図１３（ｂ）に
示すように第１導電部材１６ｃとする。
【０００７】さらにＣＶＤ法によりシリコン酸化膜を堆
積し、通常のフォトリソグラフィー技術を用いて蓄積電
極の核となる部分にレジスト１７ｃをパターニングし、
ドライエッチング技術を用いて前記シリコン酸化膜をエ
ッチングすることにより図１３（ｂ）に示す形状の第１
犠牲層１８ｃを形成する。
【０００８】この第１犠牲層１８ｃをマスクとして第１
導電部材１６ｃをシリコン窒化膜１４が露出しない程度
までエッチングし、レジスト１７ｃを除去することによ
り第１導電部材１６ｃを図１３（ｃ）に示す形状とす
る。
【０００９】ここで、第１犠牲層１８ｃを残したままＣ
ＶＤ法などにより多結晶シリコンを全面に堆積させ、図
１３（ｃ）に示されるような第２導電部材２３ｃを形成
する。
【００１０】次にＣＶＤ法などによりシリコン酸化膜を
全面に堆積させ、ドライエッチング技術を用いてエッチ
バックすることにより、図１４（ｂ）に示すように蓄積
電極の核となる部分の側壁にのみシリコン酸化膜を残し
て、第２犠牲層３２とする。
【００１１】また、第２導電部材２３ｃを形成したもの
と同じ方法を用いて、図１４（ｅ）に示すように全面に
第３導電部材３３を形成する。次にＣＶＤ法などにより
再度シリコン酸化膜を全面に堆積させ、ドライエッチン
グ技術を用いてエッチバックすることにより、図１４
（ｆ）に示すように蓄積電極の核となる部分の側壁にの
みシリコン酸化膜を残して、第３犠牲層３４とする。
【００１２】この状態から不純物導入された多結晶シリ
コンがシリコン酸化膜よりも十分に早くエッチングされ
るドライエッチング条件を用いて、第２導電部材２３ｃ
及び第３導電部材３３を選択的にエッチングし、図１５
（ｇ）に示されるような形状にする。
【００１３】このとき隣接する第２導電部材２３ｃおよ
び第３導電部材３３が電気的に接続されるのを避けるた
めにシリコン窒化膜１４上の不要な部分に多結晶シリコ
ンが残らないように完全にエッチングすることが大切で
ある。
【００１４】続いて、希釈フッ酸などを用いて、シリコ
ン酸化膜よりなる第１犠牲層１８ｃ、第２犠牲層３２、
第３犠牲層３４を選択的にエッチングすることにより、
図１５（ｈ）に示すような蓄積電極２４ｄを得る。引き
続きＣＶＤ法を用いて窒化膜を形成し、これを熱酸化す
るといった方法で図１５（ｉ）に示すような容量膜２５
を形成する。さらに、ＣＶＤ法を用い多結晶シリコンを
堆積させ、リンを熱拡散することにより、図１５（ｉ）
に示すような容量プレート２６を形成する。これによ
り、２重シリンダ形状を有するキャパシタが得られる。
【００１５】また、従来例２として特開平５−３４７３
９２号に開示されている方法がある。この方法は半導体
基板に第１導電部材１６ｃを堆積し、その上方にレジス
トを成膜して図１６に示すようなシフタ付き露光用レチ
クル３５を用いた露光を行う方法である。この露光用レ
チクル３５には、透過光位相反転部分３６が所定のパタ
ーンで形成している。透過光位相反転部分３６は、露光
用レチクル３５を構成する透明板における他の部分に比
較して板厚を変化させることにより形成することができ
る。たとえば、透過光位相反転部分３６に対応するパタ
ーンで他の部分により板厚が厚い部分を形成すれば良
い。
【００１６】このシフタ付き露光用レチクル３５を用い
れば、透過光位相反転部分３６を通過する露光用光は、
他の部分を通過する光の位相に対して反転していること
から、これらの境界部分では、光の干渉により、光の影
になる部分が生じるためである。この影の部分が、微細
パターンに相当する。
【００１７】このような露光用レチクル３５を用いるこ
とで、図１６（ｂ）に示すように、透過光位相反転部分
３６と他の部分との境界部に相当する微細パターンで、
レジスト１７ｄをリング状に加工することができる。そ
の後、ドライエッチング技術を用いて前記第１導電エッ
チングすることにより蓄積電極２４を得る。引き続きＣ
ＶＤ法を用いて窒化膜を形成し、これを熱酸化するとい
った方法で容量膜２５を形成する。さらに、ＣＶＤ法を
用い多結晶シリコンを堆積させ、リンを熱拡散すること
により、容量プレート２６を形成する。これにより、シ
リンダ形状を有するキャパシタが得られる。
【００１８】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置を従来の製造方法で製造する場合には、
キャパシタ用蓄積電極をシリンダ形状に形成しない場合
と比較して、半導体装置の製造工程が増加するという問
題がある。
【００１９】また、このようなシリンダ形状において多
重型に製造するときには、さらに導電部材形成および犠
牲層形成などの工程を行わなければならず、半導体装置
の製造工程が増加するという問題がある。
【００２０】また、多重シリンダ形状のキャパシタの製
造方法において、シリンダ数を増やすとシリンダ厚ずつ
スリット底が狭くなるため、容量値が減少するという問
題もある。
【００２１】一方、従来例２で述べた特開平５−３４７
３９２号公報のシフタ付き露光用レチクルを用いた露光
方法は、従来例１よりもプロセスは短いものの、シフタ
付き露光用レチクルの作製が容易でなくレチクルの価格
上昇を招き、従って、製造コストの増加を招くという問
題がある。
【００２２】本発明の目的は、従来工程に比較して大幅
な工程増を生じさせることなく、微細なシリンダ形状蓄
積電極を成形し、大容量のキャパシタを有する半導体装
置を製造することができる半導体装置の製造方法を提供
することにある。
【００２３】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、適正露光量
からネガ反転露光量までの領域が狭いポジ型レジストを
半導体基板上に被着し、電子線露光により前記ポジ型レ
ジストのネガ反転部分を含む多重シリンダ形状の蓄積電
極形成用微細パターンを形成するものである。
【００２４】また本発明に係る半導体装置の製造方法
は、レジスト被着工程と、露光工程と、蓄積電極形成工
程とを有する半導体装置の製造方法であって、レジスト
被着工程は、半導体基板上に層間絶縁膜、シリコン窒化
膜、キャパシタ用蓄積電極となる導電体膜及び酸化膜を
形成した後、前記ポジ型レジストを被着する処理を行う
ものであり、露光工程は、電子線露光によりネガ反転部
分を含むシリンダ状パターンを形成し、さらに前記パタ
ーンの外周にネガ反転部分を含むシリンダ状パターンを
電子線露光により形成する処理を行うものであり、蓄積
電極形成工程は、前記露光工程で形成される２重シリン
ダ形状の蓄積電極形成用微細パターンをマスクとして前
記酸化膜をエッチングし、被エッチング部に導電体膜を
埋め込み、その後エッチングを行うことにより、２重シ
リンダ形状のキャパシタ用蓄積電極を形成する処理を行
うものである。
【００２５】
【作用】適正露光量からネガ反転露光量までの領域が狭
いポジ型レジストを半導体基板上に被着し、電子線露光
により前記ポジ型レジストのネガ反転部分を含む多重シ
リンダ形状の蓄積電極形成用微細パターンを形成する。
すなわち、半導体基板上に層間絶縁膜、シリコン窒化
膜、キャパシタ用蓄積電極となる導電体膜及び酸化膜を
形成した後、前記ポジ型レジストを被着し、電子線露光
によりネガ反転部分を含むシリンダ状パターンを形成
し、さらに前記パターンの外周にネガ反転部分を含むシ
リンダ状パターンを電子線露光により形成し、これによ
り形成される２重シリンダ形状の蓄積電極形成用微細パ
ターンをマスクとして前記酸化膜をエッチングし、被エ
ッチング部に導電体膜を埋め込み、その後エッチングを
行うことにより、２重シリンダ形状のキャパシタ用蓄積
電極を形成する。
【００２６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００２７】（実施例１）図１〜図５は、本発明に係る
キャパシタの製造方法の実施例１を工程順に示した縦断
面図であり、そのうち、図２〜図３は本発明に用いられ
る反転レジストパターン形成を順に示している。
【００２８】以下の説明においては簡略化のために、蓄
積電極と接続される一つのソース・ドレイン領域のみを
示す。
【００２９】まず、図１（ａ）に示すようにｐ型シリコ
ン基板１１にｎ型不純物を導入して形成したソース・ド
レイン領域１２を形成した状態とした上で、たとえばＣ
ＶＤ法を用いてシリコン酸化膜を層間絶縁膜１３として
堆積させる。
【００３０】続いて、ＣＶＤ法によりシリコン窒化膜１
４を堆積させ、通常のフォトリソグラフィー技術とドラ
イエッチング技術を用いてソース・ドレイン領域１２上
に、後に蓄積電極が接続される容量コンタクト１５を開
口する。
【００３１】この状態から、容量コンタクト１５を含み
多結晶シリコンをＣＶＤ法により基板全面に堆積し、リ
ンの熱拡散を行う。さらに通常のフォトリソグラフィー
技術を用いて蓄積電極の核となる部分にレジスト１７ａ
をパターニングし、ドライエッチング技術を用いて前記
多結晶シリコンをエッチングすることにより、図１
（ｂ）に示す形状の第１導電部材１６ａを得る。その
後、レジスト１７ａを除去し、ＣＶＤ法によりシリコン
酸化膜を全面に堆積させ、図１（ｃ）に示すように第１
犠牲層１８ａとする。
【００３２】次に、第１犠牲層１８ａ上に適正露光量か
らネガ反転露光量までの領域が狭いポジ型レジスト（以
下、反転レジストと略す。）１９を被着し、この反転レ
ジスト１９を電子線露光により、図３（ｇ）に示すよう
な２重シリンダ形状の蓄積電極形成用の微細パターンに
形成する。この微細パターンは、０．１５μｍ程度のパ
ターン幅が可能である。
【００３３】本実施例では、反転レジストのパターン形
成に際し、図２（ｄ）〜図３（ｇ）に示すような順で微
細パターン形成を行う。
【００３４】第１犠牲層１８ａの下の第１導電部材１６
ａに目合わせを行い、図２（ｄ）に示すような領域２０
ａを電子線露光する。
【００３５】本来は、露光領域２０ａは現像によりレジ
ストが除去されるが、このとき、適正露光量に対して、
少し露光量を多めにする。すると、露光領域２０ａの中
心部は周辺部に比べ、露光量が多いためネガ反転する。
すなわち図２（ｅ）に示すようにネガ反転パターン２１
ａが開口部の中央に形成される。次に、電子線露光によ
り、このパターン上に第１犠牲層１８ａの下の第１導電
部材１６ａに目合わせを行い、図３（ｆ）に示すような
領域２２ａを電子線露光する。
【００３６】このとき、前記と同様、反転レジスト１９
のネガ反転が起こるように適正露光量に対して、少し露
光量を多めにする。これにより、図３（ｇ）に示すよう
にネガ反転パターン２１ａの外周にネガ反転パターン２
１ｂが形成される。このネガ反転パターン２１ａ、２１
ｂを含む２重シリンダ形状の蓄積電極形成用パターンを
マスクとして第１犠牲層１８ａを第１導電部材１６ａが
露出するまで完全にエッチングし、反転レジスト１９を
除去することにより第１犠牲層１８ａを図４（ｈ）に示
す形状にする。
【００３７】次に、この第１犠牲層１８ａの表面にＣＶ
Ｄ法などにより多結晶シリコンを全面に堆積させ、図４
（ｉ）に示されるような第２導電部材２３ａを形成す
る。
【００３８】この状態から、不純物導入された多結晶シ
リコンがシリコン酸化膜よりも十分に早くエッチングさ
れるドライエッチング条件を用いて、第２導電部材２３
ａをエッチングし、図５（ｊ）に示されるような形状に
する。
【００３９】つついて、希釈フッ酸などを用いてシリコ
ン酸化膜よりなる第１犠牲層１８ａをエッチングするこ
とにより図５（ｋ）に示すような蓄積電極２４ａを得
る。
【００４０】引き続きＣＶＤ法を用いて窒化膜を形成
し、これを熱酸化するといった方法で図５（ｌ）に示す
ような容量膜２５を形成する。
【００４１】さらに、ＣＶＤ法を用い多結晶シリコンを
堆積させ、リンを熱拡散することにより、図５（ｌ）に
示すような容量プレート２６を形成する。これにより、
２重シリンダ形状のキャパシタ用蓄積電極２４ａを得る
ことができる。
【００４２】以上のような工程で製造された蓄積電極２
４ａは、２重のシリンダ形状に形成され、その側壁部分
を利用することにより、従来のキャパシタと比較して、
本実施例ではシリンダ数を増やしてもスリット底が狭く
ならず同じ高さで、さらに従来よりも高くすることがで
き、大幅な蓄積容量の増加が可能になる。
【００４３】しかも、従来の製造工程と比較し、本実施
例は、酸化膜からなるサイドウォールを形成する必要が
ないため、製造工程を削減できる。また、特開平５−３
４７３９２号に開示されている製造方法と比較し、本実
施例は電子線露光法を用いているため露光用レチクルを
必要としないので、レチクルの製造コストがかからな
い。
【００４４】（実施例２）次に、本発明の実施例２につ
いて図面を参照して説明する。図６〜図１１は本発明に
係るキャパシタの製造方法の実施例２を工程順に示した
縦断面図であり、そのうち、図７〜図９は本発明に用い
られる反転レジストのパターン形成を順に示している。
【００４５】以下の説明においては簡略化のために、蓄
積電極と接続される一つのソース・ドレイン領域のみを
示す。
【００４６】図６（ａ）に示すように、前述の実施例１
と同様な工程で、シリコン基板１１上にシリコン酸化
膜、シリコン窒化膜１４を堆積させ、通常のフォトリソ
グラフィー技術とドライエッチング技術を用いてソース
・ドレイン領域１２上に、後に蓄積電極が接続される容
量コンタクト１５を開口する。
【００４７】この状態から、容量コンタクト１５を含み
多結晶シリコンを基板全面に堆積し、フォトリソグラフ
ィー技術とドライエッチング技術を用いて、この多結晶
シリコンを図６（ｂ）に示す形状の第１導電部材１６ｂ
を得る。
【００４８】その後、レジスト１７ｂを除去し、シリコ
ン酸化膜を全面に堆積させ、図６（）に示すように第１
犠牲層１８ｂとする。
【００４９】次に第１犠牲層１８ｂ上に反転レジスト１
９を被着し、電子線露光により、図９（ｉ）に示すよう
な３重シリンダ形状の蓄積電極形成用の微細パターンに
形成する。この微細パターンは、０．１５μｍ程度のパ
ターン幅が可能である。
【００５０】本実施例では、反転レジスト１９のパター
ン形成に際し、図７（ｄ）〜図９（ｉ）に示すような順
で微細パターン形成を行う。第１犠牲層１８ｂの下の第
１導電部材１６ｂに目合わせを行い、図７（ｄ）に示す
ような領域２０ｂを電子線露光する。
【００５１】本来は、露光領域２０ｂは現像によりレジ
ストが除去されるが、このとき、適正露光量に対して、
少し露光量を多めにする。すると、露光領域２０ｂの中
心部は周辺部に比べ、露光量が多いためネガ反転する。
すなわち図７（ｅ）に示すようにネガ反転パターン２１
ｃが開口部の中央に形成される。
【００５２】次に、電子線露光により、このパターン上
に第１犠牲層１８ｂの下の第１導電部材１６ｂに目合わ
せを行い、図８（ｆ）に示すような領域２２ｂを電子線
露光する。
【００５３】このとき、前記と同様、反転レジスト１９
のネガ反転が起こるように適正露光量を多めにする。こ
れにより、図８（ｇ）に示すようにネガ反転パターン２
１ｃの外周にネガ反転パターン２１ｄが形成される。
【００５４】次に、電子線露光により、このパターン上
に第１犠牲層１８ｂの下の第１導電部材１６ｂに目合わ
せを行い、図９（ｈ）に示すような領域２７を電子線露
光する。このとき、前記と同様、反転レジスト１９のネ
ガ反転が起こるように適正露光量に対して、少し露光量
を多めにする。これにより、図９（ｉ）に示すようにネ
ガ反転パターン２１ｄの外周にネガ反転パターン２１ｅ
が形成される。
【００５５】以上の反転レジストのパターン形成を繰り
返すことにより、多重シリンダ形状の蓄積電極形成用微
細パターンを形成することが可能である。
【００５６】このネガ反転パターン２１ｃ、２１ｄ、２
１ｅを含む３重シリンダ形状の蓄積電極形成用パターン
をマスクとして第１犠牲層１８ｂを第１導電部材１６ｂ
が露出するまで完全にエッチングし、反転レジスト１９
を除去することにより第１犠牲層１８ｂを図１０（ｊ）
に示す形状にする。
【００５７】次に、この第１犠牲層１８ｂの表面にＣＶ
Ｄ法などにより多結晶シリコンを全面に堆積させ、図１
０（ｋ）に示すような第２導電部材２３ｂを形成し、多
結晶シリコンがシリコン酸化膜よりも十分に早くエッチ
ングされるドライエッチング条件を用いて、第２導電部
材２３ｂをエッチングし、図１１（ｊ）に示されるよう
な形状にする。
【００５８】続いて、希釈フッ酸などを用いて、シリコ
ン酸化膜よりなる第１犠牲層１８ｂを図１１（ｍ）に示
すようにエッチングして、これにＣＶＤ法を用いて窒化
膜を形成し、これを熱酸化するといった方法で図１１
（ｎ）に示すような容量膜２５を形成する。
【００５９】さらに、ＣＶＤ法を用い多結晶シリコンを
堆積させ、リンを熱拡散することにより、図１１（ｎ）
に示すような容量プレート２６を形成する。これによ
り、３重シリンダ形状のキャパシタ用蓄積電極を得るこ
とができる。
【００６０】以上のような工程で製造された蓄積電極２
４ｂは、３重のシリンダ形状に形成され、その側壁部分
を利用することにより、従来および実施例１のキャパシ
タに対してさらに、大幅な蓄積容量が可能になる。
【００６１】その上、容易に形成することができ、実施
例１と同様、シリンダ数を増やしてもスリット底が狭く
ならず同じ高さである。
【００６２】しかも、従来の製造工程と比較し、本実施
例は、酸化膜からなるサイドウォールを形成する必要が
ないので、製造工程を削減できる。
【００６３】また、特開平５−３４７３９２号に開示さ
れている製造方法と比較し、本実施例は電子線露光法を
用いているため露光用レチクルを必要とせず、レチクル
の製造コストがかからない。
【００６４】なお、本発明は、前述した実施例１、２に
限定されるものではなく、本発明の範囲内で種々に改変
することができる。本発明の半導体装置の製造方法は、
ＤＲＡＭのみに用いられることなく、たとえばＤＲＡＭ
を有するＡＳＩＣデバイスなど蓄積電極を有するその他
の半導体装置の製造方法に用いることができる。
【００６５】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によれば、従来の製造工程と比較して大幅な
工程増大を招くことなく、多重シリンダ形状のキャパシ
タ用蓄積電極を容易に得ることができ、さらにキャパシ
タの蓄積容量を増加させることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の実施例１に係るキ
ャパシタの製造方法を工程順に示した縦断面図である。
【図２】（ｄ）、（ｅ）は、本発明の実施例１によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図３】（ｆ）、（ｇ）は、本発明の実施例１によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図４】（ｈ）、（ｉ）は、本発明の実施例１によるキ
ャパシタの製造方法を工程順に示した縦断面図である。
【図５】（ｊ）〜（ｉ）は、本発明の実施例１によるキ
ャパシタの製造方法を工程順に示した縦断面図である。
【図６】（ａ）〜（ｃ）は、本発明の実施例２によるキ
ャパシタの製造方法を工程順に示した縦断面図である。
【図７】（ｄ）、（ｅ）は、本発明の実施例２によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図８】（ｆ）、（ｇ）は、本発明の実施例２によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図９】（ｈ）、（ｉ）は、本発明の実施例２によるキ
ャパシタの製造方法において、本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図１０】（ｊ）、（ｋ）は、本発明の実施例２による
キャパシタの製造方法において本発明に用いられる反転
レジストのパターン形成を工程順に示した縦断面図であ
る。
【図１１】（ｌ）〜（ｎ）は、本発明の実施例２による
キャパシタの製造方法を工程順に示した縦断面図であ
る。
【図１２】（ａ）、（ｂ）は、通常のＤＲＡＭに用いら
れるスタックキャパシタ型メモリセルの上面図と縦断面
図である。
【図１３】（ａ）〜（ｃ）は、従来のキャパシタの製造
方法を工程順に示した縦断面図である。
【図１４】（ｄ）〜（ｆ）は、従来のキャパシタの製造
方法を工程順に示した縦断面図である。
【図１５】（ｇ）〜（ｉ）は、従来のキャパシタの製造
方法を工程順に示した縦断面図である。
【図１６】（ａ）、（ｂ）は、従来技術として特開平５
−３４７３９２号に示されているキャパシタの製造方法
に用いる露光用のレチクルの上面図およびそれを用いて
得られる微細パターン図である。
【符号の説明】
１１ シリコン基板 １２ ソース・ドレイン領域 １３ 層間絶縁膜 １４ シリコン窒化膜 １５ 容量コンタクト １６ａ、１６ｂ、１６ｃ 第１導電部材 １７ａ、１７ｂ、１７ｃ、１７ｄ レジスト １８ａ、１８ｂ、１８ｃ 第１犠牲層 １９ 反転レジスト ２０ａ、２０ｂ 第１露光領域 ２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ ネガ反転パ
ターン ２２ａ、２２ｂ 第２露光領域 ２３ａ、２３ｂ、２３ｃ 第２導電部材 ２４ａ、２４ｂ、２４ｃ、２４ｄ 蓄積電極 ２５ 容量膜 ２６ 容量プレート ２７ 第３露光領域 ２８ 素子分離領域 ２９ ワード線 ３０ ビット線コンタクト ３１ ビット線 ３２ 第２犠牲層 ３３ 第３導電部材 ３４ 第３犠牲層 ３５ シフタ付き露光用レチクル ３６ 透過光位相反転部分

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 適正露光量からネガ反転露光量までの領
    域が狭いポジ型レジストを半導体基板上に被着し、電子
    線露光により前記ポジ型レジストのネガ反転部分を含む
    多重シリンダ形状の蓄積電極形成用微細パターンを形成
    することを特徴とする半導体基板装置の製造方法。
  2. 【請求項２】 レジスト被着工程と、露光工程と、蓄積
    電極形成工程とを有する半導体装置の製造方法であっ
    て、 レジスト被着工程は、半導体基板上に層間絶縁膜、シリ
    コン窒化膜、キャパシタ用蓄積電極となる導電体膜及び
    酸化膜を形成した後、前記ポジ型レジストを被着する処
    理を行うものであり、 露光工程は、電子線露光によりネガ反転部分を含むシリ
    ンダ状パターンを形成し、さらに前記パターンの外周に
    ネガ反転部分を含むシリンダ状パターンを電子線露光に
    より形成する処理を行うものであり、 蓄積電極形成工程は、前記露光工程で形成される２重シ
    リンダ形状の蓄積電極形成用微細パターンをマスクとし
    て前記酸化膜をエッチングし、被エッチング部に導電体
    膜を埋め込み、その後エッチングを行うことにより、２
    重シリンダ形状のキャパシタ用蓄積電極を形成する処理
    を行うものであることを特徴とする請求項１に記載の半
    導体装置の製造方法。
JP7106350A 1995-04-28 1995-04-28 半導体装置の製造方法 Expired - Fee Related JP2682509B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7106350A JP2682509B2 (ja) 1995-04-28 1995-04-28 半導体装置の製造方法
US08/637,469 US5620918A (en) 1995-04-28 1996-04-25 Method of producing cylindrical storage node of capacitor on semiconductor substrate
TW085105058A TW300330B (ja) 1995-04-28 1996-04-27
KR1019960013255A KR100251019B1 (ko) 1995-04-28 1996-04-27 반도체 기판상에 캐패시터의 원통형 기억 노드를제조하는방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7106350A JP2682509B2 (ja) 1995-04-28 1995-04-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08306879A true JPH08306879A (ja) 1996-11-22
JP2682509B2 JP2682509B2 (ja) 1997-11-26

Family

ID=14431349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7106350A Expired - Fee Related JP2682509B2 (ja) 1995-04-28 1995-04-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5620918A (ja)
JP (1) JP2682509B2 (ja)
KR (1) KR100251019B1 (ja)
TW (1) TW300330B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19710961A1 (de) * 1997-03-07 1998-09-24 United Microelectronics Corp Polysilizium-CMP-Prozeß für DRAM-Zellen-Strukturen mit hoher Dichte
KR19980055959A (ko) * 1996-12-28 1998-09-25 김영환 반도체 소자의 캐패시터 제조 방법
KR100334980B1 (ko) * 1998-06-12 2002-05-02 가네꼬 히사시 반도체 메모리 장치 및 그 제조방법
KR100380279B1 (ko) * 2000-10-26 2003-04-16 주식회사 하이닉스반도체 커패시터의 제조방법
JP2008306204A (ja) * 1996-09-16 2008-12-18 Internatl Business Mach Corp <Ibm> 基板内に高静電容量の記憶ノード構造を製造するための方法、及び高静電容量の記憶ノードを有する基板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972554B2 (ja) * 1995-05-31 1999-11-08 日本電気株式会社 半導体装置の製造方法
TW312037B (en) * 1996-08-07 1997-08-01 United Microelectronics Corp Manufacturing method of capacitor of dynamic random access memory
US5677227A (en) * 1996-09-09 1997-10-14 Vanguard International Semiconductor Corporation Method of fabricating single crown, extendible to triple crown, stacked capacitor structures, using a self-aligned capacitor node contact
US5731130A (en) * 1996-11-12 1998-03-24 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors on dynamic random access memory cells
KR100244281B1 (ko) * 1996-11-27 2000-02-01 김영환 반도체 소자의 커피시터 제조방법
US5972769A (en) * 1996-12-20 1999-10-26 Texas Instruments Incoporated Self-aligned multiple crown storage capacitor and method of formation
US6426175B2 (en) 1999-02-22 2002-07-30 International Business Machines Corporation Fabrication of a high density long channel DRAM gate with or without a grooved gate
KR100368935B1 (ko) * 2000-10-27 2003-01-24 삼성전자 주식회사 반도체 장치의 실린더형 스토리지 노드 형성방법
JP5077569B2 (ja) * 2007-09-25 2012-11-21 信越化学工業株式会社 パターン形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365375A (ja) * 1991-06-13 1992-12-17 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPH05299579A (ja) * 1992-04-23 1993-11-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0677430A (ja) * 1992-08-28 1994-03-18 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875588B2 (ja) * 1990-05-22 1999-03-31 沖電気工業株式会社 半導体装置の製造方法
US5266512A (en) * 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor
JP3203776B2 (ja) * 1992-06-15 2001-08-27 ソニー株式会社 半導体装置の製造方法
JP2953220B2 (ja) * 1992-10-30 1999-09-27 日本電気株式会社 半導体装置の製造方法
KR960012257B1 (ko) * 1993-02-12 1996-09-18 엘지반도체 주식회사 반도체 장치의 캐패시터 노드 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365375A (ja) * 1991-06-13 1992-12-17 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPH05299579A (ja) * 1992-04-23 1993-11-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0677430A (ja) * 1992-08-28 1994-03-18 Hitachi Ltd 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306204A (ja) * 1996-09-16 2008-12-18 Internatl Business Mach Corp <Ibm> 基板内に高静電容量の記憶ノード構造を製造するための方法、及び高静電容量の記憶ノードを有する基板
KR19980055959A (ko) * 1996-12-28 1998-09-25 김영환 반도체 소자의 캐패시터 제조 방법
DE19710961A1 (de) * 1997-03-07 1998-09-24 United Microelectronics Corp Polysilizium-CMP-Prozeß für DRAM-Zellen-Strukturen mit hoher Dichte
DE19710961C2 (de) * 1997-03-07 2002-02-28 United Microelectronics Corp Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Kondensator
KR100334980B1 (ko) * 1998-06-12 2002-05-02 가네꼬 히사시 반도체 메모리 장치 및 그 제조방법
US6387752B1 (en) 1998-06-12 2002-05-14 Nec Corporation Semiconductor memory device and method of fabricating the same
KR100380279B1 (ko) * 2000-10-26 2003-04-16 주식회사 하이닉스반도체 커패시터의 제조방법

Also Published As

Publication number Publication date
KR100251019B1 (ko) 2000-04-15
US5620918A (en) 1997-04-15
TW300330B (ja) 1997-03-11
JP2682509B2 (ja) 1997-11-26

Similar Documents

Publication Publication Date Title
US5508222A (en) Fabrication process for semiconductor device
JP2682509B2 (ja) 半導体装置の製造方法
KR100255064B1 (ko) 반도체 기판상에 캐패시터를 형성하는 방법
JP2557592B2 (ja) 半導体メモリセルの製造方法
JPH0677430A (ja) 半導体装置及びその製造方法
JPH0629463A (ja) 半導体素子の製造方法
JP2602581B2 (ja) 半導体メモリ素子の製造方法
JP2772375B2 (ja) 半導体記憶装置
JPH10163455A (ja) 半導体素子のキャパシタ及びその製造方法
JP3120462B2 (ja) 半導体集積回路装置及びその製造方法
JPH09321253A (ja) Ｄｒａｍメモリセル用蓄電キャパシタおよび蓄電キャパシタの製造方法
JP3203776B2 (ja) 半導体装置の製造方法
JP3085831B2 (ja) 半導体装置の製造方法
WO2023060796A1 (zh) 半导体结构及其制备方法
KR100359763B1 (ko) 반도체 메모리 소자의 제조방법
KR100381019B1 (ko) 반도체 메모리 장치의 전하저장전극 형성방법
JP2985855B2 (ja) 半導体装置の製造方法
KR100244305B1 (ko) 반도체 메모리장치의 제조방법
KR100374545B1 (ko) 반도체기억장치제조방법
KR950005467B1 (ko) 반도체 소자의 스택 캐패시터 제조방법
KR100250174B1 (ko) Dram 셀의 커패시터의 제조 방법
JPH05275649A (ja) 半導体記憶装置
KR100269608B1 (ko) 캐패시터 형성방법
KR100308640B1 (ko) 코어형트랜치캐패시터및그제조방법
JP3597415B2 (ja) キャパシタを有する半導体メモリセルの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees