KR101214818B1 - 티탄계 물질에 대한 선택적 등방성 에칭 - Google Patents

티탄계 물질에 대한 선택적 등방성 에칭 Download PDF

Info

Publication number
KR101214818B1
KR101214818B1 KR1020040078027A KR20040078027A KR101214818B1 KR 101214818 B1 KR101214818 B1 KR 101214818B1 KR 1020040078027 A KR1020040078027 A KR 1020040078027A KR 20040078027 A KR20040078027 A KR 20040078027A KR 101214818 B1 KR101214818 B1 KR 101214818B1
Authority
KR
South Korea
Prior art keywords
layer
sacrificial layer
opening
sacrificial
titanium
Prior art date
Application number
KR1020040078027A
Other languages
English (en)
Other versions
KR20050032010A (ko
Inventor
캠벨티모시에스.
체셔다니엘피.
힝클리켈리
헤드그레고리에이.
페이텔베누비.
Original Assignee
에이저 시스템즈 엘엘시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이저 시스템즈 엘엘시 filed Critical 에이저 시스템즈 엘엘시
Publication of KR20050032010A publication Critical patent/KR20050032010A/ko
Application granted granted Critical
Publication of KR101214818B1 publication Critical patent/KR101214818B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00595—Control etch selectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 구조물의 희생층을 에칭하는 방법에 관한 것이다. 본 발명에 따르는 구조물은 희생층을 에칭하기 위해 삼불소화질소로부터 유도된 플라즈마에 노출된다. 본 발명에 따르는 방법은, 질화티탄 및 티탄을 에칭시키지만 인접한 이산화규소 또는 알루미늄 합금에는 영향을 미치지 않는다는 점에서 선택적이다. 본 발명에 따르는 방법의 용도는 집적 회로 구조물 및 MEMS 구조물의 형성을 포함한다.
마이크로전자기계 장치, 에칭방법, 희생층, 재료층, 플라즈마.

Description

티탄계 물질에 대한 선택적 등방성 에칭{Selective isotropic etch for titanium-based materials}
도 1a, 도 1b 및 도 2는 선행 기술의 MEMS 구조물을 도시한 것이다.
도 3a 내지 도 3d는 순차적인 가공 단계 동안의 선행 기술의 MEMS 구조물을 도시한 것이다.
도 4 내지 도 7은 본 발명의 교시에 따르는 순차적인 가공 단계 동안의 재료 기판을 도시한 것이다.
도 8a 내지 도 8d는 본 발명의 교시에 따르는 리인트란트 피쳐의 형태를 도시한 것이다.
도 9a 내지 도 9c는 본 발명의 교시에 따르는 레버 암(lever arm)의 형성을 도시한 것이다.
도 10은 본 발명의 교시에 따라 사용하기 위한 플라즈마 에칭 챔버를 도시한 것이다.
도 11a 및 도 11b는 마이크로미러 기판의 평면도 및 측면도를 도시한 것이다.
도 12a 및 도 12b는 본 발명의 교시에 따라 형성된 마이크로미러의 평면도 및 측면도를 도시한 것이다.
본 발명은 반도체 또는 마이크로전자기계 시스템 장치에서의 에칭 재료층, 보다 상세하게는 이러한 장치에서의 티탄계 층(질화티탄(titanium-nitride) 포함)을 에칭하는 방법에 관한 것이다.
마이크로전자기계(MEM) 시스템은 기판 재료 위에 형성된 집적 마이크로 장치(예: 기계 부품)를 포함한다. 집적 회로 뱃치 가공 기술을 사용하여 제조한 시스템의 크기는 나노미터 내지 밀리미터의 범위이다. MEMS 장치는 마이크로 범위에서 개별적으로 감지, 제어 및 가동하도록 작동될 수 있거나 대규모로 효과를 나타내도록 정렬물(array)에서 작동할 수 있다. 통상의 MEMS 장치의 양태는 가속도계, 관성 센서, 각도 센서, 압력 센서, 화학 센서, 유량 센서, 마이크로 광학 장치, 광학 스캐너, 유체 유동 장치, 화학약품 감지 및 화학약품 전달 시스템 및 생물학적 센서를 포함한다. 하나의 양태에서, MEMS 장치는 기판의 마이크로 채널을 사용하여 형성되며, 채널 치수에 따라 화학약품 분석 및 생물학적 분석에서 사용하기 위한 장치를 층상화한다.
MEMS 장치는 기계적 MEMS 장치로서 동일한 실리콘 칩 위에 형성된 집적 회로 장치의 형태인 전자 부품을 추가로 포함한다. 유리하게는, MEMS 장치는 통상적인 기계적 시스템에 비해 기계적 시스템 및 전자기계적 시스템의 크기 및 중량을 감소시킨다.
MEMS 장치의 제조는 집적 회로의 제조시와 동일한 다수의 가공 단계를 사용한다. 특히, MEMS 장치의 형성은 실리콘 웨이퍼 표면과 같은 기판 표면 위에 박막을 침착시키고 패턴화하여 복잡한 미세구조물을 제조하는 단계들을 포함한다. 통상적인 박막 재료(마이크로미터 이하의 두께로 도포됨)는 이산화규소, 질화규소, 다결정질 규소(폴리), 무정형 규소, 알루미늄, 내화성 금속 및 규화물을 포함한다. MEMS 소자를 기계적으로 이동시키기 위해, 한쌍의 구조 부재를 둘로 나누어 이동 부재 사이에 간격을 형성시킬 필요가 있다. 따라서, 선택적 에칭 공정을 사용하여 작동 구조물에 영향을 미치지 않으면서 재료를 제거함으로써 간격을 형성시킨다.
재료층을 침착시킨 후, 사진석판인쇄 마스킹 단계, 패턴 형성 단계 및 에칭 단계를 사용하여 원치 않는 재료를 제거한다. 일반적으로, 에칭 공정은 두 부류, 즉 습식 에칭 및 건식 에칭으로 분류된다. 습식 에칭 화학원리에 따르면, 구조물로부터 원치 않는 재료가 제거될 때까지 구조물을 에칭제 용액, 예를 들면, 완충된 HF 용액을 함유하는 액체 화학조 속에 침지시키거나 노출시킨다. 보다 효과적인 습식 에칭을 위해, 웨이퍼를 에칭조 속에 침지심키는 동안 기계적으로 또는 초음파에 의해 교반시킨다. 습식 에칭은 제거될 재료층과 에칭제 용액 간의 접촉을 필요로 한다. 이러한 접촉은 재료층의 하나 이상의 노출 표면 또는 가장자리에서 이루어진다. 표면 또는 가장자리가 에칭제에 충분히 접근될 수 없는 경우, 개구는 재료층 하부로 연장되어 에칭제가 유동하여 재료와 접촉하여 재료를 에칭시킬 수 있는 경로를 제공한다. 습식 에칭 공정을 종결시킨 다음, 웨이퍼를 세정하고 회전 건조시킨다.
일반적으로, 에칭제는 등방성 에칭제와 이방성 에칭제로 지칭되는 두가지의 커다란 부류로 나뉘어진다. 이산화규소, 질화물, 알루미늄, 다중규소, 금 및 규소용으로 사용될 수 있는 습식 등방성 에칭제는 모든 방향에 대해 실질적으로 동일한 속도로 재료를 공격하여, 사진석판기술적 에칭 마스크하에서 수직 및 수평으로 재료를 제거한다. 일부 양태에 있어서, 언더커팅(undercutting)이라고 하는 현저하게 바람직하지 못한 수평 에칭이 등방성 에칭 공정 동안 발생할 수 있다. 이방성 에칭제가 방향에 따라 상이한 속도로 재료층을 공격하며, 재료 제거 공정 동안 보다 우수한 제어와 기하학적 선택도를 달성하기 위해 적용될 수 있다.
기하학적 선택도 뿐만 아니라, 에칭제는 재료 선택적이기도 하다. 즉, 에칭 속도에 따라 상이한 재료를 에칭하는 선택적인 에칭 화학 특성을 갖는다. 예를 들면, 불소화수소산(HF)은 현저하게 규소를 공격하지 않으면서 이산화규소를 에칭한다. 그러나, 이산화규소 및 규소를 제거하는 데 효과적인 습식 에칭제는 통상 알루미늄과 같은 금속을 보존할 정도의 만족스러운 선택성을 나타내지 않는다. 일반적으로, 집적 회로 장치 및 MEMS 구조물의 제조시, 인접한 알루미늄 또는 기타 금속화 특징부를 실질적으로 부식하지 않으면서 규소 또는 이산화규소를 제거하기가 어려웠다.
건식 에칭 공정은 통상적으로 습식 약품 또는 세정제를 수반하지 않으면서 기체를 주요 에칭제로서 사용한다. 일부 건식 에칭 공정은 습식 에칭에 비해 공격 성이 적고, 구조물 손상 위험이 감소됨으로 인해 웨이퍼 표면 위에 보다 소형이고 보다 정교한 구조물을 형성할 수 있다.
건식 에칭법의 한 유형인 다운스트림 플라즈마 에칭은 기체에 플라즈마 에너지를 인가하여, 재료 에칭을 수행하는 화학반응을 개시한다. 챔버, 진공 시스템, 기체 공급원, 전력 공급원 및 마이크로파 공급원(또는 또 다른 적합한 라디오 주파수 신호 공급원)을 포함한다. 웨이퍼는 챔버 내로 부하되어, 마이크로파를 에너지원으로 하는 전극 아래에 배치된 양극 접지 위에 배치된다. 챔버 압력이 강하되어 진공 상태로 설정되고, 기체(또는 기체 혼합물)가 파이크로파 플라즈마 튜브 속에 도입된다. 예를 들면, 이산화규소를 에칭하는 경우, CF4를 산소와 혼합하며, 생성된 혼합물이 부동화제(passivating agent)로서 작용한다. 기체 혼합물이 챔버 내로 유동함에 따라, 마이크로파 공급원이 플라즈마 튜브에 에너지를 공급하고, CF4를 불소 및 탄소 라디칼 구름 속에 분리시킨다. 이러한 상태에서, 불소가 이산화규소를 공격하여 에칭시키고, 이를 휘발성 성분으로 전환시킨 다음, 진공 시스템에 의해 챔버로부터 제거한다.
위에서 언급한 재료 및 방향 선택성 뿐만 아니라, 습식 에칭법 및 건식 에칭법 둘 다에 공통되는 한계는 에칭될 구조물에서의 치수 및 크기 편차, 즉 선밀도, 임계 치수, 개방 영역 % 및 층 두께의 변형으로 인해 에칭 속도 편차를 보정할 수 없다는 점이다. 예를 들면, 임계 치수가 큰 기판 면적은 통상 임계 치수가 작은 영역에 비해 에칭 속도가 더 빠르다. 통상, 에칭 속도가 더 높은 영역은 재료층을 통해 에칭하고, 에칭 속도가 더 느린 영역에 앞서 하부층을 에칭시키기 시작한다. 이러한 어려움을 극복하기 위하여, 에칭 공정의 기간은 통상 에칭 속도가 최저인 영역의 에칭 속도에 의해 측정되며, 이로써 에칭될 재료의 완전한 제거를 달성한다. 또한, 임계 특징부 이외의 영역은 목적하는 최종 특징부 크기를 달성하기 위해 특징부 크기를 기준으로 에칭 속도 편차를 고려하여 물리적인 레이아웃으로 보정한다.
도 1a, 도 1b 및 도 2는 실리콘 기판(10) 위에 MEMS 장치를 형성시키기 위한 선행 기술의 방법을 도시한 것이다. 도 1a에 도시된 바와 같이, 희생층(12)(통상적으로 이산화규소)은 기판(10) 위에 형성된다. MEMS 장치는 상부 구조층(14)(통상적으로 이산화규소)이 기판(10) 위에 형성된다. MEMS 장치를 상부 구조층(14)(통상적으로 다중규소)에 형성시킨다. 예를 들면, 구조층(14)을 마스킹하고 패턴화한 다음 에칭시켜, 도 1b의 상면도에 도시된 바와 같은 연장된 부재(15)를 제조한다. 공지된 건식 또는 습식 에칭 방법 중의 임의의 것을 사용하여, 구조층(14)으로부터 연장된 부재(15)를 형성시킨다. 이어서, 웨이퍼를 습식 에칭하여 희생층(12)의 상당 부분을 제거하고, 연장된 부재(15)를 유리화 하여 도 2에 도시된 바와 같은 캔틸레버식 빔(cantilevered beam)(16)을 형성시킨다. 웨이퍼를 에칭욕으로부터 제거한 다음, 전체 희생층(12)을 에칭시켜 제거하여, 영역(12A)이 캔틸레버식 빔(16)에 대한 지지체로서 남아 있도록 한다. 따라서, 희생층(12)의 일정 분획을 제거하여, 기판(10)으로부터 연장된 부재(15)를 분리시켜, 빔(16)의 캔틸레버식 분획이 기판(10)에 대해 이동하도록 한다.
부분적으로 밀폐된 챔버를 포함하는 MEMS 장치는 또한 도 3a, 3b, 3c 및 3d에 도시된 바와 같이 기판(10)의 표면에 제조될 수 있다. 희생층이 기판(10)에 침착된 다음 에칭되어, MEMS 챔버에 대한 용적을 한정하는 희생 메사(20)을 형성한다. 도 3a를 참고한다. 다중규소층(22)을 도 3b에 도시된 바와 같이 기판(10) 및 메사(20)에 침착시킨다. 이어서, 윈도우(24)를 다중규소층(22)을 통해 에칭(통상, 건식 반응성 이온 에칭)시킨다. 도 3c를 참조한다. 이어서, 웨이퍼를 습식 에칭 용액 속에 침지시키고, 메사(20)를 제거하고 윈도우를 갖는 챔버(26)를 떠난다.
선행기술에 따르면, 공지된 에칭 화학기술이 선호되는 후보 재료에 대해 충분한 선택성을 나타내지 않을 수 있기 때문에, 에칭 재료 선택성 문제가 MEMS 구조물 및 집적 회로 장치의 재료를 제한할 수 있다. 희생층과의 에칭 접촉이 기판의 가장자리를 따르거나 적합한 크기의 개구를 통한 접근을 필요로 하기 때문에 희생층에 대한 에칭제 경로를 제공하는 것이 또한 문제가 될 수 있다.
구조물에 형성된 재료층을 선택적으로 에칭하는 방법이 기술되어 있다. 불소계 플라즈마가 형성되고, 구조물 온도는 약 100℃ 이상에서 유지된다. 재료층은 재료층에 대한 구조물의 표면으로부터 연장된 개구를 통해 불소계 플라즈마에 대한 노출에 의해 에칭된다.
구조물은 제1 재료층, 희생층 및 제2 재료층을 포함하는 다수의 재료층을 적층식으로 포함한다. 제1 재료층 속의 개구가 희생층으로 연장된다. 개구 속으로 도입된 에칭제는 희생층의 일부 또는 전부를 제거한다.
본 발명의 전술한 양태 및 기타 양태는 첨부된 도면에 도시된 바와 같이 본 발명의 보다 상세한 설명으로부터 명백해질 것이며, 도면에서 동일한 기호는 상이한 도면에서도 동일한 부품을 지칭한다. 도면이 필수적으로 축척에 따르지는 않으며, 그 대신, 발명의 원리를 설명하면서 강조될 부분이 강조되었다.
본 발명에 따라 특정한 에칭 공정을 상세하게 설명하기 전에, 본 발명이 주로 부재 및 공정 단계의 새로운 조합에 존재한다는 것을 유의해야 한다. 따라서, 당해 부재는 도면에서 통상적인 부재로 나타내면서, 본 발명에 대한 특정한 상세한 사항만을 나타내어, 본원의 설명의 이점을 갖는 당해 분야의 숙련가에게 용이하게 명백한 구조상의 세부사항의 설명에 대한 이점이 명백해진다.
도 4는 집적 회로 장치 또는 MEMS 장치를 형성하는데 사용하기에 적합한 구조물의 층상 구조물(50)의 예를 도시한 것이다. 구조물(50)은 기판(52), 알루미늄층(54), 희생 질화티탄층(56), 이산화규소층(58), 및 규소(단결정 형태, 무정형 및 다결정질 형태), 이산화규소, 질화규소 및 알루미늄을 포함하는 몇가지 상이한 재료 형태 중의 어느 하나로부터 형성된 층(60)을 적층식으로 포함한다. 구조물(50)은 추가로 다수의 천공부(61)를 포함한다. 당해 분야에 공지된 바와 같이, 천공부는 목적하는 기능에 따라 단면이 통상 환형 또는 직사각형인 수직 개구 또는 윈도우를 포함하며, 예를 들면, 집적회로의 상호접속층 사이에 전도성 상호접속 구조물을 제공하기 위해 전도성 재료로 충전되거나 에칭 공정 동안 하부층에 접근한다.
본 발명의 교시에 따라, 구조물(50)은 약 500mT 내지 약 50,000mT으 범위에서 저압(즉, 대기압 이하)에서 삼불소화질소(NF3)의 플라즈마 에칭제에 노출된다. 압력이 변형되어, 본 발명에 따라 성취될 수 있는 결과에 영향에 미칠 수 있다. 한 양태에서, 구조물(50)의 표면은 약 100℃ 이상, 바람직하게는 약 140℃의 온도에서 유지된다. 에칭 공정 동안, 질화티탄층(56)은 천공부(61)를 통해 측면으로 에칭되어, 도 5에 도시된 바와 같이 공극(62)을 형성한다. 노출 기간은 제거될 재료의 양과 공극(62)의 측면 정도를 결정짓는다. 노출시간이 증가하면 질화티탄층(56)이 더 많이 에칭되고 공극(62)이 연장된다. 노출기간이 충분히 길면 에칭제가 산화티탄층(56)을 완전히 제거시킬 것이다. 도 5는 구조물(50) 내부의 몇가지 공극(62)를 설명하며, 이는 본 발명에 따르는 공정이 지속적이고 재현 가능함을 지시한다.
본 발명의 기상 저압 에칭 조건의 결과로서, 에칭제가 천공부(61)를 통해 희생층과 접촉함에 따라, 질화티탄층(56)과 같은 마이크로미터 이하의 희생층이 효과적으로 제거될 수 있다. 한가지 예시되는 구조물(50)에서, 질화티탄층(56)은 약 550Å의 두께이다.
또 다른 양태에서, 구조물(50)에서 실질적으로 수평인 홈(도시되지 않음)이 유동 경로를 제공하여 에칭제 기체가 희생층과 접촉한다. 특정한 보충적인 금속 산화물 전계 효과 트랜지스터(CMOS) 구조물은 물리적 경계로서의 집적 회로 칩의 가장 자리에서와 특정한 사진석판인쇄술 정렬 구조물에서의 홈을 포함한다. MEMS 장치의 경우, 이러한 홈 및 기타 면적이 넓은 구조물이 통상적일 수 있다. 천공형 개구 및 홈은 하부 홈과 접촉하여, 매립된 홈의 복잡한 정렬물이 형성되도록 하는데, 이러한 정렬물은 화학적 및 생물학적 용도에 사용되는 MEMS 장치, 및 감지기에 대해서 특히 유리하다.
또 다른 양태에서, 질화티탄층(56)이 완전히 제거되면서 이산화규소층(58) 및 재료층(60)을 포함하는 상부 구조물이 상향 굴곡되어 공극(62)의 수직 치수를 증가시킨다.
또 다른 양태에서, 질화티탄층(56)은 유지되면서 층(56A) 및 층(56B) 는 제거되면서, 질화티탄층(56)이 층(54)와 층(58) 사이에서 이동한다.
질화티탄 희생층에 대해 위에서 기술되었음에도 불구하고, 또 다른 양태에서, 본 발명의 교시는 원소상 티탄(titanium)과 기타 티탄 화합물(titanium compound) 및 합금으로부터 형성된 재료층을 제거하도록 맞춰질 수 있다. 본 발명에 따르는 방법은 또한, 티탄계 층이 인접한 알루미늄, 텅스텐, 이산화규소, 질화규소 및 규소(단결정, 무정형 및 다중규소) 재료층에 영향을 미치지 않으면서 제거될 수 있다는 점에서 비교적 고도으 재료 선택성을 갖는다. 본 발명의 교시는 또한, MEMS 구조물을 제조하기 위한 예시 방법에 적용될 수 있다. 티탄계 재료는 희생층으로서 작용한다. 하부 재료층은 규소(예: 질화규소 또는 이산화규소)를 포함하고, 상부층은 알루미늄을 포함한다. 본 발명의 교시를 따르는 방법을 사용하여, 상부층 또는 하부층에 악영향을 미치지 않으면서 희생층을 제거할 수 있다. 본 발명이 기상 에칭 방법을 사용하므로, 선택성이 낮은 습식 에칭 방법에 의해 손상되거나 제거될 수 있는 보다 정교하고 치수가 작은 특징부를 형성시킬 수 있다.
본 발명은 도 1a에서 희생층(12)을 제거하는 데 사용될 수 있다. 본원에서, 희생층(12)은 질화티탄, 원소상 티탄 또는 또 다른 티탄 합금(titanium alloy)을 포함한다. 캔틸레버식 빔(16)과 기판(10)의 재료는 알루미늄, 이산화규소, 질화규소, 텅스텐 또는 규소(단결정, 무정형 또는 다중규소)를 포함할 수 있다. 따라서, MEMS 구조물의 제조시, 본 발명의 재료 선택성으로 인해 에칭 공정에서 적합한 재료 선택성이 결여됨으로 인해 지금까지 조합해서 사용할 수 없었던 재료를 사용(및 에칭)할 수 있다.
본 발명의 재료 선택성은 또한 집적 회로 장치의 제조시 이러한 재료를 사용할 수 있도록 한다. 예를 들면, 알루미늄, 이산화규소, 질화규소, 텅스텐 또는 규소(단결정, 무정형 또는 다중규소)로 구성된 인접한 층을 파괴시키지 않으면서 질화티탄 또는 티탄 막을 에칭할 수 있다.
천공부 또는 개구의 종횡비는 구조물 직경 또는 너비에 대한 구조물 높이 또는 두께의 비로서 정의된다. 공지된 어려움은, 종횡비가 큰 개구를 통해 하부층을 에칭시키려는 경우, 종횡비가 높은 개구 속의 에칭제와 제거될 재료층 사이의 접촉이 불충분할 수 있다는 것이다. 본 발명의 방법은, 기타 에칭 기체의 평균 자유 경로에 비해 저압 삼불소화질소(NF3) 에칭 기체 속의 반응성 이온의 평균 자유 경로의 길이가 비교적 길기 때문에 이러한 개구 속으로 에칭 기체가 침투됨에 따라 종횡비가 높은 개구를 통해 재료층을 에칭시키는 데 성공적으로 사용될 수 있다. 종 홍비가 약 50 이상인 것이 본 발명의 교시에 용이하게 맞출 수 있다.
본 발명에 따르는 방법은 구조적인 개구(예: 공극, 홈, 또는 도 4 및 도 5의 천공부(61)과 같은 천공부)를 통해 필수적으로 노출되지는 않는 희생층을 제거하는 데 사용될 수 있다. 이러한 용도에서, 에칭제는 희생층의 노출된 가장자리에서 희생층과 접촉한다. 플라즈마가 구조물(71)의 가장자리(68)을 따라 층(56)과 접촉하는 경우 층(56)의 영역(70)이 제거되는 도 6을 참조한다.
에칭 기간은 질화티탄층(56)을 완전히 제거할 수 있도록 연장될 수 있다. 생성된 공극으로 인해, 이산화규소층(58)으로부터 알루미늄층(54)이 기계적으로 분리될 수 있다. 따라서, 이들 두 층이 서로 완전히 분리되며, 이러한 방법은 MEMS 장치 및 구조물의 형성시와 반도체 장치의 제조시 유리하게 사용될 수 있다. 반도체 장치의 제조시, 2개의 마주보는 공극 표면 위에 전도성 재료의 형성에 의해 커패시터가 생성될 수 있으며, 이때 분리 거리를 조절하여 커패시터 용량 수치를 측정한다. MEMS 장치 및 구조물의 형성시, 기어와 같은 MEMS 마이크로머쉰 부재가 구조물 이동을 허용하는 2개의 층 사이의 분리를 필요로 한다.
본 발명의 기타 양태에 따라, 기타 불소 함유 화학 반응을 사용하여 희생층을 에칭시킨다. 예를 들면, CxFy 및 CxHyFz 화학물질을 본 발명의 교시에 따른 용도에 맞출 수 있다.
집적 회로 장치의 접촉 저항은 전도성 천공부와 같은 상호접속 구조물 및 기판의 도핑 영역 사이의 저항의 척도이다. 전형적인 집적 회로가 이러한 접촉의 실 질적인 횟수를 포함하며, 전체 상호접속 저항은 각각의 접촉의 저항을 감소시킴으로써 현저하게 감소될 수 있다. 선행 기술에 따라, 접촉 저항은 접촉 표면적을 증가시킴으로써, 즉 전도성 천공부 단면적을 확장시킴으로써 감소된다. 천공부 크기의 증가는 불리하게도 전체 장치 크기를 증가시킨다. 본 발명의 한 양태에 따라, 접촉 저항의 감소로 인해 집적 회로 장치가 다음과 같이 형성될 수 있다.
도 7a에 도시된 바와 같이, 천공부(72)가 기판(75)의 도핑 영역(74) 위에 형성된다. 선행 기술에 따라, 천공부(72)를 전도성 재료로 충전시켜, 도핑된 영역(74)과 전기 접촉하는 전도성 천공부를 형성시킨다. 전도성 천공부의 상부 표면은 집적 회로의 기타 상호접속 구조물과 접속된다. 전도성 천공부와 도핑된 영역(74) 사이의 접촉 저항은 부분적으로는 접촉 표면적에 의해 결정된다.
본 발명의 교시에 따라, 천공부(72)를 형성시킨 후, 희생층(77)의 영역을 상술한 바와 같이 에칭에 의해 제거한다. 희생층(77)이 기판(77)의 기타 영역에도 존재하는 경우, 이러한 영역은 에칭제에 대한 노출로부터 보호될 수 있다. 도 7b에 도시된 바와 같이, 에칭제는 천공부(72)를 통해 또는 가장자리(79)를 따라 희생층(77)과 접촉하여 층(77)을 제거한다. 전도성 계면(80)(도 7c를 참조한다)이 희생층(77)을 제거함으로써 형성된 개구 내에 형성된다. 전도성 계면(80)이 전도성 천공부의 접촉 면적보다 도핑된 영역(74)과의 접촉 면적이 더 크기 때문에, 장치 크기를 증가시키지 않고도 접촉 저항이 낮아진다. 이어서, 천공부(72)를 공지된 공정 단계에 따라 전도성 재료(예: 텅스텐)로 충전시킨다.
또 다른 양태에서, 본 발명의 교시를 사용하여 마이크로전자 또는 MEMS 장치 에 대한 리인트란트 피쳐 프로필을 형성한다. 이산화규소층(101), 질화티탄층(102), 질화티탄 세그먼트(104A, 104B), 알루미늄 상호접속층(105A, 105B), 티탄층(106A, 106B) 및 이산화규소층(108)을 포함하는 구조물(100)이 도 8a에 도시되어 있다.
도 8b에 도시된 바와 같이, 기존의 가공방법에 의해 형성된 천공부(112)는 이산화규소층(108)의 상부 표면(114)로부터 질화티탄층(102)로 연장된다. 본 발명의 교시를 사용하여 질화티탄층(102, 106)의 에칭 영역(116)을 에칭시켜, 리인트란트 피쳐(118)를 형성시킨다. 도 8c를 참고한다. 에칭 기간이 제거될 질화티탄의 양과 리인트란트 피쳐 크기를 결정짓는다.
전도성 재료를 리인트란트 피쳐(118) 내부에 침착시켜 하나 이상의 커패시터를 형성시킬 수 있다. 예를 들면, 이산화규소층(108A, 108B)이 커패시터 유전성 재료로서 작동할 수 있으며, 각각은 영역(118A, 118B)에 형성된 판과 함께 작동하며, 질화티탄층(106A, 106B)의 일부가 상술한 바와 같이 제거된다. 도 8D를 참고한다. 각각의 커패시터에 대한 제2의 판을 이산화규소층(108A, 108B) 위의 영역(119A, 119B)에 각각 배치한다. 제2의 커패시터 쌍을 이산화규소층(101) 위의 영역(119C, 119D)에 배치된 전도성 재료에 의해 형성되며, 이는 커패시터 유전성 재료로서 작용한다. 제2의 커패시터 쌍에 대해 마주보는 판을 영역(118C, 118D)에 형성시키고, 질화티탄층(102)의 일부를 제거한다. 또 다른 커패시터 배열에 있어서, 알루미늄 상호접속층(105A, 105B)가 영역(118E)에서 상호간의 유전성 재료와의 커패시터 플레이트로서 작용한다. 한가지 적합한 유전성 재료는 공기를 포함한다. 또 다른 양태에서, 유전성 재료는 영역(118E)에 형성되어 커패시터 유전체로서 작용할 수 있다. 상술한 커패시터는 유전성 재료 및 판 간격을 포함하는 다양한 요소의 특성에 따라 전기 용량의 영역 범위에서 형성될 수 있다. 통상, 마지막으로 언급된 배열이 전기 용량이 비교적 적으므로, 이로부터 소량의 전기 용량을 가감함으로써 기판 위에 형성된 다른 커패시터를 조정하는 데 사용될 수 있다. 이와 같이 형성된 커패시터는 마이크로전기기계 장치 내부에서 감지 장치로서 작동할 수 있다. 추가로, 도 8d가 수직 단면도를 설명한다는 점을 인식하면서, 커패시터의 각종 전도성 및 유전성 층들이 S자로 구불구불하게 연장되는 것을 포함해서 종이 평면 속으로 연장하여 커패시터의 물리적 치수, 배열 및 전기적 용량에 영향을 미칠 수 있다.
MEMS 용도에 있어서, 가속도 측정계의 레버 암이 분리된 공동 속에 형성될 수 있다. 이산화규소층(121), 질화티탄층(122), 질화티탄 세그먼트(124A, 124B), 알루미늄층(125A, 125B), 티탄층(126A, 126B) 및 이산화규소층(128)을 포함하는 구조물(120)이 도 9a에 설명되어 있다. 몇가지 본 발명의 양태가 도 9A 에 설명된 바와 같은 재료층을 기준으로 기술되었으나, 당해 분야의 숙련가들은 본 발명의 교시가 본원에서 설명된 배열 및 배향 이외의 배열 및 배향을 갖는 기타 재료와 함께 사용될 수 있다는 것을 인지할 것이다.
도 9b에 도시된 바와 같이, 기존의 가공방법에 의해 형성된 천공부(132)는 이산화규소층(128)의 상부 표면(134)로부터 질화티탄층(122)로 연장된다. 본 발명의 교시를 사용하여 질화티탄층(122, 126A 및 126B)의 영역(136)을 에칭시켜, 도 9c의 레버 암(137)을 형성시킨다. 에칭 기간이 제거될 질화티탄의 양과 레버 암(137)의 유리 길이를 결정짓는다.
도 10은 기상 공급물로부터 삼불소화질소를 수용하기 위한 유입구(142)를 갖는 발명에 따라 사용하기에 적합한 플라즈마 챔버(14)를 설명한다. 전력 공급원(144)는 챔버(140) 내부에 삼불소화질소의 플라즈마를 생성시키기 위한 전극(146)에 라디오 주파수 에너지를 제공한다. 플라즈마가 형성되는 경우, 질소와 불소가 분산된다. 플라즈마 챔버(140)은 약 500mT 내지 약 50,000mT의 대기압 이하의 압력 범위에서 유지된다. 또 다른 양태에서, 헬륨 또는 아르곤과 같은 불활성 캐리어 기체를 유입구(142)를 통해 기체 흐름에 첨가할 수 있다. 플라즈마를 하나 이상의 웨이퍼(150)이 플랫폼(152)에 배치된 반응 챔버(148)(약 500 내지 약 3500mT의 압력에서 유지)에 공급한다. 반응 챔버에 도입시 플라즈마 온도는 약 100 내지 약 200℃의 범위이다. 플라즈마는 상술한 바와 같이 도 4의 질화티탄층(56)과 같은 티탄 또는 질화티탄 희생막을 선택적으로 에칭시킨다.
질화티탄층에 대해 상술한 바에도 불구하고, 본 발명에 따르는 방법은 티탄, 질화티탄 또는 기타 티탄 화합물 또는 이들과 2개의 규소층(예: 규소 화합물을 포함하는, 다중규소, 무정형 규소 및 단결정 규소), 2개의 이산화규소층, 2개의 질화규소층, 2개의 알루미늄 층(원소상 알루미늄 및 알루미늄 화합물 및 합금 포함), 2개의 텅스텐 층 또는 이들 재료의 임의의 조합으로부터의 합금의 희생층을 제거하기 위해 다양한 양태로 사용될 수 있다. 본 발명에 따르는 에칭 방법은 티탄계층만을 제거하는 데 선택적이고 다른 재료는 손상하지 않은 상태로 남겨둔다. 추가 로, 당해 방법은 종횡비가 높은 개구를 포함해서 개구를 통해 재료를 에칭하는 데 효과적이다.
공지된 에칭 화학반응을 토대로 본원에 지칭되는 다양한 재료의 에칭비의 예는, 티탄 대 규소 약 10:1 이상, 티탄 대 이산화규소 약 10:1 이상, 질화티탄 대 알루미늄 약 50:1, 티탄 대 질화규소 약 10:1이다. 본 발명에 의해 제공된 에칭 선택도는 과다 에칭 조건의 영향을 감소시킨다.
본 발명의 한 용도에서, 도 9c에 설명된 바와 같은 레버 암(137)과 같은 MEMS 구조물은 집적 회로 활성 장치를 수반하는 기판 상에 알루미늄으로 구성될 수 있다. 당해 알루미늄은 약 400℃ 이하의 온도에서 기판 위에 침착될 수 있으므로, 이미 형성된 집적 회로 장치는 알루미늄 침착 공정 동안 악영향을 미치지 않는다.
이러한 MEMS 구조물을 형성하기 위해, 기판 재료 속에 활성 회로 장치를 형성시킨 후, 하나 이상의 희생층을 침착시키고 패턴화시킨다. 알루미늄을 침착시키고, 본 발명의 기술을 사용하여 알루미늄과 하부 기판 사이에 침착된 희생층을 제거하고 MEMS 구조물을 형성시킨다. 희생층(들)을 에칭하는 방법은 종횡비가 비교적 작은 개구를 통해, 기판 속의 홈을 통해, 또는 기판의 가장자리 표면에서 희생층의 에칭 노출에 의해 달성될 수 있다. 따라서, 본 발명은 집적 회로 장치와 동일한 기판 상에 알루미늄으로부터 MEMS 장치를 형성하기 위한 가능한 기술을 제공한다.
또 다른 양태에서, 마이크로미러 구조물이 본 발명의 기술에 따르는 집적 회로 기판 위에 형성될 수 있다. 도 11a 및 도 11b는 각각, 질화티탄 재료층(164) 및 기판(166) 위에 배치된 거울 재료(162)를 포함하는 마이크로미러(160)의 상면도와 측면도를 나타낸다. 마이크로미러(160)를 기판(166) 중의 개구(167)를 통해 본 발명의 교시에 따라 질화티탄 에칭 공정에 노출시켜, 질화티탄층(164)를 제거한다. 생성된 구조물은 도 12a, 도 12b에 도시되어 있다. 질화티탄층(164)를 제거함으로써 형성시킨 갭(168)로 인해 거울 재료(162)의 이동 가능하거나 축 회전 가능한 부분(17)이 당해 분야에 공지된 기술에 따라 암(171)에 대해 회전하거나 축 회전하도록 제어할 수 있다.
유리하게는, 비교적 저온에서 본 발명의 에칭 방법의 설비는 저온 에칭 공정이 이미 형성된 집적 회로 장치에 영향을 미치지 않는다는 점에서 MEMS 구조물이 집적 회로 장치 근접하게 형성되도록 할 수 있다. 선행 기술의 MEMS 공정에서 고온 단계에서의 고온 단계에 의해 손상될 수 있는 온도 민감성 재료를 사용하여 고온 단계를 피할 수 있으므로 본 발명의 교시에 따라 MEMS 장치를 형성할 수 있다.
기판층을 에칭하는 데 유동한 장치가 기술되었다. 본 발명의 특정한 용도 및 실시예가 설명되고 논의되었으나, 본원에 기술된 원리는 다양한 집적 회로 및 MEMS 구조물에서 다양한 방식으로 본 발명을 실시하는 토대를 제공한다. 무수한 변형태가 본 발명의 범주 내에서 이루어질 수 있다. 본 발명은 첨부된 청구범위에 의해서만 한정된다.

Claims (54)

  1. 마이크로전자기계 장치 및 하나 이상의 반도체 장치로부터 선택된 구조물에 형성된 재료층을 선택적으로 에칭하는 방법으로서,
    불소 함유 기체로부터 플라즈마를 형성시키는 단계,
    당해 구조물 온도를 100℃를 초과하는 온도에서 유지시키는 단계,
    당해 구조물의 표면으로부터 당해 재료층까지 연장된 개구를 형성시키고, 이때 당해 재료층이 개구의 측벽에 노출되는 단계,
    당해 재료층을 개구를 통해 플라즈마에 노출시키는 단계, 및
    개구를 통해 플라즈마 접촉시켜 당해 재료층을 에칭하여 당해 개구의 측벽에 노출된 당해 재료층의 적어도 일부를 제거하는 단계를 포함하고, 당해 에칭 단계후 잔류하는 물질이 당해 개구에 대해 측면으로 배치되고, 당해 재료층은 티탄, 질화티탄, 티탄 화합물 및 티탄 합금 중에서 선택되는 방법.
  2. 제1항에 있어서, 당해 불소 함유 기체가 NF3을 포함하는, 방법.
  3. 제1항에 있어서, 당해 개구가 실질적으로 수직인 천공형(via) 개구와 실질적으로 수평인 홈형(trench) 개구로 이루어진 그룹으로부터 선택되는, 방법.
  4. 제1항에 있어서, 당해 개구의 종횡비가 50:1 이상인, 방법.
  5. 제1항에 있어서, 당해 노출 단계가 재료층 에칭 정도를 조절하기 위해 노출 기간을 조절하는 공정을 추가로 포함하는, 방법.
  6. 제1항에 있어서, 당해 재료층이 희생층을 포함하는, 방법.
  7. 삭제
  8. 제1항에 있어서, 당해 구조물이 이산화규소, 다결정질 규소, 무정형 규소, 단결정 규소, 질화규소, 텅스텐, 원소상 알루미늄 및 알루미늄 합금으로 이루어진 그룹으로부터 선택된 층을 포함하는, 방법.
  9. 삭제
  10. 제1항에 있어서, 당해 구조물 온도를 유지시키는 단계가 구조물 온도를 100 내지 200℃로 유지하는 공정을 추가로 포함하는, 방법.
  11. 제1항에 있어서, 당해 구조물이 상부층 및 하부층과 이들 층 사이에 배치된 재료층을 포함하고, 당해 재료층이 희생층을 포함하며, 당해 노출 단계 후 당해 상부층과 하부층이 서로 분리되는, 방법.
  12. 제1항에 있어서, 당해 구조물이 상부층 및 하부층을 포함하고, 당해 재료층이 희생층을 포함하며, 노출 단계 후 당해 재료층의 하나 이상의 영역이 제거되는, 방법.
  13. 삭제
  14. 제1항에 있어서, 당해 플라즈마 형성 단계가 대기압 이하의 압력에서 플라즈마를 500mT 내지 50,000mT의 범위로 형성시키는 공정을 추가로 포함하는, 방법.
  15. 마이크로전자기계 장치 및 하나 이상의 반도체 장치로부터 선택된 구조물에 형성된 희생층을 선택적으로 에칭하는 방법으로서,
    불소 함유 기체로부터 플라즈마 에칭제를 형성시키는 단계,
    당해 구조물 온도를 100℃를 초과하는 온도에서 유지시키는 단계,
    당해 구조물의 표면으로부터 당해 희생층까지 연장된 개구를 형성시키고, 이때 당해 희생층이 개구의 측벽에 노출되는 단계, 및
    당해 희생층을 당해 플라즈마 에칭제에 노출시켜 당해 희생층에 속하는 영역들을 반도체 장치의 일체성을 손상시키지 않으면서 제거하는 단계를 포함하고, 당해 개구의 측벽에 노출된 당해 희생층 재료의 적어도 일부가 제거되고, 잔류하는 희생층 재료가 당해 개구에 대해 측면으로 배치되고, 당해 희생층이 티탄, 질화티탄, 티탄 화합물 및 티탄 합금 중에서 선택되는 방법.
  16. 제15항에 있어서, 당해 에칭제의 에칭비가 10:1 이상인, 방법.
  17. 삭제
  18. 삭제
  19. 제15항에 있어서, 당해 개구의 종횡비가 50:1 이상인, 방법.
  20. 제15항에 있어서, 당해 구조물 온도를 유지시키는 단계가 구조물 온도를 100 내지 200℃의 범위로 유지시키는 공정을 추가로 포함하는, 방법.
  21. 제15항에 있어서, 당해 마이크로전자기계 장치가 상부층 및 하부층과 이들 층 사이에 배치된 재료층을 포함하고, 당해 재료층이 희생층을 포함하며, 당해 노출 단계 후 당해 상부층과 하부층이 서로 분리되는, 방법.
  22. 반도체 기판에 형성된 전도성 천공부와 도핑된 영역 사이에 접촉부를 형성시키는 방법으로서,
    당해 도핑된 영역 위에 희생층을 형성시키는 단계,
    당해 희생층 위에 재료층을 형성시키는 단계,
    당해 희생층 영역을 노출시키는 개구를 당해 재료층에 형성시키는 단계,
    당해 개구에 대해 측면으로 배치된 당해 희생층의 적어도 일부를 에칭시키는 단계,
    당해 희생층의 에칭된 부분에 전도성 재료를 형성시켜 전도성 물질을 당해 도핑된 영역으로부터 당해 재료층까지 연장시키는 단계 및
    당해 개구에 전도성 물질을 형성시키는 단계를 포함하는 방법.
  23. 제22항에 있어서, 당해 에칭 단계가,
    불소 함유 기체로부터 플라즈마를 형성시키는 공정,
    기판 온도를 100℃를 초과하는 온도에서 유지시키는 공정 및
    희생층을 플라즈마에 노출시켜 당해 희생층을 에칭시키는 공정을 추가로 포함하는, 방법.
  24. 제23항에 있어서, 당해 노출 단계가 희생층을 개구를 통해 플라즈마에 노출시키는 공정을 추가로 포함하는, 방법.
  25. 제22항에 있어서, 당해 개구의 종횡비가 50:1 이상인, 방법.
  26. 기판에 리인트란트 피쳐(reentrant feature)를 형성시키는 방법으로서,
    적층된 제1 재료층, 제1 희생층, 제2 재료층, 제2 희생층 및 제3 재료층을 포함하는 기판을 형성시키는 단계,
    제1 희생층과 제2 희생층을 가교하는 제2 재료층 내의 실질적으로 수직인 희생 재료 영역을 형성시키는 단계,
    가교 희생 재료에 의해 결합되고 제1 희생층을 노출시키는 개구를 제3 재료층, 제2 희생층 및 제2 재료층을 통해 형성시키는 단계 및
    개구에 인접한 제1 희생층 및 제2 희생층의 일부를 불소 함유 기체를 포함하는 플라스마에 의해 측면으로 에칭시키고 가교 희생 재료를 수직으로 에칭시키는 단계를 포함하는 방법.
  27. 제26항에 있어서, 당해 에칭 단계가 기판을 불소 함유 기체에 노출시키는 단계를 추가로 포함하는, 방법.
  28. 제26항에 있어서, 당해 개구의 종횡비가 50:1 이상인, 방법.
  29. 제26항에 있어서, 제1 희생층, 제2 희생층 및 가교 희생층의 재료가 티탄, 질화티탄, 티탄 화합물 및 티탄 합금으로 이루어진 그룹으로부터 선택되는, 방법.
  30. 제26항에 있어서, 제1 재료층, 제2 재료층 및 제3 재료층의 재료가 이산화규소, 다결정질 규소, 무정형 규소, 단결정 규소, 질화규소, 텅스텐, 원소상 알루미늄 및 알루미늄 합금으로 이루어진 그룹으로부터 선택되는, 방법.
  31. 제26항에 있어서, 당해 에칭 단계가 기판을 100 내지 200℃의 범위로 유지시키는 공정을 추가로 포함하는, 방법.
  32. 제26항에 있어서, 제1 재료층은 유전성 재료층을 포함하고,
    제1 희생층의 에칭된 영역에 제1 커패시터 플레이트를 형성시키는 단계 및
    제1 재료층 아래에 제2 커패시터 플레이트를 형성시키는 단계(이때, 제1 커패시터 플레이트와 제2 커패시터 플레이트에 개재하는 유전성 재료층은 유전성 커패시터를 포함한다)를 추가로 포함하는, 방법.
  33. 제26항에 있어서, 제2 재료층은 유전성 재료층을 포함하고,
    제2 희생층의 에칭된 영역에 제1 커패시터 플레이트를 형성시키는 단계 및
    제3 재료층 위에 제2 커패시터 플레이트를 형성시키는 단계(이때, 제1 커패시터 플레이트와 제2 커패시터 플레이트에 개재하는 유전성 재료층은 유전성 커패시터를 포함한다)를 추가로 포함하는, 방법.
  34. 제26항에 있어서, 제2 재료층이 개구에 의해 분리된 제1 분획과 제2 분획을 포함하고, 제2 재료층이 전도성 재료층을 포함하며, 제1 분획과 제2 분획이 제1 커패시터 플레이트 및 제2 커패시터 플레이트로서 작동하고, 유전성 커패시터가 가교 희생 재료가 에칭되는 영역을 포함하는, 방법.
  35. 제34항에 있어서, 가교 희생 재료가 에칭되는 영역에 유전성 재료를 형성하는 단계를 추가로 포함하고, 커패시터의 전기 용량이 유전성 재료에 대응하는, 방법.
  36. 다수의 재료층이 적층되어 있는 구조물로서, 제1 재료층, 티탄, 질화티탄, 티탄 화합물 및 티탄 합금 중에서 선택된 희생층, 및 제2 재료층을 포함하고, 제1 재료층은 적어도 희생층을 통해 연장된 개구를 한정하고, 개구 속으로 도입된 에칭제가 당해 개구의 측벽에 노출된 당해 희생층의 적어도 일부를 제거하여 당해 희생층의 잔류 부분이 당해 개구에 대해 측면으로 배치되는 구조물.
  37. 제36항에 있어서, 당해 개구의 종횡비가 50:1 이상인, 구조물.
  38. 삭제
  39. 제36항에 있어서, 제1 재료층과 제2 재료층이 이산화규소, 다결정질 규소, 무정형 규소, 단결정 규소, 질화규소, 텅스텐, 원소상 알루미늄 및 알루미늄 합금으로 이루어진 그룹으로부터 선택되는, 구조물.
  40. 제36항에 있어서, 제1 재료층 및 제2 재료층이 희생층의 제거된 부분으로 인해 서로 분리되는, 구조물.
  41. 제36항에 있어서, 제2 재료층이 희생층의 제거된 부분으로 인해 당해 희생층으로부터 분리된 제1 말단과 당해 희생층에 고착된 제2 말단을 갖는 부재를 포함하는, 구조물.
  42. 제41항에 있어서, 제2 재료층이 캔틸레버식 빔(cantilevered beam) 부재를 포함하는, 구조물.
  43. 기판; 기판 위에 형성된, 티탄, 질화티탄, 티탄 화합물 및 티탄 합금 중에서 선택되는 희생층; 희생층 위에 형성된, 축 회전 가능한 영역을 포함하는 반사 재료를 포함하고, 당해 기판 및 당해 반사 재료 중 하나가 적어도 희생층을 통해 연장된 개구를 한정하며, 당해 개구 속으로 도입된 에칭제가 당해 개구의 측벽에 노출된 희생층의 적어도 일부를 제거하여 당해 희생층의 잔류 부분이 당해 개구에 대해 측면으로 배치되는, 마이크로미러(micro-mirror) 구조물.
  44. 제43항에 있어서, 당해 개구의 종횡비가 50:1 이상인, 마이크로미러 구조물.
  45. 제43항에 있어서, 당해 기판층이 이산화규소, 다결정질 규소, 무정형 규소, 단결정 규소, 질화규소, 텅스텐, 원소상 알루미늄 및 알루미늄 합금으로 이루어진 그룹으로부터 선택되는, 마이크로미러 구조물.
  46. 제43항에 있어서, 당해 희생층의 제거된 부분이 기판에 대한 축 회전 가능한 영역이 축 회전하도록 하는, 마이크로미러 구조물.
  47. 마이크로전자기계 장치 및 하나 이상의 반도체 장치를 포함하는 구조물로서,
    하나 이상의 반도체 장치를 포함하는 기판;
    당해 기판 위에 형성된, 티탄, 질화티탄, 티탄 화합물 및 티탄 합금 중에서 선택되는 희생층;
    당해 희생층 위에 형성된, 마이크로전자기계 장치가 형성되어 있는 재료층을 포함하고,
    당해 기판 및 재료층 중 하나가 적어도 당해 희생층을 통해 연장된 개구를 한정하며, 당해 개구 속으로 도입된 에칭제가 개구의 측벽에 노출된 희생층의 적어도 일부를 제거하여 희생층의 잔류 부분이 당해 개구에 대해 측면으로 배치되어 마이크로전자기계 장치가 형성되는 구조물.
  48. 제47항에 있어서, 당해 개구의 종횡비가 50:1 이상인, 구조물.
  49. 제47항에 있어서, 당해 기판과 재료층이 이산화규소, 다결정질 규소, 무정형 규소, 단결정 규소, 질화규소, 텅스텐, 원소상 알루미늄 및 알루미늄 합금으로 이루어진 그룹으로부터 선택되는, 구조물.
  50. 제47항에 있어서, 당해 희생층의 제거된 부분이 마이크로전자기계 장치가 기판에 상대적으로 이동하도록 하는, 구조물.
  51. 제47항에 있어서, 재료층이, 이격된 말단에서 희생층에 고정된 구조물, 및 이격된 말단에 개재하고 제거된 부분 위에 형성된 영역을 포함하며, 개재 영역이 기판에 상대적으로 이동할 수 있는, 구조물.
  52. 마이크로전자기계 장치 및 하나 이상의 반도체 장치로부터 선택된 구조물에 형성된 희생층을 선택적으로 에칭하는 방법으로서,
    불소 함유 기체로부터 플라즈마 에칭제를 형성시키는 단계,
    당해 구조물 온도를 100℃를 초과하는 온도에서 유지시키는 단계,
    당해 구조물의 표면으로부터 재료층까지 연장된 개구를 형성시키는 단계,
    당해 희생층을 당해 플라즈마 에칭제에 노출시켜 당해 희생층의 영역들을 반도체 장치의 일체성을 손상시키지 않으면서 제거하는 단계를 포함하고, 당해 희생층의 각각의 제거된 영역의 적어도 일부가 당해 개구에 대해 측면으로 배치되고,
    당해 에칭제의 에칭 비율이 적어도 10:1이고, 이때, 당해 희생층이 티탄, 질화티탄, 티탄 화합물 및 티탄 합금 중에서 선택되는 방법.
  53. 제52항에 있어서, 당해 마이크로전자기계 장치가 적층된 제1 재료층, 제2 재료층 및 제3 재료층을 포함하며, 제2 재료층이 희생층을 포함하는, 방법.
  54. 제53항에 있어서, 제1 재료층 및 제3 재료층이 이산화규소, 다결정질 규소, 무정형 규소, 단결정 규소, 질화규소, 텅스텐, 원소상 알루미늄 및 알루미늄 합금으로 이루어진 그룹으로부터 선택되는, 방법.
KR1020040078027A 2003-09-30 2004-09-30 티탄계 물질에 대한 선택적 등방성 에칭 KR101214818B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/675,263 2003-09-30
US10/675,263 US7078337B2 (en) 2003-09-30 2003-09-30 Selective isotropic etch for titanium-based materials

Publications (2)

Publication Number Publication Date
KR20050032010A KR20050032010A (ko) 2005-04-06
KR101214818B1 true KR101214818B1 (ko) 2012-12-24

Family

ID=33311158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040078027A KR101214818B1 (ko) 2003-09-30 2004-09-30 티탄계 물질에 대한 선택적 등방성 에칭

Country Status (5)

Country Link
US (2) US7078337B2 (ko)
JP (1) JP4855665B2 (ko)
KR (1) KR101214818B1 (ko)
GB (1) GB2408848A (ko)
TW (1) TW200518217A (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60320391D1 (de) * 2003-07-04 2008-05-29 St Microelectronics Srl Herstellungsverfahren für eine Halbleitervorrichtung mit einem hängenden Mikrosystem und entsprechende Vorrichtung
US7553684B2 (en) * 2004-09-27 2009-06-30 Idc, Llc Method of fabricating interferometric devices using lift-off processing techniques
US20060065622A1 (en) * 2004-09-27 2006-03-30 Floyd Philip D Method and system for xenon fluoride etching with enhanced efficiency
US7417783B2 (en) * 2004-09-27 2008-08-26 Idc, Llc Mirror and mirror layer for optical modulator and method
GB0523715D0 (en) * 2005-11-22 2005-12-28 Cavendish Kinetics Ltd Method of minimising contact area
US7763546B2 (en) * 2006-08-02 2010-07-27 Qualcomm Mems Technologies, Inc. Methods for reducing surface charges during the manufacture of microelectromechanical systems devices
US7875484B2 (en) * 2006-11-20 2011-01-25 Alces Technology, Inc. Monolithic IC and MEMS microfabrication process
DE112007002810T5 (de) 2007-01-05 2009-11-12 Nxp B.V. Ätzverfahren mit verbesserter Kontrolle der kritischen Ausdehnung eines Strukturelements an der Unterseite dicker Schichten
JP5259720B2 (ja) * 2007-09-28 2013-08-07 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 多構成要素犠牲構造体
US8507385B2 (en) * 2008-05-05 2013-08-13 Shanghai Lexvu Opto Microelectronics Technology Co., Ltd. Method for processing a thin film micro device on a substrate
US7928577B2 (en) * 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
US7719754B2 (en) * 2008-09-30 2010-05-18 Qualcomm Mems Technologies, Inc. Multi-thickness layers for MEMS and mask-saving sequence for same
CN102001616A (zh) * 2009-08-31 2011-04-06 上海丽恒光微电子科技有限公司 装配和封装微型机电系统装置的方法
DE102010000666A1 (de) 2010-01-05 2011-07-07 Robert Bosch GmbH, 70469 Bauelement mit einer mikromechanischen Mikrofonstruktur und Verfahren zu dessen Herstellung
US8530985B2 (en) * 2010-03-18 2013-09-10 Chia-Ming Cheng Chip package and method for forming the same
US9335262B2 (en) * 2011-08-25 2016-05-10 Palo Alto Research Center Incorporated Gap distributed Bragg reflectors
US8613863B2 (en) 2011-11-29 2013-12-24 Intermolecular, Inc. Methods for selective etching of a multi-layer substrate
US8853046B2 (en) 2012-02-16 2014-10-07 Intermolecular, Inc. Using TiON as electrodes and switching layers in ReRAM devices
US8658511B1 (en) 2012-12-20 2014-02-25 Intermolecular, Inc. Etching resistive switching and electrode layers
US9085120B2 (en) 2013-08-26 2015-07-21 International Business Machines Corporation Solid state nanopore devices for nanopore applications to improve the nanopore sensitivity and methods of manufacture
KR20220145353A (ko) * 2015-06-22 2022-10-28 타호 리서치 리미티드 인터커넥트들 및 비아들에 의한 mems 구조물들의 통합
CN107329615B (zh) * 2017-06-30 2020-06-16 上海天马微电子有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023849A1 (en) * 2001-09-13 2003-03-20 Silicon Light Machines Microelectronic mechanical system and methods

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5127833A (ja) * 1974-09-02 1976-03-09 Nippon Telegraph & Telephone Chitaniumunoshokukokuhoho
JPS59140233A (ja) * 1983-01-31 1984-08-11 Shin Etsu Chem Co Ltd 合成樹脂成形品の表面処理方法
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5326427A (en) 1992-09-11 1994-07-05 Lsi Logic Corporation Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
US5413670A (en) 1993-07-08 1995-05-09 Air Products And Chemicals, Inc. Method for plasma etching or cleaning with diluted NF3
US5376236A (en) 1993-10-29 1994-12-27 At&T Corp. Process for etching titanium at a controllable rate
US5399237A (en) 1994-01-27 1995-03-21 Applied Materials, Inc. Etching titanium nitride using carbon-fluoride and carbon-oxide gas
JP3440599B2 (ja) * 1995-01-24 2003-08-25 松下電器産業株式会社 ビアホール形成方法
US5872062A (en) 1996-05-20 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for etching titanium nitride layers
US5843822A (en) * 1997-02-05 1998-12-01 Mosel Vitelic Inc. Double-side corrugated cylindrical capacitor structure of high density DRAMs
US5872061A (en) * 1997-10-27 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma etch method for forming residue free fluorine containing plasma etched layers
US6177351B1 (en) * 1997-12-24 2001-01-23 Texas Instruments Incorporated Method and structure for etching a thin film perovskite layer
JPH11354499A (ja) 1998-04-07 1999-12-24 Oki Electric Ind Co Ltd コンタクトホール等の形成方法
US6117786A (en) 1998-05-05 2000-09-12 Lam Research Corporation Method for etching silicon dioxide using fluorocarbon gas chemistry
US6159385A (en) * 1998-05-08 2000-12-12 Rockwell Technologies, Llc Process for manufacture of micro electromechanical devices having high electrical isolation
JP2000040691A (ja) * 1998-07-21 2000-02-08 Oki Electric Ind Co Ltd 半導体装置製造方法
DE19847455A1 (de) 1998-10-15 2000-04-27 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen
US6693038B1 (en) * 1999-02-05 2004-02-17 Taiwan Semiconductor Manufacturing Company Method for forming electrical contacts through multi-level dielectric layers by high density plasma etching
EP1077475A3 (en) * 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6197610B1 (en) 2000-01-14 2001-03-06 Ball Semiconductor, Inc. Method of making small gaps for small electrical/mechanical devices
JP2002025979A (ja) 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
US6677225B1 (en) * 2000-07-14 2004-01-13 Zyvex Corporation System and method for constraining totally released microcomponents
US6531404B1 (en) 2000-08-04 2003-03-11 Applied Materials Inc. Method of etching titanium nitride
US7311852B2 (en) 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US6720256B1 (en) * 2002-12-04 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of dual damascene patterning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023849A1 (en) * 2001-09-13 2003-03-20 Silicon Light Machines Microelectronic mechanical system and methods

Also Published As

Publication number Publication date
JP4855665B2 (ja) 2012-01-18
US20060226553A1 (en) 2006-10-12
KR20050032010A (ko) 2005-04-06
TW200518217A (en) 2005-06-01
US20050068608A1 (en) 2005-03-31
GB2408848A (en) 2005-06-08
JP2005105416A (ja) 2005-04-21
US7078337B2 (en) 2006-07-18
GB0420952D0 (en) 2004-10-20
US7476951B2 (en) 2009-01-13

Similar Documents

Publication Publication Date Title
US7476951B2 (en) Selective isotropic etch for titanium-based materials
US6458615B1 (en) Method of fabricating micromachined structures and devices formed therefrom
JP2005105416A5 (ko)
US8624336B2 (en) Semiconductor device and manufacturing method thereof
US7706044B2 (en) Optical interference display cell and method of making the same
US20060046329A1 (en) Method for manufacturing a silicon sensor and a silicon sensor
KR100237000B1 (ko) 희생층을 사용한 미소구조체 제조 방법
US9070699B2 (en) Micromachined structures
US8088692B2 (en) Method for fabricating a multilayer microstructure with balancing residual stress capability
Chan et al. Gas phase pulse etching of silicon for MEMS with xenon difluoride
Chen et al. An investigation into the characteristics of deep reactive ion etching of quartz using SU-8 as a mask
JP2008072125A (ja) 懸架素子を実現するための犠牲層の形成方法
US7365019B2 (en) Atmospheric process and system for controlled and rapid removal of polymers from high aspect ratio holes
KR100537282B1 (ko) 미세구조물및그제조방법
EP2199252A1 (en) Method of making a micro electro mechanical system (MEMS) device
TWI229377B (en) Method for forming cavities having different aspect ratios
US7960200B2 (en) Orientation-dependent etching of deposited AlN for structural use and sacrificial layers in MEMS
EP4201872A1 (en) Microsystem and manufacturing method
RU2672033C1 (ru) Способ формирования областей кремния в объеме кремниевой пластины
CN118083902A (zh) 一种硅晶片的刻蚀方法和半导体结构
Adams et al. Creating structures—Micromachining

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee