JP2005504647A - 光学的に透明な壁部を備えた中空室の作成方法 - Google Patents
光学的に透明な壁部を備えた中空室の作成方法 Download PDFInfo
- Publication number
- JP2005504647A JP2005504647A JP2003534310A JP2003534310A JP2005504647A JP 2005504647 A JP2005504647 A JP 2005504647A JP 2003534310 A JP2003534310 A JP 2003534310A JP 2003534310 A JP2003534310 A JP 2003534310A JP 2005504647 A JP2005504647 A JP 2005504647A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- optically transparent
- created
- etch stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00047—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
- B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0111—Bulk micromachining
- B81C2201/0115—Porous silicon
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0135—Controlling etch progression
- B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
- Surface Treatment Of Glass (AREA)
- Laminated Bodies (AREA)
- Weting (AREA)
Abstract
Description
【0001】
本発明は、マイクロシステム技術を用いてデバイス中に光学的に透明な壁部を備えた中空室の作成方法に関する。
【0002】
この種の中空室を備えたデバイスは、例えば気体又は液体に関する光学的調査のために使用される。光学的に透明な壁部を備えた中空室中では化学反応を実施することもでき、この化学反応は光の作用により、例えばレザー光線によって開始される。光学的に透明な通路を備えたデバイスは、光学的レベル制御のためにも使用される。
【0003】
実際に、光学的に透明な壁部を備えた中空室及び特に通路を有するデバイスの製造のために、1つ又は複数のガラスウェハをデバイスの基板と結合することは公知である。この方法は全体的に極めて費用がかかる。このデバイスを気体又は液体に関する光学的調査のために使用すべき場合には、ガラス繊維をデバイス中に組み込んで、このガラス繊維を介して光を中空室内へ入力結合させることができる。この場合に、実際に公知の方法を用いたデバイスの製造は、なおいっそう費用がかかりかつ複雑になる。
【0004】
本発明の利点
本発明を用いて、マイクロシステム技術の標準方法を使用して簡単にかつコストをかけずに、デバイス中に光学的に透明な壁部を備えた中空室を作成する方法が提案される。この場合に、本発明による方法は、他の機能的素子をこのデバイス内へ組み込むことも可能にする。
【0005】
これは、本発明の場合に、シリコン領域を作成し、この領域を全面的に少なくとも1種の光学的に透明なジャケット層で取り囲み、このジャケット層中に少なくとも1つの開口部を作成し、このジャケット層により取り囲まれたシリコンを、ジャケット層中の開口部を介して溶かし出し、その際このジャケット層はエッチストップ層として作用することにより達成される。
【0006】
本発明の場合に、壁部を同時にエッチストップ層として作用させる場合に、つまりシリコンの溶かし出しのために、シリコンに関するエッチング率が高くかつ同時にジャケット層の材料に対するエッチング選択性が高い物質を使用する場合に、光学的に透明な壁部を備えた中空室をマイクロシステム技術で極めて簡単に製造できることが認識された。本発明による方法にとって重要なのは、光学的に透明なジャケット層で全面的に取り囲まれているシリコン領域の作成だけでなく、ジャケット材料とエッチング剤の適当な組み合わせでもある。このジャケット層は、シリコンの溶かし出しのために、デバイスの機能に基づいて、中空室もしくは通路に対するアクセス開口部が設けられる箇所で開口させることができる。本発明による方法の範囲内で使用する技術は、透明な壁部を備えた中空室の作成の他に、他の機能的素子、例えば多孔性のシリコンを備えた発光する領域、フォトダイオード、マイクロメカニカル素子、例えばポンプ及び弁、相応する制御回路もしくは評価回路などの実現でもある。
【0007】
既に述べたように、光学的に透明であり、かつ取り囲まれたシリコンが溶け出る際にエッチストップとして作用する限り、ジャケット層は多様な材料から作成できる。ジャケット層についての材料として、特に酸化ケイ素及び窒化ケイ素が適している、それというのも、この材料はシリコンのエッチングのために、最もよく使用される常用のエッチング剤に関してこの両方の基準を満たし、かつ更にデバイスの基板に対して電気的絶縁体を形成するためである。しかしながら、このジャケット層は、完全に又は部分的にホウリンケイ酸塩ガラス(Borphosphorsilikatglas)から形成することもできる。前記の全ての材料から、マイクロシステム技術において通常の方法で構造化することができる十分な厚さを有する層を簡単に作成できるため、簡単にジャケット層中に開口部を作成することもできる。
【0008】
ジャケット層により取り囲まれるシリコンは、湿式化学エッチングによるか又は気相エッチングによって溶かし出すことができる。気相中において、有利に二フッ化キセノンXeF2でエッチングする、それというのも、極めて大きなエッチング率及び材料層の極めて大きなアンダーエッチングを実現できるためである。
【0009】
図面
既に前記したように、本発明の教示を有利に実施しかつ改良することができる多様な方法が存在する。これについては、一方では請求項1を引用する形式の請求項、及び他方で図面を用いた本発明の複数の実施例の次の記載が指摘される。
【0010】
図1a〜1eは、光学的に透明な壁部を備えた通路を作成するための、本発明による方法の第1の実施態様の個々の段階のデバイスを示す。
【0011】
図2a及び2bは、図1a〜1dに示した方法の経過の実施態様を示す。
【0012】
図3a〜3dは、光学的に透明な壁部を備えた通路を作成するための、本発明による方法の第2の実施態様の個々の段階のデバイスを示す。
【0013】
図4は、本発明により作成された通路構造体を備えたデバイスを上から見た図を示す。
【0014】
図5は、壁部内にキャパシタプレートが組み込まれている、本発明により作成された通路を備えたデバイスの適用についての実施態様を図式的に示す。
【0015】
図6a及び6bは、ガラス繊維と連結されている、本発明により作成された通路を備えたデバイスの上から見た図及び断面図を示す。
【0016】
実施例の記載
既に述べたように、図1a〜1eには、光学的に透明な壁部を備えた中空室を作成するための本発明による方法の1実施態様の個々の段階のデバイス10が図示されている。このデバイス10はシリコン基板1上に実現されている。ここに示された実施例の場合には、デバイス10は、マイクロシステム技術において作成可能な他の基板上に実現することもできる。
【0017】
図1aに示した、SOI−ウェハに相当する層構造は、基板1を形成するシリコンウェハから出発して実現することもできる。このために、基板1上に酸化ケイ素層2を作成し、これはシリコンウェハ1の酸化によるか又はシリコンウェハ1表面上へ酸化ケイ素の堆積により達成することができる。この酸化ケイ素層は光学的に透明である。その後、この酸化ケイ素層2上に多結晶のシリコンエピタキシー層3を堆積させる。
【0018】
このシリコン−エピタキシー層3を、作成すべき中空室の形状寸法を備えたシリコン領域4が生じるように構造化する。本発明による方法の一実施態様において、エピタキシー層3を、このためにシリコン領域4を除いて完全に除去する。この状態が図1bに示されている。エピタキシー層3の構造化のために、標準のエッチング技術、特に異方性プラズマエッチングを使用し、この場合に、酸化ケイ素層2はエッチストップとして機能する。
【0019】
図1b中に図示された構造を表面酸化させるか又は酸化ケイ素層を堆積させ、つまり構造化されたエピタキシー層3上もしくは酸化ケイ素層2の露出した領域及びシリコン領域4上に、つながった第2の酸化ケイ素層5を作成するため、シリコン領域4は全面的に酸化ケイ素層2又は5で取り囲まれ、この酸化ケイ素層がシリコン領域4に対して光学的に透明なジャケット層を形成する。この状態が図1cに示されている。
【0020】
引き続き、開口部6をジャケット層中に作成し、この開口部を介してジャケット層により取り囲まれたシリコンを溶かし出すため、光学的に透明なジャケット層により取り囲まれた中空室7が生じる。この溶かし出しは、二フッ化キセノンXeF2を有する気相中で行うのが有利である、それというのも酸化ケイ素はこのエッチング剤に対してエッチストップ層として機能し、かつこのエッチング剤は極めて大きなエッチング率及び極めて大きなアンダーエッチングを実現できるためである。図1d中には、ジャケット層中の開口部6を介してシリコン領域4を溶かしだした後のデバイス10が図示されている。
【0021】
例えば、ガス又は液体に関する光学的調査のために、中空室7の下側も露出させることも多い。このために、例えばKOH−エッチング又は異方性プラズマエッチングのような標準エッチング技術が使用される。この場合でも、中空室7のジャケット層をエッチストップ層として利用する。図1eに図示された実施態様の場合には、中空室7の下側がKOH−エッチングにより除去され、シリコンウェハ1の背面から出発して中空室7の範囲内への凹設部8が作成される。
【0022】
ジャケット層中の開口部6の作成のために一般にリソグラフィー層を使用し、第2の光学的に透明なエッチストップ層の表面を全面的に塗布する。この塗布は図1に示されたトポグラフィーの場合には問題である。図2a及び2bは、図1cで図示された状態の2つの実施態様であり、基板1は第1の酸化ケイ素層2、構造化されたシリコンエピタキシー層3もしくはシリコン領域4及び構造化されたエピタキシー層3上の第2の光学的に透明なエッチストップ層を有し、この場合、引き続く塗布は平坦化されたトポグラフィーに基づき問題ない。
【0023】
図2aに図示されたデバイス20の場合には、第2の光学的に透明な層21として厚い酸化ケイ素層又は窒化ケイ素層を構造化されたエピタキシー層3上に堆積させ、エッジ部の丸まりが生じる。付加的に、この場合になお平坦化プロセスを実施することもできる。酸化ケイ素又は窒化ケイ素の代わりに、ホウリンケイ酸塩ガラス(BPSG)を堆積させることもでき、このガラスは同様に光学的に透明な層を形成する。引き続く熱処理の際に、BPSGは液状化し、同様にトポグラフィーの平坦化が生じる。
【0024】
図2bに図示されたデバイス22の場合に、シリコンエピタキシー層3の構造化の際に単にトレンチ23が作成されるだけであり、このトレンチにより、作成すべき中空室の形状寸法を有するシリコン領域4が規定される。つまりこのエピタキシー層3はシリコン領域4の外側でも完全には除去されない。こうして作成された構造を引き続き表面酸化する場合に、特にトレンチ23の側壁上にも酸化ケイ素層が成長するため、トレンチ23は埋まる。それにより、表面のトポグラフィーは全体的に平滑となる。別の場合に、第2の光学的に透明な層21は、酸化ケイ素、窒化ケイ素又はBPSGの体積によっても作成され、その際とレンチ23は同様に埋められる。
【0025】
図3a〜3d中には、光学的に透明な壁部を備えた中空室を作成するための、本発明による方法の別の実施態様の個々の段階のデバイス30が示されている。このデバイス30もシリコン基板31上に実現されている。基板31中に、標準半導体技術を用いて、例えばドーピング、エピタキシー及びドーピングにより、埋設されたドーピング領域32を、図3aに図示されているように作成する。
【0026】
p型にドープされた基板の場合には、ドーピング領域は例えばp+型ドーピングを示す。n型にドープされた基板中のn+ドーピングも可能である。このドーピングの選択にとって重要なのは、ドーピング領域32が引き続く陽極処理の際に、ドーピング領域32を取り囲む基板31よりも明らかに急速に多孔性にエッチングされることである。この陽極処理により、埋設された多孔性の領域32が基板31中に、図3bに図示されているように作成される。
【0027】
領域32内の多孔性シリコンを、次の酸化工程においてその表面積が大きいために極めて迅速に酸化する。付加的に、基板31の表面上に酸化ケイ素33が形成されるため、シリコン領域34が生じ、この領域はジャケット層として酸化ケイ素により全面的に取り囲まれている。材料変形を回避するために、多孔性シリコンの多孔度は、孔が酸化の間の材料の成長によって充填されるように選択しなければならない。埋設された領域32中の酸化ケイ素も、酸化ケイ素層33も光学的に透明である。図3cは酸化工程後のデバイス30である。
【0028】
図1a〜1eとの関連で記載した方法の実施態様の場合と同様に、この場合もジャケット層を開放し、シリコン領域34の範囲内の酸化ケイ素層33中に開口部35を作成する。この開口部35を介して、ジャケット層により取り囲まれたシリコンは溶かし出される。図3dはこうして得られた中空室36を備えた仕上がったデバイス30を表す。
【0029】
図4中には、本発明により作成された通路構造体41を備えたデバイス40が図示されていて、この構造体は3つの開口部42を有するこの開口部42を介してシリコンは通路領域から溶かし出される。この開口部42は、図示されたデバイス40の適用の際にも供給口もしくは排出口としても利用することができるように配置されている。
【0030】
デバイス中に光学的に透明な壁部を備えた通路を作成する本発明による方法の有利な実施態様の範囲内で、キャパシタプレートが通路壁部の領域内に実現され、それによりこの通路はキャパシタプレートの間に存在する。このために、通路壁部に例えば相応するドーピング層又はメタライジング層を設けることができる。このキャパシタの容量は通路中にどのような媒体が存在するかに依存する。この種の装置は、例えばレベル表示器としても使用できる。比較的小さな通路区間だけがキャパシタプレートを備えているゲートの実現も同じ原理に基づく。この場合、キャパシタプレートを備えた通路区間に媒体が到達する際に、この装置の容量が変化する。
【0031】
キャパシタプレートを備えた通路は、誘電体の吸引のためにも使用することができる。この構造は図5に図式的に示されている。ここでは51及び52により通路壁中に組み込まれたキャパシタプレートが表されている。電圧の印加により、誘電体、例えば水はキャパシタプレート51及び52の間で一定の高さにまで吸引される、それというのも、キャパシタプレート51及び52の間で電場のエネルギー密度が高まるためである。この種の装置は、例えば計量供給装置としても使用できる。
【0032】
場合により、通路中の媒体を加熱するために、このような通路の範囲内で、例えば白金からなる加熱構造体を作成することができる。この種の構造体は、媒体の温度測定のためにも使用できる。
【0033】
本発明による方法の他の有利な実施態様の場合には、中空室もしくは通路内へ入力結合させるために、中空室もしくは通路の他に、標準エッチング技術を用いてガラス繊維用の切欠を作成することができる。例えば、KOHを用いた異方性エッチングによりいわゆるV字穴が作成され、この穴は極めて正確に位置決め可能でかつ寸法決定可能である。この構造内でガラス繊維は極めて正確に調整することができ、これは、光学的調査、例えば透過型分光器のために重要であるばかりか、例えば光化学反応を開始させるレザー光の入力結合のためにも重要である。図6a及び6bには、デバイス60の上から見た図(図6a)及び断面図(図6b)が図示されていて、これは特に透過調査のために適している。この通路61はほぼU字型のガイドを有している。通路61の一方の末端には、供給口62が存在し、この供給口を介して通路に媒体を供給することができ、この媒体は次いで排出口63を介して通路から再び搬出することができる。通路61のU字型の脚部は、光学区域64である。デバイス60中でこの光学区域64の延長上にV字穴65が作成されていて、光学区域64内へ光を入力結合するために、この穴内へそれぞれガラス繊維66が配置されている。
【0034】
最後に、なお本発明により作成されたデバイスのフリースペース中に他の機能性素子、例えば多孔性ケイ素を有する発光領域、フォトダイオード、マイクロメカニカルポンプ及びバルブ及び相応する制御回路及び評価回路を実現することができ
要約すると、本発明による方法を用いて、壁部が完全に又は少なくとも部分的に光学的に透明である中空室及び特に通路を備えたデバイスを製造できることが確認できる。このために、基板上にシリコン領域を作成し、このシリコン領域の全面は光学的に透明でかつエッチストップとして作用する材料、例えば酸化ケイ素、窒化ケイ素又はBPSGで取り囲まれる。このシリコン領域は、この場合に、製造すべき中空室の形に一致する。中空室の開口部の位置で、ジャケット層は開放される。湿式化学的エッチングによるか又はガスを用いたエッチングによりシリコンは溶かし出される。有利に、この場合に二フッ化キセノンXeF2でエッチングされる。このガスは、酸化ケイ素及び窒化ケイ素に対してシリコンを高いエッチング率及び高いエッチング選択性でエッチングする。更に、このために数ミリメートルまでの極めて大きなアンダーエッチングが実現されるため、中空室及び特に通路の開口部から出発して取り囲まれたシリコンを溶かし出すために、このガスは特に良好に適している。
【図面の簡単な説明】
【0035】
【図1】1a〜1eは、光学的に透明な壁部を備えた通路を作成するための、本発明による方法の第1の実施態様の個々の段階のデバイスを示す図
【図2】2a及び2bは、図1a〜1dに示した方法の経過の実施態様を示す図
【図3】3a〜3dは、光学的に透明な壁部を備えた通路を作成するための、本発明による方法の第2の実施態様の個々の段階のデバイスを示す図
【図4】本発明により作成された通路構造体を備えたデバイスを上から見た図
【図5】壁部内にキャパシタプレートが組み込まれている、本発明により作成された通路を備えたデバイスの適用についての実施態様を図式的に示す図
【図6】6a及び6bは、ガラス繊維と連結されている、本発明により作成された通路を備えたデバイスの上から見た図及び断面図
Claims (15)
- マイクロシステム技術を使用して、デバイス(10;30)中に光学的に透明な壁部を備えた中空室(7;36)を作成する方法において、少なくとも1種の光学的に透明なジャケット層により全面的に取り囲まれているシリコン領域(4;34)を作成し、少なくとも1つの開口部(6;35)を前記のジャケット層中に作成し、このジャケット層により取り囲まれたシリコンを、ジャケット層中の開口部を介して溶かし出し、その際、このジャケット層がエッチストップ層として機能することを特徴とする、光学的に透明な壁部を備えた中空室を作成する方法。
- 酸化ケイ素層、窒化ケイ素層又はホウリンケイ酸塩ガラス層をジャケット層として利用することを特徴とする、請求項1記載の方法。
- シリコンを湿式化学的エッチングにより溶かし出すことを特徴とする、請求項1又は2記載の方法。
- シリコンを、気相中での、有利に二フッ化キセノンXeF2を用いるエッチングにより溶かし出すことを特徴とする、請求項1又は2記載の方法。
- 第1の光学的に透明なエッチストップ層(2)をデバイス(10)の基板(1)上に作成し、シリコン層(3)を前記のエッチストップ層(2)上に作成し、このシリコン層(3)を、作成すべき中空室の寸法形状を有するシリコン領域4が生じるように構造化し、この構造化されたシリコン層(3)上に第2の光学的に透明なエッチストップ層(5)を作成して、前記のシリコン領域(4)の全面が第1又は第2のエッチストップ層(2,5)により取り込まれることを特徴とする、請求項1から4までのいずれか1項記載の方法。
- SOI−ウェハの上側のシリコン層(3)を、作成すべき中空室の形状寸法を有するシリコン領域(4)が生じるように構造化し、この構造化されたシリコン層(3)上に第2の光学的に透明なエッチストップ層(5)を作成して、シリコン領域(4)の全面が第1又は第2のエッチストップ層(2,5)により取り囲まれることを特徴とする、請求項1から4までのいずれか1項記載の方法。
- 第2のエッチストップ層が平坦化されることを特徴とする、請求項5又は6記載の方法。
- ホウリンケイ酸塩ガラス層を第2のエッチストップ層として堆積させ、その後に熱処理を実施して、前記のホウリンケイ酸塩ガラス層を液状化させることを特徴とする、請求項5から7までのいずれか1項記載の方法。
- デバイス(30)をシリコン基板(31)上に実現する、請求項1から4までのいずれか1項記載の方法において、シリコン基板(31)中に埋設されたドーピング領域(32)を作成し、陽極処理を実施し、前記処理の際に埋設されたドーピング領域(32)から埋設された多孔性領域(32)を作成し、酸化を実施し、前記の酸化の際に前記の埋設された領域(32)中の多孔性シリコンを酸化させかつシリコン基板(31)の表面上に酸化ケイ素層(33)を形成させて、シリコン領域(34)が酸化ケイ素−ジャケット層で全面的に取り囲まれることを特徴とする、請求項1から4までのいずれか1項記載の方法。
- ジャケット層を、中空室の外側の壁部の露出の際にもエッチストップ層として用いることを特徴とする、請求項1から9までのいずれか1項記載の方法。
- 壁部中にキャパシタプレートを実現することを特徴とする、請求項1から10までのいずれか1項記載の方法によりデバイス中に光学的に透明な壁部を備えた通路を作成する方法。
- キャパシタプレートを壁部のドーピング又はメタライジングにより実現することを特徴とする、請求項11記載の方法。
- 通路中にもたらされた媒体の加熱のために加熱構造体を作成することを特徴とする、請求項1から12までのいずれか1項記載の方法によりデバイス中に光学的に透明な壁部を備えた通路を作成する方法。
- デバイス(60)中にガラス繊維(66)用の切欠(65)を作成し、この切欠を介して通路(61)内へ光を入力結合することができることを特徴とする、請求項1から13までのいずれか1項記載の方法によりデバイス中に光学的に透明な壁部を備えた通路を作成する方法。
- レベル表示器、ゲート又は誘電性の液体の計量供給装置の製造のための、請求項11から14までのいずれか1項記載の方法の使用。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10149139A DE10149139A1 (de) | 2001-10-05 | 2001-10-05 | Verfahren zum Erzeugen von Hohlräumen mit einer optisch transparenten Wandung |
PCT/DE2002/003261 WO2003031318A2 (de) | 2001-10-05 | 2002-09-04 | Verfahren zum erzeugen von hohlräumen mit einer optisch transparenten wandung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005504647A true JP2005504647A (ja) | 2005-02-17 |
JP2005504647A5 JP2005504647A5 (ja) | 2006-01-05 |
Family
ID=7701488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003534310A Pending JP2005504647A (ja) | 2001-10-05 | 2002-09-04 | 光学的に透明な壁部を備えた中空室の作成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7479234B2 (ja) |
EP (1) | EP1440034B1 (ja) |
JP (1) | JP2005504647A (ja) |
DE (1) | DE10149139A1 (ja) |
WO (1) | WO2003031318A2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005042648B4 (de) * | 2005-09-08 | 2007-06-21 | Robert Bosch Gmbh | Verfahren zur Herstellung von kommunizierenden Hohlräumen |
US10718661B2 (en) | 2017-06-14 | 2020-07-21 | Texas Instruments Incorporated | Integrated microfabricated vapor cell sensor with transparent body having two intersecting signal paths |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1890370A (en) * | 1932-01-12 | 1932-12-06 | Falco Achille De | Hanger |
US3919060A (en) * | 1974-06-14 | 1975-11-11 | Ibm | Method of fabricating semiconductor device embodying dielectric isolation |
US4203128A (en) * | 1976-11-08 | 1980-05-13 | Wisconsin Alumni Research Foundation | Electrostatically deformable thin silicon membranes |
US4478077A (en) * | 1982-09-30 | 1984-10-23 | Honeywell Inc. | Flow sensor |
US4943032A (en) * | 1986-09-24 | 1990-07-24 | Stanford University | Integrated, microminiature electric to fluidic valve and pressure/flow regulator |
JPH0618314B2 (ja) * | 1987-10-09 | 1994-03-09 | 株式会社村田製作所 | 集積型共振子の製造方法 |
GB2282261A (en) * | 1992-09-17 | 1995-03-29 | Mitsubishi Electric Corp | Infrared detector array and production method therefor |
DE69431994T2 (de) * | 1993-10-04 | 2003-10-30 | Res Int Inc | Mikro-bearbeitetes fluidbehandlungsvorrichtung mit filter und regelventiler |
US5374834A (en) * | 1993-10-12 | 1994-12-20 | Massachusetts Institute Of Technology | Ionic liquid-channel charge-coupled device |
US6677214B1 (en) * | 1993-11-19 | 2004-01-13 | Mega Chips Corporation | Semiconductor device and method of fabricating the same |
US5736430A (en) * | 1995-06-07 | 1998-04-07 | Ssi Technologies, Inc. | Transducer having a silicon diaphragm and method for forming same |
US6136212A (en) * | 1996-08-12 | 2000-10-24 | The Regents Of The University Of Michigan | Polymer-based micromachining for microfluidic devices |
JP2910696B2 (ja) * | 1996-09-20 | 1999-06-23 | 日本電気株式会社 | 半導体光検出器 |
US5865417A (en) * | 1996-09-27 | 1999-02-02 | Redwood Microsystems, Inc. | Integrated electrically operable normally closed valve |
US6162367A (en) * | 1997-01-22 | 2000-12-19 | California Institute Of Technology | Gas-phase silicon etching with bromine trifluoride |
US6124145A (en) * | 1998-01-23 | 2000-09-26 | Instrumentarium Corporation | Micromachined gas-filled chambers and method of microfabrication |
US6290864B1 (en) | 1999-10-26 | 2001-09-18 | Reflectivity, Inc. | Fluoride gas etching of silicon with improved selectivity |
US6197610B1 (en) * | 2000-01-14 | 2001-03-06 | Ball Semiconductor, Inc. | Method of making small gaps for small electrical/mechanical devices |
EP1215048B1 (en) * | 2000-12-15 | 2007-06-06 | Samsung Electronics Co. Ltd. | Bubble-jet type ink-jet printhead and manufacturing method thereof |
US6839478B2 (en) * | 2001-05-01 | 2005-01-04 | Terraop Ltd. | Optical switching system based on hollow waveguides |
US20030015770A1 (en) * | 2001-07-20 | 2003-01-23 | Motorola, Inc. | Optical waveguide trenches in composite integrated circuits |
US6807353B1 (en) * | 2001-12-19 | 2004-10-19 | Sandia Corporation | Microfabricated bragg waveguide |
US6642151B2 (en) * | 2002-03-06 | 2003-11-04 | Applied Materials, Inc | Techniques for plasma etching silicon-germanium |
US7355216B2 (en) * | 2002-12-09 | 2008-04-08 | The Regents Of The University Of California | Fluidic nanotubes and devices |
US7211143B2 (en) * | 2002-12-09 | 2007-05-01 | The Regents Of The University Of California | Sacrificial template method of fabricating a nanotube |
DE102004010295A1 (de) * | 2004-03-03 | 2005-09-22 | Robert Bosch Gmbh | Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren |
-
2001
- 2001-10-05 DE DE10149139A patent/DE10149139A1/de not_active Ceased
-
2002
- 2002-09-04 US US10/492,009 patent/US7479234B2/en not_active Expired - Fee Related
- 2002-09-04 WO PCT/DE2002/003261 patent/WO2003031318A2/de active Application Filing
- 2002-09-04 JP JP2003534310A patent/JP2005504647A/ja active Pending
- 2002-09-04 EP EP02774296.4A patent/EP1440034B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1440034A2 (de) | 2004-07-28 |
US7479234B2 (en) | 2009-01-20 |
DE10149139A1 (de) | 2003-04-24 |
WO2003031318A2 (de) | 2003-04-17 |
WO2003031318A3 (de) | 2003-09-25 |
US20050016949A1 (en) | 2005-01-27 |
EP1440034B1 (de) | 2015-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100369324B1 (ko) | 평면형 마이크로 공동구조 제조 방법 | |
US6582987B2 (en) | Method of fabricating microchannel array structure embedded in silicon substrate | |
US7456041B2 (en) | Manufacturing method of a MEMS structure, a cantilever-type MEMS structure, and a sealed fluidic channel | |
US7427526B2 (en) | Deposited thin films and their use in separation and sacrificial layer applications | |
EP1280617A2 (en) | Deposited thin films and their use in separation and sarcrificial layer applications | |
JP2013151057A (ja) | センサおよびセンサの製造方法 | |
EP1248366A1 (fr) | Résonateur électromécanique à poutre vibrante | |
JP2005105416A (ja) | チタンベース材料の選択的等方性エッチングプロセス | |
JP2009534819A (ja) | ウェハ貫通接続を備えた微細加工素子並びに相応する製造方法 | |
US20220172981A1 (en) | Method for manufacturing a polysilicon soi substrate including a cavity | |
US8536666B2 (en) | Silicon microphone with integrated back side cavity | |
JP4327456B2 (ja) | マイクロメカニックス構成素子及びその製造方法 | |
US20050016288A1 (en) | Micromechanical apparatus, pressure sensor, and method | |
JP2000058866A (ja) | 微小装置の製造方法 | |
JP2005504647A (ja) | 光学的に透明な壁部を備えた中空室の作成方法 | |
US7339253B2 (en) | Retrograde trench isolation structures | |
JP5812558B2 (ja) | モノリシック集積回路を有するマイクロメカニカルエレメント、ならびにエレメントの製造方法 | |
US7803646B2 (en) | Method for producing a component having a semiconductor substrate and component | |
US7728339B1 (en) | Boundary isolation for microelectromechanical devices | |
JPH04151850A (ja) | 溝絶縁分離型半導体集積回路の製造方法 | |
KR20090052024A (ko) | 절연층의 손상 없는 금속 패턴 형성 방법 | |
JP2004524539A (ja) | シリコン基板に光透過性領域を形成する方法 | |
US7094621B2 (en) | Fabrication of diaphragms and “floating” regions of single crystal semiconductor for MEMS devices | |
KR100530773B1 (ko) | 실리콘 기판상의 진공 캐비티 미세구조체 형성방법 | |
TW473806B (en) | Method for reducing the size of contact holes using reversed-transferring process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080820 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090416 |