JP2004524539A - シリコン基板に光透過性領域を形成する方法 - Google Patents

シリコン基板に光透過性領域を形成する方法 Download PDF

Info

Publication number
JP2004524539A
JP2004524539A JP2002581591A JP2002581591A JP2004524539A JP 2004524539 A JP2004524539 A JP 2004524539A JP 2002581591 A JP2002581591 A JP 2002581591A JP 2002581591 A JP2002581591 A JP 2002581591A JP 2004524539 A JP2004524539 A JP 2004524539A
Authority
JP
Japan
Prior art keywords
silicon substrate
etching
region
porous
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002581591A
Other languages
English (en)
Other versions
JP4253507B2 (ja
Inventor
フーベルト ベンツェル
ヘリベルト ヴェーバー
ハンス アルトマン
フランク シェーファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2004524539A publication Critical patent/JP2004524539A/ja
Application granted granted Critical
Publication of JP4253507B2 publication Critical patent/JP4253507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0083Optical properties
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/12Etching of semiconducting materials
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/14Etching locally
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/03Static structures
    • B81B2203/0315Cavities
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0114Electrochemical etching, anodic oxidation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0115Porous silicon
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0176Chemical vapour Deposition
    • B81C2201/0178Oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Measuring Cells (AREA)

Abstract

任意の厚さの光透過性領域およびシリコン基板内の空隙の上に光透過性領域を実現できる、シリコン基板(1)に光透過性領域(5,6)を形成する簡単かつ廉価な可能性が提案される。このためにまずシリコン基板(1)の少なくとも1個の決められた領域(5,6)を多孔質にエッチングする。その後シリコン基板(1)の決められた多孔質領域(5,6)を酸化する。

Description

【技術分野】
【0001】
本発明はシリコン基板に光透過性領域を形成する方法およびこの方法により形成することができるシリコン基板に形成される構造体に関する。
【0002】
酸化珪素が石英ガラスとほぼ同じ光特性を有し、すなわち可視スペクトル領域で透明であることは知られている。シリコン基板に結合する光透過性領域を製造するために、実際に酸化珪素層をシリコン基板に堆積し、引き続きこれをパターン化する。
【0003】
しかし公知方法は多くの点で問題がある。例えば公知方法を使用してかなり少ない層厚を有する光透過性領域のみを形成する。更にシリコン基板内の空隙上のこの光透過性領域の製造は容易に可能でなく、公知方法の枠内で形成される光透過性領域は一般に、例えば医学または分析化学できわめて少ない液体量の光学的検査に必要であるような、空隙または液体通路の光透過性被膜として使用することができない。
【0004】
発明の利点
本発明により、任意の厚さの光透過性領域およびシリコン基板の空隙上に光透過性領域を実現できる、シリコン基板に光透過性領域を製造する簡単で廉価な可能性が提案される。
【0005】
このために、本発明により、シリコン基板の少なくとも1個の決められた領域を多孔質にエッチングする。その後シリコン基板の決められた多孔質領域を酸化する。
【0006】
酸化珪素がシリコン基板の光透過性領域の実現に良好に適しているという事実から出発して、本発明により、シリコンの酸化のために十分に大きい腐食面が生じる場合に、酸化珪素が基板表面に堆積するのでなく、シリコン基板自体に形成されることが認識される。従って本発明により、透過性領域が生じる所にシリコン基板を多孔質にエッチングすることが提案される。引き続く酸化工程の枠内で多孔質領域のシリコンを光透過性酸化珪素に変換する。
【0007】
シリコン基板は任意の深さまで問題なく多孔質にエッチングできるので、このやり方でシリコン基板に任意の深さでおよびシリコン基板の全部の厚さにわたり延びる光透過性領域を簡単に形成することができる。更にシリコン基板の多孔質領域を簡単にアンダーエッチングすることができ、本発明の方法はシリコン基板の空隙に光透過性領域を実現する可能性を開示する。
【0008】
基本的に本発明の方法を実現するおよび特に適当なエッチング法を選択する種々の可能性が存在する。
【0009】
シリコン基板の決められた領域を電気化学的エッチング法により多孔質にエッチングする可能性が存在する。これに関して電気化学的アノード化が特に有利であると示された。この場合にシリコン基板のアノード側に、すなわちシリコン基板のアノードと接触する面に電流を流して材料の除去を行う。
【0010】
特にアノード化の際に、特にエッチング溶液としてフッ化水素酸含有媒体を使用する場合に、特に良好な結果が達成される。この場合に、例えばフッ化水素酸−エタノール−溶液またはフッ化水素酸水溶液を使用することができ、これらは付加的に湿潤剤を有することができる。
【0011】
本発明の方法の枠内でエッチング工程の時間により、決められた多孔質領域の深部が簡単に与えられるが、エッチング工程で得られる気孔率は、シリコン基板のドーピング、エッチング溶液の濃度およびエッチング工程中にシリコン基板に印加される電流の強さのような種々のパラメーターに依存する。気孔率はこれらのパラメーターの1個以上により意図的に調節できる。
【0012】
酸化工程の枠内で多孔質シリコン基板は体積を増加し、これがシリコン基板内にゆがみを生じ、結果としてシリコン基板から製造された部品の構造および/または機能に欠陥を生じることがある。他方で酸化後に残留する残留気孔率または多孔質領域の不完全な酸化は透過性領域の機械的特性および光特性に不利に作用する。従ってエッチング工程および酸化条件、特に酸化の時間を互いに調和すべきである。これに関連して、決められた領域内に生じる気孔率が、完全に酸化が完結する際に体積の増加により、シリコン基板にゆがみを生じることなく、孔が完全に閉鎖されるほど大きい場合が特に有利である。これに関して約54%のシリコン基板の気孔率が適当であると示された。
【0013】
シリコン基板内の位置的に限定された光透過性領域の前段階として位置的に限定された多孔質領域を製造するために、シリコン基板の少なくとも1つの表面に設置され、少なくともこの平面のエッチングすべき領域を限定するエッチングマスクの使用が有利であることが示された。特に電気化学的エッチング工程で気孔率を生じる場合に、エッチングマスクとして金属マスクの使用が特に有利であることが示された。すなわちこの場合に電流が基板表面に垂直に流れ、金属マスクのアンダーエッチングが生じない。電流のラインがなお良好に生じるために、場合により付加的にシリコン基板の他の面に金属マスクを設置することができる。しかしエッチングマスクとして窒化珪素マスクまたは場合により付加的な窒化珪素マスクと組み合わせたnドーピングも該当する。
【0014】
すでに記載したように、本発明の方法を使用して形成される光透過性領域は有利なやり方でシリコン基板内の空隙および通路の被膜として利用することができる。本発明の方法の有利な構成において、決められた多孔質領域の下方に、シリコン基板が完全に除去される条件下に空隙エッチング工程としてエッチング工程を継続し、特にエッチング工程を低い濃度のエッチング溶液および/またはシリコン基板に高く印加される電流の強さを用いて継続することにより、この種の空隙を製造する。エッチング溶液が孔の側壁で腐食するのでなく、主に孔底部でのみ腐食するので、すでに多孔質のエッチングされたシリコン基板は空隙エッチング工程の進行中に引き続き分解しない。エッチング溶液は孔をとおりそれぞれの孔底部に到達し、ここから多孔質領域のアンダーエッチングが開始する。その場合に空隙の大きさは空隙エッチング工程の時間により簡単に決定することができる。引き続く酸化により多孔質領域のシリコンが光透過性酸化珪素に変換する。
【0015】
本発明の方法の他の構成において、シリコン基板に2つの向かい合う光透過性領域に囲まれた空隙を形成することが最終的に可能である。このためにエッチング工程を、空隙の形成後、シリコン基板が多孔質にエッチングされる条件下に、一般にシリコン基板が完全にエッチングされるまで長く、簡単に再び継続する。
【0016】
すでに説明したように、本発明の思想を有利なやり方で形成する種々の可能性が存在し、このために一方では請求項1の後に続く請求項および請求項14および15が示され、他方では図面による本発明の実施例の引き続く説明が示される。
【0017】
図1aおよび1bは本発明の方法の2つの異なる段階のシリコン基板を示す。
【0018】
図2〜4および図5aおよび5bは本発明の方法により製造されるシリコン基板に形成される種々の構造体を示す。
【0019】
実施例の説明
図1aにはシリコン基板の主要表面2に、シリコン基板のエッチングの際に一般的に使用されるエッチングマスク3が備えられているシリコン基板1が示されている。エッチングマスク3の材料はエッチング工程の種類に依存して選択する。電気化学的エッチング工程に関して金属マスクの使用が特に有利であると示された。この場合に電流ラインは基板表面に垂直に流れ、エッチングマスクのアンダーエッチングが生じることがない。しかしnドーピング、窒化珪素マスクの使用またはnドーピングと窒化珪素マスクの組み合わせも該当する。
【0020】
シリコン基板2にエッチングマスク3を設置後、ここに示される実施例においてはシリコン基板1をフッ化水素酸含有媒体中の電気化学的エッチング工程にさらす。この種のエッチング工程の場合に、シリコン基板をフッ化水素酸浴中のアノードとカソードの間に配置し、その際シリコン基板をフッ化水素酸浴に接触する。電流を流した場合にシリコン基板、この場合に基板表面2のアノード側で材料の除去が行われ、この種のエッチング工程はアノード化と呼ばれる。ここに示されるシリコン基板1のドーピングおよびアノード化条件、すなわちエッチング溶液の濃度および電流の強さにより、基板表面2の保護されない領域を多孔質にエッチングする。その際生じるシリコン基板の気孔率を、引き続く酸化工程に合わせて、酸化と同時に生じる体積の増加が多孔質領域5および6の孔を充填するが、シリコン基板1のゆがみを生じないように選択する。多孔質領域5および6の深さはアノード化の継続時間により決定する。
【0021】
図1bにはエッチングマスク3を除去後のおよび酸化後のシリコン基板1が示される。この場合に領域5および6の多孔質シリコンは完全に可視スペクトル範囲で光透過性である酸化珪素に変換する。多孔質シリコンはきわめて大きい表面積を有し、この場合に酸化がきわめて急速に行われる。その結果基板表面2は多孔質領域5および6の完全酸化にもかかわらずわずかにのみ酸化される。従って基板表面2の上の酸化珪素は簡単に除去することができる。引き続きシリコン基板1を、例えば他のドーピングを導入することにより、金属被覆により、不活性層を堆積することにより等で更に処理することができる。
【0022】
図2には図1aおよび1bに関して述べたように、本発明の方法を使用してシリコン基板内に2つの光透過性領域15および16が形成され、この領域がシリコン基板11の全部の厚さにわたって延びている他のシリコン基板11が示されている。このためにアノード化を、シリコン基板11がエッチング攻撃にさらされる領域15および16で全部の厚さに多孔質にエッチングされるまで長く実施する。こうして形成された多孔質領域15および16を引き続き完全に酸化する。
【0023】
図3にはシリコン基板21内にそれぞれ1つの空隙27および28の上に2つの光透過性領域が形成されているシリコン基板21が示されている。この構造は、同様に本発明の方法を使用して、領域25および26を多孔質エッチングした後にアノード化条件を変更して、多孔質領域25および26の下方のシリコンが完全にエッチング除去されることにより製造する。このためにフッ化水素酸溶液の濃度を低下しおよび/または電流の強さを増加する。空隙27および28の大きさを変更したアノード化条件でのエッチング攻撃の継続時間により調節する。引き続く酸化により空隙27および28もしくは通路およびこの上に存在する光透過性領域25および26を有するシリコン基板21内の構造が形成され、この構造を使用して、例えば少ない容積の液体の光学的測定を行うことができる。
【0024】
図4にはシリコン基板内にそれぞれ1つの空隙37および38の上に同様に2つの光透過性領域35および36が形成されているシリコン基板31が示されている。シリコン基板31内のこの構造の部分は図3に示された構造と同様に本発明の方法を使用して形成される。しかし図4の場合には空隙37および38をエッチングした後に、本来のエッチング条件下に、空隙37および38の下に存在する全部のシリコンが多孔質にエッチングされるまで長くエッチング工程を継続する。このために選択的に空隙37および38の下に存在するシリコンを、アノード化の際に印加される本来の電圧の向きを変えることにより多孔質にエッチングすることができる。シリコン基板が下側からエッチングされ、エッチング媒体および除去されるシリコンがすでに形成された多孔質層により空隙の他の面に浸入することがないので、この変形は特に有利であると示された。この場合に引き続く酸化により、シリコン基板31内に2つの面で光透過性領域25および26により囲まれている空隙37および38もしくは通路を有する構造が形成され、この構造を使用して、例えば透過する光学的測定を実施することができる。
【0025】
本発明の方法を使用して、例えば図5aおよび5bの平面図および断面図に示される構造のような複雑な形状の構造をシリコン基板に形成することができる。その際これは、シリコン基板42内の出入開口49を有する卵形空隙47から出発するメアンダー状通路48である。空隙47および通路48はシリコン基板41内に、互いに移行する光透過性領域45および46の下方に形成される。
【0026】
前記の実施例において光透過性領域はシリコン基板内に常に共通するエッチング工程および引き続く酸化により形成される。もちろん本発明の方法は、種々の深さおよび種々の高さの光透過性領域をシリコン基板に形成するために、それぞれ異なるマスキングされたシリコン基板に相前後して何回も使用することができる。従って第1工程で基板表面の適当なマスキングにより所定の深さの第1光透過性領域を形成することができる。第2マスキングにより他の深さを有する他の光透過性領域または基板表面に予め製造した凹所から出発する透過性領域を形成することができる。このようにして本発明の方法を使用してシリコン基板内に透過性領域を有する複雑な深部形状を実現することができる。
【図面の簡単な説明】
【0027】
【図1a】シリコン基板の主要表面2に、シリコン基板のエッチングの際に一般的に使用されるエッチングマスク3が備えられているシリコン基板1の断面図である。
【0028】
【図1b】エッチングマスク3を除去後のおよび酸化後のシリコン基板1の断面図である。
【0029】
【図2】本発明の方法を使用してシリコン基板内に2つの光透過性領域15および16が形成され、この領域がシリコン基板11の全部の厚さにわたって延びている他のシリコン基板11の図である。
【0030】
【図3】シリコン基板21内にそれぞれ1つの空隙27および28の上に2つの光透過性領域が形成されているシリコン基板21の図である。
【0031】
【図4】シリコン基板内にそれぞれ1つの空隙37および38の上に同様に2つの光透過性領域35および36が形成されているシリコン基板31の図である。
【0032】
【図5a】本発明の方法により製造した構造体を示す平面図である。
【0033】
【図5b】図5aの断面図である。

Claims (15)

  1. シリコン基板(1)内に光透過性領域(5,6)を形成する方法において、シリコン基板(1)の少なくとも1個の決められた領域(5,6)を多孔質にエッチングし、シリコン基板(1)の決められた多孔質領域(5,6)を酸化することを特徴とするシリコン基板内に光透過性領域を形成する方法。
  2. シリコン基板(1)の決められた領域(5,6)を電気化学的エッチング工程により、特に電気化学的アノード化により多孔質にエッチングする請求項1記載の方法。
  3. エッチング溶液としてフッ化水素酸含有媒体を使用する請求項1または2記載の方法。
  4. エッチング溶液としてフッ化水素酸水溶液またはフッ化水素酸混合物、有利にアルコールおよび/または湿潤剤を有するフッ化水素酸水溶液またはフッ化水素酸混合物を使用する請求項3記載の方法。
  5. 決められた領域(5,6)内に、エッチング工程で生じる気孔率を、シリコン基板(1)のドーピングにより、エッチング溶液の濃度によりおよび/またはエッチング工程中にシリコン基板(1)に印加する電流の強さにより調節する請求項2から4までのいずれか1項記載の方法。
  6. 決められた領域(5,6)が完全に酸化する際の体積の増加により決められた領域(5,6)内の孔が完全に閉鎖され、シリコン基板(1)にゆがみを生じないほど大きい気孔率を決められた領域(5,6)内で生じる請求項1から5までのいずれか1項記載の方法。
  7. 決められた領域(5,6)内で約54%のシリコン基板(1)の気孔率を生じる請求項1から5までのいずれか1項記載の方法。
  8. 決められた多孔質領域(5,6)の深さをエッチング工程の継続時間により決定する請求項1から7までのいずれか1項記載の方法。
  9. シリコン基板(1)の少なくとも1つの表面(2)にエッチングマスク(3)を形成し、エッチングマスクによりエッチングすべき領域(5,6)を決定する請求項1から8までのいずれか1項記載の方法。
  10. エッチングマスク(3)として金属マスク、nドーピング、SiN層またはnドーピングとSiN層の組み合わせを使用する請求項9記載の方法。
  11. シリコン基板(21)が完全にエッチング除去される条件下に、空隙エッチング工程としてエッチング工程を継続することにより、特に低い濃度のエッチング溶液および/またはシリコン基板(21)に印加される高い電流の強さを使用してエッチング工程を継続することにより、決められた多孔質領域(25、26)の下方に空隙(27、28)を形成する請求項5から10までのいずれか1項記載の方法。
  12. 空隙(27,28)の大きさを空隙エッチング工程の継続時間により決定する請求項11記載の方法。
  13. 空隙(37,38)の形成後、シリコン基板(31)が多孔質にエッチングされる条件下にエッチング工程を継続することにより、シリコン基板(31)内に2つの向かい合う多孔質領域(35,36)に囲まれた空隙(37,38)を形成する請求項11または12記載の方法。
  14. 特に請求項1から13までのいずれか1項記載の方法により形成される、シリコン基板(21,31)内に形成され、少なくとも1個の光透過性領域(25,26,35,36)を有する構造体において、透過性領域(25,26,35,36)の下方に空隙(27,28,37,38)または通路が形成されていることを特徴とする構造体。
  15. 空隙(37,38)または通路が2つの向かい合う面で透過性領域(35,36)に囲まれている請求項14記載の構造体。
JP2002581591A 2001-04-14 2002-03-05 シリコン基板に光透過性領域を形成する方法 Expired - Fee Related JP4253507B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10118568A DE10118568A1 (de) 2001-04-14 2001-04-14 Verfahren zum Erzeugen von optisch transparenten Bereichen in einem Siliziumsubstrat
PCT/DE2002/000798 WO2002084748A2 (de) 2001-04-14 2002-03-05 Verfahren zum erzeugen von optisch transparenten bereichen in einem siliziumsubstrat

Publications (2)

Publication Number Publication Date
JP2004524539A true JP2004524539A (ja) 2004-08-12
JP4253507B2 JP4253507B2 (ja) 2009-04-15

Family

ID=7681565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002581591A Expired - Fee Related JP4253507B2 (ja) 2001-04-14 2002-03-05 シリコン基板に光透過性領域を形成する方法

Country Status (5)

Country Link
US (1) US7419581B2 (ja)
EP (1) EP1390988B1 (ja)
JP (1) JP4253507B2 (ja)
DE (2) DE10118568A1 (ja)
WO (1) WO2002084748A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006075982A (ja) * 2004-09-08 2006-03-23 Robert Bosch Gmbh マイクロマシニング型のセンサ素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201100967D0 (en) * 2011-01-20 2011-03-02 Univ Swansea Lab on a chip device
DE102014226138A1 (de) 2014-12-16 2016-06-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer Vorrichtung mit einer dreidimensionalen magnetischen Struktur
DE102016215616B4 (de) 2016-08-19 2020-02-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer magnetischen Struktur und Vorrichtung
DE102016215617A1 (de) 2016-08-19 2018-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Hohlraums mit poröser Struktur

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170618A (ja) 1985-01-24 1986-08-01 Toyota Central Res & Dev Lab Inc 流速検出用半導体センサ
FR2670579A1 (fr) 1990-12-14 1992-06-19 Schlumberger Ind Sa Capteur semi-conducteur de debit.
US5231878A (en) * 1991-12-23 1993-08-03 Ford Motor Company Mass air flow sensor
US5386142A (en) * 1993-05-07 1995-01-31 Kulite Semiconductor Products, Inc. Semiconductor structures having environmentally isolated elements and method for making the same
US5387803A (en) * 1993-06-16 1995-02-07 Kulite Semiconductor Products, Inc. Piezo-optical pressure sensitive switch with porous material
DE4331798B4 (de) * 1993-09-18 2004-08-26 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanischen Bauelementen
JP2002512737A (ja) * 1997-05-08 2002-04-23 ナノシステムズ,インコーポレイテッド マイクロチャンネルプレートを製造するためのシリコンエッチング方法
DE19803852C2 (de) 1998-01-31 2003-12-18 Bosch Gmbh Robert Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer
CN1118103C (zh) * 1998-10-21 2003-08-13 李韫言 微细加工热辐射红外传感器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006075982A (ja) * 2004-09-08 2006-03-23 Robert Bosch Gmbh マイクロマシニング型のセンサ素子

Also Published As

Publication number Publication date
WO2002084748A2 (de) 2002-10-24
DE50207649D1 (de) 2006-09-07
DE10118568A1 (de) 2002-10-17
US7419581B2 (en) 2008-09-02
JP4253507B2 (ja) 2009-04-15
WO2002084748A3 (de) 2003-12-04
US20040155010A1 (en) 2004-08-12
EP1390988A2 (de) 2004-02-25
EP1390988B1 (de) 2006-07-26

Similar Documents

Publication Publication Date Title
KR100522622B1 (ko) 반도체장치의 제조방법
JP3848303B2 (ja) 構造体、機能性構造体及び磁気記録媒体の製造方法
KR970063766A (ko) 반도체기판의 제조방법
CA2433738A1 (en) Method for microfabricating structures using silicon-on-insulator material
KR20010053854A (ko) 평면형 마이크로 공동구조 제조 방법
ATE447538T1 (de) Soi/glas-verfahren zur herstellung von dünnen mikrobearbeiteten strukturen
EP0098671A1 (fr) Procédé d'isolement par oxydation anodique de portions métalliques entre elles et dispositif obtenu par ce procédé
JP3347203B2 (ja) 微細空洞形成方法及び微細空洞を有する微小装置
JP2004524539A (ja) シリコン基板に光透過性領域を形成する方法
US6746932B2 (en) Method of reducing the thickness of a silicon substrate
JP4327456B2 (ja) マイクロメカニックス構成素子及びその製造方法
KR100947483B1 (ko) 광학 렌즈의 형성 공정
KR20020050137A (ko) 주상 구조물을 구비한 구조체, 그 제조 방법 및 그것을이용한 dna 분리 장치
KR100530773B1 (ko) 실리콘 기판상의 진공 캐비티 미세구조체 형성방법
JP2002009061A (ja) ウェットエッチング方法
JP2005504647A (ja) 光学的に透明な壁部を備えた中空室の作成方法
KR100256810B1 (ko) 반도체소자의 콘택홀 형성방법
JPH0374841A (ja) 半導体装置の製造方法
JP2006018097A (ja) 微細格子作製方法
JPS60235436A (ja) 半導体装置の製造方法
KR101699249B1 (ko) 접합 기판 및 그 제조 방법
JPH0358414A (ja) 半導体装置の製造方法
KR970015788A (ko) 메탈층 형성 방법
JPH04105318A (ja) 半導体装置の製造方法
CN111620297A (zh) 一种深腔刻蚀方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080605

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081006

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081104

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees