DE4331798B4 - Verfahren zur Herstellung von mikromechanischen Bauelementen - Google Patents

Verfahren zur Herstellung von mikromechanischen Bauelementen Download PDF

Info

Publication number
DE4331798B4
DE4331798B4 DE4331798A DE4331798A DE4331798B4 DE 4331798 B4 DE4331798 B4 DE 4331798B4 DE 4331798 A DE4331798 A DE 4331798A DE 4331798 A DE4331798 A DE 4331798A DE 4331798 B4 DE4331798 B4 DE 4331798B4
Authority
DE
Germany
Prior art keywords
layer
silicon
substrate
epitaxial layer
anodization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4331798A
Other languages
English (en)
Other versions
DE4331798A1 (de
Inventor
Gerhard Dr.-Phys. Benz
Jiri Dr.-Ing. Dr. Marek
Martin Dr.-Ing. Dr. Willmann
Frank Dipl.-Phys. Dr. Bantien
Horst Dipl.-Phys. Dr. Muenzel
Franz Dr.-Phys. Laermer
Michael Dr.-Ing. Dr. Offenberg
Andrea Schilp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4331798A priority Critical patent/DE4331798B4/de
Priority to JP6223501A priority patent/JPH07153973A/ja
Priority to US08/308,245 priority patent/US5542558A/en
Publication of DE4331798A1 publication Critical patent/DE4331798A1/de
Application granted granted Critical
Publication of DE4331798B4 publication Critical patent/DE4331798B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/96Porous semiconductor

Abstract

Verfahren zur Herstellung von Halbleiterbauelementen, bei dem ein Si-Substrat mit einer Epitaxieschicht versehen und zwischen der Epitaxieschicht und dem Substrat eine stark dotierte Schicht angeordnet wird, wobei dann Öffnungen in die Epitaxieschicht eingebracht werden, die bis zur stark dotierten Schicht reichen und dann die stark dotierte Schicht anodisiert wird, dadurch gekennzeichnet,
– dass zunächst in das Substrat Dotierstoffe für einen buried layer eingebracht werden,
– dass die Epitaxieschicht aufgewachsen wird, wobei die Dotierstoffe einen buried layer ausbilden,
– dass dabei die Epitaxieschicht von entgegengesetztem Leitungstyp wie das Substrat ist,
– dass durch Ätzen der Epitaxieschicht mikromechanische Strukturen definiert werden,
– und dass der buried layer unterhalb der Strukturen durch einen Ätzprozeß entfernt wird, bei dem die Anodisierung des buried layers ein Prozeßschritt ist.

Description

  • Stand der Technik
  • Die Erfindung geht aus von einem Verfahren zur Herstellung von mikromechanischen Bauelementen nach der Gattung des Hauptanspruchs.
  • Aus der DE 40 00 903 C1 ist bereits ein Verfahren zur Herstellung von mikromechanischen Beschleunigungssensoren bekannt, bei dem aus einem zweischichtigen Träger eine Schwingungszunge in der oberen Schicht herausgeätzt wird. Durch Anlegen eines elektrischen Potentials kann die Biegezunge bei der Ätzung des unterhalb der Biegezunge angeordneten Substrats vor einem Ätzangriff geschützt werden, so daß die Biegezunge unterätzt werden kann.
  • Aus der WO 91/03074 A1 ist ein Verfahren bekannt, bei dem Gräben eingebracht und die Seitenwände dieser Gräben mit einem Siliziumoxid bedeckt werden. Der Boden der Gräben ist nicht mit Oxid bedeckt, und wird so als Ausgangspunkt für eine Unterätzung der durch die Gräben gebildeten Strukturen genutzt.
  • Aus dem Artikel von Lang et al.(Application of porous Silicon as a Sacrificial Layer, The 7th International Conference on Solid-State Sensors and Actuators, 6/93, Seite 202) ist ein Verfahren zur Unterätzung von Siliziumstrukturen durch Anodisieren bekannt.
  • C.J.M. Eijkel et. al. beschreibt in IEEE Electron Device Letters, Vol. 11, No. 12, S. 588f 1990 ein Verfahren zur Herstellung von Halbleiterbauelementen, welches von einem p-dotierten Siliziumsubstrat ausgeht. Auf dieses Substrat wird eine Maske aufgebracht und die Bereiche die von der Maske nicht bedeckt werden durch einen Implantationsprozeß schwach n-dotiert. Die freiliegenden Bereiche der Maske sind dabei so gewählt, dass Balkenstrukturen gebildet werden. In einem darauffolgenden Schritt erfolgt eine anodische Ätzung des p-Siliziums unterhalb der n-dotierten Balkenstrukturen bis diese vollständig unterätzt sind.
  • In JP 60-92671 A wird auf ein p-dotiertes Siliziumsubstrat eine Maske aus Siliziumnitrid aufgebracht. Die freiliegenden Bereiche werden dann durch einen Anodisierungsprozeß in poröses Silizium umgewandelt. Nachfolgend wird der Bereich des porösen Siliziums mit einer Epitaxieschicht bedeckt und danach die poröse Siliziumschicht durch Ätzen entfernt.
  • Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegeüber den Vorteil, daß die Anodisierung von Silizium mit vielen anderen Prozessen der Halbleiterelektronik kompatibel ist. Infolgedessen lassen sich völlig neuartige mikromechanische Bauelemente erzeugen bzw. die Herstellung von bereits bekannten mikromechanischen Bauelementen kann vereinfacht werden. Durch die Verwendung von mehrschichtigen Substraten läßt sich eine besonders exakte Dimensionskontrolle der unterätzten Bereiche und der Strukturen erzielen. Durch die Dotierstoffkonzentration läßt sich das Anodisierungsverhalten von sehr schnell anodisierend bis fast garnicht anodisierend beeinflussen.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind weitere vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Verfahrens möglich. In Abhängigkeit vom Anodisierungspotential kann das Silizium entweder abgetragen oder in poröses Silizium umgewandelt werden, welches dann in einem weiteren Verfahrensschritt entfernt wird. Es steht somit eine Vielzahl von möglichen Ätzverfahren zur Verfügung, die jeweils in Abhängigkeit von den sonstigen Erfordernissen der Struktur bzw. des Herstellungsverfahrens genutzt werden können. Besonders einfach erfolgt die Anodisierung in Flußsäure, wobei sich dieses Anodisierungsmittel auch problemlos in Verbindung mit Schaltungen der Halbleiterelektronik verwenden läßt. Insbesondere ist es möglich, bereits fertiggestellte Schaltkreise durch eine einfache Abdeckung mit Fotolack vor dem Angriff der Flußsäure zu schützen.
  • Verwendung einer weiteren Schicht lassen sich die geometrischen Dimensionen des mikromechanischen Bauelements exakt kontrollieren. Weiterhin sind derartige mehrschichtige Substrate auch zur Aufnahme von standardmäßigen Schaltkreiselementen geeignet und die Prozeßschritte zur Herstellung der Schaltkreise können auch zur Herstellung der mikromechanischen Bauelemente genutzt werden. Die Anodisierung kann besonders einfach durch Kontaktierung auf der dem Ätzmedium abgewandten Seite des Mehrschichtsubstrats erfolgen.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen die 1 bis 3 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens.
  • sBeschreibung des Ausführungsbeispiels
  • In den 1 bis 3 wird einAusführungsbeispiel für das erfindungsgemäße Verfahren gezeigt. In der 1 wird ein mehrschichtiges Substrat mit einer oberen Siliziumschicht 1 (Deckschicht) einer unteren Siliziumschicht 2 (Substrat) und einer weiteren Siliziumschicht 3 (Buried Layer) gezeigt. Die Herstellung eines derartigen mehrschichtigen Substrats ist beispielsweise aus der Herstellung von Bipolarschaltkreisen gut bekannt. Dazu werden zunächst in einem Siliziumsubstrat 2 durch Implantation oder Diffusion Dotierstoffe für den Buried Layer eingebracht. Durch eine Epitaxie oder einen anderen geeigneten Prozeß wird dann auf der Oberseite eine Deckschicht 1 erzeugt. Beispielsweise ist es auch denkbar, für die Deckschicht 1 durch Verbindungsprozesse (Bonden) eine dünne Siliziumplatte aufzubringen.
  • Durch einen geeigneten Ätzprozeß werden nun, wie in der 2 gezeigt, Gräben 5 eingebracht, die eine Struktur 6 definieren. Die Strukturen 6 können jedoch auch durch additive Prozeße erzeugt werden, bei denen auf der weiteren Siliziumschicht 3 Strukturen hinzugefügt werden. In einem weiteren Prozeßschritt (3) werden nun die Strukturen 6 unterätzt, d.h. der unter den Strukturen 6 angeordnete Buried Layer 3 wird entfernt. Bei dem erfindungsgemäßen Verfahren wird zur Freilegung, d.h. der Unterätzung der zuvor erzeugten Siliziumstrukturen 6 Gebrauch gemacht vom elektrochemischen Ätzverhalten verdünnter wässriger Flußäurelösungen, die gegebenenfalls gepuffert sein können mit Zusätzen wie Ammonium(bi)fluorid, Ammoniumacetat, Essigsäure oder einer geeigneten Mischung aus diesen Komponenten.
  • Beim Anodisieren von Silizium in wässriger (gepufferter oder ungepufferter) Flußsäurelösung bei verschiedenen angelegten elektrischen Anodisierungspotentialen und daraus resultierenden Anodisierungsstromdichten gibt es drei Bereiche mit unterschiedlichem Ätzverhalten: in einem ersten Bereich mit betragsmäßig relativ niedrigen elektrischen Anodisierungspotentialen und einer exponentiellen Strom-/Spannungscharakteristik wird an der mit der Ätzlösung in Kontakt stehenden Siliziumoberfläche ganzflächig poröses Silizium gebildet. Die Eigenschaften des beim Anodisieren erzeugten porösen Siliziums hängen wesentlich von der HF-Konzentration, der Anodisierungsstromdichte und der Siliziumdotierung ab. Mit betragsmäßig wachsendem angelegtem elektrischen Potenial d.h. zunehmender Stromdichte geht die Stromdichte/Spannungscharakteristik in einen flacheren, annähernd linearen Verlauf über. In diesem Kennlinienbereich wird die Waferoberfläche nur noch teilweise in poröses Silizium umgewandelt, andere Teile der Oberfläche werden bereits "normal" geätzt. Bei noch höheren Anodisierungspotentialen sättigt die Stromdichte und die gesamte Waferoberfläche wird geätzt, wobei ein polierender Effekt zutage tritt (Elektropolitur). Für niedrige HF-Konzentrationen tritt Sättigung der Anodisierungsstromdichte und damit Elektropolitur bereits bei kleinen Werten ein, wachsende HF-Konzentration verschiebt die Stromsättigung zu größeren Werten und begünstigt die Entstehung von porösem Silizium.
  • Die beschriebenen Effekte sind darüber hinaus in hohem Maße abhängig von der Siliziumdotierung. Bei identischem angelegten Anodisierungspotential werden bevorzugt p+- und n+-Bereiche (Dotierung > 1017cm–3) in poröses Silizium verwandelt bzw. aufgelöst, deutlich langsamer p-Silizumbereiche und extrem langsam n-Bereiche (Dotierung < 1016 cm–3). Damit können Opferschichten höherer Dotierung selektiv zu Siliziumbereichen niedrigerer Dotierung oder bevorzugt n-Dotierung letztendlich aufgelöst werden.
  • Zum Freiätzen der Strukturen wird der Siliziumwafer rückseitig in geigneter Weise (über den Elektrolyten oder über einen metallischen Kontakt) mit einem anodischen Potential kontaktiert, während die gegebenenfalls an erforderlicher Stelle geeignet passivierte Vorderseite (z.B. durch Photoresist) einer wässrigen Flußsäurelösung ausgesetzt wird, in die eine geeignete Gegenelektrode (z.B. Palladium oder Platin) taucht.
  • Dabei wird die höherdotierte vergrabene Siliziumschicht bzw. die vergrabenen höherdotierten Siliziumbereiche selektiv zu den niedrigdotierten Bereichen darüber und darunter und besonders selektiv gegenüber n-Silizium je nach Höhe des angelegten Anodisierungspotentials/der dadurch bewirkten Anodisierungsstromdichte bzw. der HF-Konzentration
    • – aufgelöst, die niedrigdotierten Strukturen also unmittelbar freigeätzt, oder
    • – in poröses Silizium verwandelt.
  • Damit ist sowohl eine vertikale als auch eine laterale Dimensionskontrolle (bei Einsatz lokal begrenzter höherer Dotierungskonzentrationen durch maskierte Diffusion bzw. Ionenimplantation) der aufgelösten oder umgewandelten Bereiche gegeben.
  • Wird das Anodisierungspotential bzw. die dadurch bewirkte Anodisierungsstromdichte so niedrig gewählt, daß eine Umwandlung in poröses Silizium erfolgt, so kann letzteres anschließend sehr schnell selektiv thermisch oxidiert werden. Der vergrabene anodisierte Bereich wird also in ein vergrabenes Oxid umgewandelt. Dazu wird das Silizium bei Temperaturen von ca. 800°–1100°C einem wasserhaltigen und sauerstoffhaltigen Gas ausgesetzt. Der so behandelte Wafer kann bei Bedarf nachfolgend noch weiteren Hochtemperaturprozeßschritten unterworfen werden um z.B. seine Dotierung zu verändern (Hochtemperaturdiffusion). Das gebildete Oxid kann später mit HF selektiv aufgelöst werden.
  • Alternativ kann das erzeugte poröse Silizium, wenn die selektive Umwandlung unter den freizulegenden Strukturen abgeschlossen ist, auch durch kurzzeitige Erhöhung des Anodisierungspotentials/der Anodisierungsstromdichte bis in den Elektropoliturbereich hinein sehr schnell aufgelöst werden.
  • Alternativ ist es möglich, das unter den freizulegenden Strukturen selektiv erzeugte poröse Silizium sehr schnell und selektiv aufzulösen in:
    • – alkalischen (NaOH, KOH) oder ammoniakalischen (NH4OH, TMAH) wässrigen Lösungen, die vorzugsweise kalt eingesetzt werden können
    • – Lösungen von wässriger F1ußsäure (HF) und einem Oxidationsmittel wie H2O2 oder HNO3 oder HCl03, oder K2Cr2O7 oder CrO3, gegebenenfalls mit Zusatz von Puffern (z.B. CH3COOH)
    • – einem Dampfgemisch von HF und HNO3 oder HF und H2O2.
  • Wird der Anodisierungsvorgang insgesamt bei hohem Anodisierungspotential, d.h, im Elektropoliturbereich durchgeführt, so erfolgt unmittelbar eine Auflösung ohne vorherige Ausbildung von porösem Silizium bei evtl. verminderter Dotierungsselektivität.
  • Die angegebenen Prozeßabfolgen führen letztlich allesamt zu freien Strukturen auf der Wafervorderseite. Besonders vorteilhaft können dabei Strukturen aus einkristallinem Silizium hergestellt werden, so daß die hervorragenden mechanischen Eigenschaften von einkristallinem Silizium genutzt werden können. Weiterhin kann in eine solche Siliziumschicht eine elektronische Schaltung integriert werden.
  • Geeignete Dotierungsschichtfolgen für den beschriebenen Prozeß sind nachfolgend aufgelistet.
    Deckschicht n n p p p n
    Buried Layer p+ n+ n+ p+ n+ n+
    Substrat p p p p n n
    (n ,p ≈ 1015...1016 cm–3;n ,p ≈ 1017 ...1018 cm–3)
  • Die ersten beiden Dotierungsschichtfolgen entsprechen sowohl in ihrer Reihenfolge als auch in ihren Dotierungskonzentrationen bei Bipolarprozessen üblichen Waferaufbauten und sind damit besonders vorteilhaft. Bei vergrabenem n+-Layer in einem p-Substrat tritt eine nahezu perfekte Begrenzung des Anodisierungsvorgangs auf die n+-Gebiete ein, indem der Anodisierungsvorgang in den n-Dotierungsausläufern mit abnehmender n-Dotierstoffkonzentration bis zum völligen Stillstand gebremst wird (Bereich des p-n-Übergangs stellt für den Prozeß eine unüberwindliche Barriere dar).
  • Das elektrische Potential wird von der Waferrückseite nicht von der Wafervorderseite wie beim elektrochemischen Ätzen in alkalischen Ätzmedien (pn-Ätzstopptechnik) angelegt. Der elektrische Rückseitenkontakt kann über den Elektroyten selbst geschehen, indem der Wafer zwischen zwei Elektrodenplatten in die Lösung getaucht wird, oder man verwendet eine metallisierte Waferrückseite. Im letzteren Fall kann die metallisierte Waferrückseite mit dem elektrischen Kontakt entweder durch polymeres Material (z.B. Photoresist) oder durch Einsatz einer Ätzdose gegen verdünnte Flußsäurelösung zuverlässig geschützt werden. Der Schutz eines vorderseitigen Kontakts beim Ätzen in alkalischen Medien nach der konventionellen Technik ist dagegen nur schwer möglich.
  • Die maßgeblichen auftretenden pn-Übergange (Dioden) sind in Vorwärtsrichtung gepolt, nicht in Sperrichtung; anders als beim elektrochemischen Ätzstopp in alkalischen Medien schaden allfällige Sperrschichtdefekte in den großflächigen pn-Übergängen nicht. Insbesondere ist es mit dieser Technik möglich, vergrabene, nicht unmittelbar einer elektrischen Kontaktierung zugängliche Opferschichtbereiche über das entsprechend vorgespannte Substrat auf Anodisierungspotential zu legen.

Claims (7)

  1. Verfahren zur Herstellung von Halbleiterbauelementen, bei dem ein Si-Substrat mit einer Epitaxieschicht versehen und zwischen der Epitaxieschicht und dem Substrat eine stark dotierte Schicht angeordnet wird, wobei dann Öffnungen in die Epitaxieschicht eingebracht werden, die bis zur stark dotierten Schicht reichen und dann die stark dotierte Schicht anodisiert wird, dadurch gekennzeichnet, – dass zunächst in das Substrat Dotierstoffe für einen buried layer eingebracht werden, – dass die Epitaxieschicht aufgewachsen wird, wobei die Dotierstoffe einen buried layer ausbilden, – dass dabei die Epitaxieschicht von entgegengesetztem Leitungstyp wie das Substrat ist, – dass durch Ätzen der Epitaxieschicht mikromechanische Strukturen definiert werden, – und dass der buried layer unterhalb der Strukturen durch einen Ätzprozeß entfernt wird, bei dem die Anodisierung des buried layers ein Prozeßschritt ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass– – ein Si-Substrat mit einer Dotierstoffkonzentration von weniger als 1 × 101 6 cm–3 verwendet wird, – eine Epitaxieschicht mit einer Dotierstoffkonzentration von weniger als 1 × 1016 cm–3 aufgewachsen wird, – und die Dotierung der stark dotierten Schicht bis zu einer Dotierstoffkonzentration von mehr als 1 × 1017 cm–3 ausgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zur Anodisierung ein Potential an das Silizium angelegt wird, sodass das Silizium abgetragen wird.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zur Anodisierung ein Potenzial angelegt wird, sodass das Silizium in poröses Silizium umgewandelt und in einem weiteren Verfahrensschritt entfernt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das poröse Silizium durch einen Ätzprozeß entfernt wird, der poröses Silizium schneller ätzt als massives Silizium.
  6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das poröse Silizium in Siliziumoxid umgewandelt wird und dann das Siliziumoxid entfernt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Anodisierungsmittel Flusssäure verwendet wird.
DE4331798A 1993-09-18 1993-09-18 Verfahren zur Herstellung von mikromechanischen Bauelementen Expired - Lifetime DE4331798B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE4331798A DE4331798B4 (de) 1993-09-18 1993-09-18 Verfahren zur Herstellung von mikromechanischen Bauelementen
JP6223501A JPH07153973A (ja) 1993-09-18 1994-09-19 マイクロメカニカル構成素子の製造方法
US08/308,245 US5542558A (en) 1993-09-18 1994-09-19 Method for manufacturing micro-mechanical components using selective anodization of silicon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4331798A DE4331798B4 (de) 1993-09-18 1993-09-18 Verfahren zur Herstellung von mikromechanischen Bauelementen

Publications (2)

Publication Number Publication Date
DE4331798A1 DE4331798A1 (de) 1995-03-23
DE4331798B4 true DE4331798B4 (de) 2004-08-26

Family

ID=6498052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4331798A Expired - Lifetime DE4331798B4 (de) 1993-09-18 1993-09-18 Verfahren zur Herstellung von mikromechanischen Bauelementen

Country Status (3)

Country Link
US (1) US5542558A (de)
JP (1) JPH07153973A (de)
DE (1) DE4331798B4 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017811A (en) * 1993-09-09 2000-01-25 The United States Of America As Represented By The Secretary Of The Navy Method of making improved electrical contact to porous silicon
JP3305516B2 (ja) * 1994-10-31 2002-07-22 株式会社東海理化電機製作所 静電容量式加速度センサ及びその製造方法
US5736430A (en) * 1995-06-07 1998-04-07 Ssi Technologies, Inc. Transducer having a silicon diaphragm and method for forming same
FR2736205B1 (fr) * 1995-06-30 1997-09-19 Motorola Semiconducteurs Dispositif detecteur a semiconducteur et son procede de formation
US5706041A (en) * 1996-03-04 1998-01-06 Xerox Corporation Thermal ink-jet printhead with a suspended heating element in each ejector
DE19616970B4 (de) * 1996-04-27 2012-04-12 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen
TW375744B (en) * 1996-12-10 1999-12-01 Heraeus Electro Nite Int Resistor having at least two coupled contact springs arranged on a ceramic base and process for the same
JPH10340885A (ja) * 1997-06-06 1998-12-22 Tokai Rika Co Ltd シリコン基板における陽極化成方法
EP0895276A1 (de) * 1997-07-31 1999-02-03 STMicroelectronics S.r.l. Verfahren zum Herstellen integrierter Mikrostrukturen von Einkristall-Halbleitermaterialien
JPH11103074A (ja) * 1997-09-29 1999-04-13 Tokai Rika Co Ltd シリコン基板の陽極化成方法及びそれを利用した加速度センサの製造方法
US6287885B1 (en) * 1998-05-08 2001-09-11 Denso Corporation Method for manufacturing semiconductor dynamic quantity sensor
JP3307328B2 (ja) * 1998-05-11 2002-07-24 株式会社デンソー 半導体力学量センサ
DE19843984B4 (de) * 1998-09-25 2013-10-24 Robert Bosch Gmbh Verfahren zur Herstellung von Strahlungssensoren
US6238581B1 (en) * 1998-12-18 2001-05-29 Eastman Kodak Company Process for manufacturing an electro-mechanical grating device
US6444138B1 (en) * 1999-06-16 2002-09-03 James E. Moon Method of fabricating microelectromechanical and microfluidic devices
US6797591B1 (en) * 2000-09-14 2004-09-28 Analog Devices, Inc. Method for forming a semiconductor device and a semiconductor device formed by the method
US6479315B1 (en) * 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step
DE10064494A1 (de) * 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
US6808956B2 (en) 2000-12-27 2004-10-26 Honeywell International Inc. Thin micromachined structures
US6582985B2 (en) * 2000-12-27 2003-06-24 Honeywell International Inc. SOI/glass process for forming thin silicon micromachined structures
DE10117486A1 (de) * 2001-04-07 2002-10-17 Bosch Gmbh Robert Verfahren zur Herstelung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
DE10118568A1 (de) * 2001-04-14 2002-10-17 Bosch Gmbh Robert Verfahren zum Erzeugen von optisch transparenten Bereichen in einem Siliziumsubstrat
US20040240034A1 (en) * 2001-11-30 2004-12-02 Scharf Bruce R. Diffraction compensation using a patterned reflector
DE10244786A1 (de) * 2002-09-26 2004-04-08 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren
DE10244785A1 (de) * 2002-09-26 2004-04-08 Robert Bosch Gmbh Verfahren und mikromechanisches Bauelement
US7094621B2 (en) * 2003-03-05 2006-08-22 Jbcr Innovations, L.L.P. Fabrication of diaphragms and “floating” regions of single crystal semiconductor for MEMS devices
FR2857002B1 (fr) * 2003-07-04 2005-10-21 Commissariat Energie Atomique Procede de desolidarisation d'une couche utile et composant obtenu par ce procede
JP4815623B2 (ja) * 2007-09-07 2011-11-16 三菱電機株式会社 高周波受動素子およびその製造方法
CN102689870B (zh) 2012-05-15 2015-04-15 清华大学 一种可直接光刻图形化的纳米多孔材料及其制备方法
US9006109B2 (en) * 2013-03-27 2015-04-14 Infineon Technologies Ag Semiconductor devices and methods for manufacturing semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0226091A2 (de) * 1985-12-17 1987-06-24 Texas Instruments Incorporated Isolationsstruktur für Halbleiter mit Gruben und Oxidation einer vergrabenen Schicht aus anodisiertem Silizium
DE4000903C1 (de) * 1990-01-15 1990-08-09 Robert Bosch Gmbh, 7000 Stuttgart, De
WO1991003074A1 (de) * 1989-08-17 1991-03-07 Robert Bosch Gmbh Verfahren zur struckturierung eines halbleiterkörpers
DE4016472C2 (de) * 1990-05-22 1992-04-09 Robert Bosch Gmbh, 7000 Stuttgart, De
DE4126954C2 (de) * 1991-08-14 1994-05-05 Fraunhofer Ges Forschung Verwendung einer mikroporösen Siliziumstruktur als photolumineszente Struktur

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130038A (ja) * 1984-07-23 1986-02-12 Nec Corp エツチングの方法
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
EP0296348B1 (de) * 1987-05-27 1993-03-31 Siemens Aktiengesellschaft Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium
US4966663A (en) * 1988-09-13 1990-10-30 Nanostructures, Inc. Method for forming a silicon membrane with controlled stress
US5006487A (en) * 1989-07-27 1991-04-09 Honeywell Inc. Method of making an electrostatic silicon accelerometer
US4995954A (en) * 1990-02-12 1991-02-26 The United States Of America As Represented By The Department Of Energy Porous siliconformation and etching process for use in silicon micromachining
CN1018844B (zh) * 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
CN1027011C (zh) * 1990-07-12 1994-12-14 涂相征 一种硅梁压阻加速度传感器及其制造方法
US5277769A (en) * 1991-11-27 1994-01-11 The United States Of America As Represented By The Department Of Energy Electrochemical thinning of silicon
US5338416A (en) * 1993-02-05 1994-08-16 Massachusetts Institute Of Technology Electrochemical etching process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0226091A2 (de) * 1985-12-17 1987-06-24 Texas Instruments Incorporated Isolationsstruktur für Halbleiter mit Gruben und Oxidation einer vergrabenen Schicht aus anodisiertem Silizium
WO1991003074A1 (de) * 1989-08-17 1991-03-07 Robert Bosch Gmbh Verfahren zur struckturierung eines halbleiterkörpers
DE4000903C1 (de) * 1990-01-15 1990-08-09 Robert Bosch Gmbh, 7000 Stuttgart, De
DE4016472C2 (de) * 1990-05-22 1992-04-09 Robert Bosch Gmbh, 7000 Stuttgart, De
DE4126954C2 (de) * 1991-08-14 1994-05-05 Fraunhofer Ges Forschung Verwendung einer mikroporösen Siliziumstruktur als photolumineszente Struktur

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 60-92671 (A), In: Patent Abstracts of Japan *
LANG, W., et al. in: Sensors and Actuators, Vol. 6, 1993, S. 202-204 *
US-Z.: IEEE Electron Device Letters, Vol. 11, No. 12, Dec. 1990, S. 588-589 *

Also Published As

Publication number Publication date
JPH07153973A (ja) 1995-06-16
DE4331798A1 (de) 1995-03-23
US5542558A (en) 1996-08-06

Similar Documents

Publication Publication Date Title
DE4331798B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE4016472C2 (de)
EP0296348A1 (de) Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium
EP1977442A1 (de) Verfahren zur herstellung eines halbleiterbauelements mit unterschiedlich stark dotierten bereichen
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
EP0293641B1 (de) Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors
DE4318466B4 (de) Verfahren zur Herstellung eines mikromechanischen Sensors
DE112014004397T5 (de) Epitaktische Silizium-Solarzellen mit Feuchtigkeitssperre
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE4030466C2 (de) Piezo-Widerstandsvorrichtung
DE4003473C2 (de)
DE4106933B4 (de) Strukturierungsverfahren
DE112008000264T5 (de) Elektronisches Bauelement und Verfahren zum Herstellen desselben
DE1964837C3 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
DE102005008191B4 (de) Verfahren zur Herstellung von VDMOS-Transistoren
EP0621355A2 (de) Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
DE4035628C2 (de) Verfahren zur Erzeugung von pn-Übergängen in Siliziumträgern
DE2010448A1 (de)
DE102019122637B4 (de) Verfahren zur Herstellung einer metallischen Kontaktierungsstruktur einer photovoltaischen Solarzelle
DE3227263C2 (de) Verfahren zur Herstellung einer planaren Avalanche-Fotodiode mit langwelliger Empfindlichkeitsgrenze über 1,3 &amp;mu;
DE1816082A1 (de) Verfahren zum Herstellen von diffundierten Halbleiterbauelementen aus Silicium
DE3716470C2 (de) Verfahren zur Herstellung eines strukturierten Halbleiterkörpers
DE1908901B2 (de) Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right