JP4815623B2

JP4815623B2 - 高周波受動素子およびその製造方法

Info

Publication number: JP4815623B2
Application number: JP2007232862A
Authority: JP
Inventors: 相錫李; 有西野; 幸久吉田; 守泰宮崎
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-09-07
Filing date: 2007-09-07
Publication date: 2011-11-16
Anticipated expiration: 2027-09-07
Also published as: JP2009065042A

Description

本発明は、高周波受動素子に関し、特に、複数の巻線導体を備えた高周波受動素子およびその製造方法に関する。

近年、マイクロマシニング技術を用いた高周波デバイスである、いわゆるＲＦＭＥＭＳ（Radio Frequency Micro-Electro-Mechanical-Systems）デバイスが注目されている。マイクロマシニング技術では、高アスペクトの３次元構造、中空構造および可変構造などが容易に製作可能である。このため、安価なシリコン基板上に低損失および高アイソレーションな高性能高周波デバイスおよび高性能高周波回路を低コストで製作することが期待できる。また、近年、メカニカルなスイッチを中心にしたＲＦＭＥＭＳ能動素子とＲＦＭＥＭＳ受動素子とで構成されるＲＦＭＥＭＳ高周波回路を、既存のＣＭＯＳ（Complementary Metal Oxide Semiconductor）高周波回路と共に集積化することにより、高周波用モジュールを高機能化することが期待されている。

このような期待に応えるために、マイクロマシニング技術を用いた高周波デバイスの研究開発が進められており、たとえば、特許文献１には、以下のような３次元金属素子およびその製造方法が開示されている。すなわち、この３次元金属素子は、半導体基板の上で空中に浮動するように形成される。この３次元金属素子の製造方法では、まず、半導体基板上にレジストなどによって構成される３次元犠牲モールドを形成し、その３次元犠牲モールドにおいて異なる深さを持つパターンを得るために２段階に分けて紫外線を露光させる。そして、メッキなどを用いて３次元金属素子の線路を厚膜化する。これらの工程を繰り返し、最後に３次元犠牲モールドを除去することにより空中に浮動した３次元金属素子が得られる。

また、特許文献２には、以下のような高周波インダクタ素子およびその製造方法が開示されている。すなわち、この高周波インダクタ素子は、空気層および絶縁支持膜と、この絶縁支持膜の上下に形成される巻き線路とからなる立体構造を持つ。この高周波インダクタ素子の製造方法では、まず、空気層の形成のため基板に凹部を形成する。そして、犠牲層で凹部を埋めた後、研磨工程により犠牲層を平坦化する。そして、この犠牲層の上に金属材料で第１巻き線路を形成し、また、犠牲層および第１巻き線路の上に絶縁支持膜を形成する。この絶縁支持膜の上下にそれぞれ形成する第１巻き線路および第２巻き線路を接続するためのスルーホールを形成する。そして、絶縁支持膜の上に金属材料で第２巻き線路を形成することにより、第１巻き線路と第２巻き線路とは絶縁支持膜におけるスルーホールを通して接続されるため、全体で１つの巻き線路になる。また、犠牲層はエッチングホールを通して除去する。絶縁支持膜の下にも絶縁支持膜の上に形成される巻き線路と同じような巻き線路を自由に形成することができるため、２つの巻き線路を重ねることにより、高いインダクタンスが得られる。
特表２００４−５３０２９７号公報特開２００６−３３９１９７号公報

しかしながら、特許文献１記載の３次元金属素子およびその製造方法では、３次元金属素子は中空構造になっているため、３次元金属素子の機械的な強度が非常に弱い。このため、平面方向および高さ方向への素子サイズが制限されることから、インダクタンスなどの設計値が限定されるという欠点がある。

また、基板の影響を受けにくくするためにかなりの高さを持って３次元金属素子を空中に浮かせる必要があることから、略２次元の集積回路と共に集積される場合には、３次元金属素子の高さによって実装容積が大きくなる欠点がある。

また、スペーサと、信号の入出力部分からスペーサまでの線路の一部とが基板に接しているため、接している部分に対応した損失が発生するという欠点がある。

また、特許文献２記載の高周波インダクタ素子およびその製造方法では、バルクマイクロマシニング技術を用いて基板に作製された凹部による空気層と、絶縁支持膜とによって高周波インダクタ素子が作製される。しかしながら、高周波インダクタ素子の面積が大きくなる場合には、基板に作製される凹部の面積も大きくなるため、凹部の上に形成される絶縁支持膜が撓みやすくなる。そうすると、その撓んだ絶縁支持膜の上下に形成される導体線路により電気特性が劣化するため、設計どおりの特性が得られない欠点がある。

また、絶縁支持膜の下に形成する巻き線路を厚膜にする場合、絶縁支持膜が激しい段差を持つことになるため、絶縁支持膜の上に形成する巻き線路の位置が限られてしまい、絶縁支持膜上下の巻状線路間の磁気カプリングにも制限が発生するという欠点がある。

また、メッキによる厚膜化工程を行なう際に、熱および応力によって犠牲層の上面が変形し易くなるため、犠牲層の上に形成される巻き線路の平坦度が悪くなることから、電気特性が劣化する欠点がある。

それゆえに、本発明の目的は、良好な特性を実現し、かつ小型化を図ることが可能な高周波受動素子およびその製造方法を提供することである。

上記課題を解決するために、この発明のある局面に係わる高周波受動素子は、第１の凹部が主表面に形成された基板と、第１の凹部の底面に形成され、かつ上面が基板の主表面と略平行になるように形成された第１巻き線導体と、第１巻き線導体および基板の主表面上に平坦に形成された絶縁膜と、絶縁膜上に形成された第２巻き線導体とを備える。

上記課題を解決するために、この発明のある局面に係わる高周波受動素子の製造方法は、基板の主表面に第１の凹部を形成するステップと、第１の凹部の底面に、上面が基板の主表面と略平行である第１巻き線導体を形成するステップと、第１巻き線導体および基板の主表面上に平坦な絶縁膜を形成するステップと、絶縁膜上に第２巻き線導体を形成するステップとを含む。

本発明によれば、良好な特性を実現し、かつ小型化を図ることができる。

以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る高周波受動素子の外観を示す斜視図である。

図１を参照して、高周波受動素子１０１は、マイクロマシニング技術を用いて形成され、マイクロ波、準ミリ波およびミリ波などの高周波帯で用いられる。

図２〜図１０は、本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。図１０は、本発明の第１の実施の形態に係る高周波受動素子の図１におけるＸ−Ｘ断面を示す断面図である。また、図２〜図９は、本発明の第１の実施の形態に係る高周波受動素子の図１におけるＸ−Ｘ断面に対応している。

図１および図１０を参照して、高周波受動素子１０１は、シリコン基板１と、第１巻き線導体２と、絶縁支持膜３と、第２巻き線導体４と、接続部５，３１と、ホール６と、信号線７，３３と、グランド導体８，３２と、凹部９，１３とを備える。

入力部３６は、信号線７の第１端およびグランド導体８，３２の第１端で構成される。出力部３７は、信号線３３の第１端およびグランド導体８，３２の第２端で構成される。

シリコン基板１は主表面Ｓ１を有し、主表面Ｓ１に凹部９が形成されている。第１巻き線導体２は、凹部９の底面に形成されている。また、第１巻き線導体２の上面は、主表面Ｓ１と略平行である。また、凹部９の底面において、第１巻き線導体２の線導体間に微小な凹部１３が形成されている。

絶縁支持膜３は、凹部９の開口部および凹部１３の開口部を覆うように第１巻き線導体２およびシリコン基板１の主表面Ｓ１上に平坦に形成されている。

第２巻き線導体４は、絶縁支持膜３上に形成されている。接続部３１は、入力部３６付近において絶縁支持膜３を貫通することにより信号線７と第１巻き線導体２とを電気的に接続する。

接続部５は、シリコン基板１の中央部付近において絶縁支持膜３を貫通することにより第１巻き線導体２と第２巻き線導体４とを電気的に接続する。このような構成により、第１巻き線導体２および第２巻き線導体４が全体で１つの線導体になる、すなわち２重巻き線導体となる。

また、第１巻き線導体２および第２巻き線導体４の各々は、シリコン基板１の厚み方向において互いに完全に重なる線導体を含んでいる。

ホール６は、後述する犠牲材料１４を除去するために設けられている。
次に、本発明の第１の実施の形態に係る高周波受動素子の製造方法について説明する。

図２を参照して、まず、シリコン基板１にウェットエッチングを施すことにより、凹部９を設ける。

図３を参照して、次に、たとえば金をスパッタすることによりメッキ用のシード層１０を形成する。そして、メッキ用のレジスト１１を塗布することによってパターニングを行なった後、金メッキなどにより厚膜導体１２を形成する。なお、本発明の実施の形態において、「厚膜」とは、たとえば数μｍ以上の厚さを有する膜を意味する。

図４を参照して、次に、メッキ用のレジスト１１を除去し、エッチバックによりシード層１０をエッチングする。このとき、厚膜導体１２もエッチングされ、その結果残る厚膜導体１２と、その厚膜導体１２の下に残っているシード層１０とが第１巻き線導体２になる。第１巻き線導体２の高さは凹部９の深さと同じになるように形成する、すなわち第１巻き線導体２の上面が主表面Ｓ１と略平行になるように形成する。第１巻き線導体２は、たとえば約５μｍ以上の厚膜に形成する。

図５を参照して、次に、凹部９の底面において、第１巻き線導体２の線導体間に凹部１３をウェットエチングにより形成する。

図６を参照して、次に、たとえばレジストなどの犠牲材料１４を凹部９および凹部１３に充填する。そして、犠牲材料１４の上面と基板１の上面とが一致するように犠牲材料１４を研磨する。

図７を参照して、次に、凹部９の開口部および凹部１３の開口部を覆うようにたとえば約１μｍ厚さを有する窒化膜からなる平坦な絶縁支持膜３を第１巻き線導体２およびシリコン基板１の主表面Ｓ１上に設ける。そして、絶縁支持膜３を貫通することにより、信号線７と第１巻き線導体２とを電気的に接続するための接続部３１をドライエッチングにより形成する。また、絶縁支持膜３を貫通することにより、第１巻き線導体２と第２巻き線導体４とを電気的に接続するための接続部５をドライエッチングにより形成する。

図８を参照して、次に、たとえば金をスパッタし、メッキ用のシード層２０を形成し、メッキ用のレジスト２１を塗布し、パターニングした後、金メッキなどにより厚膜導体２２を形成する。

図９を参照して、次に、メッキ用のレジスト２１を除去し、エッチバックによりシード層２０をエッチングする。このとき、厚膜導体２２もエッチングされ、その結果残る厚膜導体２２と、厚膜導体２２の下に残っているシード層２０とが第２巻き線導体４および信号線７，３３になる。なお、第２巻き線導体４の厚みは、約５μｍ以上であることが好ましい。

図１０を参照して、次に、犠牲材料１４を除去するためのホール６をドライエッチングにより形成する。最後に、ウェットエッチングを実施することでホール６を介して犠牲材料１４を除去することにより、空気層に囲まれた２重の巻き線導体からなるインダクタが得られる。

次に、本発明の第１の実施の形態に係る高周波受動素子の動作について説明する。
入力部３６に高周波信号が入力されると、高周波信号は、巻き線導体２および巻き線導体４を通って出力部３７から出力される。

これにより、高周波信号すなわち高周波電流が略円形の渦巻き形状の経路を流れる。すなわち、第１巻き線導体２は渦巻き形状であるため、第１巻き線導体２において隣り合う線導体に流れる高周波電流の向きは同じである。同様に、第２巻き線導体４は渦巻き形状であるため、第２巻き線導体４において隣り合う線導体に流れる高周波電流の向きは同じである。

また、第１巻き線導体２および第２巻き線導体４は、シリコン基板１の厚み方向において重なる線導体を含み、かつ重なった線導体における電流の向きが同じになるように形成されている。

このような構成により、第１巻き線導体２および第２巻き線導体４は、１個のインダクタとして働くことから、第１巻き線導体２および第２巻き線導体４の各々の自己インダクタンスに加えて、第１巻き線導体２および第２巻き線導体４による相互インダクタンスがさらに追加される。

また、第１巻き線導体２および第２巻き線導体４は、シリコン基板１の厚み方向において互いに完全に重なる線導体を含む。このような構成により、完全に重なった線導体における相互インダクタンスは最大になるため、単位面積あたりで高いインダクタンスを得ることができる。

第１巻き線導体２および第２巻き線導体４において互いに重なる線導体の長さを変更することにより、相互インダクタンスを調整することができる。また、シリコン基板１の厚み方向において重なっている第１巻き線導体２における線導体および第２巻き線導体４における線導体の重なり度合いを変更することにより、相互インダクタンスを調整することができる。

本発明の第１の実施の形態に係る高周波受動素子およびその製造方法では、第１巻き線導体２は、凹部９の底面に形成されることから厚膜化が容易である。これにより、高周波受動素子の低損失化を図ることができる。

また、図１０に示す高周波受動素子１０１の断面で見た場合、微小な多数の凹部間に形成された第１巻き線導体２の上に絶縁支持膜３が形成されることから、絶縁支持膜３は、特許文献２記載の高周波インダクタ素子のような広い凹部の上に形成される絶縁支持膜よりも撓みにくくなるため、平坦に形成することができ、かつ機械的な強度を向上させることができる。

そして、第１巻き線導体２および第２巻き線導体４は、撓み難い絶縁支持膜３の上下に形成されることから、第１巻き線導体２および第２巻き線導体４の両方を平坦に形成することができる。このため、第１巻き線導体２と同様に第２巻き線導体４の厚膜化も容易であることから、高周波受動素子の低損失化を図ることができる。また、第１巻き線導体２および第２巻き線導体４の両方を平坦に形成することができることから、設計どおりの電気的特性を得ることができる。

さらに、絶縁支持膜３を平坦に形成することができるため、第２巻き線導体４の形成位置がフレキシブルになり、相互インダクタンスを容易に調整することができる。

また、凹部９の底面において、第１巻き線導体２の線導体間に微小な凹部１３が形成されることにより、シリコン基板１を介した寄生容量すなわち第１巻き線導体２における線導体間の寄生容量を低減することができるため、高周波受動素子の低損失化を図ることができる。

また、絶縁支持膜３を介してシード層２０を形成することにより、メッキによる厚膜化工程の際に熱および応力による犠牲材料上面の変形を抑制することができるため、特許文献２記載の高周波インダクタ素子のように、犠牲材料の上にシード層が形成される構成よりも第２巻き線導体４を平坦にすることができる。

また、本発明の第１の実施の形態に係る高周波受動素子およびその製造方法では、積層構造を有する３次元金属素子を空中に浮かぶように作製する必要がないため、略２次元の集積回路と共に集積されても実装容積が大きくなることはない。

したがって、本発明の第１の実施の形態に係る高周波受動素子およびその製造方法では、絶縁膜下に形成される導体線路の厚膜化を容易にし、かつ絶縁膜を平坦に形成することにより、良好な特性を実現し、かつ小型化を図ることができる。

また、特許文献１記載の３次元金属素子およびその製造方法では、メッキ工程の反復と２重露光法とを用いることにより、３次元金属素子が積層構造を有するように作製される。さらに、低損失にするために３次元金属素子を空中に浮かぶように作製することから、作製工程が複雑となり、コストがかかる欠点がある。

しかしながら、本発明の第１の実施の形態に係る高周波受動素子およびその製造方法では、積層構造を有する３次元金属素子を空中に浮かぶように作製する必要がないため、製造コストの低減を図ることができる。

また、特許文献２記載の高周波インダクタ素子およびその製造方法では、基板に形成された広い凹部を犠牲層で埋め込む必要があるため、コストがかかる欠点がある。

しかしながら、本発明の第１の実施の形態に係る高周波受動素子およびその製造方法では、凹部１３を第１巻き線導体２の線導体間だけに形成する。これにより、凹部１３が微小幅となるため、埋め込む犠牲材料の量を少なくすることができ、製造コストの低減を図ることができる。

また、特許文献２記載の高周波インダクタ素子およびその製造方法では、レジストなどによって構成される犠牲層の上面に導体線路の厚膜化のためにシード層が形成される場合には、犠牲層とシード層との密着力が弱いためにシード層が剥がれやすくなることから、製造歩留まりが低くなる欠点がある。

しかしながら、本発明の第１の実施の形態に係る高周波受動素子およびその製造方法では、第２巻き線導体４を構成するシード層２０は、絶縁支持膜３を介して形成されるため、犠牲材料の上にシード層が形成される構成よりも密着力が強くなることから剥がれにくくなる。これにより、メッキによる膜厚分布が安定するため、製造歩留まりを向上させることができる。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第２の実施の形態＞
本実施の形態は、第１巻き線導体２および第２巻き線導体４を電気的に分離した高周波受動素子に関する。以下で説明する内容以外は第１の実施の形態に係る高周波受動素子と同様である。

図１１は、本発明の第２の実施の形態に係る高周波受動素子の構成を示す断面図である。

図１１を参照して、高周波受動素子１０２は、本発明の第１の実施の形態に係る高周波受動素子と比べて、接続部５を備えない構成である。すなわち、絶縁支持膜３の上下に形成される第１巻き線導体２と第２巻き線導体４とが絶縁支持膜３により電気的に分離されている。

また、第１巻き線導体２および第２巻き線導体４は、シリコン基板１の厚み方向において重なる線導体を含み、かつ重なった線導体における電流の向きが逆になるように形成されている。

このような構成により、入力部３６に入力された高周波信号が第１巻き線導体２に流れ、電磁気誘導により第２巻き線導体４へ伝送され、そして出力部３７から出力されるトランスフォーマが得られる。

また、本発明の第１の実施の形態に係る高周波受動素子およびその製造方法と同様に、第１巻き線導体２および第２巻き線導体の厚膜化が容易であり、また、凹部１３により第１巻き線導体２における線導体間の寄生容量も小さくなることから、低損失なトランスフォーマを得ることができる。

その他の構成および動作は第１の実施の形態に係る高周波受動素子と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第２の実施の形態に係る高周波受動素子では、絶縁膜下に形成される導体線路の厚膜化を容易にし、かつ絶縁膜を平坦に形成することにより、良好な特性を実現し、小型化を図り、製造コストを低減し、かつ高い歩留まりを実現することができる。

＜第３の実施の形態＞
本実施の形態は、第２の実施の形態に係る高周波受動素子と比べて巻き線導体を追加した高周波受動素子に関する。以下で説明する内容以外は第２の実施の形態に係る高周波受動素子と同様である。

図１２は、本発明の第３の実施の形態に係る高周波受動素子の外観を示す斜視図である。

図１３は、本発明の第３の実施の形態に係る高周波受動素子の図１２におけるＸＩＩＩ−ＸＩＩＩ断面を示す断面図である。

図１２を参照して、高周波受動素子１０３は、本発明の第２の実施の形態に係る高周波受動素子と比べて、さらに、第３巻き線導体１５と、グランド導体３４と、信号線３５とを備える。

入力部３６は、信号線７の第１端およびグランド導体８，３２の第１端で構成される。出力部３７は、信号線３３の第１端およびグランド導体８，３４の第２端で構成される。出力部３８は、信号線３５の第１端、グランド導体３２の第２端およびグランド導体３４の第１端で構成される。

また、第３巻き線導体１５の形成は、第２巻き線導体４が形成される工程（図９）において行なわれる。すなわち、メッキ用のレジスト２１を除去し、エッチバックによりシード層２０をエッチングする。このとき、厚膜導体２２もエッチングされ、その結果残る厚膜導体２２と、厚膜導体２２の下に残っているシード層２０とが第２巻き線導体４、第３巻き線導体１５および信号線７，３３，３５になる。第２巻き線導体４および第３巻き線導体１５の厚みは、約５μｍ以上であることが好ましい。第３巻き線導体１５は、第２巻き線導体４に沿うように絶縁支持膜３上に形成される、すなわち、第２巻き線導体４から離間し、かつ第２巻き線導体４の線導体間に形成される。

入力部３６に入力された高周波信号は第１巻き線導体２に流れ、電磁気誘導により第２巻き線導体４および第３巻き線導体１５へそれぞれ伝送され、そして、出力部３７および３８からそれぞれ出力される。

このような構成により、第１巻き線導体２から第２巻き線導体４へ、かつ第１巻き線導体２から第３巻き線導体１５へそれぞれ特性が異なる高周波信号が電磁気誘導によって分配されるトランスフォーマが得られる。

ここで、第１巻き線導体２と第２巻き線導体４との位置関係、および第１巻き線導体２と第３巻き線導体１５との位置関係は、第２巻き線導体４および第３巻き線導体１５へそれぞれ分配したい高周波信号の特性に応じて決定される。

また、第３巻き線導体１５は、第２巻き線導体４と同様の理由により厚膜化が容易であり、また、凹部１３により第１巻き線導体２における線導体間の寄生容量も小さくなることから、低損失なトランスフォーマを得ることができる。

また、絶縁支持膜３を平坦に形成することができるため、第２巻き線導体４および第３巻き線導体１５の形成位置がフレキシブルになり、相互インダクタンスを容易に調整することができる、すなわち、第２巻き線導体４および第３巻き線導体１５へそれぞれ分配される高周波信号の特性を容易に調整することができる。

その他の構成および動作は第２の実施の形態に係る高周波受動素子と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第３の実施の形態に係る高周波受動素子では、絶縁膜下に形成される導体線路の厚膜化を容易にし、かつ絶縁膜を平坦に形成することにより、良好な特性を実現し、小型化を図り、製造コストを低減し、かつ高い歩留まりを実現することができる。

＜第４の実施の形態＞
本実施の形態は、第１の実施の形態に係る高周波受動素子と比べてさらに低損失化を図った高周波受動素子に関する。以下で説明する内容以外は第１の実施の形態に係る高周波受動素子と同様である。

図１４は、本発明の第４の実施の形態に係る高周波受動素子の構成を示す断面図である。図１４は、本発明の第１の実施の形態に係る高周波受動素子およびその製造方法の図１におけるＸ−Ｘ断面に対応する位置の断面を示している。

図１４を参照して、高周波受動素子１０４は、本発明の第１の実施の形態に係る高周波受動素子と比べて、さらに、空気層１６を備える。空気層１６は、第１巻き線導体２および凹部１３の下に形成される。

シリコン基板１の比抵抗が非常に低い場合には、本発明の第１の実施の形態に係る高周波受動素子の製造方法において犠牲材料１４を除去する工程（図１０）の後、図１４に示すように等方性ドライエッチングを行なって第１巻き線導体２の下部および凹部１３の下部を空気層１６にする。このような構成により、シリコン基板１を介して生じる第１巻き線導体２の線導体間の寄生容量をさらに低減することができる。

その他の構成および動作は第１の実施の形態に係る高周波受動素子と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第４の実施の形態に係る高周波受動素子では、絶縁膜下に形成される導体線路の厚膜化を容易にし、かつ絶縁膜を平坦に形成することにより、良好な特性を実現し、小型化を図り、製造コストを低減し、かつ高い歩留まりを実現することができる。

なお、本発明の第１〜第４の実施の形態に係る高周波受動素子の製造方法では、絶縁支持膜３としてたとえば窒化膜を使用したが、これに限定するものではない。フォトリソグラフィー技術によりパターニングおよびエッチングの処理を実行することができ、かつ酸化薄膜および磁性薄膜などの比較的小さい誘電損失を有する材料を絶縁支持膜３として使用する構成であってもよい。

また、本発明の第１〜第４の実施の形態に係る高周波受動素子の製造方法では、凹部９および１３をウェットエチング法により形成したが、これに限定するものではなく、ドライエッチング法により形成してもよい。

また、本発明の第１〜第４の実施の形態に係る高周波受動素子の製造方法では、第１巻き線導体２、第２巻き線導体４および第３巻き線導体１５の材料として金を用いたが、これに限定するものではない。金以外にもフォトリソグラフィー技術によりパターニングおよびエッチング処理を実行できる金属であれば、これら巻き線導体の材料として用いることができる。

また、本発明の第１〜第４の実施の形態に係る高周波受動素子の製造方法では、第１巻き線導体２、第２巻き線導体４および第３巻き線導体１５は略円形の渦巻き形状であるとしたが、これに限定するものではなく、たとえば多角形であってもよい。

また、本発明の第１〜第４の実施の形態に係る高周波受動素子の製造方法では、シリコン基板を使用したが、これに限定するものではなく、基板の材質はガラスなど微細な加工が可能な材料であればよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の第１の実施の形態に係る高周波受動素子の外観を示す斜視図である。本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。本発明の第１の実施の形態に係る高周波受動素子の製造方法を示す断面図である。本発明の第２の実施の形態に係る高周波受動素子の構成を示す断面図である。本発明の第３の実施の形態に係る高周波受動素子の外観を示す斜視図である。本発明の第３の実施の形態に係る高周波受動素子の図１２におけるＸＩＩＩ−ＸＩＩＩ断面を示す断面図である。本発明の第４の実施の形態に係る高周波受動素子の構成を示す断面図である。

符号の説明

１シリコン基板、２第１巻き線導体、３絶縁支持膜、４第２巻き線導体、５，３１接続部、６ホール、７，３３，３５信号線、８，３２，３４グランド導体、９，１３凹部、１０，２０シード層、１１，２１レジスト、１２，２２厚膜導体、１４犠牲材料、１５第３巻き線導体、１６空気層、３６入力部、３７，３８出力部、１０１〜１０４高周波受動素子、Ｓ１主表面。

Claims

第１の凹部が主表面に形成された基板と、
前記第１の凹部の底面に形成され、かつ上面が前記基板の前記主表面と略平行になるように形成された第１巻き線導体と、
前記第１巻き線導体および前記基板の前記主表面上に平坦に形成された絶縁膜と、
前記絶縁膜上に形成された第２巻き線導体とを備える高周波受動素子。
前記第１の凹部の底面において、前記第１巻き線導体の線導体間に第２の凹部が形成された請求項１記載の高周波受動素子。
前記第１巻き線導体および前記第２巻き線導体は、前記基板の厚み方向において完全に重なる線導体を含む請求項１記載の高周波受動素子。
前記高周波受動素子は、さらに、
前記絶縁膜を貫通することにより前記第１巻き線導体と前記第２巻き線導体とを電気的に接続する接続部を備え、
前記第１巻き線導体および前記第２巻き線導体は、前記基板の厚み方向において重なる線導体を含み、かつ前記重なった線導体における電流の向きが同じになるように形成された請求項１記載の高周波受動素子。
前記第１巻き線導体および前記第２巻き線導体は、電気的に絶縁され、前記基板の厚み方向において重なる線導体を含み、かつ前記重なった線導体における電流の向きが逆になるように形成された請求項１記載の高周波受動素子。
前記高周波受動素子は、さらに、
前記絶縁膜上かつ前記第２巻き線導体の線導体間において前記第２巻き線導体から離間して形成された第３巻き線導体を備える請求項１記載の高周波受動素子。
前記基板においては、さらに、前記第１巻き線導体の下部の領域を含む空気層が形成された請求項１記載の高周波受動素子。
基板の主表面に第１の凹部を形成するステップと、
前記第１の凹部の底面に、上面が前記基板の前記主表面と略平行である第１巻き線導体を形成するステップと、
前記第１巻き線導体および前記基板の前記主表面上に平坦な絶縁膜を形成するステップと、
前記絶縁膜上に第２巻き線導体を形成するステップとを含む高周波受動素子の製造方法。
前記高周波受動素子の製造方法は、さらに、
前記第１の凹部の底面において、前記第１巻き線導体の線導体間に第２の凹部を形成するステップを含む請求項８記載の高周波受動素子の製造方法。
前記第２巻き線導体を形成するステップにおいては、
前記基板の厚み方向において前記第１巻き線導体が含む線導体と完全に重なる線導体を含む第２巻き線導体を形成する請求項８記載の高周波受動素子の製造方法。
前記高周波受動素子の製造方法は、さらに、
前記絶縁膜を貫通することにより前記第１巻き線導体と前記第２巻き線導体とを電気的に接続する接続部を形成するステップを含み、
前記第２巻き線導体を形成するステップにおいては、
前記基板の厚み方向において前記第１巻き線導体が含む線導体と重なる線導体を含み、かつ前記重なった線導体における電流の向きが前記第１巻き線導体の含む線導体と同じである第２巻き線導体を形成する請求項８記載の高周波受動素子の製造方法。
前記高周波受動素子の製造方法は、さらに、
前記第１巻き線導体と電気的に絶縁され、前記基板の厚み方向において前記第１巻き線導体が含む線導体と重なる線導体を含み、かつ前記重なった線導体における電流の向きが前記第１巻き線導体の含む線導体と逆である第２巻き線導体を形成する請求項８記載の高周波受動素子の製造方法。
前記高周波受動素子の製造方法は、さらに、
前記絶縁膜上かつ前記第２巻き線導体の線導体間において前記第２巻き線導体から離間した第３巻き線導体を形成するステップを含む請求項８記載の高周波受動素子の製造方法。
前記高周波受動素子の製造方法は、さらに、
前記基板において、前記第１巻き線導体の下部の領域を含む空気層を形成するステップを含む請求項８記載の高周波受動素子の製造方法。