JP2006339197A - 高周波インダクタ素子 - Google Patents
高周波インダクタ素子 Download PDFInfo
- Publication number
- JP2006339197A JP2006339197A JP2005158614A JP2005158614A JP2006339197A JP 2006339197 A JP2006339197 A JP 2006339197A JP 2005158614 A JP2005158614 A JP 2005158614A JP 2005158614 A JP2005158614 A JP 2005158614A JP 2006339197 A JP2006339197 A JP 2006339197A
- Authority
- JP
- Japan
- Prior art keywords
- line conductor
- inductor element
- conductor
- frequency inductor
- winding line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも1枚の基板を用いて低損失で高いインダクタンスを有する高周波インダクタ素子を提供する。
【解決手段】 図1の高周波インダクタ素子において、シリコン基板1の中央部に形成された凹部101の内部面に接地導体11が形成され、凹部101において後に除去される犠牲層12(図3)が充填された後、犠牲層12の中央部に巻状線路導体13が形成され、凹部101の開口面を覆うように絶縁支持膜14が形成される。当該誘電体支持膜14の中央部に巻状線路導体16が形成され、巻状線路導体13の一端と巻状線路導体16の一端とがスルーホール15を介して接続される一方、巻状線路導体13の他端は接続端子導体20に接続され、巻状線路導体16の他端は接続端子導体19に接続される。
【選択図】 図1
【解決手段】 図1の高周波インダクタ素子において、シリコン基板1の中央部に形成された凹部101の内部面に接地導体11が形成され、凹部101において後に除去される犠牲層12(図3)が充填された後、犠牲層12の中央部に巻状線路導体13が形成され、凹部101の開口面を覆うように絶縁支持膜14が形成される。当該誘電体支持膜14の中央部に巻状線路導体16が形成され、巻状線路導体13の一端と巻状線路導体16の一端とがスルーホール15を介して接続される一方、巻状線路導体13の他端は接続端子導体20に接続され、巻状線路導体16の他端は接続端子導体19に接続される。
【選択図】 図1
Description
本発明は、マイクロマイニング技術を用いて形成され、マイクロ波、準ミリ波やミリ波などの高周波帯で用いられる、低損失で高いインダクタンスを有する高周波インダクタ素子に関する。
近年、マイクロマシニング技術を用いた高周波デバイスである、いわゆるRF−MEMS(Radio Frequency Micro-Electro-Mechanical-Systems)デバイスが注目されている。本技術では、高アスペクト構造やメンブレイン構造を作製できるため、安価なシリコン基板上に高周波回路を作製しても基板の影響を受けにくく、従って、低コストで高性能な高周波デバイスが期待できる。また、近年、高周波用のシリコンCMOS回路において、その使用可能な上限周波数がGHz帯まで伸びており、シリコンのCMOS能動回路とRF−MEMS受動回路を一体化することによって、高周波用モジュールの高機能化と小型化が期待されている。
これに対して、マイクロマシニング技術を用いた高周波受動デバイスの開発・研究も進められており(例えば、特許文献1及び2参照。)、例えば、非特許文献1において、マイクロマシニング技術を用いて形成された低損失な高周波インダクタ素子(以下、第1の従来例という。)が開示されている。第1の従来例に係る高周波インダクタ素子は、複数回にわたって巻回されて複数層の巻状線路導体を異なる高さを有するスペーサを用いて支持する積層構造を有している。当該高周波インダクタ素子において、第1層目の巻状線路導体の周囲に発生する磁界の向きは第2層目の巻状線路導体で発生する磁界の向きと同じであり、巻状線路導体全体では電流の変化を妨げる向きに電位が発生し、インダクタ素子として働く。また、巻状線路導体は誘電率が最も低い空気で囲まれているため、誘電正接による損失は少なく、低損失なインダクタ素子として働く。また、当該高周波インダクタ素子の2層構造により、相互インダクタンスが追加され、高いインダクタンスを持つ微小インダクタ素子としても働く。
また、例えば、特許文献2において、マイクロマシニング技術を用いて形成された低損失な高周波インダクタ素子(以下、第2の従来例という。)が開示されている。第2の従来例に係る高周波インダクタ素子は、第1のシリコン基板上に接地導体を介して第2のシリコン基板を積層した後、第2のシリコン基板の上部が一部除去された第2のシリコン基板上に誘電体薄膜が形成され、当該誘電体薄膜上にスパイラルインダクタ導体が形成されて構成されている。当該高周波インダクタ素子では、スパイラルインダクタ導体と、接地導体との間に、第2のシリコン基板の一部が除去されているため、第2のシリコン基板の誘電体損や導体損がなく、小型で低損失なコイルを実現できる。
上述の第1の従来例に係る高周波インダクタ素子では、メッキ工程の反復を用いて巻状線路導体を空中に浮遊させながら積層して加工するために製造工程が複雑であり、また、機械的な強度が非常に弱いという問題点があった。さらに、信号入出力端子からスペーサ部分までの線路導体の一部が基板に接しているため、その分、損失が発生するという問題点があった。
また、第2の従来例に係る高周波インダクタ素子では、マイクロマシニング技術を用いて半導体ウェハ上に積層するように加工する製造工程は複雑であって、製造コストが比較的高くなるという問題点があった、また、2枚のシリコン基板を積層しているのでインダクタ素子の厚さが厚くなるという問題点があった。
本発明の目的は以上の問題点を解決し、従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも1枚の基板を用いて低損失で高いインダクタンスを有する高周波インダクタ素子を提供することにある。
本発明に係る高周波インダクタ素子は、
凹部を有する基板と、
上記凹部の開口面を覆うように形成された第1の絶縁支持膜と、
上記第1の絶縁支持膜の下側に形成された第1の巻状線路導体と、
上記第1の絶縁支持膜の上側に形成され、上記第1の巻状線路導体の一端に接続された一端を有する第2の巻状線路導体とを備え、
上記第1の巻状線路導体の他端と、上記第2の巻状線路導体の他端とを接続端子とすることを特徴とする。
凹部を有する基板と、
上記凹部の開口面を覆うように形成された第1の絶縁支持膜と、
上記第1の絶縁支持膜の下側に形成された第1の巻状線路導体と、
上記第1の絶縁支持膜の上側に形成され、上記第1の巻状線路導体の一端に接続された一端を有する第2の巻状線路導体とを備え、
上記第1の巻状線路導体の他端と、上記第2の巻状線路導体の他端とを接続端子とすることを特徴とする。
従って、本発明に係る高周波インダクタ素子によれば、従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも1枚の基板を用いて機械的強度が強く、低損失で高いインダクタンスを有する小型の高周波インダクタ素子を提供することができる。
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付している。
実施の形態1.
図1は本発明の実施の形態1に係る高周波インダクタ素子の外観を示す斜視図であり、図2乃至図7は図1の高周波インダクタ素子の製造工程を示すA−A’面の縦断面図である。また、図8は図1の高周波インダクタ素子の製造工程を示す、凹部101を有するシリコン基板1を示す斜視図である。図9は図1の高周波インダクタ素子の製造工程を示す、凹部101に接地導体11が形成されたシリコン基板1を示す斜視図である。
図1は本発明の実施の形態1に係る高周波インダクタ素子の外観を示す斜視図であり、図2乃至図7は図1の高周波インダクタ素子の製造工程を示すA−A’面の縦断面図である。また、図8は図1の高周波インダクタ素子の製造工程を示す、凹部101を有するシリコン基板1を示す斜視図である。図9は図1の高周波インダクタ素子の製造工程を示す、凹部101に接地導体11が形成されたシリコン基板1を示す斜視図である。
実施の形態1に係る高周波インダクタ素子は、図1に示すように、シリコン基板1の中央部に形成された凹部101の内部面に接地導体11が形成され、凹部101において後に除去される犠牲層12(図3)が充填された後、犠牲層12の中央部に巻状線路導体13が形成され、凹部101の開口面を覆うように絶縁支持膜14が形成され、当該絶縁支持膜14の中央部に巻状線路導体16が形成され、巻状線路導体13の一端と巻状線路導体16の一端とがスルーホール15を介して接続される一方、巻状線路導体13の他端は接続端子導体20に接続され、巻状線路導体16の他端は接続端子導体19に接続されて構成されることを特徴としている。
次いで、実施の形態1に係る高周波インダクタ素子の製造工程について、図1乃至図9を参照して以下に説明する。
まず、平板形状のシリコン基板1の上部中央部に対してウェットエッチングを施すことにより凹部101を形成する(図8)。ここで、凹部101は、4つの斜面と、1つの矩形底面とを有する逆矩形錐台形状を有する。次いで、シリコン基板1の凹部101及び凹部101に連結される上面の一部に、例えば金などの導電材料をスパッタリングし、パターニングとドライエッチングの処理を実行することより約1μmの厚さを有する、例えば矩形形状の接地導体11を形成する(図2及び図9)。このとき、後で形成する接地導体21,22とそれぞれ連結できるように、接地導体11の互いに対向する2辺の端部がシリコン基板1の上面に残るように接地導体11を形成する。次いで、例えばフォトレジストにてなる犠牲層12を凹部101に充填し、シリコン基板1の上面に残っている接地導体11と実質的に同一の面で平坦化する(図3)。さらに、上記犠牲層12の上面に対して、例えば金にてなる導電材料をスパッタリングし、パターニングとドライエッチングの処理を実行することにより、約1μmの厚さを有し例えば渦巻きのストリップ形状を有する(スパイラルインダクタとなる)巻状線路導体13を形成する(図4)。
次いで、シリコン基板1と、犠牲層12と、巻状線路導体13の各上面のほぼ全面に対して、例えば窒化薄膜にてなる絶縁支持膜14を形成する(図5)。そして、犠牲層12上に形成された巻状線路導体13の一端(犠牲層12の概略中央部に位置する)と、後に絶縁支持膜14上に形成する巻状線路導体16の一端(犠牲層12の概略中央部に位置する)とを接続するためのスルーホールをパターニングとドライエッチングの処理を実行した後、例えば金である導電材料をスパッタリングし、パターニングとドライエッチングの処理を実行することにより、約1μmの厚さを有し例えば渦巻きのストリップ形状を有する(スパイラルインダクタとなる)巻状線路導体16を形成する(図6)。このとき、上記スルーホールには上記導電材料が充填されて、巻状線路導体13の一端と巻状線路導体16の一端とがスルーホール15を介して接続される。そのとき、それぞれ以下の測定用パッドとなる接続端子導体19,20及び接地導体21,22が形成される(図1)。
(1)巻状線路導体13,16の各他端にそれぞれ接続され、高周波インダクタ素子の両端子を構成する接続端子導体19,20。
(2)シリコン基板1の長手方向であって、巻状線路導体13,16の両側に位置するように形成される接地導体21,22。ここで、接地導体21はその両端に接続端子導体21a,21bを有し、接地導体22はその両端に接続端子導体22a,22bを有する。本実施の形態1では、シリコン基板1の長手方向の両端部でそれぞれコプレナー線路での接続が可能となるような導体パターンになっている。
(1)巻状線路導体13,16の各他端にそれぞれ接続され、高周波インダクタ素子の両端子を構成する接続端子導体19,20。
(2)シリコン基板1の長手方向であって、巻状線路導体13,16の両側に位置するように形成される接地導体21,22。ここで、接地導体21はその両端に接続端子導体21a,21bを有し、接地導体22はその両端に接続端子導体22a,22bを有する。本実施の形態1では、シリコン基板1の長手方向の両端部でそれぞれコプレナー線路での接続が可能となるような導体パターンになっている。
次いで、犠牲層12のフォトレジスト12を取り除くため、複数のエッチングホール18を形成し(図1)、最後に、ウェットエッチングの処理を実行することにより犠牲層12は空気層17になる。以上の工程で、2本の巻状線路導体13,16が縦続接続されてなり、接続端子導体19,20の両端子を有する高周波インダクタ素子を形成できる。ここで、接地導体21,22と接地導体11とは接地導体として接続されている。
次いで、図1の高周波インダクタ素子の動作について以下に説明する。
まず、図1の接続端子導体19と、接地導体21a,22aとに高周波信号を入力すると、巻状線路導体16と、スルーホール15を介して接続された巻状線路導体13とを介して接続端子導体20に伝送され、接続端子導体20に接続された外部回路に出力される。このように高周波電流が概略円形の渦巻き形状に流れるため、巻状線路導体16の各ストリップ導体の互いに隣接する各位置において高周波電流の向きは同様の方向を向いており、また、巻状線路導体13の各ストリップ導体の互いに隣接する各位置において高周波電流の向きは同様の方向を向いている。これにより2つの巻状線路導体13,16は1つのインダクタとして働き、それぞれの自己インダクタンスのほかに相互インダクタンスが追加され、単位面積あたりに高いインダクタンスが得られる。また、2つの巻状線路導体13と16は絶縁支持膜14の上下面に形成されているため、機械的な強度も強いし、空気に囲まれているため、この微小インダクタ素子は低損失となる。
以上説明したように、本実施の形態1に係る高周波インダクタ素子は、従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも1枚のシリコン基板1を用いて機械的強度が強く、低損失で高いインダクタンスを有する小型の高周波インダクタ素子を提供することができる。
実施の形態2.
図10は、本発明の実施の形態2に係る高周波インダクタ素子の製造途中工程を示す斜視図である。図10に示すように、シリコン基板1の凹部101の内部面に形成された接地導体11を、パターニングとドライエッチングの処理を実行することにより、例えば複数の矩形除去部111を有する任意のパターンで分離することを特徴としており、渦電流の発生を抑制させる導体パターンを利用できる。これにより、渦電流損を大幅に軽減できる。
図10は、本発明の実施の形態2に係る高周波インダクタ素子の製造途中工程を示す斜視図である。図10に示すように、シリコン基板1の凹部101の内部面に形成された接地導体11を、パターニングとドライエッチングの処理を実行することにより、例えば複数の矩形除去部111を有する任意のパターンで分離することを特徴としており、渦電流の発生を抑制させる導体パターンを利用できる。これにより、渦電流損を大幅に軽減できる。
実施の形態3.
図11は本発明の実施の形態3に係る高周波インダクタ素子の製造途中工程を示す斜視図である。図11に示すように、シリコン基板1の凹部101の開口部上に巻状線路導体13の導電材料(例えば、金)をスパッタリングする前に、犠牲層12の上面にインプリント技術あるいはフォトリソグラフィー技術を用い、窪み又は微小凹部を形成し、巻状線路導体13の上面と犠牲層12の上面が実質的に同一のレベルの面になるように形成することを特徴としている。これにより、絶縁支持膜14の下側面での段差を減らすことができ、巻状線路導体13と16、両方を厚膜化することが容易になり、導体損を大幅に軽減できる。
図11は本発明の実施の形態3に係る高周波インダクタ素子の製造途中工程を示す斜視図である。図11に示すように、シリコン基板1の凹部101の開口部上に巻状線路導体13の導電材料(例えば、金)をスパッタリングする前に、犠牲層12の上面にインプリント技術あるいはフォトリソグラフィー技術を用い、窪み又は微小凹部を形成し、巻状線路導体13の上面と犠牲層12の上面が実質的に同一のレベルの面になるように形成することを特徴としている。これにより、絶縁支持膜14の下側面での段差を減らすことができ、巻状線路導体13と16、両方を厚膜化することが容易になり、導体損を大幅に軽減できる。
実施の形態4.
図12は、本発明の実施の形態4に係る高周波インダクタ素子の構成を示す縦断面図である。図12の高周波インダクタ素子が図7の高周波インダクタ素子に比較して、図12に示すように、巻状線路導体16の形成後、例えば窒化薄膜にてなる絶縁支持膜23を形成した後、当該絶縁支持膜23の上面に巻状線路導体25を形成し、さらに、例えば窒化薄膜にてなる絶縁支持膜24を形成した後、当該絶縁支持膜24の上面に巻状線路導体26を形成し、これら絶縁支持膜と巻状線路導体の形成処理を繰り返すことを特徴としている。なお、スルーホール15上で各巻状線路導体16,25,26の各一端を同様のスルーホールを介して互いに接続している。これにより、複数の巻状線路導体13,16,25,26が連結されてなる多重巻線路構造を有し、より高いインダクタンスを有する高周波インダクタ素子を実現できる。
図12は、本発明の実施の形態4に係る高周波インダクタ素子の構成を示す縦断面図である。図12の高周波インダクタ素子が図7の高周波インダクタ素子に比較して、図12に示すように、巻状線路導体16の形成後、例えば窒化薄膜にてなる絶縁支持膜23を形成した後、当該絶縁支持膜23の上面に巻状線路導体25を形成し、さらに、例えば窒化薄膜にてなる絶縁支持膜24を形成した後、当該絶縁支持膜24の上面に巻状線路導体26を形成し、これら絶縁支持膜と巻状線路導体の形成処理を繰り返すことを特徴としている。なお、スルーホール15上で各巻状線路導体16,25,26の各一端を同様のスルーホールを介して互いに接続している。これにより、複数の巻状線路導体13,16,25,26が連結されてなる多重巻線路構造を有し、より高いインダクタンスを有する高周波インダクタ素子を実現できる。
変形例.
以上の実施の形態において、各絶縁支持膜14,23,24として例えば窒化薄膜を使用しているが、本発明はこれに限らず、フォトリソグラフィー技術によりパターニング及びエッチングの処理を実行することができ、酸化薄膜や磁性薄膜などの比較的小さい誘電損失を有する材料を使用してもよい。
以上の実施の形態において、各絶縁支持膜14,23,24として例えば窒化薄膜を使用しているが、本発明はこれに限らず、フォトリソグラフィー技術によりパターニング及びエッチングの処理を実行することができ、酸化薄膜や磁性薄膜などの比較的小さい誘電損失を有する材料を使用してもよい。
以上の実施の形態においては、巻状線路導体13,16,25,26として、例えば金にてなる導電性材料を使用しているが、本発明はこれに限らず、銀や銅などの金属などの材料を用いて、フォトリソグラフィー技術によりパターニング及びエッチング処理を実行して所定形状の巻状線路導体を形成してもよい。また、巻状線路導体13,16,25,26の形状は、円形の渦巻き形状に限らず、楕円形状又は多角形状などの他の形状を有する巻状線路導体を用いてもよい。さらに、巻状線路導体13,16,25,26及び接地導体11,21,22の厚さは、好ましくは、利用する高周波信号の周波数の表皮深さ以上の厚さを有する。また、巻状線路導体13,16,25,26の巻数は設計インダクタンスに依存して決定される。
以上の実施の形態においては、シリコン基板1を用いているが、本発明はこれに限らず、ガラス基板などの誘電体基板、もしくはGaAs基板などの半導体基板を用いてもよい。
以上詳述したように、本発明に係る高周波インダクタ素子は、凹部を有する基板と、上記凹部の開口面を覆うように形成された第1の絶縁支持膜と、上記第1の絶縁支持膜の下側に形成された第1の巻状線路導体と、上記第1の絶縁支持膜の上側に形成され、上記第1の巻状線路導体の一端に接続された一端を有する第2の巻状線路導体とを備え、上記第1の巻状線路導体の他端と、上記第2の巻状線路導体の他端とを接続端子とする。従って、本発明に係る高周波インダクタ素子によれば、従来例に比較して簡単な製造工程でかつ安価な製造コストで製造でき、しかも1枚の基板を用いて機械的強度が強く、低損失で高いインダクタンスを有する小型の高周波インダクタ素子を提供することができる。
1 シリコン基板、11 接地導体、12 犠牲層、13,16 巻状線路導体、14 絶縁支持膜、15 スルーホール、17 空気層、18 エッチングホール、19,20,21a,21b,22a,22b 接続端子導体、21,22 接地導体、23,24 絶縁支持膜、25,26 巻状線路導体、101 凹部、111 矩形除去部。
Claims (7)
- 凹部を有する基板と、
上記凹部の開口面を覆うように形成された第1の絶縁支持膜と、
上記第1の絶縁支持膜の下側に形成された第1の巻状線路導体と、
上記第1の絶縁支持膜の上側に形成され、上記第1の巻状線路導体の一端に接続された一端を有する第2の巻状線路導体とを備え、
上記第1の巻状線路導体の他端と、上記第2の巻状線路導体の他端とを接続端子とすることを特徴とする高周波インダクタ素子。 - 上記第1の絶縁支持膜及び上記第2の巻状線路導体の上側に形成された第2の絶縁支持膜と、
上記第2の絶縁支持膜上に形成され、上記第2の巻状線路導体の一端に接続された第3の巻状線路導体とをさらに備えたことを特徴とする請求項1記載の高周波インダクタ素子。 - 上記凹部の内部面上に形成された接地導体をさらに備えたことを特徴とする請求項1又は2記載の高周波インダクタ素子。
- 上記接地導体は所定の導体パターンで形成されたことを特徴とする請求項3記載の高周波インダクタ素子。
- 上記各絶縁支持膜は、酸化薄膜、窒化薄膜、又は磁性薄膜であることを特徴とする請求項1乃至4のうちのいずれか1つに記載の高周波インダクタ素子。
- 上記各巻状線路導体は、円形状、楕円形状又は多角形状で形成されたことを特徴とする請求項1乃至5のうちのいずれか1つに記載の高周波インダクタ素子。
- 上記基板は、シリコン基板、ガラス基板、又はGaAs基板であることを特徴とする請求項1乃至6のうちのいずれか1つに記載の高周波インダクタ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158614A JP2006339197A (ja) | 2005-05-31 | 2005-05-31 | 高周波インダクタ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158614A JP2006339197A (ja) | 2005-05-31 | 2005-05-31 | 高周波インダクタ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006339197A true JP2006339197A (ja) | 2006-12-14 |
Family
ID=37559536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158614A Pending JP2006339197A (ja) | 2005-05-31 | 2005-05-31 | 高周波インダクタ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006339197A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010021384A (ja) * | 2008-07-11 | 2010-01-28 | Murata Mfg Co Ltd | インダクタおよびフィルタ |
JP2017034265A (ja) * | 2016-09-15 | 2017-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10128125B2 (en) | 2013-03-25 | 2018-11-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
-
2005
- 2005-05-31 JP JP2005158614A patent/JP2006339197A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010021384A (ja) * | 2008-07-11 | 2010-01-28 | Murata Mfg Co Ltd | インダクタおよびフィルタ |
JP4656196B2 (ja) * | 2008-07-11 | 2011-03-23 | 株式会社村田製作所 | インダクタおよびフィルタ |
US8134221B2 (en) | 2008-07-11 | 2012-03-13 | Murata Manufacturing Co., Ltd. | Inductor and filter |
US10128125B2 (en) | 2013-03-25 | 2018-11-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP2017034265A (ja) * | 2016-09-15 | 2017-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7408434B2 (en) | Inductor embedded in substrate, manufacturing method thereof, micro device package, and manufacturing method of cap for micro device package | |
TWI244206B (en) | Photolithographically-patterned variable capacitor structures and method of making | |
US9006797B2 (en) | Micro-electro-mechanical system (MEMS) capacitive ohmic switch and design structures | |
JP4159378B2 (ja) | 高周波装置とその製造方法 | |
US20200358161A1 (en) | Substrate integrated waveguide and method for manufacturing the same | |
KR20150035688A (ko) | 서파 무선주파수 전달선 | |
JP2008277743A (ja) | 可変素子回路およびその製造方法 | |
US20070108540A1 (en) | Micro-electromechanical switch, method of manufacturing an integrated circuit including at least one such switch, and an integrated circuit | |
JP4815623B2 (ja) | 高周波受動素子およびその製造方法 | |
KR100469248B1 (ko) | 무선통신 모듈용 마이크로 인덕터 | |
US8395233B2 (en) | Inductor structures for integrated circuit devices | |
JP2006339197A (ja) | 高周波インダクタ素子 | |
JP2006252956A (ja) | マイクロマシンスイッチ及び電子機器 | |
KR100394875B1 (ko) | 집적 3차원 솔레노이드 인덕터 및 그 제조 방법 | |
CN101026155B (zh) | 薄膜器件 | |
Rahimi et al. | In-substrate resonators and bandpass filters with improved insertion loss in K-band utilizing low loss glass interposer technology and superlattice conductors | |
JP4190480B2 (ja) | 超伝導フィルタ装置 | |
JP2005244084A (ja) | らせん状高周波コイルとその製造方法 | |
US8432316B2 (en) | High frequency device | |
JP4541718B2 (ja) | 高周波集積回路とその製造方法 | |
JP2005033579A (ja) | 人工誘電体及び誘電体共振器、並びに誘電体フィルター | |
JP2007157922A (ja) | 高周波ハイブリッド | |
TWI535104B (zh) | 新穎相移器及調諧元件 | |
JP2005191089A (ja) | 高周波コイルとその製造方法 | |
JP5100086B2 (ja) | インダクタ素子およびその製造方法 |