KR100394875B1 - 집적 3차원 솔레노이드 인덕터 및 그 제조 방법 - Google Patents
집적 3차원 솔레노이드 인덕터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100394875B1 KR100394875B1 KR10-2001-0009031A KR20010009031A KR100394875B1 KR 100394875 B1 KR100394875 B1 KR 100394875B1 KR 20010009031 A KR20010009031 A KR 20010009031A KR 100394875 B1 KR100394875 B1 KR 100394875B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive line
- connection
- integrated
- hard mask
- sacrificial layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000010292 electrical insulation Methods 0.000 claims abstract 2
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000004804 winding Methods 0.000 claims description 7
- 229920000642 polymer Polymers 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005452 bending Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F19/00—Fixed transformers or mutual inductances of the signal type
- H01F19/02—Audio-frequency transformers or mutual inductances, i.e. not suitable for handling frequencies considerably beyond the audio range
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
Abstract
집적 3차원 솔레노이드 인덕터는 기판(11), 상기 기판(11) 위에 형성되어 기판(11) 및 다른 디바이스들과 인덕터 간의 전기적 절연을 위한 절연층(12), 상기 절연층(12) 위에 형성되고 외부의 다른 회로와 전기적으로 접속되는 한 쌍의 접속도전선(13), 상기 접속도전선(13)의 일측에 전기적으로 접속된 제1연결도전선(14) 및 상기 제1연결도전선(14)과 전기적으로 접속된 하부도전선(15)으로 구성된 하부 브릿지 구조(18), 및 상기 하부도전선(15)과 전기적으로 접속된 제2연결도전선(16) 및 상기 제2연결도전선(16)과 전기적으로 접속된 상부도전선(17)으로 구성된 상부 브릿지 구조(19)를 포함하여 이루어지고, 상기 하부 및 상부 브릿지 구조(18, 19)가 상기 제1 및 제2연결도전선(14, 16)에 의해 구조적으로 지지되는 것을 특징으로 한다.
Description
본 발명은 솔레노이드 인덕터에 관한 것으로, 특히 3차원 초미세전기기계시스템(MEMS; Microelectromechanical system)의 마이크로머시닝(micromachining) 박막 공정을 이용하여, 3차원 입체 구조를 갖는 집적 3차원 솔레노이드 인덕터 및 그 제조 방법에 관한 것이다.
인덕터는 저항 및 콘덴서와 더불어 핵심 수동소자 중의 하나이며, 전기에너지와 자기에너지를 서로 교환해 줄 수 있기 때문에 변압기, 자기 디스크의 읽기/쓰기용 헤드, 스피커/마이크 등에 널리 사용되고 있다. 이러한 일반적으로 사용되고 있는 대부분의 오프-칩(off-chip) 인덕터의 경우 솔레노이드 형태를 취하고 있으며, 이러한 솔레노이드 인덕터는 막대 형태의 코어에 전선을 감아서 쉽게 만들 수 있어서 제조가 간단하고 큰 인덕턴스를 얻기 쉬우며 전기적으로 해석이 쉽다는 잇점이 있다.
RF(Radio Frequency) 대역 및 밀리미터파(millimeter-wave) 대역을 사용하는 차세대 무선통신시스템이 급속히 증가함에 따라 집적인덕터의 필요성이 증가되고 있다. 이러한 집적 인덕터는 공진기(resonator), LNA(Low Noise Amplifier), 믹서(mixer), VCO(Voltage-Controled Oscillator), 필터(filter), RF 쵸크(choke) 등에 응용될 수 있다. 초미세전기기계시스템(MEMS) 기술을 이용한 집적 인덕터의 장점으로는 크기 및 무게가 작고, 노이즈 및 전력소비가 적다는 점을 들 수 있다. 또한 제작 공정이 일반 집적 회로 공정과 유사하게 저온 공정이 가능하여 비용이 적게 든다는 잇점이 있다. 현재 집적인덕터는 집적화를 통해 약 1/5 낮은 Q값을 가지지만 공정 개선 등을 통해 Q값을 올릴 수 있을 것이다.
종래의 집적회로 제조 방법을 이용하여 인덕터를 실리콘 기판 위에 구현하려는 노력은 많이 시도되었지만, 실리콘 기판의 도전성으로 인한 전자파의 손실이 크고, 금속선의 저항과 기판과의 기생 성분의 영향으로 큰 인덕턴스를 가지면서 성능이 우수한 인덕터를 구현하기란 쉬운 일이 아니었다. 모든 전기/자기 소자를 축소 또는 집적하려는 추세에 맞추어 집적 인덕터에 있어서는 솔레노이드 형태가 아닌, 미앤더(meander) 또는 스피랄(spiral) 형태의 평면 인덕터(planar inductor)가 주종을 이루고 있다. 왜냐하면, 평면 기술의 반복인 현재의 집적 회로 기술로는 솔레노이드 인덕터와 같은 3차원 구조를 모놀리식 방식으로 집적하기가 매우 어렵기 때문이다.
1995년 12월 26일자로 에스. 디. 챤들러(S. D. Chandler) 등에게 허여된 미합중국 특허 제5,478,773호, 1996년 8월 13일자로 아이. 에이. 쿨리아스(I. A. Koullias) 등에게 허여된 미합중국 특허 제5,545,916호, 및 1997년 6월 3일자로 케이. 비. 에쉬비(K. B. Ashby) 등에게 허여된 미합중국 특허 제5,635,892 호에는 솔레노이드형 인덕터에 비해서 전기적인 특성이 현저하게 떨어지는 평면 인덕터를 제조하는 방법이 개시된 바 있다.
1997년 8월 12일자로 엠. 지. 알렌 (M. G. Allen) 등에게 허여된 미합중국특허 제 5,655,665 호에는 도전선과 코어를 각각 미앤더의 형태로 서로 교차하도록 제조하여 토로이달-미앤더(toroidal-meander) 형태의 인덕터를 제조하는 방법이 개시되어 있다. 이 방법은 자성 코어를 반드시 사용해야 하므로 기가헤르쯔(GHz) 대역의 고주파용 인덕터로는 사용할 수 없다는 제약이 있다.
따라서, 좀더 쉽고 간단한 모놀리식 제조 방법으로 3차원 구조를 가지는 솔레노이드 인덕터를 집적하여 우수한 전기적 성능을 얻고자 하는 요구가 대두되고 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 이중 희생층을 사용하여 솔레노이드 인덕터를 기판과 에어층을 두어 분리함으로써 전기적 성능이 우수한 집적 3차원 솔레노이드 인덕터를 제공하는 것이다.
본 발명의 다른 목적은 상기 집적 3차원 솔레노이드 인덕터의 구조를 3차원 초미세전기기계시스템(MEMS)의 마이크로머시닝 박막 공정을 이용하여 간단하게 제조하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여 본 발명에 따른 집적 3차원 솔레노이드 인덕터는 접속도전선, 제1연결도전선 및 하부도전선으로 이루어진 하부 브릿지 구조와, 제2연결도전선 및 상부도전선으로 이루어진 상부 브릿지 구조를 포함하여 구성된다.
도 1은 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 측면 사시도.
도 2은 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 평면도.
도 3a 내지 도 3f는 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 제작 공정도.
도 4은 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 지지구조의 측면 사시도.
도 5a, 5b는 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 연결 구조를 나타내는 평면도.
도 6 내지 도 8은 본 발명에 따른 집적 3차원 인덕터의 응용 구조들의 평면도.
<도면의 주요부분에 대한 부호의 설명>
10 : 집적 3차원 솔레노이드 인덕터 11 : 기판
12 : 절연층 13 : 접속도전선
14 : 제1연결도전선 15 : 하부도전선
16 : 제2연결도전선 17 : 상부도전선
18 : 하부 브릿지 구조 19 : 상부 브릿지 구조
이하, 첨부된 도면을 참조하여 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 구조를 상세하게 설명한다.
도 1은 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 측면 사시도이고, 도 2는 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 평면도이다.
도시하는 바와 같이, 본 발명에 따른 집적 3차원 솔레노이드 인덕터(10)는 접속도전선(13), 제1연결도전선(14), 하부도전선(15), 제2연결도전선(16), 상부도전선(17), 및 제 1에어갭(21)과 제 2에어갭(22)을 포함한다.
상기 접속도전선(13)은 집적 솔레노이드 인덕터를 다른 회로에 연결시키기 위한 도전선이다. 제1연결도전선(14)은 솔레노이드 인덕터의 하부에 위치하여 인덕터를 지지하는 동시에 기판으로부터 일정한 거리(d1)를 갖는 부양된 형태의 하부도전선을 형성할 수 있게 한다. 이 일정한 거리(d1)만큼의 제 1 에어갭(21)이 기판위의 산화막과 하부 도전선(15) 사이에 위치하게 된다. 또한, 접속도전선(13)과 하부도전선(15)을 전기적으로 연결시키는 역할을 한다.
본 발명의 집적 3차원 솔레노이드 구조는 상기 하부도전선(15), 상부도전선(17) 및 하부도전선(15)와 상부도전선(17) 사이를 전기적으로 연결하는 제2연결도전선(16)으로 구성된 브릿지(bridge) 구조이다. 상기 제 1 및 제 2에어갭으로 기판과 각 도전선 간의 전기적 절연을 수행하는 것과 상기 제 1 및 제 2 연결도전선(14,16)에 의해 구조적으로 지지되는 것을 특징으로 하는 구조이다.
한편, 본 발명에 따른 집적 3차원 솔레노이드 인덕터를 제조하기 위한 공정 단면도가 도 3a 내지 도 3f에 도시되어 있다. 참고로, 도 3a 내지 도 3f는 도 1에 도시된 솔레노이드 인덕터의 권선 하나의 단면을 나타낸다.
도 3a를 참조하면, 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 제조 방법은, 먼저, 기판 및 다른 디바이스와 집적 3차원 솔레노이드 인덕터(10)와의 전기적 절연을 위하여 SiNx를 LPCVD(Low Pressure Chemical Vapor Deposition)을 사용하여 증착한다. 이어서, 구리 등의 금속을 스퍼터링(sputtering)법으로 절연층(12) 상부에 증착하여 도전층을 형성한 후 금속식각방법으로 패터닝하여 접속도전선(13)을 형성한다.
다음으로, 다결정 실리콘(poly-Si)이나 폴리머(polymer) 등을 저압기상증착법(LPCVD; Low Pressure Chemical Vapor Deposition)이나 스핀코팅(spin coating)법에 의해 증착하여 평활한 상부 표면을 갖는 제1희생층(31)을 형성한다.
그 후, 상기 제1희생층(31)을 패터닝하여 상기 제1연결도전선(14)을 형성할 목적으로, 후술하는 제1하드마스크(32)를 형성하기 위해 산화물(SiO2)를 PECVD(Plasma Enhanced Chemical Vapor Deposition)법을 사용하여 증착한다.
계속해서, 도 3b에 도시한 바와 같이, 상기 제1연결도전선(14)이 형성될 위치가 노출되도록 상기 제1하드마스크(32)와 상기 희생층(31)을 차례로 에칭(etching)하여 한 쌍의 비아홀(via hole)(33)을 형성한다.
다음으로, 도 3c에 도시한 바와 같이, 구리나 니켈 등의 금속으로 이루어진 도전층(34)이 상기 비아홀(33)을 포함한 상기 제1하드마스크(32)의 상부에 스퍼터링으로 증착되는데, 여기에서 상기 비어홀(33) 내부에 금속으로 만들어진 제1연결전도층(14)이 채워지면서 상기 하부전도층(15)이 상기 접속도전선(13)과 전기적으로 연결된다.
다음으로, 도 3d에 도시한 바와 같이, 전기적 단속을 위해 상기 도전층(34)의 일부와 상기 제1하드마스크(32)의 일부를 에칭하여 상기 하부도전선(15) 및 제1연결도전선(14)을 형성한다.
그 후, 후술하는 상부 브릿지 구조(19)를 형성하기 위해서 다결정 실리콘(poly-Si)이나 폴리머(polymer) 등의 물질로 구성되고, 평활한 상부 표면을 갖는 제2희생층(35)이 저압기상증착법이나 스핀코팅을 사용하여 증착되며, 그 위에 제2하드마스크(36)가 PECVD법을 사용하여 증착된다.
계속해서, 상기 제2하드마스크(36)와 제2희생층(35)을 차례로 에칭하여 제2연결도전선(16)을 형성하기 위한 제2비아홀(37)을 형성한다.
계속해서 도 3e를 참조하면, 상술한 하부 브릿지 구조와 동일한 방법으로 상부 브릿지 구조를 형성하기 위해서 구리 등의 금속을 상기 제2비아홀(37)을 포함하는 제2하드마스크(36) 상에 스퍼터링으로 증착한 후, 상기의 상부도전선(17)과 제2연결도전선(16)을 형성하기 위해서 금속층과 제2하드마스크(36)을 식각공정에 의하여 패터닝한다.
마지막으로, 도 3f를 참조하면, 상기 제1희생층(31)과 제2희생층(35)을 식각공정에 의해 제거하여 제 1에어갭(21)과 제 2에어갭(22)을 형성하게 되어 집적 3차원 솔레노이드 인덕터가 제조된다.
상기 공정으로 제조된 본 발명에 따른 집적 3차원 솔레노이드 인덕터는 기판(11)과 상부 브릿지 구조(19) 사이에 에어갭(air gap)이 형성되는 공심형 구조를 취함으로써 기생 캐패시턴스를 줄여 우수한 전기적 성능을 발휘하게 된다.
한편, 상기 본 발명에 따른 솔레노이드 인덕터의 권선은 그 길이가 길어질 경우 휨이 발생할 수 있는데, 도 4와 같은 방법으로 SiO2, SiNx 등과 같은 산화물로지지구조(41)를 형성하여 이를 보안할 수 있다.
이하, 도 5a 내지 5b를 참조하여 상기 지지구조(41)가 형성된 집적 3차원 솔레노이드 인덕터의 구조의 제조 방법에 대하여 자세히 설명한다.
도 5a를 참조하면, 상기의 도 3a와 마찬가지로, 절연층(12)을 증착한 후 구리 등의 금속으로 이루어진 접속도전선(13)을 스퍼터링으로 증착하고 금속식각방법으로 형성한다. 다음으로, 상기 제1희생층(31)과 상기 제1하드마스크(32)를 증착한 후 지지구조(41)를 형성할 패턴에 따라 상기 제1희생층(31)을 식각하여 비아홀(33)을 형성한다.
다음으로, 도 5b를 참조하면, 상기 지지구조(41)을 형성하기 위하여 상기 비아홀(33)을 포함하는 제1하드마스크(32) 상에 SiO2나 SiNx 등의 물질을 증착한다.
그 후, 상기 제1연결도전선(14)과 상기 접속도전선(13)과의 연결을 위해서 상기 지지구조(41)를 식각하여 연결홀(42)을 형성하고, 계속해서, 상기 제1연결도전선(14)과 상기 하부도전선(15)을 형성하기 위해 구리 등의 금속 물질을 스퍼터링에 의해 증착하게 된다.
이 후의 공정은 상기 도 3c 내지 도 3f에서 설명한 공정과 동일하다.
상기한 본 발명에 따른 집적 3차원 솔레노이드 인덕터의 제조에 있어, 포토리쏘그래피, 박막 증착 등의 모든 공정은 저온(120℃ 이하)에서 수행된다.
본 발명에 따른 솔레노이드 인덕터의 경우 권선의 회전수가 길어질 경우 면적을 많이 차지할 우려가 있는데, 이를 보안하기 위한 방법으로 도 6과 같이 적어도 두 개 이상의 솔레노이드 인덕터를 연결한 구조를 형성하여 인덕터 면적을 최소화하는 것이 가능하다.
또한, 도 6 내지 도 8과 같이 환형이나 사각형 형태의 인덕터 구조도 가능하며, 동일한 원리를 적용할 수 있는 형태라면 어느 것이라도 무관하다.
상술한 바와 같이 본 발명은 바람직한 실시예를 중심으로 설명 및 도시되었으나, 당업자라면 본 발명의 사상 및 범주를 벗어나지 않고 다양하게 변형 실시 할 수 있음을 알 수 있을 것이다.
상기한 본 발명에 따르면 솔레노이드 인덕터를 모놀리식 방식으로 제작함으로써, 종래의 기술로는 제조가 어려웠던 3차원 구조의 솔레노이드 인덕터를 두개의 에어갭을 갖는 브릿지 형태의 공중에 부양된 3차원 구조의 솔레노이드 인덕터 적용으로 간단한 공정에 의해서 제조할 수 있기 때문에, 생산 원가의 절감과 생산성이 향상되는 효과를 얻을 수 있다.
또한, 포토리쏘그래피, 박막 증착 등의 모든 공정이 저온(120℃ 이하)에서 이루어지므로, 일반 집적회로 공정과 높은 호환성을 갖는다.
더욱, 본 발명에 의한 구조를 적용하여, 고성능 3차원 인덕터를 실리콘 기판 위에 구현하면 주파수 범위가 1~2Hz 영역의 저잡음 증폭기(Low Noise Amplifier; LNA), 믹서(Mixer) 등의 개인 휴대 통신 시스템용 실리콘 RF IC의 구현이 가능해지고, 나아가 같은 칩 내에 디지털 IC, 아날로그 IC, RF IC를 집적화하는 것이 가능하다.
Claims (7)
- 기판(11);상기 기판(11) 위에 형성된 절연층(12);상기 절연층(12) 위에 형성되고, 외부의 다른 회로와 전기적으로 접속되는 한 쌍의 접속도전선(13);상기 접속도전선(13)의 일측에 전기적으로 접속된 제1연결도전선(14) 및 상기 제1연결도전선(14)과 전기적으로 접속되고 기판으로부터 일정한 거리를 갖는 제 1에어갭(21)위에 위치하는 하부도전선(15)으로 구성된 하부 브릿지 구조(18); 및상기 하부도전선(15)과 전기적으로 접속된 제2연결도전선(16) 및 상기 제2연결도전선(16)과 전기적으로 접속되고 상기 제 1연결도전선(14)으로부터 일정거리를 갖는 제 2에어갭(22)위에 위치한 상부도전선(17)으로 구성된 상부 브릿지 구조(19);를 포함하여 이루어지고, 상기 하부 및 상부 브릿지 구조(18, 19)가 상기 제1 및 제2연결도전선(14, 16)에 의해 구조적으로 지지되고, 상기 제 1 및 제 2 에어갭(21,22)으로 기판과 각 도전선 간의 전기적 절연을 수행하는 것을 특징으로 하는 집적 3차원 솔레노이드 인덕터.
- 삭제
- 제1항에 있어서, 상기 하부도전선(15)과 상기 상부 브릿지 구조(19)의 아래에 휨발생 방지용 지지부(41)가 형성된 것을 특징으로 하는 집적 3차원 솔레노이드인덕터.
- 제1항에 있어서, 상기 제1연결도전선(14), 하부도전선(15), 제2연결도전선(16), 및 상부도전선(17)으로 이루어진 권선의 길이의 제한을 보완하기 위한 적어도 1개 이상의 접속부가 형성된 것을 특징으로 하는 집적 3차원 솔레노이드 인덕터.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1연결도전선(14), 하부도전선(15), 제2연결도전선(16), 상부도전선(17), 제 1에어갭(21) 및 제 2에어갭(22)으로 이루어진 권선의 형태가 환형 또는 다각형인 것을 특징으로 하는 집적 3차원 솔레노이드 인덕터.
- 금속을 절연층(12) 상부에 증착하여 도전층을 형성한 후 패터닝하여 접속도전선(13)을 형성하는 단계;다결정 실리콘 또는 폴리머를 상기 접속도전선(13)을 포함하는 절연층(12)의 전면에 증착하여 제1희생층(31)을 형성하는 단계;산화물을 증착하여 상기 제1희생층(31) 위에 제1하드마스크(32)를 형성하는 단계;상기 제1하드마스크(32)와 상기 제1희생층(31)을 차례로 에칭하여 한 쌍의 비아홀(33)을 형성하는 단계;금속을 상기 비아홀(33)을 포함한 상기 제1하드마스크(32)의 상부에 증착하여 도전층(34)을 형성하는 단계;상기 도전층(34)의 일부와 상기 제1하드마스크(32)의 일부를 에칭하여 상기 하부도전선(15)과 제1연결도전선(14)을 형성하는 단계;다결정 실리콘 또는 폴리머 등의 물질을 상기 하부도전선(15)과 제1연결도전선(14)을 포함하는 절연층(12)의 전면에 증착하여 제2희생층(35)을 형성하는 단계;상기 제2희생층(35) 위에 제2하드마스크(36)를 형성하는 단계:상기 제2하드마스크(36)와 제2희생층(35)을 차례로 에칭하여 제2비아홀(37)을 형성하는 단계;금속을 상기 제2비아홀(37)을 포함하는 제2하드마스크(36) 상에 증착한 후 패터닝하여 상부도전선(17)과 제2연결도전선(16)을 형성하는 단계; 및상기 제1희생층(31)과 제2희생층(35)을 식각공정에 의해 제거하여 제 1에어갭(21) 및 제 2에어갭(22)을 형성하는 단계;를 포함하여 이루어진 집적 3차원 솔레노이드 인덕터의 제조 방법.
- 제6항에 있어서, 상기 다결정 실리콘 또는 폴리머로 형성된 제 1 및 제 2 희생층이 저압기상증착법 또는 스핀코팅법에 의해 형성되는 것을 특징으로 하는 집적 3차원 솔레노이드 인덕터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0009031A KR100394875B1 (ko) | 2001-02-22 | 2001-02-22 | 집적 3차원 솔레노이드 인덕터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0009031A KR100394875B1 (ko) | 2001-02-22 | 2001-02-22 | 집적 3차원 솔레노이드 인덕터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020068769A KR20020068769A (ko) | 2002-08-28 |
| KR100394875B1 true KR100394875B1 (ko) | 2003-08-19 |
Family
ID=27695233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0009031A KR100394875B1 (ko) | 2001-02-22 | 2001-02-22 | 집적 3차원 솔레노이드 인덕터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100394875B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190090452A (ko) * | 2018-01-25 | 2019-08-02 | 한국과학기술원 | 박막 코팅 방법 및 그에 따라 제조된 전자 소자 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368930B1 (ko) * | 2001-03-29 | 2003-01-24 | 한국과학기술원 | 반도체 기판 위에 높이 떠 있는 3차원 금속 소자, 그 회로모델, 및 그 제조방법 |
| KR100523917B1 (ko) * | 2003-07-18 | 2005-10-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 인덕터 형성 방법 |
| CN101599425B (zh) * | 2009-04-17 | 2010-09-29 | 北京交通大学 | 一种微机电系统螺线管电感的制备方法 |
| KR101325138B1 (ko) * | 2012-08-31 | 2013-11-06 | 주식회사 뉴파워 프라즈마 | 기판형 인덕터 장치 |
| US20220013275A1 (en) * | 2018-10-30 | 2022-01-13 | Beihang University | Mems solenoid inductor and manufacturing method thereof |
| KR20210012247A (ko) * | 2019-07-24 | 2021-02-03 | 주식회사 모다이노칩 | 칩 소자 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264327A (ja) * | 1995-03-17 | 1996-10-11 | Kokusai Electric Co Ltd | ソレノイドコイル形可変インダクタ |
| US6093599A (en) * | 1997-12-27 | 2000-07-25 | Electronics And Telecomunications Research Institute | Method of manufacturing inductor device on a silicon substrate thereof |
| US6114937A (en) * | 1996-08-23 | 2000-09-05 | International Business Machines Corporation | Integrated circuit spiral inductor |
| JP2000269418A (ja) * | 1999-03-17 | 2000-09-29 | Sony Corp | 配線構造、インダクタ及びそれらの形成方法 |
-
2001
- 2001-02-22 KR KR10-2001-0009031A patent/KR100394875B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264327A (ja) * | 1995-03-17 | 1996-10-11 | Kokusai Electric Co Ltd | ソレノイドコイル形可変インダクタ |
| US6114937A (en) * | 1996-08-23 | 2000-09-05 | International Business Machines Corporation | Integrated circuit spiral inductor |
| US6093599A (en) * | 1997-12-27 | 2000-07-25 | Electronics And Telecomunications Research Institute | Method of manufacturing inductor device on a silicon substrate thereof |
| JP2000269418A (ja) * | 1999-03-17 | 2000-09-29 | Sony Corp | 配線構造、インダクタ及びそれらの形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190090452A (ko) * | 2018-01-25 | 2019-08-02 | 한국과학기술원 | 박막 코팅 방법 및 그에 따라 제조된 전자 소자 |
| KR102102851B1 (ko) | 2018-01-25 | 2020-04-22 | 한국과학기술원 | 박막 코팅 방법 및 그에 따라 제조된 전자 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020068769A (ko) | 2002-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100737188B1 (ko) | 전자 부품 및 그 제조 방법 | |
| US7381607B2 (en) | Method of forming a spiral inductor in a semiconductor substrate | |
| TWI389451B (zh) | 使用電感器-電容器諧振器之薄膜帶通濾波器 | |
| US8518789B2 (en) | Integrated electronic device and method of making the same | |
| KR20000011585A (ko) | 반도체소자및그제조방법 | |
| CN101375462A (zh) | 微型薄膜带通滤波器 | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| US6292084B1 (en) | Fine inductor having 3-dimensional coil structure and method for producing the same | |
| KR100394875B1 (ko) | 집적 3차원 솔레노이드 인덕터 및 그 제조 방법 | |
| WO2001061847A1 (en) | Electronic device | |
| KR100469248B1 (ko) | 무선통신 모듈용 마이크로 인덕터 | |
| JP4223562B2 (ja) | 集積化コイルを具えた装置 | |
| JP2006252956A (ja) | マイクロマシンスイッチ及び電子機器 | |
| KR20010075974A (ko) | 반도체 집적회로 공정에 의한 인덕터 및 제조 방법 | |
| KR100331226B1 (ko) | 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자 | |
| Huang et al. | Development of suspended planar two port micro transformer for RF wireless application | |
| US6621139B2 (en) | Method for fabricating a tunable, 3-dimensional solenoid and device fabricated | |
| US6677659B2 (en) | Method for fabricating 3-dimensional solenoid and device fabricated | |
| JP2006339197A (ja) | 高周波インダクタ素子 | |
| Cheon et al. | Robust and postless air-suspended high Q integrated inductors on silicon | |
| CN107946323B (zh) | 一种偏置器及制作方法 | |
| JP2006108323A (ja) | インダクタンス素子及びその製造方法 | |
| Yu et al. | Wide tuning range MEMS band-pass filter with inductance change | |
| KR100357096B1 (ko) | 마이크로 수동소자 및 제조 방법 | |
| KR200263538Y1 (ko) | 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |