CN107946323B - 一种偏置器及制作方法 - Google Patents

一种偏置器及制作方法 Download PDF

Info

Publication number
CN107946323B
CN107946323B CN201711175177.5A CN201711175177A CN107946323B CN 107946323 B CN107946323 B CN 107946323B CN 201711175177 A CN201711175177 A CN 201711175177A CN 107946323 B CN107946323 B CN 107946323B
Authority
CN
China
Prior art keywords
interface
insulating layer
inductance
inductor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711175177.5A
Other languages
English (en)
Other versions
CN107946323A (zh
Inventor
周予虹
孙鹏
司马格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201711175177.5A priority Critical patent/CN107946323B/zh
Publication of CN107946323A publication Critical patent/CN107946323A/zh
Application granted granted Critical
Publication of CN107946323B publication Critical patent/CN107946323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Abstract

本发明公开了一种偏置器及制作方法，其中，偏置器包括：晶圆基板、电感部分、电容部分及第一绝缘层，电感部分、电容部分设置于晶圆基板上，电感部分为锥形电感；第一绝缘层包覆电感部分及电容部分；在第一绝缘层设有电极接口，电极接口包括：射频接口、直流偏置接口以及射频和直流接口；直流偏置接口连接电感部分的第一端，射频和直流接口连接电感部分的第二端，电容部分的第一端连接于射频和直流接口与电感部分的第一端之间，电容部分的第二端连接射频接口。本发明可实现实现芯片偏置器的快速大规模生产以及与其他相关器件进行芯片集成，采用锥形电感可以实现减小寄生电容，可实现制备平坦宽带偏置器器件。

Description

一种偏置器及制作方法
技术领域
本发明涉及半导体封装领域，具体涉及一种偏置器及制作方法。
背景技术
对于任何需要采用DC供电的微波器件和系统，都要求采取适当的手段来防止微波能量和DC供电间的干扰。一般采用Bias-Tee偏置器来实现消除DC源与RF源间相互干扰的问题，偏置器一般采用电感和电容的方法来隔离交直流，交流信号无法通过电感，直流信号无法通过电容。在传统的偏置器中，如果仅采用单一的电感，偏置器仅能获得较窄的工作频段，为了实现宽带，多采用多级电感串联的方式，直流端采用感值较大的电感，交流端采用感值较小的电感，同时通过适当的电感电容的选取使得带内尽可能平坦，但是，无论如何调节各元件参数，无法完全消除串联谐振对器件的影响。
锥形结构可以有效的实现较大的工作带宽，一方面锥形头在电势较高的小头端可以减小旁路电容，另一方面，电感线圈的直径向大头低电势端逐渐增加的同时，产生的电容并不会明显的增加电路的串联谐振。通过在锥形电感中加入磁芯材料可以有效的增加电感的电感密度，随着采用微纳工艺制备高电阻、高磁导率、高铁磁频率的磁芯材料的技术越来越成熟，通过薄膜生长技术在硅衬底或其他衬底上制备芯片级的锥形电感及宽带Bias-Tee偏置器会极大的促进小型化微波雷达及通信系统的发展。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中宽带不平坦，且通过调节电感电容参数无法完全消除串联谐振对器件的影响的缺陷，从而提供一种偏置器及制作方法。
本发明提供一种偏置器，包括：晶圆基板、电感部分、电容部分及第一绝缘层，所述电感部分、电容部分设置于晶圆基板上，所述电感部分为锥形电感；所述第一绝缘层包覆所述电感部分及电容部分；在所述第一绝缘层设有电极接口，所述电极接口包括：射频接口、直流偏置接口以及射频和直流接口；所述直流偏置接口连接所述电感部分的第一端，所述射频和直流接口连接所述电感部分的第二端，所述电容部分的第一端连接于所述射频和直流接口与所述电感部分的第一端之间，所述电容部分的第二端连接所述射频接口。
进一步地，电感部分包括：绕线线圈和锥形薄膜磁芯，所述绕线线圈均匀缠绕在所述锥形薄膜磁芯上。
进一步地，第二绝缘层，设置于所述晶圆基板与所述电感部分、电容部分之间。
本发明还提供一种偏置器的制作方法，包括如下步骤：
在晶圆基板上分别间隔预设距离，形成电感部分及电容部分，所述电感部分为锥形电感；使用第一绝缘层包覆所述电感部分及电容部分；在所述第一绝缘层上形成所述电极接口，所述电极接口包括：射频接口、直流偏置接口以及射频和直流接口；使所述直流偏置接口连接所述电感部分的第一端，所述射频和直流接口连接所述电感部分的第二端，所述电容部分的第一端连接于所述射频和直流接口与所述电感部分的第一端之间，所述电容部分的第二端连接所述射频接口。
优选地，在晶圆基板上分别间隔预设距离，形成电感部分及电容部分的步骤之前，所述制作方法还包括：在所述晶圆基板表面制作第二绝缘层。
优选地，在晶圆基板上分别间隔预设距离，形成电感部分及电容部分，包括：在所述第二绝缘层上形成电感下层线圈及电容下电极极板；在所述电感下层线圈及电容下电极极板上形成介电材料层；在所述电感下层线圈对应位置的介电材料层上形成磁芯材料；在所述磁芯材料上形成第三绝缘层；在所述电容部分的介电材料层上形成电容上电极极板。
优选地，使用第一绝缘层包覆所述电感部分及电容部分，包括：在所述电容上电极极板、所述电感下层线圈、电容下电极极板以及所述第三绝缘层上形成第一绝缘层。
优选地，在所述第一绝缘层上形成所述电极接口，包括：将所述第一绝缘层在所述电容上电极极板、所述电感下层线圈、电容下电极极板以及所述磁芯材料的对应位置分别进行刻蚀，形成多个孔；对所述孔进行金属互连，构成三个电极接口。
优选地，在所述电容部分的介电材料层上形成电容上电极极板步骤时，将所述磁芯材料进行光刻胶，形成保护层，完成所述电容部分的介电材料层上形成电容上电极极板步骤后，进行去胶。
优选地，上述的偏置器的制作方法，所述磁芯材料为多层结构或增加铁磁共振频率的结构。
本发明技术方案，具有如下优点：
1.本发明提供的一种偏置器及制作方法，可以实现小型化偏置器的制备，进而实现同其他器件的片上集成，制备芯片级雷达、通信及光电集成系统。
2.本发明提供的一种偏置器及制作方法，采用锥形电感可以实现减小寄生电容，可实现制备平坦宽带Bias-Tee偏置器器件。
3.本发明提供的一种偏置器及制作方法，采用磁性材料作为电感磁芯，可以实现最大的电感密度，对电感感值的选择范围更加自由。
4.本发明提供的一种偏置器及制作方法，采用高K材料作为电容介电层，实现最大的电容密度。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中偏置器的一个具体示例的结构图；
图2为本发明实施例1中锥形电感的一个具体示例的结构图；
图3为本发明实施例1中电极接口的一个具体示例的结构图；
图4为本发明实施例2中偏置器的制作方法的一个具体示例的流程图；
图5为本发明实施例2中偏置器的制作方法的步骤S1的示意图；
图6为本发明实施例2中偏置器的制作方法的步骤S2一个具体示例的流程图；
图7为本发明实施例2中偏置器的制作方法的步骤S21的示意图；
图8为本发明实施例2中偏置器的制作方法的步骤S22的示意图；
图9为本发明实施例2中偏置器的制作方法的步骤S23的示意图；
图10为本发明实施例2中偏置器的制作方法的步骤S24的示意图；
图11为本发明实施例2中偏置器的制作方法的步骤S25的示意图；
图12为本发明实施例2中偏置器的制作方法的步骤S3的示意图；
图13为本发明实施例2中偏置器的制作方法的步骤S4一个具体示例的流程图；
图14为本发明实施例2中偏置器的制作方法的步骤S41的示意图；
图15为本发明实施例2中偏置器的制作方法的步骤S42的示意图。
附图标记：
1-晶圆基板； 2-电感部分；
21-绕线线圈； 22-锥形薄膜磁芯；
3-电容部分； 4-第一绝缘层；
5-第二绝缘层； 6-PI材料；
211-电感下层线圈； 31-电容下电极极板；
32-电容上电极极板； 7-介电材料层
8-磁芯材料； 9-第三绝缘层；
10-孔；
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供一种偏置器，可应用于各种需要进行交直流隔离的电路及系统中。如图1所示，该偏置器主要包括：晶圆基板1、电感部分2、电容部分3及第一绝缘层4。
其中，上述的电感部分2、电容部分3设置于晶圆基板1上。在一较佳实施例中，该电感部分2为锥形电感，如图2所示，电感部分2包括：绕线线圈21和锥形薄膜磁芯22，绕线线圈21均匀缠绕在锥形薄膜磁芯22上；绕线线圈21一般采用高电导率材料，例如铜。锥形薄膜磁芯22，一般采用高频铁氧体或CoZrTa、CoZrTaB、CoZrO等高性能磁性薄膜材料。
第一绝缘层4包覆所述晶圆基板1、电感部分2及电容部分3；本发明实施例中，该第一绝缘层4采用的绝缘材料为性能和合成方面都比较好的聚酰亚胺(Polyimide)，缩写为PI。
如图1及图3所示，在该第一绝缘层4上设有电极接口，该电极接口包括：射频接口RF、直流偏置接口DC以及射频和直流接口DC+RF；直流偏置接口DC连接电感部分2的第一端，射频和直流接口DC+RF连接电感部分2的第二端，电容部分3的第一端连接于射频和直流接口DC+RF与电感部分2的第一端之间，电容部分3的第二端连接射频接口DC。
上述偏置器采用锥形电感可以实现减小寄生电容，可实现制备平坦宽带Bias-Tee偏置器器件，采用磁性材料作为电感磁芯，可以实现最大的电感密度，对电感感值的选择范围更加自由。采用高K材料作为电容介电材料层，实现最大的电容密度。
在一较佳实施例中，本发明实施例的偏置器还包括：第二绝缘层5，设置于晶圆基板1与电感部分2、电容部分3之间。本发明实施例中，在晶圆基板1上形成厚度为50到200纳米的绝缘层5，从而在此绝缘层上沉积电感下层线圈及电容下电极极板。
实施例2
本发明实施例提供一种偏置器的制作方法，如图4所示，包括如下步骤：
步骤S1：如图5所示，在晶圆基板1表面制作第二绝缘层5。
步骤S2：在晶圆基板1上间隔预设距离，形成电感部分2及电容部分3，电感部分2为锥形电感。
在一较佳实施例中，上述的步骤S2，形成电感部分2及电容部分3的步骤，如图6所示，具体包括：
步骤S21：在第二绝缘层上形成电感下层线圈211及电容下电极极板31。本发明实施例中，如图7所示，在第二绝缘层5上中间的部分形成电感下层线圈211及电容下电极极板31，两侧为固化的PI材料6，这里是为了起到保护电感下层线圈211及电容下电极极板31的作用，然后用化学机械研磨去除多余的金属及PI材料。
步骤S22：如图8所示，在电感下层线圈211及电容下电极极板31上形成介电材料层7，本发明实施例中，是采用ALD(原子层沉积(Atomic layer deposition)的方法沉积薄层高K材料，既用于电容的介电层，也用于电感的底部绝缘。
步骤S23：如图9所示，在电感下层线圈211对应位置的介电材料层7上形成磁芯材料8。在一较佳实施例中，该磁芯材料8可以是采用多层结构或其他增加铁磁共振频率的结构。
步骤S24：如图10所示，在磁芯材料8上形成第三绝缘层9。在一较佳实施例中，该第三绝缘层9可以是在磁芯材料8的顶层溅射一层薄层10到100纳米绝缘材料，以和上部线圈绝缘。
步骤S25：如图11所示，在所述电容部分的介电材料层7上形成电容上电极极板32。在完成此步骤的同时需要将磁芯材料8进行光刻胶，形成保护层，完成形成电容上电极极板步骤后，进行去胶。
步骤S3：如图12所示，使用第一绝缘层4包覆电感部分2及电容部分3；本发明实施例中，该第一绝缘层4采用的绝缘材料可以为性能和合成方面都比较好的聚酰亚胺(Polyimide)，缩写为PI。
步骤S4：在第一绝缘层4上形成电极接口，该电极接口包括：射频接口RF、直流偏置接口DC以及射频和直流接口RF+DC；
使直流偏置接口DC连接电感部分2的第一端，射频和直流接口RF+DC连接电感部分2的第二端，电容部分3的第一端连接于射频和直流接口RF+DC与电感部分2的第一端之间，电容部分3的第二端连接所述射频接口RF。
在一较佳实施例中，上述的步骤S4，在第一绝缘层4上形成电极接口的过程，如图13所示，具体包括：
步骤S41:如图14所示，将第一绝缘层4在所述电容上电极极板32、电感下层线圈211、电容下电极极板31以及磁芯材料8的对应位置分别进行刻蚀，形成多个孔10；
步骤S42:如图15所示，对孔10进行金属互连，构成上述三个电极接口。本发明中金属有互连的作用，对于电感部分也起到电感上层线圈的作用。
本发明实施例的偏置器的制作方法，可快速大规模生产以及与其他相关器件进行芯片集成。且所制作的偏置器，采用锥形电感可以实现减小寄生电容，可实现制备平坦宽带Bias-Tee偏置器器件，采用磁性材料作为电感磁芯，可以实现最大的电感密度，对电感感值的选择范围更加自由。采用高K材料作为电容介电材料层，实现最大的电容密度。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种偏置器，其特征在于，包括：晶圆基板、电感部分、电容部分及第一绝缘层，
所述电感部分、电容部分设置于晶圆基板上，所述电感部分为锥形电感；
所述第一绝缘层包覆所述电感部分及电容部分；
在所述第一绝缘层设有电极接口，所述电极接口包括：射频接口、直流偏置接口以及射频和直流接口；
所述直流偏置接口连接所述电感部分的第一端，所述射频和直流接口连接所述电感部分的第二端，所述电容部分的第一端连接于所述射频和直流接口与所述电感部分的第一端之间，所述电容部分的第二端连接所述射频接口。
2.根据权利要求1所述的偏置器，其特征在于，所述电感部分包括：绕线线圈和锥形薄膜磁芯，所述绕线线圈均匀缠绕在所述锥形薄膜磁芯上。
3.根据权利要求1或2所述的偏置器，其特征在于，还包括：第二绝缘层，设置于所述晶圆基板与所述电感部分、电容部分之间。
4.一种偏置器的制作方法，其特征在于，包括如下步骤：
在晶圆基板上分别间隔预设距离，形成电感部分及电容部分，所述电感部分为锥形电感；
使用第一绝缘层包覆所述电感部分及电容部分；
在所述第一绝缘层上形成电极接口，所述电极接口包括：射频接口、直流偏置接口以及射频和直流接口；
使所述直流偏置接口连接所述电感部分的第一端，所述射频和直流接口连接所述电感部分的第二端，所述电容部分的第一端连接于所述射频和直流接口与所述电感部分的第一端之间，所述电容部分的第二端连接所述射频接口。
5.根据权利要求4所述的偏置器的制作方法，其特征在于，在晶圆基板上分别间隔预设距离，形成电感部分及电容部分的步骤之前，所述制作方法还包括：
在所述晶圆基板表面制作第二绝缘层。
6.根据权利要求5所述的偏置器的制作方法，其特征在于，在晶圆基板上分别间隔预设距离，形成电感部分及电容部分，包括：
在所述第二绝缘层上形成电感下层线圈及电容下电极极板；
在所述电感下层线圈及电容下电极极板上形成介电材料层；
在所述电感下层线圈对应位置的介电材料层上形成磁芯材料；
在所述磁芯材料上形成第三绝缘层；
在所述电容部分的介电材料层上形成电容上电极极板。
7.根据权利要求6所述的偏置器的制作方法，其特征在于，使用第一绝缘层包覆所述电感部分及电容部分，包括：
在所述电容上电极极板、所述电感下层线圈、电容下电极极板以及所述第三绝缘层上形成第一绝缘层。
8.根据权利要求7所述的偏置器的制作方法，其特征在于，在所述第一绝缘层上形成所述电极接口，包括：
将所述第一绝缘层在所述电容上电极极板、所述电感下层线圈、电容下电极极板以及所述磁芯材料的对应位置分别进行刻蚀，形成多个孔；
对所述孔进行金属互连，构成三个电极接口。
9.根据权利要求6所述的偏置器的制作方法，其特征在于，
在所述电容部分的介电材料层上形成电容上电极极板步骤时，将所述磁芯材料进行光刻胶，形成保护层，完成所述电容部分的介电材料层上形成电容上电极极板步骤后，进行去胶。
10.根据权利要求6-9任一项所述的偏置器的制作方法，其特征在于，所述磁芯材料为增加铁磁共振频率的结构。
CN201711175177.5A 2017-11-22 2017-11-22 一种偏置器及制作方法 Active CN107946323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711175177.5A CN107946323B (zh) 2017-11-22 2017-11-22 一种偏置器及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711175177.5A CN107946323B (zh) 2017-11-22 2017-11-22 一种偏置器及制作方法

Publications (2)

Publication Number Publication Date
CN107946323A CN107946323A (zh) 2018-04-20
CN107946323B true CN107946323B (zh) 2020-05-01

Family

ID=61930759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711175177.5A Active CN107946323B (zh) 2017-11-22 2017-11-22 一种偏置器及制作方法

Country Status (1)

Country Link
CN (1) CN107946323B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054412A (zh) * 2016-05-10 2016-10-26 中国科学院半导体研究所 表贴式无自激的偏置网络
CN206639899U (zh) * 2017-04-24 2017-11-14 濮阳光电产业技术研究院 一种新型偏置器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012486B2 (en) * 2004-07-28 2006-03-14 Scientific Components Corporation Miniature wideband bias tee
US20150123461A1 (en) * 2013-11-01 2015-05-07 Mark Anthony Novosad Methods For Powering NDT Probes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054412A (zh) * 2016-05-10 2016-10-26 中国科学院半导体研究所 表贴式无自激的偏置网络
CN206639899U (zh) * 2017-04-24 2017-11-14 濮阳光电产业技术研究院 一种新型偏置器

Also Published As

Publication number Publication date
CN107946323A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
US8782876B1 (en) Method of manufacturing MEMS based quartz hybrid filters
CN110036497B (zh) 适用于宽带偏置的集成电子部件
JP2904086B2 (ja) 半導体装置およびその製造方法
US6008102A (en) Method of forming a three-dimensional integrated inductor
US7107666B2 (en) Method of manufacturing an ultra-miniature magnetic device
US11336251B2 (en) Device with 3D inductor and magnetic core in substrate
US9293245B2 (en) Integration of a coil and a discontinuous magnetic core
JP2000277693A (ja) 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法
US8385047B2 (en) Integrated power passives
US8373250B2 (en) On-chip inductor structure and method for manufacturing the same
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
KR20150105787A (ko) 칩 전자부품 및 그 제조방법
US8722443B2 (en) Inductor structures for integrated circuit devices
CN105874594B (zh) 三维线焊电感器
CN107946323B (zh) 一种偏置器及制作方法
KR20030054233A (ko) 무선통신 모듈용 마이크로 인덕터
WO2021064542A1 (en) Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods
US20190260344A1 (en) Inductively Coupled Filter and Wireless Fidelity Wifi Module
CN112397289B (zh) 一种新型mems高q值非螺线管集成电感及其制备方法
US11791226B2 (en) Device on ceramic substrate
KR20020068769A (ko) 집적 3차원 솔레노이드 인덕터 및 그 제조 방법
CN115394556B (zh) 电容器及制造该电容器的方法
Cheon et al. Robust and postless air-suspended high Q integrated inductors on silicon
WO2020124341A1 (zh) 薄膜电感及其制作方法、集成电路、终端设备
KR100392259B1 (ko) 전자기파 차폐형 매몰 인덕터 및 그 제작방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant