CN105874594B - 三维线焊电感器 - Google Patents

三维线焊电感器 Download PDF

Info

Publication number
CN105874594B
CN105874594B CN201480070185.1A CN201480070185A CN105874594B CN 105874594 B CN105874594 B CN 105874594B CN 201480070185 A CN201480070185 A CN 201480070185A CN 105874594 B CN105874594 B CN 105874594B
Authority
CN
China
Prior art keywords
inductor
wire loop
substrate
wire
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480070185.1A
Other languages
English (en)
Other versions
CN105874594A (zh
Inventor
C·左
M·F·维纶茨
J·金
D·D·金
C·H·尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105874594A publication Critical patent/CN105874594A/zh
Application granted granted Critical
Publication of CN105874594B publication Critical patent/CN105874594B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2866—Combination of wires and sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

在包括电容器的基板上提供电感器。该电感器包括一系列线环。该线环的一端线焊到该电容器。

Description

三维线焊电感器
相关申请
本申请要求于2013年12月23日提交的美国临时专利申请No.61/920,334的权益，本申请要求于2014年2月11日提交的美国专利申请S/N.14/177,620的权益，这两篇申请的全部内容通过援引整体纳入于此。
技术领域
本申请涉及包括电感器的集成电路封装。
背景技术
需要高品质(Q)因数电感器和电容器以实现高性能谐振储能电路。例如，使用高Q谐振储能电路能够在RF前端中改进效率并且降低失真和谐波，以及在滤波器和双工器中实现较低插入损耗和较高带外拒斥。此外，高Q谐振储能电路改进了RF敏感性和选择性。
电感器或电容器的品质因数与其直流(DC)电阻(Rdc)逆相关。虽然在空间不是问题的非移动应用中使用分立常规电感器或电容器来实现高Q电感器或电容器相对简单，但是在紧凑的集成设计中没有用于此类分立组件的空间。由此，增加组件密度的一种办法是将期望的电感器和电容器集成到封装基板的金属层中。用来形成电容器的金属层通常很薄以降低其寄生电感。但是，所得电感器和电容器之间的互连常规上形成在这些相对薄的金属层中的一者中，这增加了DC电阻并且由此降低了所得的品质因数。替换地，无源组件可以被集成到管芯上，但是现代CMOS工艺中的金属层厚度太薄以至于所得无源组件的DC电阻也相对较高。因此，管芯集成或封装集成电感器、电容器和LC谐振储能电路的品质因数被局限于对于RF设计所需的高性能而言太低的值。
相应地，本领域中需要具有改进的品质因数的集成谐振储能电路。
概述
提供了包括多个线环或线拱的电感器。这些线环中的一者的一端线焊到电容器。该线焊引入了极少的寄生电阻，从而该电感器和该电容器之间的互连在实质上无损。用这种方式，由该电感器和该电容器形成所得的谐振储能电路的品质因数被有益地提高了。
附图简述
图1A是根据本公开实施例的三维电感器的立体图。
图1B是图1A的电感器的线焊部分和毗邻金属绝缘体金属(MIM)电容器的放大横截面示图。
图2A是形成MIM电容器之后且形成电感器之前的图1A的基板的横截面示图。
图2B是形成电感器连接部分之后的图2A的基板的横截面示图。
图2C是在将线拱或线环线焊到MIM电容器的金属层和电感器连接部分之后图2B的基板的横截面示图。
图3是根据本公开的一实施例的三维电感器的制造方法的流程图。
图4解说了根据本公开实施例的纳入嵌入式电感器封装的一些示例电子系统。
本发明的各实施例及其优势通过参考以下详细描述而被最好地理解。应当领会，在一个或多个附图中，相同的参考标记被用来标识相同的元件。
详细描述
所提供的三维电感器可以被有益地纳入到谐振储能电路中以提供高Q因数。在常规集成谐振储能电路中，形成在图案化金属层中的互连(诸如导线或迹线)将电感器耦合到电容器。因为图案化金属层通常相对较薄，因而此类常规互连具有不期望的大量寄生电阻，并且由此降低了所得谐振储能电路的品质因数。相反，本文中公开的三维电感器解决了这一问题，并且为谐振储能电路的电感器(L)和电容器(C)组件之间的互连提供了降低的寄生电阻(例如，DC电阻，Rdc)。如本文中进一步描述的，电感器到电容器互连的寄生电阻被实质上消除了。
三维(3D)电感器包括呈拱形远离基板的多个线圈或线环。线环由一个或多个电感器连接部分互连。电感器连接部分沉积或者以其他方式形成在基板的平坦表面上。使用两个笛卡尔维度定义平坦表面。相反，线圈或线环呈拱形远离基板的平坦表面，并且由此在第三笛卡尔维度中延伸。例如，平坦基板表面可以被视为在笛卡尔x和y维度中延伸，而线环也延伸到Z维度中。所得的集成电感器可以由此被指定为与使用平坦结构形成的集成电感器相对的三维电感器。
每个电感器连接部分耦合到一对线环。如名称所暗示的，每个电感器连接部分起到互连对应的线环对的作用。例如，若有三个线环，其范围从第一线环、第二线环，到最后是第三线环，那么就会有至少两个对应的电感器连接部分。在此类实施例中，第一线环的一端线焊到电感器连接部分中的第一电感器连接部分。类似地，第二线环的一端也线焊到第一电感器连接部分。第二线环的剩余端线焊到第二电感器连接部分。最后，第三线环的一端也线焊到第二电感器连接部分。更一般地，若三维电感器包括N个线环(N是大于等于2的整数)，那么至少有N-1个电感器连接部分。
再次参见具有三个线环的示例三维电感器，将会领会第二线环的两端都被耦合到对应的电感器连接部分——一端耦合到第一电感器连接部分，而剩余一端耦合到第二电感器连接部分。第一线环的一端耦合到第一电感器连接部分，但是该第一线环肯定有另外一端。第一线环的这一“自由”端形成了所得三维电感器的第一端子。类似地，第三线环一端耦合到第二电感器连接部分，但是当然也有另一端。第三线环的这一剩余端形成了三维电感器的剩余第二端子。无论三维电感器实施例中使用的线环的数目是多少，一个线环可以被视为“开始”线环，其中其会具有自由端中的一者。类似地，另一线环可以被视为“结束”线环，其中其会具有剩余的自由端。正是这两个线环为三维电感器提供了第一和第二端子。
支持三维电感器的基板还支持金属绝缘体金属(MIM)电容器。三维电感器的端子中的一者线焊到MIM电容器。就这一点而言，MIM电容器包括通过介电层与第二金属层分开的第一金属层。金属层也可以被指定为金属极板。第一金属层位于基板和介电层之间，而第二金属层在介电层上暴露。换言之，第二金属层可以被示为基板表面上的“最顶部”金属层。三维电感器的自由端中的一者线焊到MIM电容器的暴露的第二金属层。这是十分有益的，因为线焊导致三维电感器和MIM电容器之间实质上没有寄生互连电阻。互连的三维电感器和MIM电容器可以形成提供比常规集成谐振储能架构更高的品质因数的集成谐振储能电路。此外，该品质因数的改进是以低成本提供的，因为线焊工艺是经济且可靠的。此外，由于使用了额外的维度，三维电感器的基板占用小于常规二维电感器。这些有益特征可通过以下对一些示例实施例的讨论来更好地领会。
示例实施例
现在转向附图，图1A是集成无源器件(IPD)封装100内的示例三维电感器110的立体图。三维电感器110可以被集成到基板102(诸如玻璃基板、半导体基板或者有机基板)上以形成谐振储能电路。电感器110包括多个线环，包括线环135、线环140和线环145。电感器110还包括多个电感器连接部分，诸如电感器连接部分155和电感器连接部分160。与都呈拱形远离平坦基板表面150的线环135、140和145相反，电感器连接部分155和160是基本平行于基板表面150定义的平面的平坦结构。由此，如早前所讨论的，电感器110是“三维”电感器的实施例。同样如早前所讨论的，线环中的开始线环会具有不连接到任何电感器连接部分的一端。正是该自由端可以有益地线焊到MIM电容器。例如，线环135可以被视为开始线环，其具有线焊到MIM电容器105的端165。端165由此是电感器110的第一端子。电感器连接部分155将线环135与线环140串联耦合。类似地，电感器连接部分160将线环140与线环145串联耦合。线环145可以被视为电感器中的结束线环，从而线环145的一端170形成了电感器110的相对第二端子。端170可以线焊到焊盘或者去往电感器110的其他合适的互连。将会领会，线环的数目可以从针对电感器100所示的三个而改变。一般，线环的数目取决于期望的电感和其他因素。例如，仅具有两个线环的实施例会具有一个电感器连接部分。类似地，具有四个线环的实施例会具有三个电感器连接部分。由此可以看出，电感器连接部分的数目比线环的数目少一个。
图1B是线环145的线焊端165和MIM电容器105的横截面示图。MIM电容器105可包括通过介电层125与第二金属层或极板115绝缘的第一金属层或极板120。由于线焊，线环135直接耦合到金属层115，并且由此跨绝缘介电层125电容性地耦合到金属层120。用这种方式，三维电感器100(图1A)通过第一线环135的线焊端165耦合到MIM电容器105。再次参见图1A，MIM电容器105可以位于基板102上的钝化层或介电层130内。在一个实施例中，MIM电容器105定义了基本平行于基板102的平坦表面150的平面。因为该平坦性，MIM电容器105可以被视为包括二维结构。类似地，电感器连接部分155和160也可以被视为包括二维结构。相反，线环或线圈135、140和145在基板表面150定义的平面上形成拱形。由此，与MIM电容器105相反，电感器110可以被视为包括三维结构。
在一些实施例中，为了使得三维电感器110的所得电感最大化，每个线环的中心都可沿着电感器110的纵轴而对齐。用这种方式，流经每个线环的电流所感生的磁场增强了剩余线环所产生的磁场。给定此类对齐，电感器连接部分155和160也可以对齐从而彼此基本上平行。但是将会领会，在替换性实施例中，线环中心不需要被纵向对齐。例如，电感器连接部分160所具有的纵轴可相对于电感器连接部分155的纵轴倾斜。由此，存在其中与图1A的三维电感器相反，各电感器连接部分彼此不平行的替换性实施例。
电感器连接部分155和10可包括图案化金属层，诸如图案化铜或镍金属层。例如，铜可以被电镀到基板102上以形成电感器连接部分155和160。与第一金属层120和第二金属层115相反，在一些实施例中，形成电感器连接部分155和160的金属层相对较厚(诸如，厚度至少20微米)从而增加电感器品质因数。相反，第一金属层115和第二金属层120在一些实施例中可以相对较薄。例如，第一金属层115和第二金属层120可以在厚度上仅有几微米(或更少)，从而它们的周界可以被精确地定义。用这种方式，在此类实施例中，电容器105的所得电容也被精确定义。此外，若与电感器连接部分155和160相比，金属层115和120相对较薄，那么电容器105的寄生电感就被降低。
为了在MIM电容器105和三维电感器110之间提供有益的低寄生电阻，线环135的端165直接线焊到第二金属层115。替换地，金属焊盘(未解说)可以沉积在第二金属层115上，从而线环135的端165线焊到该焊盘而非直接线焊到第二金属层115。若第二金属层115太薄不能接受线焊，那么使用此类焊盘是有益的。例如，若第二金属层115比2到3微米还薄，那么它就太薄了，以至于线焊将会不成功。在此类实施例中，形成在附加金属层中的焊盘(未解说)会由此允许线环135的端165线焊到第二金属层115。
线环135、140和145可以具有足够大的直径来提供低电阻。例如，在一些实施例中，线环135、140和145可以各自具有至少100微米的直径。由于线焊工艺，端165会被加宽，因为其与第二金属层115接合，从而端165会具有如图1B中所示的直径D，其甚至大于线环135的本体的直径。由此，线环145的端165的表面积相对较大，从而寄生电阻被最小化。相反，常规电感器到电容器互连可包括第二金属层115的图案化以还形成进而耦合到线圈135的端165的导线。如之前所讨论的，第二金属层115可以相对较薄，从而从这种类似的薄金属层形成的互连会比端165到第二金属层115的线焊的电阻大很多。
供电流流过线环135的端165和第二金属层115之间的接口151的横截面积由π(D/2)2＝(π/4)D2来大约给出，其中D是线环135的端165的直径。若第二金属层115形成长度为D的常规导线(未示出)以用于将电容器105互连到电感器110，所得电感器到电容器互连会具有D*t的横截面积，其中t是第二金属层115的厚度。端165的横截面积与此类常规互连横截面积之比由此为π*D/t。因为一般线圈的D可以大约为100微米或者更大，而厚度t可以相对薄，诸如3微米，线焊互连151提供了常规电感器到电容器互连的100倍的横截面积。由此，将三维电感器的自由端线焊到电容器的暴露金属层提供了与常规电感器到电容器互连相比显著降低的寄生电阻。电容器105和电感器110可以被认为是串联耦合或并联耦合的。如谐振储能领域中所公知的，此类耦合所得谐振频率与1/(L*C)的平方根成正比，其中L是电感器110的电感，且C是电容器105的电容。出于以上所讨论的理由，所得谐振储能电路有益地具有高品质因数。此外，由于电感器的线焊，所以该构建是相对经济的。现在将讨论一些示例制造方法。
示例制造方法
如图2A中所示，封装100的制造可以通过将第一金属层120沉积到基板102的表面150上开始。例如，铝或其他金属(诸如铜或镍)可以被喷溅或镀敷到表面150上，并且被图案化以形成第一金属层120。在一些实施例中，第一金属层120的厚度可以仅由几微米或更小以增强其图案化的精度。进而，此类精度降低了所得MIM电容器105的电容容限。
可以随后使用例如介电材料(诸如Al2O3、Ta2O5、SiNX、ZrO2、Al2O3/ZrO2夹层、SrTiO3和BaxSr1-xTiO3)的原子层沉积来沉积介电层125。将会领会，各种各样的其他介电材料也可以适于形成介电层125。例如，介电层125可包括氧化钽。介电层125可以被相对薄地沉积以增强所得MIM电容器105的电容。例如，在一些实施例中，介电层125可以具有数十到数百埃的厚度。
在介电层125被沉积且图案化之后，第二金属层115可以如类似于针对第一金属层120所讨论的那样被沉积和图案化。可以随后诸如通过聚酰亚胺或其他类型的介电聚合物(诸如味之素构建膜或者基于苯并环丁烯的聚合物)的旋涂层沉积介电层130。替换地，介电层130可以被层压到基板102上。无论其如何沉积，介电层130随后不仅会覆盖基板102也会覆盖MIM电容器105。介电层130可以被图案化以暴露第二金属层115。替换地，MIM电容器105可以在介电层130沉积之前被遮蔽。
如图2B中所示，电感器连接部分(诸如部分155)可以随后被沉积到介电层130上。例如，金属(诸如铜或镍)可以被电沉积或镀覆到介电层130上。在一些实施例中，电感器连接部分可以相对较厚(诸如厚度为数十微米)，从而增强所得三维电感器的电感。
随着电感器连接部分的形成，线环可以被线焊到电感器连接部分以及线焊到MIM电容器105。例如，如图2C中所示，线环135可以线焊到第二金属层115以及线焊到电感器连接部分155。剩余线环被类似地线焊以完成谐振储能封装。例如，再次参见图1A，线环140被线焊到电感器连接部分155和160。就这一点而言，线环140被线焊到毗邻电感器连接部分155的第一端的电感器连接部分，而线环135被线焊成毗邻于电感器连接部分155的相对第二端。类似地，线环145被线焊到电感器连接部分160，且也线焊到焊盘170。
如图3的流程图中所示，可以概括一种制造方法实施例。该方法在步骤300以在基板上形成电容器开始，该电容器包括基板上的金属极板。此类步骤的一个示例是如针对图2A所讨论的MIM电容器105的形成。特别地，金属层115提供了步骤300中的金属极板的示例。
该方法还包括在基板上形成电感器的步骤305，该电感器包括从第一线环的一端延伸向第二线环的一端的一系列线焊线环。此类步骤的一个示例在上文被诸如针对图2C的线环135讨论。
最后，该方法包括将第一线环的该端接合到金属极板的动作315。此类动作的一个示例也在上文针对图2C的线环135讨论。用这种方式，包括电感器和电容器的谐振LC储能电路以非常经济且具有高品质因数的方式被集成到基板上。
现在讨论示例电子系统。
示例电子系统
包括本文中公开的谐振储能电路的封装可以被纳入到各种各样的电子系统中。例如，如图4中所示，蜂窝电话400、膝上型设备405和平板PC 410都可以包括纳入根据本公开构建的谐振储能电路的集成电路封装。其他示例性电子系统(诸如音乐播放器、视频播放器、通信设备和个人计算机)也可以用根据本公开构建的集成电路封装来配置。
如本领域普通技术人员至此将领会的并取决于手头的具体应用，可以在本公开的设备的材料、装置、配置和使用方法上做出许多修改、替换和变动而不会脱离本公开的精神和范围。有鉴于此，本公开的范围不应当被限定于本文中所解说和描述的特定实施例(因为其仅是作为本公开的一些示例)，而应当与所附权利要求及其功能等同方案完全相当。

Claims (31)

1.一种用于集成电路封装的装置，包括：
包括表面(150)的基板(102)；
与所述基板集成的电容器(105)，所述电容器包括毗邻所述表面的金属极板(115)；以及
多个线环(135、145、140)，所述多个线环各自配置为从所述表面伸出并串联耦合以形成电感器(110)，所述电感器从所述线环中的第一线环的第一端(165)延伸到所述线环中的最后线环的一端(170)，其中所述第一线环的所述第一端形成所述电感器的第一端子，并且一系列线环的最后线环的所述端形成所述电感器的第二端子，并且进一步，其中所述电感器的所述第一端子直接接合到所述电容器的所述金属极板。
2.如权利要求1所述的装置，进一步包括，毗邻所述表面的第一电感器连接部分(155)，其中所述第一线环的第二端线焊到所述第一电感器连接部分，并且其中所述线环中的第二线环(140)的第一端线焊到所述第一电感器连接部分。
3.如权利要求2所述的装置，进一步包括，毗邻所述表面的第二电感器连接部分(160)，其中所述第二线环的第二端线焊到所述第二电感器连接部分，并且其中所述线环中的第三线环(145)的第一端线焊到所述第二电感器连接部分。
4.如权利要求1所述的装置，其特征在于，所述基板包括玻璃基板。
5.如权利要求1所述的装置，其特征在于，所述基板包括有机基板。
6.如权利要求1所述的装置，其特征在于，所述基板包括半导体基板。
7.如权利要求1所述的装置，进一步包括在所述基板的所述表面上的焊盘，其中所述最后线环的所述端被线焊到所述焊盘。
8.如权利要求1所述的装置，其特征在于，所述金属极板包括第二金属层(115)，所述电容器进一步包括：
在所述基板的所述表面上的第一金属层(120)；以及
布置在所述第一金属层和所述第二金属层之间的介电层(125)，并且其中所述第一线环的所述第一端被线焊到所述金属极板。
9.如权利要求1所述的装置，其特征在于，每个线环包括铜或金线环。
10.如权利要求1所述的装置，其中所述装置被结合在以下至少一者中：蜂窝电话(400)、膝上型设备(405)、平板设备(410)、音乐播放器、通信设备、计算机和视频播放器。
11.如权利要求1所述的装置，其特征在于，所述多个线环各自具有至少100微米的直径。
12.如权利要求2所述的装置，其特征在于：
所述第一电感器连接部分具有至少20微米的第一厚度；以及
所述电容器的所述金属极板具有2微米和3微米之间的第二厚度。
13.一种用于集成电路封装的方法，包括：
在基板(102)上形成电容器(105)，其中形成所述电容器包括形成金属极板(115)；
在所述基板上形成电感器(110)，其中形成所述电感器包括在所述基板上形成从第一线环(135)的第一端(165)处的第一端子延伸到最后线环(145)的一端(170)处的第二端子的一系列线焊线环(135、140、145)；以及
将所述第一线环的所述第一端直接接合到所述金属极板。
14.如权利要求13所述的方法，其特征在于，形成所述电容器包括：
在所述基板的表面(150)沉积第一金属层(120)；
在所述第一金属层上沉积介电层(125)；以及
在所述介电层上沉积第二金属层(115)，其中所述金属极板包括所述第二金属层。
15.如权利要求13所述的方法，其特征在于，沉积所述第一和第二金属层包括喷溅，并且其中接合所述第一线环的所述第一端包括将所述电感器的所述第一端子线焊到所述金属极板并将所述电感器的所述第二端子线焊到焊盘。
16.如权利要求15所述的方法，其特征在于，所述喷溅包括喷溅铝。
17.如权利要求13所述的方法，进一步包括，在所述基板的表面上沉积介电层。
18.如权利要求17所述的方法，进一步包括在所述介电层的表面上电镀电感器连接部分，其中形成所述电感器包括将所述第一线环的第二端线焊到所述电感器连接部分，以及将第二线环的第一端线焊到所述电感器连接部分。
19.一种电路，包括：
基板(102)；
与所述基板集成的电容器(105)；
多个线环，包括具有第一端(165)的第一线环(135)；以及
用于将所述多个线环耦合在一起以形成电感器的装置，其中所述第一线环的所述第一端形成所述电感器的第一端子，并且进一步，其中所述电感器的所述第一端子直接接合到所述电容器。
20.如权利要求19所述的电路，其特征在于，所述电容器包括第一金属层(120)、第二金属层(115)和布置在所述第一和第二金属层之间的介电层(125)，并且其中所述第一线环的所述第一端接合到所述第二金属层。
21.如权利要求19所述的电路，其特征在于，所述装置包括至少一个平坦电感器连接部分(155、160)。
22.如权利要求21所述的电路，其特征在于，所述至少一个平坦电感器连接部分包括多个平坦电感器连接部分。
23.一种谐振储能电路，包括：
电容器(105)；以及
电感器(110)，包括串联安排成从具有第一端(165)的第一线环(135)到具有第二端(170)的最后线环(145)的多个线环(135、140、145)，所述多个线环安排成形成具有所述第一端(165)和所述第二端(170)的电感器，所述第一端(165)形成所述电感器的第一端子，所述第二端(170)形成所述电感器的第二端子，其中所述电感器的所述第一端子直接接合到所述电容器。
24.如权利要求23所述的谐振储能电路，进一步包括基板(102)，其中所述电容器和所述电感器集成到所述基板上。
25.如权利要求24所述的谐振储能电路，其特征在于，所述基板包括玻璃。
26.如权利要求24所述的谐振储能电路，其特征在于，所述基板包括硅。
27.如权利要求24所述的谐振储能电路，其特征在于，所述基板包括有机基板。
28.如权利要求23所述的谐振储能电路，其特征在于，所述谐振储能电路是串联谐振电路。
29.如权利要求23所述的谐振储能电路，其特征在于，所述谐振储能电路是并联谐振储能电路。
30.如权利要求24所述的谐振储能电路，进一步包括集成到所述基板上的至少一个电感器连接部分，其中所述线环线焊到所述至少一个电感器连接部分。
31.如权利要求30所述的谐振储能电路，其特征在于，所述线环包括铜或金。
CN201480070185.1A 2013-12-23 2014-12-16 三维线焊电感器 Expired - Fee Related CN105874594B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361920334P 2013-12-23 2013-12-23
US61/920,334 2013-12-23
US14/177,620 2014-02-11
US14/177,620 US9692386B2 (en) 2013-12-23 2014-02-11 Three-dimensional wire bond inductor
PCT/US2014/070517 WO2015100067A1 (en) 2013-12-23 2014-12-16 Three-dimensional wire bond inductor

Publications (2)

Publication Number Publication Date
CN105874594A CN105874594A (zh) 2016-08-17
CN105874594B true CN105874594B (zh) 2019-06-04

Family

ID=53401229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480070185.1A Expired - Fee Related CN105874594B (zh) 2013-12-23 2014-12-16 三维线焊电感器

Country Status (5)

Country Link
US (1) US9692386B2 (zh)
EP (1) EP3087600A1 (zh)
JP (1) JP6360174B2 (zh)
CN (1) CN105874594B (zh)
WO (1) WO2015100067A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9999121B2 (en) * 2016-04-25 2018-06-12 Laird Technologies, Inc. Board level shields with virtual grounding capability
EP3282304B1 (fr) * 2016-08-08 2023-10-04 Essilor International Equipement ophtalmique; procédé d'alimentation d'un équipement ophtalmique
US10236852B2 (en) * 2016-12-09 2019-03-19 Nxp Usa, Inc. Parallel LC resonator and method therefor
CN106876372A (zh) * 2017-02-06 2017-06-20 无锡吉迈微电子有限公司 三维玻璃电感结构和制作工艺
CN109037196A (zh) * 2018-08-28 2018-12-18 湖南格兰德芯微电子有限公司 耦合电感结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289921A (ja) * 1997-04-14 1998-10-27 Matsushita Electric Ind Co Ltd 半導体装置
EP1202296A1 (en) * 2000-10-27 2002-05-02 Xerox Corporation Out-of-plane microcoil using bonding wires and method for making
CN1669139A (zh) * 2002-09-10 2005-09-14 半导体元件工业有限责任公司 具有引线接合电感器的半导体器件和方法
CN1826671A (zh) * 2003-07-23 2006-08-30 皇家飞利浦电子股份有限公司 压缩型阻抗变换电路

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648132A (en) * 1970-04-20 1972-03-07 Illinois Tool Works Multilayer capacitor and process for adjusting the value thereof
JPS5044258U (zh) * 1973-08-22 1975-05-06
JPS53117735A (en) * 1978-01-23 1978-10-14 Alps Electric Co Ltd Method of making thin film lc circuit
US4255728A (en) * 1978-08-24 1981-03-10 Doty Archibald C Jun Parallel resonant electric circuit
JPS60194508A (ja) * 1984-03-16 1985-10-03 Ricoh Co Ltd ワイヤボンデイングにより形成されたインダクタンス
JPH0693589B2 (ja) * 1989-03-23 1994-11-16 株式会社村田製作所 Ｌｃフィルター
JPH04354108A (ja) * 1991-05-31 1992-12-08 Sumitomo Electric Ind Ltd インダクタ素子
JPH05190331A (ja) * 1992-01-16 1993-07-30 Elmec Corp 電磁遅延線用インダクタンス素子およびその製造方法
JPH09106915A (ja) * 1995-10-13 1997-04-22 Matsushita Electric Ind Co Ltd 高周波用インダクタ
JPH1074625A (ja) * 1996-08-30 1998-03-17 Ikeda Takeshi インダクタ素子
JP3970393B2 (ja) * 1997-10-16 2007-09-05 富士通株式会社 等化フィルタ及び波形等化制御方法
US6586309B1 (en) * 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
US6424223B1 (en) 2001-01-19 2002-07-23 Eic Corporation MMIC power amplifier with wirebond output matching circuit
JP2002290186A (ja) * 2001-03-26 2002-10-04 Tama Electric Co Ltd 低域通過フィルタ
KR100469248B1 (ko) * 2001-12-24 2005-02-02 엘지전자 주식회사 무선통신 모듈용 마이크로 인덕터
US7227240B2 (en) 2002-09-10 2007-06-05 Semiconductor Components Industries, L.L.C. Semiconductor device with wire bond inductor and method
JP2005026384A (ja) * 2003-06-30 2005-01-27 Tdk Corp インダクタ素子、それを含む電子部品及び製造方法
US7518463B2 (en) * 2004-12-23 2009-04-14 Agilent Technologies, Inc. Circuit assembly with conical inductor
US7305223B2 (en) * 2004-12-23 2007-12-04 Freescale Semiconductor, Inc. Radio frequency circuit with integrated on-chip radio frequency signal coupler
JP4591689B2 (ja) 2005-04-28 2010-12-01 Ｔｄｋ株式会社 Ｌｃ複合部品の製造方法
CN101253825A (zh) * 2005-09-30 2008-08-27 松下电器产业株式会社 片状复合电子部件及其制造方法
US7524731B2 (en) 2006-09-29 2009-04-28 Freescale Semiconductor, Inc. Process of forming an electronic device including an inductor
US8111521B2 (en) 2007-08-08 2012-02-07 Intel Corporation Package-based filtering and matching solutions
US20090236701A1 (en) * 2008-03-18 2009-09-24 Nanyang Technological University Chip arrangement and a method of determining an inductivity compensation structure for compensating a bond wire inductivity in a chip arrangement
CN101794929B (zh) 2009-12-26 2013-01-02 华为技术有限公司 一种提升传输带宽的装置
US20130207745A1 (en) 2012-02-13 2013-08-15 Qualcomm Incorporated 3d rf l-c filters using through glass vias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289921A (ja) * 1997-04-14 1998-10-27 Matsushita Electric Ind Co Ltd 半導体装置
EP1202296A1 (en) * 2000-10-27 2002-05-02 Xerox Corporation Out-of-plane microcoil using bonding wires and method for making
CN1669139A (zh) * 2002-09-10 2005-09-14 半导体元件工业有限责任公司 具有引线接合电感器的半导体器件和方法
CN1826671A (zh) * 2003-07-23 2006-08-30 皇家飞利浦电子股份有限公司 压缩型阻抗变换电路

Also Published As

Publication number Publication date
US20150180437A1 (en) 2015-06-25
CN105874594A (zh) 2016-08-17
US9692386B2 (en) 2017-06-27
WO2015100067A1 (en) 2015-07-02
JP2017501574A (ja) 2017-01-12
EP3087600A1 (en) 2016-11-02
JP6360174B2 (ja) 2018-07-18

Similar Documents

Publication Publication Date Title
US9976224B2 (en) Chip electronic component and manufacturing method thereof
CN105874594B (zh) 三维线焊电感器
KR102080660B1 (ko) 칩 전자부품 및 그 제조방법
CN103093922B (zh) 共模滤波器
CN102148089B (zh) 用于集成电感器的系统和方法
US10796835B2 (en) Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
CN103972207A (zh) 堆叠管芯之间的螺旋形螺旋电感器
JP2016009858A (ja) チップ電子部品及びその製造方法
US20150187484A1 (en) Chip electronic component
JP6230972B2 (ja) チップ電子部品及びその製造方法
KR20180012621A (ko) 코일 부품
CN105185507B (zh) 片式电子器件和用于安装片式电子器件的板
TW535176B (en) Inductor structure applied on a silicon substrate and the manufacturing method thereof
US20150255208A1 (en) Chip electronic component and manufacturing method thereof
KR20190021686A (ko) 코일 부품 및 그 제조방법
US10804021B2 (en) Chip electronic component and method of manufacturing the same
JP2019075535A (ja) インダクタ
CN208753080U (zh) Lc滤波器
US20190318867A1 (en) Inductor and manufacturing method thereof
CN110504080A (zh) 电感器
KR20160124328A (ko) 칩 부품 및 그 제조방법
KR102047561B1 (ko) 칩 전자부품 및 그 실장기판
US20130321115A1 (en) Multilayered-type inductor and method of manufacturing the same
KR20170103422A (ko) 코일 부품
KR102118489B1 (ko) 칩 전자부품의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190604

Termination date: 20201216