JP6230972B2 - チップ電子部品及びその製造方法 - Google Patents
チップ電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP6230972B2 JP6230972B2 JP2014163456A JP2014163456A JP6230972B2 JP 6230972 B2 JP6230972 B2 JP 6230972B2 JP 2014163456 A JP2014163456 A JP 2014163456A JP 2014163456 A JP2014163456 A JP 2014163456A JP 6230972 B2 JP6230972 B2 JP 6230972B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- via electrode
- electronic component
- chip electronic
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 173
- 239000010410 layer Substances 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 239000000696 magnetic material Substances 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 7
- 239000012792 core layer Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000010949 copper Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 14
- 229910000859 α-Fe Inorganic materials 0.000 description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000007423 decrease Effects 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229920001451 polypropylene glycol Polymers 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910007565 Zn—Cu Inorganic materials 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000005300 metallic glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明は、チップ電子部品及びその製造方法に関する。
チップ電子部品の一つであるインダクタ（ｉｎｄｕｃｔｏｒ）は、抵抗、キャパシタとともに、電子回路を形成してノイズ（Ｎｏｉｓｅ）を除去する代表的な手動素子である。なお、電磁気的特性を用いることでキャパシタと組み合わせて特定周波数帯域の信号を増幅させる共振回路やフィルタ（Ｆｉｌｔｅｒ）回路などの構成に用いられる。
最近、各種の通信デバイスやディスプレイデバイスなどのＩＴデバイスの急速な小型化及び薄膜化に伴い、このようなＩＴデバイスに採用されるインダクタやキャパシタ、トランジスタなどの各種素子にも小型化及び薄型化に対する研究が継続的に行われている。
その結果、インダクタも小型かつ高密度の自動表面実装が可能なチップへの転換が加速化しており、薄膜の絶縁基板の上下面にめっきで形成されるコイルパターン上に磁性粉末を樹脂と混合して形成させた薄膜型インダクタの開発が続いている。
薄膜型インダクタは、絶縁基板に貫通孔を形成し、ビア電極を形成して、絶縁基板の上下面に形成されたコイルパターンを電気的に連結する。この際、主にレーザー（Ｌａｓｅｒ）を用いて絶縁基板に貫通孔を形成するが、安定した連結性を確保するために絶縁基板に十分な貫通孔を形成していくと、貫通孔の直径が大きくなる。そのため、ビア電極のサイズが大きくなり、アライメント（Ａｌｉｇｎｍｅｎｔ）によるオープン（Ｏｐｅｎ）不良を低減するためにビア電極を十分に覆うサイズのビアパッドが求められるため、ビアパッドのサイズも大きくなる。
しかし、ビアパッドのサイズが大きくなるにつれて、薄膜型インダクタのコア部の面積が減少し、コア部に充填される磁性体が減少して、インダクタンス（Ｌｓ）特性が減少するという問題があった。
特に、製品の小型化に伴い、ビアパッドが占める割合が相対的に高くなるにつれて、インダクタンス（Ｌｓ）特性を確保するためにビアパッドのサイズを減少させる方法が求められている。
本発明の一実施形態は、絶縁基板の上部及び下部に形成される内部コイル間の連結性を向上させるとともにビアパッドのサイズを減少させることにより、ビアパッドの面積によるインダクタンスの損失を防止できるチップ電子部品及びその製造方法を提供することを目的とする。
本発明の一実施形態は、絶縁基板を含む磁性体本体、上記絶縁基板の両面に形成され、上記絶縁基板を貫通するビア電極によって電気的に連結される内部コイル部、及び上記磁性体本体の一端面に形成され、上記内部コイル部と接続される外部電極を含むチップ電子部品において、上記絶縁基板及び上記ビア電極は、第１絶縁基板と、上記第１絶縁基板を貫通して形成される第１ビア電極と、上記第１ビア電極を覆うように上記第１絶縁基板の上面及び下面に形成される第１ビアパッドと、上記第１絶縁基板の上面及び下面にそれぞれ積層される第２絶縁基板と、上記第１ビアパッド上に形成され、上記第２絶縁基板を貫通して形成される第２ビア電極と、上記第２ビア電極を覆うように上記第２絶縁基板の表面に形成される第２ビアパッドと、を含み、上記第２ビアパッドは、上記第１ビアパッドより小さい面積を有するように形成されるチップ電子部品を提供する。
上記第２ビア電極の直径は、上記第１ビア電極の直径より小さく形成されることができる。
上記第２絶縁基板の厚さは、上記第１絶縁基板の厚さより薄く形成されることができる。
上記第１ビア電極の直径は、４０μｍ〜８０μｍであることができる。
上記第２ビア電極の直径は、１０μｍ〜４０μｍであることができる。
上記第１絶縁基板の厚さは、５０μｍ〜７０μｍであることができる。
上記第２絶縁基板の厚さは、１０μｍ〜３０μｍであることができる。
上記第２ビアパッドの長軸の長さは、４０μｍ〜１４０μｍであることができる。
上記第２ビア電極の中心部は、上記第１ビア電極の中心部から５０μｍ〜８０μｍの間隔を有するように形成されることができる。
本発明の他の実施形態は、絶縁基板を含む磁性体本体と、上記絶縁基板の両面に形成され、上記絶縁基板を貫通するビア電極によって電気的に連結される内部コイル部と、上記磁性体本体の一端面に形成され、上記内部コイル部と接続される外部電極と、を含み、上記ビア電極は、上記絶縁基板のコア部を貫通して形成される第１ビア電極、及び上記絶縁基板の上部及び下部を貫通して形成され、上記第１ビア電極より小さい直径を有する第２ビア電極を含むチップ電子部品を提供する。
上記第１ビア電極を覆うように上記絶縁基板のコア部の上面及び下面に形成される第１ビアパッド、及び上記第２ビア電極を覆うように上記絶縁基板の上部及び下部の表面に形成される第２ビアパッドを含み、上記第２ビアパッドは、上記第１ビアパッドより小さい面積を有するように形成されることができる。
本発明の他の実施形態は、絶縁基板を貫通するビア電極を形成し、上記絶縁基板の両面に上記ビア電極によって電気的に連結される内部コイル部を形成し、上記内部コイル部が形成される絶縁基板の上部及び下部に磁性体層を積層して磁性体本体を形成するチップ電子部品の製造方法において、上記絶縁基板を貫通するビア電極の形成は、第１絶縁基板に第１貫通孔を形成し、上記第１貫通孔を充填するめっきを行って、第１ビア電極、及び上記第１ビア電極を覆う第１ビアパッドを形成する段階と、上記第１絶縁基板の上面及び下面に第２絶縁基板をそれぞれ積層する段階と、上記第２絶縁基板に第２貫通孔を形成し、上記第２貫通孔を充填するめっきを行って、第２ビア電極、及び上記第２ビア電極を覆う第２ビアパッドを形成する段階と、を含み、上記第２ビアパッドは、上記第１ビアパッドより小さい面積を有するように形成するチップ電子部品の製造方法を提供する。
上記第２絶縁基板の厚さは、上記第１絶縁基板の厚さより薄く形成することができる。
上記第２貫通孔の直径は、上記第１貫通孔の直径より小さく形成することができる。
上記第２ビア電極の直径は、上記第１ビア電極の直径より小さく形成することができる。
上記第１絶縁基板の厚さは、５０μｍ〜７０μｍであることができる。
上記第２絶縁基板の厚さは、１０μｍ〜３０μｍであることができる。
上記第１ビア電極の直径は、４０μｍ〜８０μｍであることができる。
上記第２ビア電極の直径は、１０μｍ〜４０μｍであることができる。
上記第２ビアパッドの長軸の長さは、４０μｍ〜１４０μｍであることができる。
上記第２ビア電極の中心部は、上記第１ビア電極の中心部から５０μｍ〜８０μｍの間隔を有するように形成することができる。
本発明の一実施形態によると、絶縁基板の上部及び下部に形成される内部コイル間の連結性を向上させるとともに最外層のビア電極のサイズを減少させることにより、ビアパッドのサイズを減少させることができる。その結果、ビアパッドの面積によるインダクタンスの損失を防止することができ、高容量の超小型製品を具現することができる。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
チップ電子部品
以下、本発明の一実施形態によるチップ電子部品について説明するにあたり、特に薄膜型インダクタについて説明するが、これに制限されるものではない。
以下、本発明の一実施形態によるチップ電子部品について説明するにあたり、特に薄膜型インダクタについて説明するが、これに制限されるものではない。
図１は本発明の一実施形態によるチップ電子部品の断面図である。
図１を参照すると、チップ電子部品の一例として、電源供給回路の電源ラインに用いられる薄膜型インダクタ１００が開示される。上記チップ電子部品は、チップインダクタの他にも、チップビーズ（ｃｈｉｐ ｂｅａｄ）、チップフィルタ（ｃｈｉｐ ｆｉｌｔｅｒ）などに適切に応用されることができる。
上記薄膜型インダクタ１００は、磁性体本体５０と、絶縁基板２１、２２と、内部コイル部４０と、外部電極８０と、を含む。
磁性体本体５０は、薄膜型インダクタ１００の外観をなし、磁気特性を示す材料であれば制限されないが、例えば、フェライトまたは金属系軟磁性材料が充填されて形成されることができる。
上記フェライトとしては、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ−Ｃｕ系フェライト、Ｍｎ−Ｍｇ系フェライト、Ｂａ系フェライト、Ｌｉ系フェライトなどの公知のフェライトを用いることができる。
また、上記金属系軟磁性材料としては、Ｆｅ、Ｓｉ、Ｃｒ、Ａｌ、及びＮｉからなる群より選択されたいずれか一つ以上を含む合金を用いることができる。例えば、Ｆｅ−Ｓｉ−Ｂ−Ｃｒ系非晶質金属粒子を用いることができるが、これに制限されるものではない。
上記金属系軟磁性材料の粒径は０．１μｍ〜２０μｍであることができ、エポキシ（ｅｐｏｘｙ）樹脂またはポリイミド（ｐｏｌｙｉｍｉｄｅ）などの高分子上に分散した形態で含まれることができる。
上記磁性体本体５０の内部に形成される絶縁基板２０は、例えば、ポリプロピレングリコール（ＰＰＧ）基板、フェライト基板、または金属系軟磁性基板などで形成されることができる。
上記絶縁基板２０は、中央部が貫通されて中央孔を形成し、上記中央孔はフェライトまたは金属系軟磁性材料などの磁性体で充填されて中央コア部を形成することができる。磁性体で充填される中央コア部を形成することにより、インダクタンス（Ｌ）を向上させることができる。
上記絶縁基板２０の一面にはコイル形状のパターンを有する内部コイル部４０が形成されることができる。また、上記絶縁基板２０の反対面にもコイル形状のパターンを有する内部コイル部４０が形成されることができる。
上記内部コイル部４０のコイルパターンは、スパイラル（ｓｐｉｒａｌ）形状に形成されることができる。また、上記絶縁基板２０の一面及び反対面に形成される内部コイル部４０は、上記絶縁基板２０を貫通して形成されるビア電極によって電気的に接続されることができる。
上記絶縁基板２０は、絶縁基板のコア層を形成する第１絶縁基板２１と、上記第１絶縁基板２１の上面及び下面に積層されて絶縁基板の上部及び下部を形成する第２絶縁基板２２と、を含む。
上記第１絶縁基板２１には第１絶縁基板２１を貫通する第１ビア電極３１が形成され、第１ビア電極３１を覆うように第１絶縁基板２１の上面及び下面に第１ビアパッド３５が形成される。
上記第２絶縁基板２２には、上記第１絶縁基板２１上に形成され、第２絶縁基板２２を貫通する第２ビア電極３２が形成される。また、第２絶縁基板２２の表面には第２ビア電極３２を覆うように第２ビアパッド３６が形成される。
この際、上記第２絶縁基板２２の厚さは、第１絶縁基板２１の厚さより薄く形成されることができる。
一方、ビア電極を形成するための貫通孔を形成する際に、絶縁基板の厚さが厚いほど貫通孔の直径が大きくなる。貫通孔の直径が大きくなると、ビア電極の直径が大きくなり、ビア電極を覆うビアパッドのサイズも大きくなるという問題があった。また、貫通孔の直径を減少させてビアパッドのサイズを減らすためには、絶縁基板の厚さを薄く形成しなければならないが、絶縁基板は内部コイル部を支持する必要があるため、絶縁基板の厚さを減少させるにも限界があった。
これに対し、本発明の一実施形態では、第１絶縁基板２１に第１ビア電極３１及び第１ビアパッド３５を形成し、上記第１絶縁基板２１より薄い厚さの第２絶縁基板２２を第１絶縁基板２１の上面及び下面に積層した後、第１絶縁基板２１より薄い第２絶縁基板２２を貫通する第２ビア電極３２を形成することにより、第２ビア電極３２及び第２ビアパッド３６のサイズを減少させた。
すなわち、第１絶縁基板２１より薄い第２絶縁基板２２に形成される上記第２ビア電極３２の直径は、第１ビア電極３１の直径より小さく形成されることができ、第２ビアパッド３６は、第１ビアパッド３５より小さい面積を有するように形成されることができる。
絶縁基板２０の表面に形成されるビアパッドである第２ビアパッド３６のサイズが減少するにつれて、磁性体が充填される中央コア部の面積が増加し、高インダクタンス（Ｌｓ）を具現することができる。
上記第１絶縁基板２１の厚さは、５０μｍ〜７０μｍであることができる。
第１絶縁基板２１の厚さが５０μｍ未満の場合は、内部コイル部を支持する力が弱くなり、７０μｍを超える場合は、磁性体本体に充填される磁性体の体積が減少して、インダクタンスが減少し、キャビティ（ｃａｖｉｔｙ）加工不良が発生する可能性がある。
上記第２絶縁基板２２の厚さは、１０μｍ〜３０μｍであることができる。
第２絶縁基板２２の厚さが１０μｍ未満の場合は、内層パッドである第１ビアパッド３５が露出して第２ビア電極３２の加工が困難になる可能性があり、３０μｍを超える場合は、貫通孔を加工する際に直径が大きくなってビア電極のサイズが大きくなり、ビアパッドの面積が増加してインダクタンスが減少するという問題が発生するおそれがある。
上記第１ビア電極３１の直径は、４０μｍ〜８０μｍであることができる。
第１ビア電極３１の直径が４０μｍ未満の場合は、第１絶縁基板２１を十分に貫通するように形成されないため電気的連結性が低下する可能性があり、８０μｍを超える場合は、インダクタンス（Ｌｓ）が減少するおそれがある。
上記第２ビア電極３２の直径は、１０μｍ〜４０μｍであることができる。
第２ビア電極３２の直径が１０μｍ未満の場合は、第２絶縁基板２２を十分に貫通するように形成されないため電気的連結性が低下する可能性があり、４０μｍを超える場合は、アライメント（Ａｌｉｇｎｍｅｎｔ）によるオープン（Ｏｐｅｎ）不良を低減するための第２ビアパッド３６の面積が増加して、中央コア部の面積が減少し、インダクタンスが減少するおそれがある。
上記第１ビアパッド３５及び第２ビアパッド３６は、アライメント（Ａｌｉｇｎｍｅｎｔ）によるオープン（Ｏｐｅｎ）不良を防止できる形態であれば、形態に特に制限はなく、例えば、円形、楕円形、四角形などの形態であることができる。
上記第２ビアパッド３６の長軸の長さは、４０μｍ〜１４０μｍであることができる。
第２ビアパッド３６の長軸の長さが４０μｍ未満の場合は、アライメント（Ａｌｉｇｎｍｅｎｔ）によるオープン（Ｏｐｅｎ）不良などが発生する可能性があり、１４０μｍを超える場合は、中央コア部の面積が減少し、インダクタンスが減少するおそれがある。
図２は本発明の他の実施形態によるチップ電子部品の断面図である。
図２を参照すると、上記第２ビア電極３２は、第１ビア電極３１からずれた位置に所定間隔をおいて形成されることができる。
第１ビア電極３１の中心部と第２ビア電極３２の中心部との間隔ｄは、５０μｍ〜８０μｍになるように形成されることができる。第１ビア電極３１と第２ビア電極３２の中心部との間隔が５０μｍ〜８０μｍを満たすように形成されることにより、ビア電極のフィル（ｆｉｌｌ）めっきの際にディンプル（ｄｉｍｐｌｅ）不良及びオープン（ｏｐｅｎ）不良を防止することができる。
上記内部コイル部４０と第１及び第２ビア電極３１、３２は、電気伝導性に優れた金属を含んで形成されることができ、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などで形成されることができる。
上記内部コイル部４０の表面には、内部コイル部４０を被覆する絶縁膜が形成されることができる。
絶縁膜は、スクリーン印刷法、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ、ＰＲ）の露光、現像による工程、スプレー（ｓｐｒａｙ）塗布工程などの公知の方法で形成することができるが、これに制限されない。
絶縁基板２０の一面に形成される内部コイル部４０の一端部は、磁性体本体５０の長さ方向の一端面に露出することができ、絶縁基板２０の反対面に形成される内部コイル部４０の一端部は、磁性体本体５０の長さ方向の他端面に露出することができる。
上記磁性体本体５０の両端面に露出する上記内部コイル部４０の引出部とそれぞれ接続されるように、磁性体本体５０の両端面に外部電極８０が形成されることができる。
上記外部電極８０は、磁性体本体５０の長さ方向の両端面に形成され、磁性体本体５０の厚さ方向の両端面及び／または幅方向の両端面に延びて形成されることができる。
上記外部電極８０は、電気伝導性に優れた金属を含んで形成されることができる。例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、または銀（Ａｇ）などが単独でまたはこれらの合金で形成されることができる。
チップ電子部品の製造方法
図３から図８は本発明の一実施形態によるチップ電子部品の製造方法を順に示す図である。
図３から図８は本発明の一実施形態によるチップ電子部品の製造方法を順に示す図である。
図３を参照すると、第１絶縁基板２１に第１貫通孔２５を形成することができる。
上記第１絶縁基板２１の両面には、金属層、例えば、銅（Ｃｕ）層が形成されてもよい。
第１絶縁基板２１は、例えば、ポリプロピレングリコール（ＰＰＧ）基板、フェライト基板、または金属系軟磁性基板などで形成されることができる。また、第１絶縁基板２１の厚さは、５０μｍ〜７０μｍであることができる。
上記第１貫通孔２５は、機械的ドリルまたはレーザードリルを用いて形成することができるが、特にこれに限定されない。ここで、上記レーザードリルは、ＣＯ２レーザーまたはＹＡＧレーザーであることができるが、特にこれに限定されるものではない。
図４を参照すると、金属層が形成された第１絶縁基板２１上にフォトレジスト６０を形成し、めっきを行って第１ビア電極３１及び第１ビアパッド３５を形成することができる。
上記フォトレジスト６０は、一般の感光性レジストフィルムであり、ドライフィルムレジストなどを用いることができるが、特にこれに限定されるものではない。
上記第１ビア電極３１及び第１ビアパッド３５は、電気伝導性に優れた金属を含んで形成することができ、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などを用いることができる。
上記形成される第１ビア電極３１の直径は、４０μｍ〜８０μｍであることができる。
図５を参照すると、上記フォトレジスト６０を剥離し、エッチング工程を行うことにより、第１絶縁基板２１の両面に形成された金属層を除去することができる。
図６を参照すると、上記第１絶縁基板２１の上面及び下面に第２絶縁基板２２をそれぞれ積層することができる。
上記第２絶縁基板２２の厚さは、第１絶縁基板２１の厚さより薄く形成されることができる。
一方、ビア電極を形成するための貫通孔を形成する際に、絶縁基板の厚さが厚いほど貫通孔の直径が大きくなる。貫通孔の直径が大きくなると、ビア電極の直径が大きくなり、ビア電極を覆うビアパッドのサイズも大きくなるという問題があった。貫通孔の直径を減少させてビアパッドのサイズを減少させるためには、絶縁基板の厚さを薄く形成しなければならないが、絶縁基板は内部コイル部を支持する必要があるため、ビア電極及びビアパッドのサイズを減少させるために絶縁基板の厚さを減少させるにも限界があった。
これに対し、本発明の一実施形態では、第１絶縁基板２１に第１ビア電極３１及び第１ビアパッド３５を形成し、上記第１絶縁基板２１より薄い厚さの第２絶縁基板２２を第１絶縁基板２１の上面及び下面に積層した後、第１絶縁基板２１より薄い第２絶縁基板２２を貫通する第２ビア電極３２を形成することにより、第２ビア電極３２及び第２ビアパッド３６のサイズを減少させることができる。
第２絶縁基板２２は、例えば、ポリプロピレングリコール（ＰＰＧ）基板、フェライト基板、または金属系軟磁性基板などで形成されることができる。また、第２絶縁基板２２の厚さは、１０μｍ〜３０μｍであることができる。
図７を参照すると、上記第２絶縁基板２２に第２貫通孔２６を形成することができる。
上記第２貫通孔２６は、機械的ドリルまたはレーザードリルを用いて形成することができるが、特にこれに限定されない。ここで、上記レーザードリルは、ＣＯ２レーザーまたはＹＡＧレーザーであることができるが、特にこれに限定されるものではない。
この際、上記第２絶縁基板２２の厚さは、第１絶縁基板２１の厚さより薄いため、第２貫通孔２６の直径は、第１貫通孔２５の直径より小さく形成されることができる。
図８を参照すると、第２絶縁基板２２上にフォトレジスト６０を形成し、めっきを行って第２ビア電極３２及び第２ビアパッド３６を形成することができる。
第１絶縁基板２１より薄い第２絶縁基板２２に形成される上記第２ビア電極３２の直径は、第１ビア電極３１の直径より小さく形成されることができる。また、第２ビアパッド３６は、第１ビアパッド３５より小さい面積を有するように形成されることができる。
絶縁基板２０の表面に形成されるビアパッドである第２ビアパッド３６のサイズが減少するにつれて、磁性体が充填される中央コア部の面積が増加し、高インダクタンス（Ｌｓ）を具現することができる。
上記第２ビア電極３２及び第２ビアパッド３６は、電気伝導性に優れた金属を含んで形成することができ、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などを用いることができる。
上記形成される第２ビア電極３２の直径は、１０μｍ〜４０μｍであることができ、上記第２ビアパッド３６の長軸の長さは、４０μｍ〜１４０μｍであることができる。
一方、上記第２ビア電極３２は、第１ビア電極３１からずれた位置に所定間隔をおいて形成されることができる。
第１ビア電極３１の中心部と第２ビア電極３２の中心部との間隔ｄは、５０μｍ〜８０μｍになるように形成されることができる。第１ビア電極３１と第２ビア電極３２の中心部との間隔が５０μｍ〜８０μｍを満たすように形成されることにより、ビア電極のフィル（ｆｉｌｌ）めっきの際にディンプル（ｄｉｍｐｌｅ）不良及びオープン（ｏｐｅｎ）不良を防止することができる。
次に、上記フォトレジスト６０を剥離した後、上記第１及び第２ビア電極３１、３２によって電気的に連結される内部コイル部４０を絶縁基板２０の両面に形成することができる。
上記内部コイル部４０の形成方法としては、例えば、電気めっき法が挙げられるが、これに制限されない。内部コイル部４０は、電気伝導性に優れた金属を含んで形成することができ、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）、またはこれらの合金などを用いることができる。
内部コイル部４０を形成した後、上記内部コイル部４０を被覆する絶縁層を形成することができる。絶縁層は、スクリーン印刷法、フォトレジスト（ｐｈｏｔｏ ｒｅｓｉｓｔ、ＰＲ）の露光、現像による工程、スプレー（ｓｐｒａｙ）塗布工程などの公知の方法で形成することができるが、これに制限されない。
その後、内部コイル部４０が形成された絶縁基板２０の上部及び下部に磁性体層を積層して磁性体本体５０を形成する。
磁性体層を絶縁基板２０の両面に積層し、ラミネート法または静水圧プレス法で圧着して磁性体本体５０を形成することができる。この際、上記絶縁基板２０の中央部に形成された中央孔を磁性体で充填させることにより、中央コア部を形成することができる。
続いて、上記磁性体本体５０の少なくとも一端面に露出する内部コイル部４０と接続されるように外部電極８０を形成することができる。
上記外部電極８０は、電気伝導性に優れた金属を含むペーストを用いて形成することができる。例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、または銀（Ａｇ）などが単独でまたはこれらの合金などが含まれる伝導性ペーストを用いることができる。外部電極８０は、外部電極８０の形状に応じて、プリンティングだけでなくディッピング（ｄｉｐｐｉｎｇ）法などにより形成されることができる。
その他、上述した本発明の一実施形態によるチップ電子部品の特徴と同一部分については、ここでは省略する。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
１００ 薄膜型インダクタ
２０ 絶縁基板
２１ 第１絶縁基板
２２ 第２絶縁基板
２５ 第１貫通孔
２６ 第２貫通孔
３１ 第１ビア電極
３２ 第２ビア電極
３５ 第１ビアパッド
３６ 第２ビアパッド
５０ 磁性体本体
６０ フォトレジスト
８０ 外部電極
２０ 絶縁基板
２１ 第１絶縁基板
２２ 第２絶縁基板
２５ 第１貫通孔
２６ 第２貫通孔
３１ 第１ビア電極
３２ 第２ビア電極
３５ 第１ビアパッド
３６ 第２ビアパッド
５０ 磁性体本体
６０ フォトレジスト
８０ 外部電極
Claims (19)
- 絶縁基板を含む磁性体本体、前記絶縁基板の両面に形成され、前記絶縁基板を貫通するビア電極によって電気的に連結される内部コイル部、及び前記磁性体本体の一端面に形成され、前記内部コイル部と接続される外部電極を含むチップ電子部品において、
前記絶縁基板及び前記ビア電極は、
第１絶縁基板と、
前記第１絶縁基板を貫通して形成される第１ビア電極と、
前記第１ビア電極を覆うように前記第１絶縁基板の上面及び下面に形成される第１ビアパッドと、
前記第１絶縁基板の上面及び下面にそれぞれ積層される第２絶縁基板と、
前記第１ビアパッド上に形成され、前記第２絶縁基板を貫通して形成される第２ビア電極と、
前記第２ビア電極を覆うように前記第２絶縁基板の表面に形成される第２ビアパッドと、を含み、
前記第２ビアパッドは、前記第１ビアパッドより小さい面積を有するように形成され、
前記第２絶縁基板の厚さは前記第１絶縁基板の厚さより薄く形成され、
前記第１絶縁基板は内部に別途のパターンが形成されていない絶縁基板であり、
前記第１及び第２絶縁基板、前記第１及び第２ビア電極、前記第１及び第２ビアパッド、及び前記内部コイル部は前記磁性体本体内に配置される、チップ電子部品。 - 前記第２ビア電極の直径は、前記第１ビア電極の直径より小さく形成される、請求項１に記載のチップ電子部品。
- 前記第１ビア電極の直径は、４０μｍ〜８０μｍである、請求項１に記載のチップ電子部品。
- 前記第２ビア電極の直径は、１０μｍ〜４０μｍである、請求項１に記載のチップ電子部品。
- 前記第１絶縁基板の厚さは、５０μｍ〜７０μｍである、請求項１に記載のチップ電子部品。
- 前記第２絶縁基板の厚さは、１０μｍ〜３０μｍである、請求項１に記載のチップ電子部品。
- 前記第２ビアパッドの長軸の長さは、４０μｍ〜１４０μｍである、請求項１に記載のチップ電子部品。
- 前記第２ビア電極の中心部は、前記第１ビア電極の中心部から５０μｍ〜８０μｍの間隔を有するように形成される、請求項１に記載のチップ電子部品。
- 絶縁基板を含む磁性体本体と、
前記絶縁基板の両面に形成され、前記絶縁基板を貫通するビア電極によって電気的に連結される内部コイル部と、
前記磁性体本体の一端面に形成され、前記内部コイル部と接続される外部電極と、を含み、
前記絶縁基板、前記内部コイル部、及び前記ビア電極は前記磁性体本体内に配置され、
前記ビア電極は、前記絶縁基板のコア層を貫通して形成される第１ビア電極、及び前記絶縁基板の上部及び下部を貫通して形成され、前記第１ビア電極より小さい直径を有する第２ビア電極を含み、
前記絶縁基板の上部及び下部のそれぞれの厚さは前記絶縁基板のコア層の厚さより薄く、
前記絶縁基板のコア層は内部に別途のパターンが形成されていない絶縁層である、チップ電子部品。 - 前記第１ビア電極を覆うように前記絶縁基板のコア層の上面及び下面に形成される第１ビアパッド、及び前記第２ビア電極を覆うように前記絶縁基板の上部及び下部の表面に形成される第２ビアパッドを含み、
前記第２ビアパッドは、前記第１ビアパッドより小さい面積を有するように形成される、請求項９に記載のチップ電子部品。 - 絶縁基板を貫通するビア電極を形成し、前記絶縁基板の両面に前記ビア電極によって電気的に連結される内部コイル部を形成し、前記内部コイル部が形成される絶縁基板の上部及び下部に磁性体層を積層して磁性体本体を形成するチップ電子部品の製造方法において、
前記絶縁基板を貫通するビア電極の形成は、
第１絶縁基板に第１貫通孔を形成し、前記第１貫通孔を充填するめっきを行って、第１ビア電極、及び前記第１ビア電極を覆う第１ビアパッドを形成する段階と、
前記第１絶縁基板の上面及び下面に第２絶縁基板をそれぞれ積層する段階と、
前記第２絶縁基板に第２貫通孔を形成し、前記第２貫通孔を充填するめっきを行って、第２ビア電極、及び前記第２ビア電極を覆う第２ビアパッドを形成する段階と、を含み、
前記第２ビアパッドは、前記第１ビアパッドより小さい面積を有するように形成し、
前記第２絶縁基板の厚さは前記第１絶縁基板の厚さより薄く形成し、
前記第１絶縁基板は内部に別途のパターンが形成されていない絶縁基板であり、
前記第１及び第２絶縁基板、前記第１及び第２ビア電極、前記第１及び第２ビアパッド、及び前記内部コイル部は前記磁性体本体内に配置する、チップ電子部品の製造方法。 - 前記第２貫通孔の直径は、前記第１貫通孔の直径より小さく形成する、請求項１１に記載のチップ電子部品の製造方法。
- 前記第２ビア電極の直径は、前記第１ビア電極の直径より小さく形成する、請求項１１に記載のチップ電子部品の製造方法。
- 前記第１絶縁基板の厚さは、５０μｍ〜７０μｍである、請求項１１に記載のチップ電子部品の製造方法。
- 前記第２絶縁基板の厚さは、１０μｍ〜３０μｍである、請求項１１に記載のチップ電子部品の製造方法。
- 前記第１ビア電極の直径は、４０μｍ〜８０μｍである、請求項１１に記載のチップ電子部品の製造方法。
- 前記第２ビア電極の直径は、１０μｍ〜４０μｍである、請求項１１に記載のチップ電子部品の製造方法。
- 前記第２ビアパッドの長軸の長さは、４０μｍ〜１４０μｍである、請求項１１に記載のチップ電子部品の製造方法。
- 前記第２ビア電極の中心部は、前記第１ビア電極の中心部から５０μｍ〜８０μｍの間隔を有するように形成する、請求項１１に記載のチップ電子部品の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2014-0054639 | 2014-05-08 | ||
| KR1020140054639A KR102069629B1 (ko) | 2014-05-08 | 2014-05-08 | 칩 전자부품 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015216341A JP2015216341A (ja) | 2015-12-03 |
| JP6230972B2 true JP6230972B2 (ja) | 2017-11-15 |
Family
ID=54368501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014163456A Active JP6230972B2 (ja) | 2014-05-08 | 2014-08-11 | チップ電子部品及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9331009B2 (ja) |
| JP (1) | JP6230972B2 (ja) |
| KR (1) | KR102069629B1 (ja) |
| CN (1) | CN105097186B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4027227A1 (en) | 2014-09-02 | 2022-07-13 | Apple Inc. | Reduced-size interfaces for managing alerts |
| KR101862503B1 (ko) * | 2017-01-06 | 2018-05-29 | 삼성전기주식회사 | 인덕터 및 그의 제조방법 |
| KR101987213B1 (ko) * | 2017-09-20 | 2019-06-10 | 삼성전기주식회사 | 코일부품 및 그 제조방법 |
| KR101994758B1 (ko) | 2017-10-16 | 2019-07-01 | 삼성전기주식회사 | 박막형 인덕터 |
| KR102047595B1 (ko) * | 2017-12-11 | 2019-11-21 | 삼성전기주식회사 | 인덕터 및 그 제조방법 |
| KR101973448B1 (ko) * | 2017-12-11 | 2019-04-29 | 삼성전기주식회사 | 코일 부품 |
| KR102148832B1 (ko) * | 2018-10-12 | 2020-08-27 | 삼성전기주식회사 | 코일 부품 |
| KR102172639B1 (ko) | 2019-07-24 | 2020-11-03 | 삼성전기주식회사 | 코일 전자 부품 |
| KR102404315B1 (ko) * | 2020-05-08 | 2022-06-07 | 삼성전기주식회사 | 코일 부품 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952811A (ja) * | 1982-09-20 | 1984-03-27 | Sony Corp | プリントコイル |
| JP4046827B2 (ja) | 1998-01-12 | 2008-02-13 | Ｔｄｋ株式会社 | 平面コイル及び平面トランス |
| JP2001015920A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 多層プリント配線板及びその製造方法 |
| JP2001244123A (ja) * | 2000-02-28 | 2001-09-07 | Kawatetsu Mining Co Ltd | 表面実装型平面磁気素子及びその製造方法 |
| US20030122175A1 (en) * | 2001-12-28 | 2003-07-03 | Buskirk Peter Van | Integrated passive devices formed by demascene processing |
| US6852605B2 (en) * | 2003-05-01 | 2005-02-08 | Chartered Semiconductor Manufacturing Ltd. | Method of forming an inductor with continuous metal deposition |
| JP2004349468A (ja) * | 2003-05-22 | 2004-12-09 | Tdk Corp | コイル基板及び表面実装型コイル素子 |
| US20060084251A1 (en) * | 2004-10-18 | 2006-04-20 | Fujitsu Limited | Plating method, semiconductor device fabrication method and circuit board fabrication method |
| JP2006216713A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2007067214A (ja) | 2005-08-31 | 2007-03-15 | Taiyo Yuden Co Ltd | パワーインダクタ |
| JP2007142157A (ja) * | 2005-11-18 | 2007-06-07 | Alps Electric Co Ltd | 可変インダクタ |
| JP2009170446A (ja) * | 2008-01-10 | 2009-07-30 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP5133091B2 (ja) * | 2008-02-28 | 2013-01-30 | 太陽誘電株式会社 | 電子部品及びその製造方法 |
| US9236171B2 (en) * | 2010-10-21 | 2016-01-12 | Tdk Corporation | Coil component and method for producing same |
| JP2012186440A (ja) * | 2011-02-18 | 2012-09-27 | Ibiden Co Ltd | インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法 |
| JP6283158B2 (ja) * | 2012-04-12 | 2018-02-21 | 新光電気工業株式会社 | 配線基板、及び、配線基板の製造方法 |
-
2014
- 2014-05-08 KR KR1020140054639A patent/KR102069629B1/ko active IP Right Grant
- 2014-08-11 JP JP2014163456A patent/JP6230972B2/ja active Active
- 2014-08-18 US US14/461,800 patent/US9331009B2/en active Active
- 2014-08-28 CN CN201410432461.6A patent/CN105097186B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR102069629B1 (ko) | 2020-01-23 |
| JP2015216341A (ja) | 2015-12-03 |
| US9331009B2 (en) | 2016-05-03 |
| KR20150127999A (ko) | 2015-11-18 |
| CN105097186A (zh) | 2015-11-25 |
| CN105097186B (zh) | 2018-07-27 |
| US20150325510A1 (en) | 2015-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10801121B2 (en) | Chip electronic component and manufacturing method thereof | |
| JP6230972B2 (ja) | チップ電子部品及びその製造方法 | |
| US9976224B2 (en) | Chip electronic component and manufacturing method thereof | |
| JP6104863B2 (ja) | チップ電子部品及びその製造方法 | |
| KR101659216B1 (ko) | 코일 전자부품 및 그 제조방법 | |
| KR102025708B1 (ko) | 칩 전자부품 및 그 실장기판 | |
| JP6213996B2 (ja) | チップ電子部品及びその製造方法 | |
| US10319515B2 (en) | Chip electronic component | |
| JP6598156B2 (ja) | チップ電子部品及びその製造方法、並びにその実装基板 | |
| KR101832608B1 (ko) | 코일 전자 부품 및 그 제조방법 | |
| JP6382001B2 (ja) | チップ電子部品及びその製造方法 | |
| JP5932914B2 (ja) | チップ電子部品及びその実装基板 | |
| KR102145317B1 (ko) | 칩 전자부품 및 그 제조방법 | |
| US20150187484A1 (en) | Chip electronic component | |
| JP6121371B2 (ja) | チップ電子部品及びその実装基板 | |
| US10804021B2 (en) | Chip electronic component and method of manufacturing the same | |
| US20160104563A1 (en) | Chip electronic component | |
| KR20150081802A (ko) | 칩 전자부품 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171018 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6230972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |