WO1991003074A1 - Verfahren zur struckturierung eines halbleiterkörpers - Google Patents

Verfahren zur struckturierung eines halbleiterkörpers Download PDF

Info

Publication number
WO1991003074A1
WO1991003074A1 PCT/DE1990/000596 DE9000596W WO9103074A1 WO 1991003074 A1 WO1991003074 A1 WO 1991003074A1 DE 9000596 W DE9000596 W DE 9000596W WO 9103074 A1 WO9103074 A1 WO 9103074A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor body
etching
recess
anisotropic
layer
Prior art date
Application number
PCT/DE1990/000596
Other languages
English (en)
French (fr)
Inventor
Jiri Marek
Dietmar Haack
Martin Warth
Frank Bantien
Günther FINDLER
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO1991003074A1 publication Critical patent/WO1991003074A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Definitions

  • the invention relates to a method for structuring a semiconductor body according to the preamble of the main claim.
  • the inventive method with the characterizing features of claim 1 or claim 7 has the advantage that the use of dry, anisotropic reactive ion etching (RIE) in combination with a lateral undercut, especially in two-layer semiconductor bodies that have a pn or np Have a transition between the upper and the lower layer, precise structures can be generated and the etching times can be shortened, since the critical mechanical dimensions are defined in the lithographically structurable wafer level and the etching can take place solely from the front of the wafer.
  • RIE reactive ion etching
  • Another advantage is that passivation can be used that is compatible with IC technology. The method enables the structures to be arranged in any direction within the wafer plane, since the anisotropy of the reactive ion etching is not tied to crystallographic orientations.
  • the structures which are produced by means of the reactive ion etching in combination with a backside etching have an improved damping behavior, since the air located between the electrodes can escape symmetrically upwards and downwards when the electrode which is designed as a movable tongue is deflected.
  • the aspect ratio of the electrodes is such that the desired damping takes place at pressures close to atmospheric pressure.
  • FIGS. 1a to 1g show various stages in the manufacture of a tongue structure in a semiconductor body
  • FIGS. 2a to 2d shows a production variant with electrochemical undercut
  • FIGS. 3a through 3d show a production variant with undercut from the back of the wafer
  • FIG. 4 shows a structured silicon wafer.
  • FIG. 1 a shows a disk-shaped semiconductor body 10 made of monocrystalline silicon in section (partially broken off), on the main surface of which a silicon dioxide layer 11 has been deposited. A photoresist layer 12 has been applied to the silicon dioxide layer 11.
  • FIG. 1b shows the sectional view of the semiconductor body 10 according to FIG. 1a, but with a structured silicon dioxide layer 11.
  • the photoresist layer 12 has been exposed and developed with a corresponding mask.
  • the silicon dioxide layer 11 with the photoresist mask formed in this way not shown in FIG. 1b, has been etched to the silicon surface with the aid of the anisotropic reactive ion etching (RIE).
  • RIE anisotropic reactive ion etching
  • the photoresist mask can then be removed.
  • the silicon dioxide layer 11 etched in this way, shown in FIG. 1b contains the pattern of the recess 13 to be formed in the semiconductor body 10, which is shown in FIGS. 1c and 1d.
  • FIG. 1c shows a sectional view as in Figure lb.
  • FIG. 1c shows the state of the semiconductor structure being produced, which is present after the recess 13 in the form of a U-shaped trench has been etched into the semiconductor body 10 according to FIG. 1b, which is covered with the silicon dioxide mask 11. The etching was carried out dry using reactive ion etching (RIE). The silicon dioxide mask 11 was used to define the structure.
  • Figure ld shows the arrangement of Figure lc in plan view. It can be seen from FIG. 1d that the recess 13, viewed in the direction perpendicular to the upper main surface of the semiconductor body 10, is U-shaped. In contrast, FIG. 1c clearly shows that the recess 13 forms a trench with lateral boundary surfaces running perpendicular to the semiconductor surface. The semiconductor material that remains between the two legs of the U-shaped trench 13 in plan view forms a web 14.
  • the lateral widening of the recess 13 is accomplished in the vicinity of its bottom surface.
  • the lateral boundary surfaces of the recess 13 above this area must be protected by a passivation layer. This passivation can be avoided with electrochemical underetching.
  • Figure le shows a structure with two recesses 13a and 13b.
  • a passivation layer (or double layer) 15 consisting of a low-temperature oxide or oxynitride or nitride is first applied to all boundary surfaces of the recesses 13a and 13b, ie. H. deposited on their bottom surfaces as well as on their lateral boundary surfaces, the semiconductor body 10 here consisting of a substrate 10a of a certain conductivity type and an epitaxial layer 10b applied thereon.
  • this passivation layer 15 on the bottom surfaces of the recesses 13a and 13b is removed again by anisotropic reactive ion etching (RIE), so that the arrangement according to FIG. 1f is created.
  • RIE anisotropic reactive ion etching
  • the recesses 13a and 13b are then expanded laterally in the vicinity of their bottom surface by isotropic etching.
  • the undercutting can be carried out by isotropic plasma etching, wet chemical etching (isotropic or anisotropic) or by electrochemical etching.
  • the structure formed in this way is shown in FIG. 1g. It can be seen from FIG. 1g that the webs 14a and 14b from FIGS. 1e and 1f due to their small wall thickness due to the latex
  • tongues 16a and 16b can serve, for example, as mechanically deflectable members of acceleration sensors.
  • this etching process is continued to deepen the recesses in an area below the lower edge of the remaining part of the passivation layer 15. In this way, the lateral widening of the recesses 13a and 13b can be facilitated with the help of the subsequent etching.
  • the method described here can in particular also be applied to ( ⁇ ll) silicon wafers, which allows a precisely defined anisotropic undercut in the (110) direction, with (111) crystal planes being formed as the underside of the tongue and the base of the lateral undercut.
  • This situation is shown in Figure 4.
  • the etching trenches 13a, 13b are arranged with respect to the crystal orientation of the wafer in such a way that at least two side faces of the etching trenches 13a, 13b (110) faces adjoining the webs 14a, 14b, since they are etched by KOH, for example, about 200 times faster are called (111) faces.
  • This property enables a defined, anisotropic lateral undercut in the (110) direction.
  • a structure in the silicon dioxide layers 11 and 22 to be transferred into the semiconductor body 10 by RIE is designated by 30.
  • Completely embedded between the two silicon dioxide layers 11 and 22 is an etch stop connection 23 in conductive contact with the upper layer 21 of the semiconductor body 10.
  • Figure 2b shows this U-shaped recess 13 in cross section through which a web 14 results.
  • the recess 13 completely penetrates the upper layer 21 and extends into the lower layer 20.
  • the etching stop connection 23 is exposed by the etching of a recess 31, as shown in FIG. 2c, and thus contacting the upper layer 21 is made possible. With the help of this contacting, the upper layer 21 is passivated during the subsequent electrochemical under-etching against an etching attack.
  • the extension 17 creates a free-standing tongue 16 from the web 14 shown in FIG. 2b.
  • the pn or np transition of the semiconductor body 10 serves as an etching stop limit in this undercut and enables the production of tongues with defined dimensions, in particular on the underside of the tongue 16.
  • FIG. 2d shows the structured semiconductor body 10 after the removal of the silicon dioxide layer 11 and the intermediate oxide layer
  • the semiconductor body in those areas in which it is from one main surface should be structured to reduce its thickness from its other main surface beforehand.
  • the surface side of the semiconductor body in question is first provided with a continuous passivation layer, then this passivation layer is etched off in those areas in which the thickness of the semiconductor body is to be reduced. In these areas, the exposed semiconductor body is then wet-chemically etched until the desired target thickness is reached.
  • the semiconductor body is structured from the other surface side in the manner already described, in which case the method step of the subsequent lateral undercut is omitted, since the recesses formed during the structuring onto the recesses previously etched on the other main surface of the semiconductor body meet, which in this case replace the lateral extensions formed by undercut (claim 7).
  • FIG. 3a shows a semiconductor body 10 with a lower layer 20 and an upper layer 21, which form a pn or np junction due to their different doping.
  • a silicon nitride layer 24 is deposited on the lower layer 20, which is structured and then used for the targeted passivation during anisotropic etching of the rear side of the semiconductor body 10.
  • As a passivation layer a different material can be used depending on the etching used.
  • the backside etching is carried out electrochemically, an anisotropic etching such as KOH being used, and the pn or np junction, which is polarized in the reverse direction via the etching stop connection 23, serves as the etching stop limit.
  • the front of the wafer is to be protected by a suitable passivation or with the help of an etching box. It is also possible to manufacture the membrane by time-controlled etching.
  • an etching recess 25 has formed in the back of the semiconductor body 10 in FIG. 3 b, which etching recess completely penetrates and is delimited by the upper layer 21.
  • the structure 30 from FIG. 3b is transferred into the upper layer 21 by reactive ion etching from the top of the semiconductor body 10.
  • the resulting U-shaped recess 13 exposes an oscillating tongue 16, as shown in FIG. 3c, and then the silicon dioxide layers 11 and 22 in the sensor area were removed.
  • the structured semiconductor body 10 shown in FIG. 3c has a (100) crystal orientation and the characteristic angle of 54.74 ° between the side walls of the etching recess 25 and its main surfaces.
  • FIG. 3d shows a semiconductor body 10 with a (110) crystal orientation.
  • side etching of the etching recess 25 which is perpendicular to the main surfaces occurs in the case of the rear side etching.
  • the exposure of the tongue 16 from the upper side of the half Because of the (110) crystal orientation, conductor body 10 can also be carried out here by means of wet-chemical, anisotropic etching of the U-shaped recess 13 instead of reactive ion etching.
  • a structure according to FIG. 3c or FIG. 3d has a particularly advantageous damping behavior, since the air located between the tongue 16 and the semiconductor body 10 can escape symmetrically upwards and downwards when the tongue 16 is deflected.
  • the structure shown in FIG. 3d can moreover be produced using only the process steps customary in micromechanics, which considerably simplifies the process control.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Pressure Sensors (AREA)

Abstract

Es wird ein Verfahren zur Strukturierung eines scheibenförmigen, vorzugsweise einkristallinien, insbesondere aus Silizium bestehenden Halbleiterkörpers (10) vorgeschlagen. Mit Hilfe der Fotomaskierungstechnik wird zuerst mindestens eine Ausnehmung (13, 13a, 13b) mit im wesentlichen senkrecht zu den beiden Hauptoberflächen des Halbleiterkörpers (10) verlaufenden seitlichen Begrenzungsflächen und einer im wesentlichen parallel zu den beiden Hauptoberflächen verlaufenden Bodenfläche von einer der beiden Hauptoberflächen aus durch anisotropes reaktives Ionenätzen in den Halbleiterkörper (10) eingeätzt und anschließend die Ausnehmung (13, 13a, 13b) in der Nähe ihrer Bodenfläche durch laterales Ätzen mit einer Erweiterung (17) versehen.

Description

Verfahren zur Strukturierunσ eines Halbleiterkörpers
Stand der Technik
Die Erfindung betrifft ein Verfahren zur Strukturierung eines Halb¬ leiterkörpers nach der Gattung des Hauptanspruchs.
Zur Herstellung von Strukturen mit definierten mechanischen Eigen¬ schaften sind in der Mikromechanik bereits verschiedene Verfahren zur Strukturierung von Halbleiterkörpern bekannt. Diese Verfahren basieren im wesentlichen auf anisotropen Ätzprozessen; desweiteren können aber auch die isotropen Atzprozesse, die in der IC-Techno¬ logie verwendet werden, zur Ausbildung von mechanischen Strukturen angewendet werden. Der Nachteil der isotropen Atzverfahren besteht in der ungenügenden Maßhaltigkeit der Strukturen bei längeren Atzun¬ gen. Die anisotropen Atzungen basieren auf naßchemischen Ätzpro¬ zessen, die eine Ausrichtung der Strukturen lediglich entlang gewisser kristallographischer Achsen ermöglicht. Außerdem sind die anisotrop arbeitenden Atzmedien nur in geringem Maße mit einer IC-Technologie verträglich. Ein weiterer Nachteil der bisher bekann¬ ten Ätzverfahren ist, daß die zu strukturierenden Wafer in der Regel von der Rückseite her geätzt werden müssen. Hier werden Wafer mit einer Rückseitenpolitur, spezielle Lithographiegeräte zur beid- seitigen Belichtung, lange Atzzeiten sowie eine aufwendige Atzpassi- vierung benötigt. Vorteile der Erfindung
Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Anspruchs 1 oder des Anspruchs 7 hat demgegenüber den Vorteil, daß durch den Einsatz des trockenen, anisotropen reaktiven Ionenätzens (RIE) in Kombination mit einer lateralen Unterätzung besonders in zweischichtigen Halbleiterkörpern, die einen pn- bzw. np-Übergang zwischen der oberen und der unteren Schicht aufweisen, genaue Strukturen erzeugt und die Atzzeiten verkürzt werden können, da die kritischen mechanischen Dimensionen in der lithographisch struktu¬ rierbaren Waferebene definiert werden und die Ätzung alleine von der Wafervorderseite aus erfolgen kann. Ein weiterer Vorteil besteht darin, daß mit einer Passivierung gearbeitet werden kann, die mit einer IC-Technologie verträglich ist. Das Verfahren ermöglicht die Anordnung der Strukturen in beliebigen Richtungen innerhalb der Waferebene, da die Anisotropie des reaktiven Ionenätzens nicht an kristallographische Orientierungen gebunden ist.
Vorteilhaft ist auch, daß die Stukturen, die mittels des reaktiven Ionenätzens in Kombination mit einer Rückseitenätzung erzeugt werden, ein verbessertes Dämpfungsverhalten aufweisen, da die zwischen den Elektroden befindliche Luft bei der Auslenkung der als bewegliche Zunge ausgebildeten Elektrode symmetrisch nach oben und unten entweichen kann. Das Aspektverhältnis der Elektroden ist derart, daß die gewünschte Dämpfung bei Drücken nahe dem Atmosphä¬ rendruck erfolgt.
Zeichnung
Anhand der Zeichnung wird die Erfindung näher erläutert.
Es zeigen: Fig. la bis Fig. lg verschiedene Stadien bei der Her¬ stellung einer Zungenstruktur in einem Halbleiterkörper, Fig. 2a bis Fig. 2d eine Herstellungsvariante mit elektrochemischer Unterätzung Fig. 3a bis Fig. 3d eine Herstellungsvariante mit Unterätzung von der Waferrückseite aus und Fig. 4 einen strukturierten Sili- zium-Wafer.
Beschreibung der Erfindung
In Figur la ist ein scheibenförmiger, aus monokristallinem Silizium bestehender Halbleiterkörper 10 im Schnitt (teilweise abgebrochen) dargestellt, auf dessen einer Hauptoberfläche eine Siliziumdioxid¬ schicht 11 abgeschieden worden ist. Auf die Siliziumdioxidschicht 11 ist eine Fotolackschicht 12 aufgebracht worden.
Figur lb zeigt die Schnittdarstellung des Halbleiterkörpers 10 nach Figur la, jedoch mit einer strukturierten Siliziumdioxidschicht 11. Zum Zwecke der Ausbildung einer in der Draufsicht U-förmigen Ausneh¬ mung im Halbleiterkörper 10 ist die Fotolackschicht 12 mit einer entsprechenden Maske belichtet und entwickelt worden. Dann ist die mit der so gebildeten, in Figur lb nicht dargestellten Fotolackmaske behaftete Siliziumdioxidschicht 11 mit Hilfe des anisotropen reakti¬ ven Ionenätzens (RIE) bis zur Siliziumoberfläche geätzt worden. An¬ schließend kann die Fotolackmaske entfernt werden. Die so geätzte, in Figur lb dargestellte Siliziumsdioxidschicht 11 enthält das Mu¬ ster der im Halbleiterkörper 10 zu bildenden Ausnehmung 13, die in den Figuren lc und ld dargestellt ist.
Figur lc zeigt hierbei eine Schnittdarstellung wie in Figur lb. In Figur lc ist der Zustand der in Herstellung begriffenen Halbleiter¬ struktur dargestellt, der vorliegt, nachdem in den mit der Siliziu - dioxidmaske 11 behafteten Halbleiterkörper 10 nach Figur lb die als U-förmiger Graben ausgebildete Ausnehmung 13 eingeätzt worden ist. Die Atzung ist auf trockenem Wege durch reaktives Ionenätzen (RIE) erfolgt. Hierbei diente die Siliziumdioxidmaske 11 zur Definition der Struktur. Figur ld zeigt die Anordnung nach Figur lc in der Draufsicht. Aus Figur ld erkennt man, daß die Ausnehmung 13, in der Richtung senk¬ recht zur oberen Hauptoberfläche des Halbleiterkörpers 10 betrach¬ tet, U-förmig ist. Aus Figur lc ist dagegen deutlich erkennbar, daß die Ausnehmung 13 einen Graben mit senkrecht zur Halbleiterober¬ fläche verlaufenden seitlichen Begrenzungsflächen bildet. Das zwi¬ schen den beiden Schenkeln des in der Draufsicht U-förmigen Grabens 13 stehengebliebene Halbleitermaterial bildet einen Steg 14.
Im folgenden wird die laterale Ausweitung der Ausnehmung 13 in der Nähe ihrer Bodenfläche bewerkstelligt. Hierfür müssen die seitlichen Begrenzungsflächen der Ausnehmung 13 oberhalb dieses Bereichs durch eine Passivierungsschicht geschützt werden. Bei elektrochemischem Unterätzen kann diese Passivierung unterbleiben.
Figur le zeigt eine Struktur mit zwei Ausnehmungen 13a und 13b. Wie in Fig. le dargestellt, wird zunächst eine aus einem Niedertempera¬ tur-Oxid oder -Oxinitrid oder -Nitrid bestehende Passivierungs¬ schicht (oder Doppelschicht) 15 auf sämtlichen Begrenzungsflächen der Ausnehmungen 13a und 13b, d. h. sowohl auf deren Bodenflächen als auch auf deren seitlichen Begrenzungsflächen, abgeschieden, wobei der Halbleiterkörper 10 hier aus einem Substrat 10a eines bestimmten Leitfähigkeitstyps und einer darauf aufgebrachten Epitaxieschicht 10b besteht.
Anschließend wird diese Passivierungsschicht 15 auf den Bodenflächen der Ausnehmungen 13a und 13b durch anisotropes reaktives Ionenätzen (RIE) wieder entfernt, so daß die Anordnung nach Figur lf entsteht.
Anschließend werden die Ausnehmungen 13a und 13b in der Nähe ihrer Bodenfläche durch isotropes Ätzen lateral ausgeweitet. Das Unterät¬ zen kann hierbei durch isotropes Plasmaätzen, naßchemisches Ätzen (isotrop oder anisotrop) oder durch elektrochemisches Atzen erfol- gen. Die auf diese Weise gebildete Struktur ist in Figur lg darge¬ stellt. Aus Figur lg erkennt man, daß die Stege 14a und 14b aus den Figuren le und lf infolge ihrer geringen Wandstärke durch das late-
*• •• •• rale Atzen vollständig unterhöhlt worden sind und daß auf diese Wei¬ se freistehende Zungen 16a und 16b gebildet worden sind. Derartige Zungen können beispielsweise als mechanisch auslenkbare Glieder von Beschleunigungssensoren dienen.
Desweiteren kann es zweckmäßig sein, daß, nachdem die Passivie¬ rungsschicht 15 gemäß Figur lf auf der Bodenfläche der Ausnehmungen 13a und 13b mit Hilfe des anisotropen reaktiven Ionenätzens voll¬ ständig entfernt worden ist, dieser Ätzprozeß weiter fortgesetzt wird, um eine Vertiefung der Ausnehmungen bis in einen Bereich unterhalb des unteren Randes des stehengebliebenen Teils der Passi¬ vierungsschicht 15 zu erzielen. Auf diese Weise kann die laterale Ausweitung der Ausnehmungen 13a und 13b mit Hilfe des anschließenden Ätzens erleichtert werden.
Das hier beschriebene Verfahren läßt sich insbesondere auch auf (Ιll)-Silizium-Wafer anwenden, was eine genau definierte anisotrope Unterätzung in (110)-Richtung erlaubt, wobei sich als Zungenunter¬ seite und Grundfläche der lateralen Unterätzung (111)-Kristallebenen ausbilden. Diese Situation ist in Figur 4 dargestellt. Dazu werden die Ätzgräben 13a, 13b bezüglich der Kristallorientierung des Wafers so angeordnet, daß mindestens jeweils zwei an die Stege 14a, 14b angrenzende Seitenflächen der Ätzgräben 13a, 13b (110)-Flächen sind, da sie beispielsweise von KOH ca. 200 mal schneller geätzt werden als (111)-Flächen. Diese Eigenschaft ermöglicht eine definierte, anisotrope Lateralunterätzung in (110)-Richtung.
Nachdem an den Ausnehmungen 13a und 13b gemäß Figur lg durch latera¬ les Ätzen in der Nähe ihrer Bodenfläche Erweiterungen 17 angebracht worden sind, können die stehengebliebenen Bereiche der Maskierungs¬ schichten 11 und 15 entfernt werden. Bei Verwendung von Doppel- 21 aufgebracht und dienen zur Strukturierung des Halbleiterkörpers 10 mit den oben erläuterten Methoden. Eine durch RIE in den Halb¬ leiterkörper 10 zu übertragende Struktur in den Siliziumdioxid¬ schichten 11 und 22 ist mit 30 bezeichnet. Vollständig eingebettet zwischen den beiden Siliziumdioxidschichten 11 und 22 liegt ein Ätzstopanschluß 23 in leitendem Kontakt mit der oberen Schicht 21 des Halbleiterkörpers 10. Mittels eines RIE-Prozesses wird analog zum oben beschriebenen Prozeß eine U-förmige Ausnehmung 13 ent¬ sprechend der Struktur 30 in Figur 2a geätzt.
Figur 2b zeigt diese U-förmige Ausnehmung 13 im Querschnitt, durch die sich ein Steg 14 ergibt. Die Ausnehmung 13 durchdringt die obere Schicht 21 vollständig und reicht bis in die untere Schicht 20 hinein.
In einem weiteren Prozeßschritt wird der Ätzstopanschluß 23 durch das Ätzen einer Ausnehmung 31 freigelegt, wie in Figur 2c dar¬ gestellt, und somit eine Kontaktierung der oberen Schicht 21 ermög¬ licht. Mit Hilfe dieser Kontaktierung wird die obere Schicht 21 beim anschließenden elektrochemischen Unterätzen gegen einen Ätzangriff passiviert. Durch die Erweiterung 17 entsteht eine freistehende Zunge 16 aus dem in Figur 2b dargestellten Steg 14. Der pn- bzw. np-Übergang des Halbleiterkörpers 10 dient bei dieser Unterätzung als Ätzstopgrenze und ermöglicht die Herstellung von Zungen mit definierten Abmessungen insbesondere an der Unterseite der Zunge 16.
Figur 2d zeigt den strukturierten Halbleiterkörper 10 nach der Entfernung der Siliziumdioxidschicht 11 und der Zwischenoxidschicht
22 über dem Sensorbereich.
Im Rahmen der Erfindung liegt es auch, den Halbleiterkörper in denjenigen Bereichen, in denen er von der einen Hauptoberfläche her strukturiert werden soll, von seiner anderen Hauptoberfläche her zuvor in seiner Dicke zu reduzieren. Zu diesem Zweck wird die betreffende Oberflächenseite des Halbleiterkörpers zunächst mit einer durchgehenden Passivierungsschicht versehen, dann diese Passivierungsschicht in denjenigen Bereichen abgeätzt, in denen der Halbleiterkörper in seiner Dicke reduziert werden soll. In diesen Bereichen wird anschließend der freigelegte Halbleiterkörper na߬ chemisch geätzt, bis die gewünschte Soll-Dicke erreicht ist. Im Anschluß daran wird der Halbleiterkörper von der anderen Ober¬ flächenseite her in der bereits beschriebenen Weise strukturiert, wobei in diesem Falle der Verfahrensschritt der anschließenden lateralen Unterätzung entfällt, da die bei der Strukturierung gebildeten Ausnehmungen auf die auf der anderen Hauptoberfläche des Halbleiterkörpers zuvor geätzten Vertiefungen treffen, die in diesem Falle die durch Unterätzung gebildeten lateralen Erweiterungen ersetzen (Anspruch 7).
Im folgenden wird beispielhaft ein spezielles Verfahren für zwei¬ schichtige Halbleiterkörper mit pn- bzw. np-ύbergang anhand von Fig. 3a - 3d vorgestellt.
In Figur 3a ist ein Halbleiterkörper 10 dargestellt mit einer unteren Schicht 20 und einer oberen Schicht 21, die aufgrund ihrer unterschiedlichen Dotierungen einen pn- bzw. np-Übergang bilden. Auf der oberen Schicht 21 befinden sich zwei Siliziumdioxidschichten 11 und 22, in die eine Struktur 30 eingebracht ist, die durch reaktives Ionenätzen in den Halbleiterkörper 10 übertragen werden soll. Ein in die Siliziumdioxidschichten 11 und 22 eingebetteter Atzstopanschluß 23, der in leitendem Kontakt mit der oberen Schicht 21 steht, ist durch die Ausnehmung 31 freigelegt. Auf der unteren Schicht 20 ist eine Siliziumnitritschicht 24 abgeschieden, die strukturiert wird und anschließend zur gezielten Passivierung beim anisotropen Ätzen der Rückseite des Halbleiterkörpers 10 dient. Als Passivierschicht kann auch ein anderes Material je nach verwendeter Ätze benutzt werden. Die Rückseitenätzung erfolgt elektrochemisch, wobei eine anisotrope Ätze wie zum Beispiel KOH verwendet wird, und der über den Ätzstopanschluß 23 in Sperrichtung gepolte pn- bzw. np-Übergang als Ätzstopgrenze dient. Die Vorderseite des Wafers ist hierbei durch eine geeignete Passivierung oder mit Hilfe einer Ätzdose zu schützen. Die Herstellung der Membran durch eine zeitkontrollierte Ätzung ist gleichfalls möglich.
In der Rückseite des Halbleiterkörpers 10 in Figur 3b hat sich bei der Rückseitenätzung eine Atzvertiefung 25 gebildet, die die untere Schicht 20 vollständig durchdringt und durch die obere Schicht 21 begrenzt ist.
In einem weiteren Prozeßschritt wird die Struktur 30 aus Figur 3b durch reaktives Ionenätzen von der Oberseite des Halbleiterkörpers 10 ausgehend in die obere Schicht 21 übertragen. Die dabei entstehende U-förmige Ausnehmung 13 legt eine schwingungsfähige Zunge 16 frei, wie in Figur 3c dargestellt, anschließend wurden die Siliziumdioxidschichten 11 und 22 im Sensorbereich entfernt.
Bei dem naßchemischen, anisotropen Rückseitenätzen entstehen je nach Kristallorientierung des Halbleiterkörpers unterschiedliche Winkel zwischen den Seitenwänden der Ätzvertiefung und den Hauptoberflächen des Halbleiterkörpers. Der in Figur 3c dargestellte strukturierte Halbleiterkörper 10 weist eine (100)-Kristallorientierung auf und den dafür charakteristischen Winkel zwischen den Seitenwänden der Ätzvertiefung 25 und seinen Hauptoberflächen von 54,74 °.
Figur 3d zeigt einen Halbleiterkörper 10 mit einer (110)-Kristall¬ orientierung. In diesem Fall entstehen bei der Rückseitenätzung zu den Hauptoberflächen senkrecht stehende Seitenwände der Ätzver¬ tiefung 25. Das Freilegen der Zunge 16 von der Oberseite des Halb- leiterk rpers 10 kann hier aufgrund der (110)-Kristallorientierung auch mittels naßchemischen, anisotropen Ätzens der U-förmigen Ausnehmung 13 erfolgen anstelle des reaktiven Ionenätzens.
Eine Struktur nach Figur 3c oder Figur 3d weist ein besonders vorteilhaftes Dämpfungsverhalten auf, da die zwischen der Zunge 16 und dem Halbleiterkörper 10 befindliche Luft bei einer Auslenkung der Zunge 16 symmetrisch nach oben und nach unten entweichen kann.
Die in Figur 3d dargestellte Struktur kann darüber hinaus allein mit Hilfe von in der Mikromechanik üblichen Prozeßschritten hergestellt werden, was die Prozeßführung wesentlich vereinfacht.

Claims

Ansprüche
1. Verfahren zur Strukturierung eines scheibenförmigen, vorzugsweise einkristallinen Halbleiterkörpers (10), insbesondere aus Silizium, dadurch gekennzeichnet, daß mit Hilfe der Fotomaskierungstechnik zu¬ erst mindestens eine Ausnehmung (13, 13a, 13b) mit im wesentlichen senkrecht zu den beiden Hauptoberflächen des Halbleiterkörpers (10) verlaufenden seitlichen Begrenzungsflächen und einer im wesentlichen parallel zu den beiden Hauptoberflächen verlaufenden Bodenfläche von einer der beiden Hauptoberflächen aus durch anisotropes reaktives Ionenätzen in den Halbleiterkörper (10) eingeätzt wird und an¬ schließend die Ausnehmung (13, 13a, 13b) in der Nähe ihrer Boden¬ fläche durch isotropes Ätzen mit einer lateralen Erweiterung (17) versehen wird (Fig. lg).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das late¬ rale Unterätzen durch Plasmaätzen, naßchemisches Ätzen oder durch elektrochemisches Ätzen erfolgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß, um die seitlichen Begrenzungsflächen der mindestens einen Ausnehmung (13, 13a, 13b) in demjenigen Bereich oberhalb ihrer Bodenfläche, der nicht lateral ausgeweitet werden soll, vor dem Angriff des isotro¬ pen Atzmittels zu schützen, dieser Bereich der seitlichen Begren¬ zungsflächen mit einer gegen das Atzmittel resistenten Passivie¬ rungsschicht (15) belegt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Pas¬ sivierungsschicht (15) nach dem anisotropen Ausätzen der mindestens einen Ausnehmung (13, 13a, 13b) sowohl auf deren Bodenfläche wie auch auf deren seitliche Begrenzungsflächen aufgebracht wird und an¬ schließend auf der Bodenfläche durch anisotropes reaktives Ionenät¬ zen wieder entfernt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß, nachdem die Passivierungsschicht (15) auf der Bodenfläche der Ausnehmung (13, 13a, 13b) mit Hilfe des anisotropen reaktiven Ionenätzens voll¬ ständig entfernt worden ist, dieser Atzprozeß weiter fortgesetzt wird, um eine Vertiefung der Ausnehmung (13, 13a, 13b) bis in einen Bereich unterhalb des unteren Randes des stehengebliebenen Teils der Passivierungsschicht (15) und damit eine erleichterte laterale Aus¬ weitung der Ausnehmung (13, 13a, 13b) durch das anschließende Unter¬ ätzen zu erzielen.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper (10) ein Siliziumwafer mit (111)-Kristallorientierung ist und daß die Ausnehmung (13, 13a, 13b) so in den Siliziumwafer eingebracht wird, daß mindestens eine ihrer Seitenflächen eine (110)-Fläche ist..
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper (10) eine untere Schicht
(20) und eine obere Schicht (21) aufweist, die aufgrund ihrer negativen bzw. positiven Dotierung entweder einen pn- oder einen np-Übergang bildet, daß die Ausnehmungen (13) die obere Schicht (21) vollständig durchdringen und bis in die untere Schicht (20) hinein¬ ragen und daß der pn- bzw. np-Ubergang zwischen der oberen Schicht
(21) und der unteren Schicht (20) des Halbleiterkörpers (10) als Ätzstopgrenze für das isotrope oder anisotrope Ätzen der lateralen Erweiterung (17) dient.
8. Verfahren zur Strukturierung eines scheibenförmigen, vorzugsweise einkristallinen Halbleiterkörpers, insbesondere aus Silizium, da¬ durch gekennzeichnet, daß mit Hilfe der Fotomaskierungstechnik an einer Hauptoberfläche des Halbleiterkörpers eine Vertiefung einge¬ ätzt wird und im Bereich dieser Vertiefung von der anderen Haupt¬ oberfläche des Halbleiterkörpers aus mindestens eine Ausnehmung mit im wesentlichen senkrecht zu den beiden Hauptoberflächen des Halb¬ leiterkörpers verlaufenden seitlichen Begrenzungsflächen durch anisotropes reaktives Ionenätzen in den Halbleiterkörper so weit eingeätzt wird, bis sie auf die vorher von der anderen Hauptober¬ fläche des Halbleiterkörpers aus geätzte Vertiefung trifft und sich mit dieser vereinigt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Halb¬ leiterkörper (10) eine untere Schicht (20) und eine obere Schicht (21) aufweist, die aufgrund ihrer n-leitenden bzw. p-leitenden Dotierung entweder einen pn- oder einen np-Übergang bilden und daß dieser Übergang als Ätzstopgrenze für das anisotrope, elektro¬ chemische Ätzen der unteren Schicht (20) dient.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß das Ätzfenster durch die Kristallorientierung des Halbleiter¬ körpers bestimmt ist.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Ätzung der Ausnehmung (13) in der oberen Schicht (21) durch anisotropes Ätzen von der Oberseite des Halbleiterkörpers (10) her erfolgt, wenn die Seitenwände einer durch anisotropes, elektro¬ chemisches Ätzen entstandenen Ätzvertiefung (25) senkrecht zu den Hauptoberflächen des Halbleiterkörpers (10) stehen.
12. Verfahren nach mindestens einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß mehrere Ausnehmungen (13a, 13b) gleichzeitig gebildet und in verschiedenen Orientierungen in der Scheibenebene des Halbleiterkörpers (10) angeordnet werden.
13. In einem scheibenförmigen, vorzugsweise einkristallinen, insbesondere aus Silizium bestehenden Halbleiterkörper (10) enthaltene Struktur, dadurch gekennzeichnet, daß mindestens eine Ausnehmung (13, 13a, 13b) mit im wesentlichen senkrecht zu den beiden Hauptoberflächen des Halbleiterkörpers (10) verlaufenden seitlichen Begrenzungsflächen und einer im wesentlichen parallel zu den beiden Hauptoberflächen verlaufenden Bodenfläche von einer der beiden Hauptoberflächen aus in den Halbleiterkörper (10) eingebracht ist, und daß die Ausnehmung (13, 13a, 13b) in der Nähe ihrer Boden¬ fläche eine laterale Erweiterung (17) aufweist. (Fig. lg).
PCT/DE1990/000596 1989-08-17 1990-08-03 Verfahren zur struckturierung eines halbleiterkörpers WO1991003074A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE8909850 1989-08-17
DEG8909850.1U 1989-08-17
DEP4000496.1 1990-01-10
DE19904000496 DE4000496A1 (de) 1989-08-17 1990-01-10 Verfahren zur strukturierung eines halbleiterkoerpers

Publications (1)

Publication Number Publication Date
WO1991003074A1 true WO1991003074A1 (de) 1991-03-07

Family

ID=25888909

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1990/000596 WO1991003074A1 (de) 1989-08-17 1990-08-03 Verfahren zur struckturierung eines halbleiterkörpers

Country Status (2)

Country Link
DE (1) DE4000496A1 (de)
WO (1) WO1991003074A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2264588A (en) * 1992-02-26 1993-09-01 Philips Electronics Uk Ltd Manufacture of etched substrates such as infrared detectors
US5286341A (en) * 1990-04-14 1994-02-15 Robert Bosch Gmbh Process for producing micro-mechanical structures
EP0597302A2 (de) * 1992-10-23 1994-05-18 RICOH SEIKI COMPANY, Ltd. Verfahren zum Ätzen eines Silizium-Substrats
GB2290413A (en) * 1994-06-16 1995-12-20 Bosch Gmbh Robert Processing silicon in a plasma etch system
US5542558A (en) * 1993-09-18 1996-08-06 Robert Bosch Gmbh Method for manufacturing micro-mechanical components using selective anodization of silicon
DE10029501C1 (de) * 2000-06-21 2001-10-04 Fraunhofer Ges Forschung Vertikal-Transistor mit beweglichen Gate und Verfahren zu dessen Herstelllung
DE10029012A1 (de) * 2000-06-13 2002-01-17 Amtec Gmbh Mikrostruktur und Verfahren zu deren Herstellung

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3896158B2 (ja) * 1993-02-04 2007-03-22 コーネル・リサーチ・ファウンデーション・インコーポレイテッド マイクロ構造及びその製造のためのシングルマスク、単結晶プロセス
EP0630058A3 (de) * 1993-05-19 1995-03-15 Siemens Ag Verfahren zur Herstellung einer Pyrodetektoranordnung durch elektronisches Ätzen eines Silizium Substrats.
US6149190A (en) * 1993-05-26 2000-11-21 Kionix, Inc. Micromechanical accelerometer for automotive applications
US5536988A (en) * 1993-06-01 1996-07-16 Cornell Research Foundation, Inc. Compound stage MEM actuator suspended for multidimensional motion
DE4332057A1 (de) * 1993-09-21 1995-03-30 Siemens Ag Integrierte mikromechanische Sensorvorrichtung und Verfahren zu deren Herstellung
US5844251A (en) * 1994-01-05 1998-12-01 Cornell Research Foundation, Inc. High aspect ratio probes with self-aligned control electrodes
DE4421337A1 (de) * 1994-06-17 1995-12-21 Telefunken Microelectron Ätzverfahren zur Herstellung von quasiplanaren, freitragenden Strukturen in Silizium
US5698112A (en) * 1994-11-24 1997-12-16 Siemens Aktiengesellschaft Corrosion protection for micromechanical metal layers
US5786621A (en) * 1995-06-23 1998-07-28 Cornell Research Foundation, Inc. Microelectromechanical integrated microloading device
US5770465A (en) * 1995-06-23 1998-06-23 Cornell Research Foundation, Inc. Trench-filling etch-masking microfabrication technique
US5862003A (en) * 1995-06-23 1999-01-19 Saif; Muhammad T. A. Micromotion amplifier
DE19603829A1 (de) * 1996-02-02 1997-08-07 Daimler Benz Ag Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium
DE10235371A1 (de) 2002-08-02 2004-02-12 Robert Bosch Gmbh Verfahren zur Herstellung einer mikromechanischen Vorrichtung, insbesondere einer mikromechanischen Schwingspiegelvorrichtung
DE102005029803A1 (de) * 2005-06-27 2007-01-04 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements sowie mikromechanisches Bauelement
DE102006035645B4 (de) * 2006-07-31 2012-03-08 Advanced Micro Devices, Inc. Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
US20120211805A1 (en) 2011-02-22 2012-08-23 Bernhard Winkler Cavity structures for mems devices
DE102012206531B4 (de) 2012-04-17 2015-09-10 Infineon Technologies Ag Verfahren zur Erzeugung einer Kavität innerhalb eines Halbleitersubstrats
US9136136B2 (en) 2013-09-19 2015-09-15 Infineon Technologies Dresden Gmbh Method and structure for creating cavities with extreme aspect ratios

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264382A (en) * 1978-05-25 1981-04-28 International Business Machines Corporation Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions
EP0044400A2 (de) * 1980-07-03 1982-01-27 International Business Machines Corporation FET-Speicherzellenstruktur und Herstellungsverfahren
EP0059264A1 (de) * 1981-03-02 1982-09-08 Rockwell International Corporation Lateraler NPN-Transistor mit minimaler Beeinflussung durch das Substrat und Verfahren zu seiner Herstellung
EP0098374A2 (de) * 1982-06-30 1984-01-18 International Business Machines Corporation Dielektrische Isolationsstruktur für integrierte Schaltungen und Verfahren zur Herstellung dieser Struktur

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597003A (en) * 1983-12-01 1986-06-24 Harry E. Aine Chemical etching of a semiconductive wafer by undercutting an etch stopped layer
GB2156149A (en) * 1984-03-14 1985-10-02 Philips Electronic Associated Dielectrically-isolated integrated circuit manufacture
US4670092A (en) * 1986-04-18 1987-06-02 Rockwell International Corporation Method of fabricating a cantilever beam for a monolithic accelerometer
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
DE3809218C2 (de) * 1987-03-20 1994-09-01 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Graben und Verfahren zum Herstellen einer solchen Halbleitereinrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4264382A (en) * 1978-05-25 1981-04-28 International Business Machines Corporation Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions
EP0044400A2 (de) * 1980-07-03 1982-01-27 International Business Machines Corporation FET-Speicherzellenstruktur und Herstellungsverfahren
EP0059264A1 (de) * 1981-03-02 1982-09-08 Rockwell International Corporation Lateraler NPN-Transistor mit minimaler Beeinflussung durch das Substrat und Verfahren zu seiner Herstellung
EP0098374A2 (de) * 1982-06-30 1984-01-18 International Business Machines Corporation Dielektrische Isolationsstruktur für integrierte Schaltungen und Verfahren zur Herstellung dieser Struktur

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN. vol. 25, no. 10, M{rz 1983, NEW YORK US Seiten 5041 - 5042; J.L. SPEIDELL.: "SILICON ION-BEAM EXTRACTION GRIDS." siehe Figuren 1-3 *
IEEE TRANSACTIONS ON ELECTRON DEVICES. vol. 36, no. 4, April 1989, NEW YORK US Seiten 663 - 669; B. KLOECK ET AL.: "STUDY OF ELECTROCHEMICAL ETCH-STOP FOR HIGH-PRECISION THICKNESS CONTROL OF SILICON MEMBRANES." siehe das ganze Dokument *
JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY: PART A. vol. 16, no. 2, April 1979, NEW YORK US Seiten 410 - 413; G.C. SCHWARTZ ET AL.: "REACTIVE ION ETCHING OF SILICON." siehe das ganze Dokument *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286341A (en) * 1990-04-14 1994-02-15 Robert Bosch Gmbh Process for producing micro-mechanical structures
GB2264588B (en) * 1992-02-26 1995-12-13 Philips Electronics Uk Ltd Manufacture of etched substrates such as infared detectors
GB2264588A (en) * 1992-02-26 1993-09-01 Philips Electronics Uk Ltd Manufacture of etched substrates such as infrared detectors
US5647954A (en) * 1992-02-26 1997-07-15 Gec Marconi Limited Manufacture of etched substrates such as infrared detectors
US5888761A (en) * 1992-10-23 1999-03-30 Ricoh Seiki Company, Ltd. Etching method for forming air bridge pattern on silicon substrate
EP0597302A2 (de) * 1992-10-23 1994-05-18 RICOH SEIKI COMPANY, Ltd. Verfahren zum Ätzen eines Silizium-Substrats
EP0597302A3 (de) * 1992-10-23 1996-04-10 Ricoh Seiki Co Ltd Verfahren zum Ätzen eines Silizium-Substrats.
US5683546A (en) * 1992-10-23 1997-11-04 Ricoh Seiki Company, Ltd. Method of etching silicon substrate at different etching rates for different planes of the silicon to form an air bridge
US5542558A (en) * 1993-09-18 1996-08-06 Robert Bosch Gmbh Method for manufacturing micro-mechanical components using selective anodization of silicon
DE4331798B4 (de) * 1993-09-18 2004-08-26 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanischen Bauelementen
GB2290413A (en) * 1994-06-16 1995-12-20 Bosch Gmbh Robert Processing silicon in a plasma etch system
GB2290413B (en) * 1994-06-16 1998-04-15 Bosch Gmbh Robert Method of processing silicon
DE10029012A1 (de) * 2000-06-13 2002-01-17 Amtec Gmbh Mikrostruktur und Verfahren zu deren Herstellung
DE10029012C2 (de) * 2000-06-13 2002-06-06 Amtec Gmbh Mikrostruktur und Verfahren zu deren Herstellung
US6969628B2 (en) 2000-06-13 2005-11-29 Memsfab Gmbh Microstructure and method for the production thereof
DE10029501C1 (de) * 2000-06-21 2001-10-04 Fraunhofer Ges Forschung Vertikal-Transistor mit beweglichen Gate und Verfahren zu dessen Herstelllung

Also Published As

Publication number Publication date
DE4000496A1 (de) 1991-02-21

Similar Documents

Publication Publication Date Title
WO1991003074A1 (de) Verfahren zur struckturierung eines halbleiterkörpers
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE4016472C2 (de)
WO2000023376A1 (de) Verfahren zur bearbeitung von silizium mittels ätzprozessen
DE4341271A1 (de) Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE102020101247B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102011055224B4 (de) Verfahren zum Herstellen eines Halbleiterchips und ein Halbleiterchip
EP1997137B1 (de) Verfahren zum herstellen einer integrierten schaltung
DE4003473C2 (de)
DE10348007B4 (de) Verfahren zum Strukturieren und Feldeffekttransistoren
WO2002080240A2 (de) Verfahren zur herstellung einer halbleiteranordnung und verwendung einer ionenstrahlanlage zur durchführung des verfahrens
DE102009028037A1 (de) Bauelement mit einer elektrischen Durchkontaktierung, Verfahren zur Herstellung eines Bauelementes und Bauelementsystem
DE3927163A1 (de) Verfahren zur strukturierung eines halbleiterkoerpers
WO1992000602A1 (de) Verfahren zur strukturierung eines einkristallinen silizium-trägers
DE102009026639B4 (de) Verfahren zum Herstellen einer elektromechanischen Mikrostruktur
WO1999058985A1 (de) Herstellverfahren für mikromechanische bauelemente
DE10046621A1 (de) Verfahren zur Herstellung eines Membransensor-Arrays sowie Membransensor-Array
DE102016216870B4 (de) Verfahren zum Herstellen eines mikromechanischen Bauteils mit einer freigestellten Drucksensoreinrichtung
WO2006122829A1 (de) Verfahren zum herstellen eines mikromechanischen strukturelementes und halbleiteranordnung
DE102019208023A1 (de) Verfahren zum herstellen einer mikromechanischen vorrichtung und mikromechanisches ventil
DE10153187C1 (de) Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat
DE102006059394B4 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE102006013419B4 (de) Verfahren zum Herstellen einer integrierten Schaltung
DE102010039180B4 (de) Verfahren zum Herstellen von Halbleiterchips und entsprechender Halbleiterchip

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB IT LU NL SE