DE10029501C1

DE10029501C1 - Vertikal-Transistor mit beweglichen Gate und Verfahren zu dessen Herstelllung

Info

Publication number: DE10029501C1
Application number: DE10029501A
Authority: DE
Inventors: Thomas Gesner; Steffen Heinz; Andreas Bertz
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 2000-06-21
Filing date: 2000-06-21
Publication date: 2001-10-04
Anticipated expiration: 2020-06-22
Also published as: US6849912B2; JP2004513506A; EP1292529A1; WO2001098200A1; US20030173611A1

Abstract

Vorgeschlagen wird ein aus einem Halbleiterwafer gefertigter Vertikal-Feldeffekttransistor, mit einem Resttransistor, bestehend aus einem Source Bereich (42), einem Kanalgebiet (3) und einem Drain-Bereich (1) sowie einer mittels mindestens einer flexiblen Aufhängung vor dem Kanalgebiet beabstandet angeordneten beweglichen Gatestruktur (8), dadurch gekennzeichnet, dass die bewegliche Gatestruktur (8) aus dem Material des Halbleiterwafers besteht. Die Aufhängungen der beweglichen Struktur haben bevorzugt ein großes Verhältnis von Höhe zu deren Breite, wodurch das bewegliche Gate sich bevorzugt in der Waferebene bewegen kann.

Description

Die vorliegende Erfindung betrifft einen, aus einem Halbleiterwafer gefertigten vertikalen Feldeffekttransistor mit beweglichem Gate zur Signalwandlung von einer mechanischen in eine elektrische Größe, bevorzugt zur Messung von mechanischen Bewegungen in der Waferebene und Verfahren zu dessen Herstellung.

Ein großer Teil der innerhalb der Mikrosystemtechnik hergestellten Produkte basiert auf der Detektion von mechanischen Bewegungen (z. B. Drucksensoren, Beschleunigungssensoren, Vibrationssensoren, Positioniersysteme). Die Auswertung der Bewegungen dieser Sensor- bzw. Aktorsysteme wird hauptsächlich mittels piezoresistiver, piezoelektrischer oder kapazitiver Verfahren realisiert. Für die Signalwandlung der mechanischen Größe in eine elektrische Größe wird die Verschiebung des Kristallgitters, die Widerstandsänderung einer sich verformenden Schicht bzw. die Kapazitätsänderung einer Plattenanordnung mittels geeigneter Strukturen genutzt. Dabei ist es günstig, wenn alle mechanischen Komponenten im wesentlichen aus dem gleichen mechanisch stabilen Material, wie zum Beispiel einkristallinem Silizium, bestehen.

Stand der Technik

Die US 5847454 beschreibt ein kapazitives Auswerteverfahren zur Bewegungsmessung in der Waferebene. Hier müssen insbesondere die Seitenwände vom Trägermaterial isoliert und dann mit einer zusätzlichen leitfähigen Schicht überzogen werden.

Bei der Nutzung des kapazitiven Wandlerverfahren auf Basis von Silizium-Kämmen mit metallisierten Seitenflächen für eine Anwendung auf Bewegungen in der Waferebene entsteht neben den technologischen Schwierigkeiten der Seitenwandisolation und - metallisierung das Problem des großen Verhältnisses zwischen der Grundkapazität der Wandlerstruktur und der Nutzkapazität (bis zu 10000 : 1), d. h. der erzielbaren Kapazitätsänderung. Dies wird hervorgerufen durch hohe Streu- und Leitungskapazitäten. Aufgrund der kleinen Kapazitätsänderung ergibt sich eine hochimpedante Signalstromquelle für die Signalauswertung. Zur Aufbereitung des Verschiebestroms durch die Sensorkapazität sind aufwendige rauscharme Wandlerschaltungen notwendig. Ein weiteres Problem ergibt sich darüber hinaus aus den in den zusätzlichen Schichten eingebauten Schichtspannungen. Vertikal und laterale Verbiegungen der Strukturen sowie ein ungünstiges Temperaturverhalten sind die Folge. Allgemein gilt außerdem, dass bei den rein kapazitiven Verfahren funktionsbedingt ein relativ hoher Flächenverbrauch vorliegt.

In der US 3413573 wird ein sogenannter RGT (Resonant Gate Transistors) und in der US 3585466 ein MGT (Movable Gate Transistors) offenbart. Mit Hilfe dieser Bauelemente werden mikromechanische Resonatoren hoher Güte realisiert. Dabei befindet sich eine als Gate fungierende bewegliche Mikrostruktur oberhalb des Kanalbereiches eines MOS- Transistors (MOSFET) üblicher Bauart. Bei diesem Verfahren wird die Ladungsänderung hervorgerufen durch die Abstandsänderung zwischen einer beweglichen Gateelektrode und dem Kanal oder einer zweiten feststehenden floatenden Gateelektrode ausgenutzt. Ein ähnlicher Effekt wird aber auch zum Nachweis von Positions- und Bewegungsänderungen verwendet. Der Abstand der Gateelektrode beeinflusst dabei den Widerstand des Inversionskanals zwischen dem Drain- und Source-Anschlussgebiet. Dadurch ergibt sich eine proportionale Änderung des Stromflusses durch den Inversionskanal. Aufgrund der Steuerung des Inversionskanals durch die bewegliche Gateelektrode wird nicht die Kapazität zwischen zwei Platten ausgewertet, sondern das elektrische Feld zum Inversionskanal. Im Gegensatz zum kapazitiven Wirkprinzip (Eintor), bei dem der Verschiebestrom zwischen beweglicher und feststehender Kondensatorplatte ausgewertet wird und wo zwischen Eingang und Ausgang parallel zur Nutzkapazität auch die oftmals sehr hohe Grundkapazität wirkt, handelt es sich beim Feldeffekt-Transistor mit beweglicher Gate-Elektrode um ein "Transconductance"-Bauelement (Zweitor). Hier fließt der modulierte Strom im Ausgangstor in der feststehenden "Platte", d. h. im, aus Source-, Drain- und Bulk-Bereich bestehenden Resttransistor. Im Eingangstor, d. h. im beweglichen Gate, erfolgt die Steuerung des Ausgangstors über das elektrische Feld zwischen Gate und Inversionskanal. Dies entspricht einer Wandlerstruktur, welche eine wesentlich geringere Abhängigkeit von den Streu- und Leitungskapazitäten besitzt. Diese Wandlerstruktur ist gleichzeitig das erste Verstärkerelement in der Signalverarbeitungskette. Aufgrund der direkten Steuerung des Inversionskanals und des daraus resultierenden niederimpedanten Signalausgangs kann das Wandlerelement als Signalspannungsquelle z. B. als Sourcefolger betrieben werden. In den US 4767973, US 4772928 und US 6043524 wird auf diese Weise die Bewegung von Zungenstrukturen senkrecht zur Waferebene nachgewiesen. Die US 4772928 offenbart den Aufbau eines Sensors, der zur Herstellung eine Bearbeitung, z. B. Lithografie oder Ionenimplatation, von beiden Waferseiten voraussetzt. Ein lithografischer Prozess von der Rückseite (z. B. in Gruben) insbesondere bei einem durchbrochenen Wafer stellt ein aufwendiges Herstellungsverfahren dar. Durch der Sensoraufbau bedingt ist die Bewegungsmessung nur in einer Ebene senkrecht zur Waferebene möglich. Entscheidender Nachteil der Anordnung nach der US 4772928 ist, dass die Abstandsänderung zwischen Gate und Kanalbereich proportional zu dem Produkt aus Zungenlänge und dem Sinus des Auslenkwinkels der Zunge ist. (Dies entspricht theoretisch einer Kreisbewegung.) Der resultierende Steuereffekt ist daher gering. Um eine Auswertung zu ermöglichen wird eine Differenzmessung zwischen den Strömen zweier Feldeffekttransistoren, deren Kanalbereich jeweils an der Unterseite bzw. an der Oberseite des Wafers liegen, durchgeführt. Die US 5541437 offenbart eine geeignete Anordnung und Technologie bei der der Nachweis von Bewegungen in der Waferebene möglich ist. In der US 5903038 wird parallel zum lateral angeordneten Transistor auch ein vertikaler Transistoraufbau zur Erfassung einer mechanischen Bewegung eingesetzt.

Nachteilig bei diesen vorliegenden Lösungen ist die Tatsache, dass die beweglichen Strukturen mit Hilfe zusätzlicher Schichten oder Wafer gefertigt werden, was neben dem höheren Aufwand auch mechanische Spannungen in diesen Schichten bzw. Waferverbunden zur Folge hat. Insbesondere wird bei der aus US 5903038 bekannten Lösung mit Vertikal-FET der Abstand des beweglichen Gates vom Kanalbereich durch die Dicke einer Opferschicht bestimmt, welche üblicherweise mittels nasschemischer Lösungen geätzt wird. Dies bestimmt wiederum die Dicke der Opferschicht, da die Ätzlösung in sehr schmale Spalte nicht mehr zuverlässig eindringen kann. Darüber hinaus besteht die bewegliche Elektrode bei der Opferschichttechnik aus einem Dünnschichtmaterial mit einer mechanischen Zuverlässigkeit (Schichtspannung, Bruchfestigkeit und Ermüdung), welche schlechter als die von einkristallinem Silizium ist.

Die Nutzung von konventionellen lateralen MOS-Transistoren mit beweglichem Gate, bestehend aus Einkristall-Silizium eines Silizium-Wafers, blieb bisher auf den Nachweis vertikaler Bewegungen beschränkt.

Ein weiteres Verfahren ("Direct Integration Technologie") auf Basis eines Silizium- Einkristallwafers bedient sich der Modulation der Bandlücke im Silizium-Kristall. Über einen einseitig verankerten Torsionsbalken aus Einkristall-Silizium wird die mechanische Bewegung aufgenommen. An der Einspannstelle des Torsionsbalkens bewirkt diese dann einen "Stress-Effekt" auf das Kristallgitter, der eine Verschiebung der Energiebänder im Kristall nach sich zieht. Die Detektion der Bandverbiegung erfolgt durch Auswertung des Stromflusses durch eine pn-Diode oder einen MOSFET, welche im Einspanngebiet des Torsionsbalken mittels entsprechender Dotierung erzeugt werden können.

Schwierigkeiten bei der "Direct Integration Technology" existiern im Bereich der Balkeneinspannung. Sowohl die Reproduzierbarkeit der technologischen Definition des Einspannpunktes, welche als sogenanntes Overlay bzw. als Überdeckungsgenauigkeit bezeichnet wird, als auch die Langzeitstabilität der Transistorparameter sind nicht gewährleistet.

Mikromechanische Strukturen, welche den Nachweis einer mechanischen Bewegung ermöglichen, sollen mechanisch stabil sein, auf alle drei Raumrichtungen anwendbar, kostengünstig und mikroelektronikkompatibel herstellbar sein sowie auf einem zuverlässigen und vielseitig anwendbaren Auswerteverfahren beruhen. Die existierenden technischen Lösungen erfüllen zwar oft jeweils einen Teil dieser Forderungen aber eine geeignete Struktur mit dem betreffenden Herstellungsprozess, welche allen genannten Forderungen gerecht wird, existiert bisher nicht. Technologien, wie die Opferschichttechnologie, bei denen die Funktionselemente aus abgeschiedenen bzw. aufgewachsenen Schichten bestehen, führen grundsätzlich zu höhere mechanische Spannungen bzw. einer schlechteren mechanische Stabilität verglichen mit einkristallinem Silizium.

Gelöste Aufgabe

Der Erfindung liegt die Aufgabe zugrunde einen vertikalen Feldeffekttransistor mit beweglichem Gate und Verfahren zu dessen Herstellung anzugeben, welcher die sich aus dem Stand der Technik ergebenden Nachteile vermeidet und günstig anzuwenden bzw. einfach einzusetzen ist.

Beschreibung

Gemäß der vorliegenden Erfindung wird die Aufgabe durch die Merkmale des Anspruches 1 gelöst. Die vorliegende Erfindung stellt darüber hinaus in den Ansprüchen 16 bis 22 auch Verfahren zum Herstellen der Anordnung zur Verfügung.

Die bevorzugten Ausführungsformen sind Gegenstand der abhängigen Ansprüche.

Das erfindungsgemäße Konzept besteht darin, die Detektion einer mechanischen Bewegung und die Signalwandlung in eine elektrische Größe mittels eines Vertikal-Feldeffekt- Transistors, mit beweglicher Gateelektrode durchzuführen. Der Feldeffekttransistor besteht dabei aus einer Resttransistorstruktur mit Source- Drain- und Bulk-Bereich und einer beweglichen Gatestruktur. Beide Strukturen sind aus einem einzigen Halbleiterwafer, welcher bevorzugt aus einkristallinem Silizium besteht, gefertigt. So werden die wesentlichen Materialanforderungen an ein solches System hervorragend erfüllt. Der Halbleiterwafer kann dabei im Allgemeinen auch bereits aufgebrachte Schichten zur Definition des Resttransistors umfassen. Im allgemeinen besteht der Resttransistor aus vertikalen Bereichen, z. B. Schichten des Halbleiterwafers unterschiedlicher Dotierung. Die beweglichen Strukturen werden oberflächennah von der Vorderseite aus, im Wafer definiert. Die bewegliche Gatestruktur ist z. B. innerhalb eines Grabens, welcher im Halbleiterwafer liegt und den vertikal Transistor anschneidet angeordnet. Das Kanalgebiet befindet sich im Bulkbereich des Transistors und die bewegliche Gatestruktur übernimmt die Aufgabe der Gateelektrode. Die Aufhängung der beweglichen Gatestruktur erfolgt bevorzugt mittels Federbalken und/oder Torsionsbalken, derart, dass Abstandsänderungen zwischen der beweglichen Gatestruktur und dem Kanalgebiet ermöglicht werden. Die Gatestruktur wird durch anisotrope und isotrope Ätzprozesse im Wafer erzeugt. Die Spaltbreite zwischen der beweglichen Gatestruktur und dem Resttransistor definiert sich durch den Ätzprozess. Eine Passivierung des Kanalgebiets erfolgt bevorzugt durch eine Oxidschicht auf der Seitenwand des Trenchgrabens, an der sich das Kanalgebiet befindet. Für die Detektion von Bewegungen in der Waferebene ist die Gatestruktur in der Waferebene beweglich und für Bewegungen senkrecht zur Waferebene ist die Gatestruktur senkrecht zur Waferebene beweglich aufgehängt.

Es besteht keine direkte feste mechanische Verbindung zwischen Gatestruktur und Kanalgebiet des Transistors im Bulkbereich. Die Kopplung zwischen Gateelektrode und Kanalbereich erfolgt über einen Luft- bzw. Vakuumspalt als dominierendes Dielektrikum.

Der Abstand der Gateelektrode als bestimmende Größe kann gegebenenfalls mittels eines elektrostatischen Antriebskammes voreingestellt werden. In dieser Ausführungsform kann das bewegliche Gate durch eine zusätzliche konstante Kraft sehr dicht an die Resttransistorstruktur herangebracht (vorpositioniert), um die Signaländerung bei Einwirkung der zu bestimmenden Kräfte verbessern zu könne.

Der mikromechanische Vertikal-Feldeffekt-Transistor setzt sich aus einer beweglichen Gateelektrode, welche bevorzugt aus Einkristall-Silizium besteht, und einem gegenüberliegenden Bereich von vertikal gestapelten unterschiedlich dotierten Zonen als Resttransistor (Source-, Drain- und Bulk-Bereich) zusammen. Die bewegliche Gateelektrode ist gegenüber den mechanischen Kräften empfindlich, welche eine Kraftkomponente in einer bevorzugten Richtung haben. Bevorzugte Richtungen können dabei in der Waferebene liegen, aber auch senkrecht zur Waferebene sein. Daraus resultiert eine Abstands- bzw. Lagenänderung der Gate-Elektrode zum Resttransistor, die eine Widerstandänderung des Inversionskanals bewirkt, hervorgerufen durch die Änderung des elektrischen Feldes. Im Falle der bevorzugten Ausführungsform des erfindungsgemäßen Vertikal-Feldeffekt-Transistors mit einer in der Waferebene beweglichen Gatestruktur bewegt sich diese direkt auf das Kanalgebiet zu bzw. entfernt sich vom Kanalgebiet. Hierdurch entspricht die Abstandsänderung zum Kanal direkt der Bewegung. Hieraus entsteht eine optimale Modulation der Kanalleitfähigkeit und eine hohe Ortsauflösung der Gateposition. Im Falle einer Ausführung der Erfindung mit einer senkrecht zur Waferebene beweglichen Gatestruktur, z. B. in Form einer vor dem Resttransistor positionierten Zunge, tritt dieser Vorteil nicht hervor. Die Abstandsänderung der Gatestruktur zum Bulkbereich entspricht dann dem Sinus des Auslenkwinkels der Zunge aus der Waferebene mal der Zungenlänge. Jedoch hat auch diese Ausführungsform wesentliche Vorteile gegenüber dem Stand der Technik, da die Konfiguration eines derart beweglichen Gates mit einem Vertikal-Transistor die produktionstechnischen Schwierigkeiten der Anordnungen nach dem Stand der Technik vermeidet.

Der Inversionskanal des Transistors bildet sich zwischen den Drain- und Source- Anschlussbereichen aus. Der Drain- und Source- Anschlussbereich mit zwischenliegendem Kanalgebiet wird durch unterschiedliche Dotierungen hergestellt. Im Gegensatz zu einem herkömmlichen Feldeffekt-Transistor wird beim Vertikal-Feldeffekt-Transistor mit beweglicher Gate-Elektrode der Inversionskanal nicht mit der Spannung am Gateanschluss gesteuert, sondern mit dem Abstand der Gatestruktur und damit der Gateelektrode zum Kanalgebiet. Die Bewegung der mikromechanischen Sensorstruktur wird letztlich in einen äquivalenten Stromfluss im Inversionskanal gewandelt.

Dieses Verfahren ermöglicht die Auswertung von mechanischen Bewegungen innerhalb der Waferebene und vor allem auch die direkte Umsetzung einer mechanischen Bewegung auf Transistorparameter.

Um die Messung von Bewegungen bzw. Beschleunigungen in allen drei Raumrichtungen zu ermöglichen können mehrere erfindungsgemäße Feldeffekttransistoren, z. B. auf einem Halbleiterwafer angeordnet werden. Die durch die Art der Aufhängung festgelegte bevorzugten Bewegungsrichtungen der einzelnen Gatestrukturen haben dabei aufeinander senkrecht stehende Komponenten. Es müssen also mindestens zwei derart angeordnete erfindungsgemäße Transistoren vorhanden sein um alle Bewegungen in der Waferebene zu registrieren. Mindestens ein weiteres Element ist zur Messung von zur Waferebene senkrechten Bewegungen notwendig.

Die unterschiedlichen Dotierungszonen des Vertikaltransistors werden bevorzugt bereits vor der Strukturierung der Oberfläche hergestellt. Die Strukturierung der Oberfläche umfasst dabei die Definition der beweglichen Gatestruktur und deren Aufhängung. CMOS kompatible Dotierungs-, Beschichtungs- und Ätztechnologien ermöglichen die Herstellung der gewünschten Dotierungsprofile sowie die nachfolgende galvanische Trennung der unterschiedlichen Funktionselemente. Die Potentialtrennung kann in diesen Fällen mittels gesperrter pn-Übergänge erfolgen, wie z. B. in der US 4772928 offenbart, oder durch den Einsatz von beispielsweise in der US 5930595 beschriebener anderer Isolationstechniken. Als weiteres Beispiel kann die Trennung auf Basis von SOI (Silicon on Insulator)-Wafern vorgenommen werden. Hierzu werden die galvanisch zu trennenden Funktionselemente mittels Trenchgräben die bis auf die Isolatorschicht des SOI-Wafers herunter reichen voneinander isoliert. Die Trenchgräben können auch wieder, evtl. teilweise mit isolierenden Materialien aufgefüllt werden. Aber auch in einem konventionellen Silizium-Wafer, welcher durch Dotierungsprozesse mit den vertikalen Dotierungszonen versehen wird, können die gewünschten Funktionselemente, welche bevorzugt alle aus einkristallinem Silizium bestehen, hergestellt werden. Dazu sind Verfahren zur selbstjustierenden Freilegung (Herausätzen) der beweglichen Strukturen einsetzbar.

Der "Mikromechanische Vertikal-FET" kann unter Anwendung von an sich bekannten Einzelprozessen zur Dotierung und Strukturfreilegung in Oberflächennähe eines Einkristall- Wafers oder auch eines SOI-Waferverbundes hergestellt werden. Durch die Verwendung mikrotechnik-kompatibler Verfahren ist die monolithische Integration in einen Standard- CMOS-Prozess ebenfalls prinzipiell möglich.

Die Freilegung der Mikromechanikstrukturen, also der beweglichen Komponenten des Transistors in Oberflächennähe eines Wafersubstrats, z. B. aus Silizium, erfolgt mit einem an die Offenbarung der WO 91/03074 angelehnten Prozess. Dieser erfordert im einfachsten Fall nur einen zusätzlichen Lithografieschritt. Weiterhin erlaubt er die Herstellung von Strukturen mit einem großen Aspektverhältnis. Unter Aspektverhältnis wird das Verhältnis von Höhe zur Breite einer Struktur verstanden. Durch das große Aspektverhältnis der Aufhängungen, z. B. der Federbalken wird die Beweglichkeit der Gatestruktur in der bevorzugten Richtung in der Waferebene oder senkrecht dazu festgelegt. Bei einer bevorzugten Bewegungsrichtung in der Waferebene sind die Aufhängungen, z. B. die Federbalken wesentlich höher als breit (hohes Aspektverhältnis in z-Richtung, also in Richtung senkrecht zur Waferebene). Hierdurch wird eine hohe Steifigkeit für Bewegungen senkrecht zur Waferebene erreicht.

Der erfindungsgemäße Vertikal-Feldeffekt-Transistor mit beweglichem Gate, bevorzugt bestehend aus Einkristall-Silizium erreicht folgende weitere Vorteile:

- Auch die beweglichen Strukturen bestehen aus mechanisch hervorragend geeignetem einkristallinem Silizium-Material, im bevorzugten Fall vom gleichen Wafer wie der Resttransistor (Source-, Drain- und Kanalgebiet).
- Geringer Flächenbedarf gegenüber kapazitivem Auswerteprinzip
- Lagefehler zwischen beweglichem Gate und der feststehenden Resttransistorstruktur existieren grundsätzlich nicht, da für die Lagedefinition nur eine Maske genutzt wird.
- Die Ankopplung verschiedener Sensorstrukturen mit dem Bewegungsfreiheitsgrad innerhalb der Waferebene ist möglich. Dadurch sind zwei Raumrichtungen erfassbar.
- Durch geeignetes Layout (lateral versteifte, vertikal bewegliche Strukturen) der Strukturen mit dem beweglichen Gate ist auch die dritte Raumrichtung auf dem gleichen Silizium- Wafer auswertbar. Die Arrayfähigkeit ist generell gegeben.
- Es ist keine mechanische Kopplung für die Wandlung der mechanischen Größe in die elektrische Größe notwendig, wie z. B. der Torsionsbalken bei der "Direct Integration Technology".
- Die Streu- und Leitungskapazitäten haben verglichen mit kapazitiven Verfahren einen geringen Einfluss auf das Wandlerverfahren.
- Die Leitfähigkeit der Gateelektrode wird durch die Dotierung des Schichtstapels erzeugt. Es wird daher kein zusätzlicher Dotierungsschritt zur Erzeugung der Gateleitfähigkeit benötigt.
- Form und Masse der beweglichen Gate-Elektrode und deren Aufhängung sind in einem großen Bereich frei wählbar. damit erschließen sich die unterschiedlichsten Sensorapplikationen.

Die vorliegende Erfindung wird ohne Beschränkung des allgemeinen Erfindungsgedankens im Folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen beschrieben.

Fig. 1 zeigt den Prozessablauf des Herstellungsverfahrens des erfindungsgemäßen vertikal Feldeffekttransistors in sechs Herstellungsschritten. Fig. 1f stellt dabei einen Querschnitt durch den Erfindungsgemäßen Transistor aus Fig. 2 entlang der Schnittlinie A-B dar.

Fig. 2 zeigt eine mögliche erfindungsgemäße Anordnung in der Draufsicht.

Fig. 3 zeigt eine mögliche erfindungsgemäße Anordnung in der Draufsicht bei der der Abstand zwischen beweglichem Gate und Bulkbereich mit elektrostatischen Antriebskämmen einstellbar ist.

In Fig. 1 wird zur erfindungsgemäßen Herstellung des Vertikal-Transistors mit beweglichem Gate, bevorzugt bestehend aus Einkristall-Silizium, von einem unstrukturierten Wafersubstrat (1) ausgegangen. Auf dem Wafer können sich auch bereits integrierte mikroelektronische Bauelemente befinden.

Zunächst wird nach Fig. 1a ein n-dotierter Silizium-Wafer (1) (Dotierungsdichte beispielsweise im Bereich 10¹⁹ cm^-3) mit einem geeigneten Dotierungsstapel versehen, der später einerseits den Resttransistor und andererseits die bewegliche Gate-Elektrode bildet. Die Leitfähigkeit der Gateelektrode kann hierbei ebenfalls festgelegt werden. Zuerst wächst im vorliegenden Beispiel unter Verwendung eines Epitaxie-Schrittes, eine z. B. 2 µm dicke n- Schicht (5) geringer Dotierung (z. B. 10¹⁰ Phosphor-Ionen/cm²) auf. Diese Schicht wird benötigt, da herstellungsbedingt auf einem n-dotierten Siliziumwafer keine p-dotierte Schicht mittels Epitaxie aufwachsen sollte. Die nachfolgenden Erzeugung einer p-Dotierten Schicht (2) in die n-Schicht (5) mittels Bor-Implantation (z. B. 10¹² Bor-Ionen/cm² mit 200 keV Ionenenergie) legt unter anderem auch die Dotierung des späteren Kanalgebietes (3) im Bulk Bereich (21) fest. Die n-dotierte Schicht (5) wird also durch Ionenimplantation in eine p- dotierte Schicht (2) umgewandelt. Entsprechend Fig. 1b wird mittels einer weiteren Ionenimplantation (z. B. 10¹⁵ Arsen-Ionen/cm² mit 150 keV Ionenenergie) die obere n- leitende Schicht (4) erzeugt, die unter anderem das spätere Source-Gebiet definiert (42). Dies geschieht in der bevorzugten Ausführung durch eine strukturierte Lackhaftmasse (41) hindurch. Die genannte Maske wird mittels Photolithographie hergestellt und nach dem Implantationsprozess durch einen Entlackungsprozess wieder entfernt. Die Aktivierung der Donanten und die Einstellung der gewünschten Dotierungsprofile erfolgt mittels verschiedener Temperschritte. In einem alternativen Herstellungsprozess werden die Dotierungs- und Epitaxieschritte innerhalb des Herstellungsprozesses mikroelektronischer Bauelemente durchgeführt. Eine Abscheidung z. B. von Aluminium und dessen Strukturierung ergibt nach Fig. 1c die Bondpads (51, 52) für den Anschluss (51) des späteren Source-Gebietes (42) parallel zur verbleibenden p-dotierten Epitaxieschicht (2), dem späteren Bulkbereich des Transistors (21), sowie für die Gatekontaktierung (52). Mit dem nachfolgenden Photolithographieschritt nach Fig. 1d wird in die Waferoberfläche das Bild aller beweglichen und feststehenden Strukturen im Einkristall-Silizium zunächst in Photolack (6) übertragen. Danach schließen sich übliche anisotrope und isotrope Ätzverfahren in Verbindung mit der Abscheidung einer Passivierungsschicht (10) an, die an den Seitenwänden späterhin den Schutz der Kanaloberfläche gewährleistet. Alle beweglichen Strukturen können dabei in einem Prozessablauf gleichzeitig freigelegt werden. Die Abscheidung der Passivierungsschicht erfolgt bevorzugt mit einem Plasma-CVD- Prozess (Chemical Vapor Deposition CVD). Es besteht jedoch auch die Möglichkeit der Abscheidung mit einem anderen CVD-Prozess oder einem Oxidationsprozess. Ausreichend schmale Komponenten, wie z. B. Federbalken (7) bzw. Strukturen mit vorgesehener Perforation (18) nach Fig. 1e und Draufsicht Fig. 2 werden, mit Ausnahme eine Befestigungspunktes (9), durch die isotrope Unterätzung letztendlich von Substrat (1) losgelöst. Die Perforationen (18) sind dabei zur besseren Unterätzung vorteilhaft. Die Befestigung der beweglichen Strukturen an den Befestigungspunkten (9) erfolgt dabei meist über mindestens einen Federbalken (7), um die gewünschte Beweglichkeit zu erreichen. Die Bewegungsrichtung (15) der Gatestruktur ist in der Figur mittels eines Bewegungspfeiles illustriert. Die Darstellung eines Federbalkens ist in der Figur gestrichelt vorgenommen. Der Federfalken ist relativ zur Schnittlinie A-B nach hinten versetzt. Er besitzt die gleiche Dotierungsschichtfolge wie die bewegliche Gatestruktur. Die Abscheidung einer Metallschicht (11) auf der Waferrückseite ermöglicht dann die Kontaktierung des Drain- Gebietes nach Fig. 1f. Wie darin schematisch dargestellt, kann die so hergestellte Wandlerstruktur in der nachfolgend geschilderten Art und Weise genutzt werden. Am n- dotierten und auf der Wafer-Rückseite kontaktierbaren Drain-Gebiet (11) wird gegenüber dem Source-Anschluss (51) eine positive Spannung angelegt. Dies hat zur Folge, dass durch den sperrgepolten unteren pn-Übergang kein Strom fließen kann. Der Source-Bereich (42) mit den anderen darunter befindlichen Bereichen ist aber gegenüber dem beweglichen Gate durch einen Trenchgraben (13) von beispielsweise 5 µm Tiefe getrennt. Bei Annäherung der als Gate (8) fungierenden beweglichen Struktur die mit einer gegenüber Source positive Spannung beaufschlagt ist, können in zunehmendem Maße aus dem zwischen Source- und Drain-Bereich befindlichen p-dotierten Bulk-Bereich Elektronen in die Nähe der Seitenwand gelangen. Der dabei entstehende Inversionskanal (3) ermöglicht dann einen Stromfluss zwischen Source- und Drain-Bereich, welcher durch den Abstand der beweglichen Gate-Struktur von Kanalgebiet moduliert wird.

In einer alternativen Ausführungsform des erfindungsgemäßen Transistors wird ein niedrig dotiertes p-Substrat verwendet, um eine bessere Potentialtrennung zwischen Drain- und Gateanschluss zu erreichen. In diesem Fall befindet sich der Drain-Bereich auf der Vorderseite, also auf der Seite des Wafersubstrats auf welcher die Strukturierung des beweglichen Gates und dessen Aufhängung vorgenommen wird. Außerdem erfolgt auch der Anschluss des Source-Bereiches von der Vorderseite des Transistors her.

In Fig. 2 wird der erfindungsgemäße Feldeffekttransistor mit beweglichem Gate in einer Draufsicht dargestellt. Aus der Darstellung folgt auch die laterale Strukturierung der Dotierungsgebiete zur Definition des Resttransistors. Die bewegliche Gatestruktur (8) und deren Aufhängung ist durch Trenchgräben (13) von dem Resttransistor getrennt. Die Gatestruktur ist mittels Federbalken (7) an Befestigungsstrukturen (12) derart verankert, dass die Gatestruktur in der Waferebene beweglich ist und der Abstand zwischen Gatestruktur und dem sich unter dem Source Bereich (42) befindenden Kanalgebiet durch die zu messenden Beschleunigungskräfte variiert wird. Das bewegliche Gate ist über ein Bond Pad (52) auf einer der Befestigungsstrukturen kontaktierbar. Ein weiteres Bond Pad (51) ist zur Kontaktierung des Source Bereiches auf der Grenze zwischen dem in dem Dotierungsgebiet des Bulk Bereichs (2) eingebetteten Source Bereich und dem Bulk Bereich aufgebracht. Durch die Positionierung des Pads auf der Grenze können Source- und Bulk- Anschluss an einem Pad vorgenommen werden. Weiterhin sind die Perforationen (18) in der Gatestruktur zu erkennen.

In Fig. 3 wird der erfindungsgemäße Feldeffekttransistor mit beweglichem Gate in einer Ausführungsform bei der der Abstand zwischen beweglichem Gate und Bulkbereich mit elektrostatischen Antriebskämmen (14) einstellbar ist dargestellt. Die Antriebskämme können über die dazugehörigen Kontakt-Pads (53) mit einer Spannung gegenüber der beweglichen Gatestruktur beaufschlagt werden. Dadurch kann der Grundabstand zwischen Gatestruktur und Bulkbereich verändert, z. B. verringert werden. Bei einer Verringerung wird die Empfindlichkeit eines mit dem erfindungsgemäßen Vertikal-feldeffekt-Transistors verwirklichten Beschleunigungssensors erhöht. Durch die Abstandseinstellbarkeit wird eine Anpassung auf die Anforderungen für verschiedene Anwendungen ermöglicht. Weiterhin besteht die Möglichkeit die Anordnung in einer Rückkoppelunsschleife zu betreiben (closed loop). Hierzu wird der Auslenkung des beweglichen Gates bei einer Beschleunigung mittels entsprechender Ansteuerung der Antriebskämme entgegengesteuert. Die Auslenkung der Gatestruktur wird also zurück gestellt.

Bezugszeichenliste

1

n-dotiertes Substrat (auch Drain Bereich)

2

p-dotierte Schicht

3

Kanalgebiet

4

n-dotierte Schicht

5

niedrig n-dotierte (Epitaxie-)Schicht

6

Photolackschicht für die Oberflächenstrukturierung

7

Federbalken

8

Gatestruktur

9

Befestigungspunkte

10

Passivierungsschicht

11

Metallschicht

12

Befestigungsstrukturen

13

Trenchgraben

14

elektrische Antriebskämme

15

Bewegungsrichtung der Gatestruktur

18

Perforation

21

Bulk Bereich

41

Lackhaftmaske zur Definition der n-Schicht des Source Bereichs

42

Source Bereich

51

Bond Pad für Source Bereich

52

Bond Pad für Gate Kontaktierung

53

Bond Pad für Antriebskämme

Claims

1. Aus einem Halbleiterwafer gefertigter Vertikal-Feldeffekttransistor, mit einem Resttransistor bestehend aus

- einem Source Bereich (42),
- einem Kanalgebiet (3) und
- einem Drain Bereich (1)

sowie einer mittels mindestens einer flexiblen Aufhängung vor dem Kanalgebiet beabstandet angeordnetem beweglichen Gatestruktur (8),
dadurch gekennzeichnet, dass die bewegliche Gatestruktur (8) aus dem Material des Halbleiterwafers besteht.

2. Vertikal Feldeffekttransistor nach Anspruch 1 dadurch gekennzeichnet, dass es sich bei dem Wafermaterial um einkristallines Silizium handelt.

3. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 2 dadurch gekennzeichnet, dass der Resttransistor aus vertikal geschichteten Bereichen unterschiedlicher Dotierung besteht.

4. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass die Gatestruktur zumindest teilweise innerhalb des Wafers angeordnet ist und/oder vertikale Perforationen aufweist.

5. Vertikal Feldeffekttransistor nach Anspruch 4 dadurch gekennzeichnet, dass die Wände des Transistorkanals zumindest teilweise mit einer dielektrischen Schicht bedeckt sind.

6. Anordnung nach Anspruch 5 dadurch gekennzeichnet, dass es sich bei der dielektrischen Schicht um eine Siliziumoxid Schicht handelt.

7. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 6 dadurch gekennzeichnet, dass die Aufhängung derart beschaffen ist, dass die Gatestruktur derart in der Ebene des Wafers beweglich ist, dass eine Abstandsänderung zwischen Gatestruktur und Kanalbereich ermöglicht wird.

8. Vertikal Feldeffekttransistor nach Anspruch 7 dadurch gekennzeichnet, dass die Aufhängung ein hohes Aspektverhältnis in z-Richtung aufweist.

9. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 8 dadurch gekennzeichnet, dass es sich bei den Aufhängungen um Federbalken und/oder Torsionsbalken handelt.

10. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 9 dadurch gekennzeichnet, dass die Federbalken aus dem Wafermaterial bestehen.

11. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 10 dadurch gekennzeichnet, dass eine Vorrichtung zur Voreinstellung des Abstandes zwischen Gatestruktur und Kanalbereich vorhanden ist.

12. Vertikal Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 11 dadurch gekennzeichnet, dass der Halbleiterwafer ein n-dotierter Wafer ist und eine Metallschicht auf der Waferrückseite vorhanden ist und das Drain Gebiet über die Metallschicht kontaktierbar ist.

13. Anordnung von wenigstens zwei vertikal Feldeffekttransistoren nach mindestens einem der Ansprüche 1 bis 12 dadurch gekennzeichnet, dass die Vorzugsbewegungsrichtungen der beweglichen Gatestrukturen aufeinander senkrecht stehende Komponenten aufweisen.

14. Anordnung von vertikal Feldeffekttransistoren nach mindestens einem der Ansprüche 1 bis 12 dadurch gekennzeichnet, dass mindestens ein Element zur Messung von Beschleunigungen senkrecht zur Waferebene vorhanden ist.

15. Verfahren zur sensorischen Bewegungsmessung mit der Anordnung nach mindestens einem der Ansprüche 1 bis 14 dadurch gekennzeichnet, dass die Modulation des Widerstandes des Kanalbereichs durch eine durch eine Bewegung bedingte Abstands- und/oder Lageänderung der Gatestruktur zum Kanalbereich hervorgerufen wird

16. Verfahren zur Herstellung eines Feldeffekttransistor nach mindestens einem der Ansprüche 1 bis 14 gekennzeichnet durch die Verfahrensschritte,

- Definition des Source-Drain- und Kanalbereichs des Resttransistors mittels Erzeugung übereinander liegender Dotierungsschichten im oder auf dem Halbleiterwafer,
- Definition der beweglichen Gatestruktur und deren Aufhängung mittels isotroper und/oder anisotroper Ätzprozesse.

17. Verfahren nach Anspruch 16 dadurch gekennzeichnet, dass zur Definition des Source- Drain- und Kanalbereichs zuerst ganzflächig mindestens eine Dotierungsschicht in oder auf dem Halbleiterwafer erzeugt wird.

18. Verfahren nach mindestens einem der Ansprüche 16 bis 17 dadurch gekennzeichnet, dass die Leitfähigkeit der Gate-Elektrode gleichzeitig mit der Definition des Source- Drain- und Kanalbereichs des Resttransistors mittels Erzeugung übereinander liegender Dotierungsschichten im oder auf dem Halbleiterwafer festgelegt wird.

19. Verfahren nach mindestens einem der Ansprüche 16 bis 18 dadurch gekennzeichnet, dass mindestens eine Dotierungsschicht mit Epitaxieverfahren erzeugt wird und/oder dass die laterale Struktur des Feldeffekttransistors mittels Photolithographie erzeugt wird.

20. Verfahren nach mindestens einem der Ansprüche 16 bis 19 dadurch gekennzeichnet, dass zur Definition der beweglichen Gatestruktur in der Gatestruktur vertikale Perforationen erzeugt werden.

21. Verfahren nach mindestens einem der Ansprüche 16 bis 20 dadurch gekennzeichnet, dass eine Passivierungsschicht mittels eines Plasma-CVD-Prozesses über dem Kanalbereich abgeschieden wird.

22. Verfahren nach mindestens einem der Ansprüche 16 bis 21 dadurch gekennzeichnet, dass die galvanische Trennung der Transistorstrukturen mittels Trenchgräben in einem SOI-Wafer vorgenommen wird.