DE3716470C2 - Verfahren zur Herstellung eines strukturierten Halbleiterkörpers - Google Patents

Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Info

Publication number
DE3716470C2
DE3716470C2 DE3716470A DE3716470A DE3716470C2 DE 3716470 C2 DE3716470 C2 DE 3716470C2 DE 3716470 A DE3716470 A DE 3716470A DE 3716470 A DE3716470 A DE 3716470A DE 3716470 C2 DE3716470 C2 DE 3716470C2
Authority
DE
Germany
Prior art keywords
mbe
region
diffusion
polycrystalline
produced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3716470A
Other languages
English (en)
Other versions
DE3716470A1 (de
Inventor
Max Dr Rer Nat Kuisl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mercedes Benz Group AG
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE3716470A priority Critical patent/DE3716470C2/de
Publication of DE3716470A1 publication Critical patent/DE3716470A1/de
Application granted granted Critical
Publication of DE3716470C2 publication Critical patent/DE3716470C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines strukturierten Halbleiterkörpers.
Die Erfindung ist insbesondere anwendbar zur Herstellung von Transistoren und/oder integrierten Schaltkreisen (IC′s) auf der Grundlage eines Silizium (Si)-Substrates.
In der nichtvorveröffentlichten DE 35 45 238 A1 ist eine beispielhaft gewählte bipolare Halbleiterstruktur beschrieben, die mit Hilfe von derzeit üblichen Verfahren, z. B. Maskierungsverfahren durch Litho­ graphie, Oxidations-, Diffusions-, Implantations-, Epita­ xie- sowie Metallisierungsverfahren herstellbar ist.
Bei einem derart strukturierten Halbleiterkörper ist insbesondere der Sperrbereich, z. B. ein als sperrender pn-Übergang dotierter Halbleiterbereich, lediglich durch kostenungünstige Isolationsdiffusions- und/oder Isola­ tionsoxidationsvorgänge herstellbar. Dabei soll der Sperr­ bereich einen unerwünschten Stromfluß vermeiden, z. B. zwischen den benachbarten Transistoren eines IC′ s.
In der nichtvorveröffentlichten DE 35 45 238 A1 ist außerdem ein strukturierter Halbleiter­ körper beschrieben, bei dem insbesondere der Sperrbereich zuverlässig und kostengünstig herstellbar ist und der bei einer zuverlässigen sowie kostengünstigen Herstellung eine möglichst hohe Packungsdichte von elektronischen Bauele­ menten ermöglicht. Diese neue Technik beruht auf der nachfolgend erläuterten Anwendung der sogenannten diffe­ rentiellen Epitaxie auf Si-haltigem Material, die z. B. aus der Zeitschrift Journal of Electrochemical Society 132, No. 9, Seite 2227 (1985), bekannt ist. Dabei wird in einer Ultra­ hochvakuumanlage (Vakuum kleiner 10-9mbar) mit Hilfe des Silizium-Molekularstrahlepitaxieverfahrens (Si-MBE) eine Si-Schicht aufgewachsen auf einem Si-Substrat, auf dem einkristalline Si-Bereiche sowie Siliziumdioxid (SiO₂)-Bereiche benachbart sind. Durch Wahl der Temperatur des Si-Substrates sowie des Vakuums, z. B. Art sowie Partial­ druck von Restgasen ist es gleichzeitig möglich, auf den einkristallinen Si-Bereichen einkristallines Si-Material aufzuwachsen während auf den SiO₂-Bereich polykristallines Si-Material abgeschieden wird, dessen spezifische Leitfä­ higkeit einige Größenordnungen kleiner ist als diejenige des einkristallinen Si-Materials. Es entsteht ein genau bestimmbarer Übergang zwischen polykristallinem und ein­ kristallinem Si-Material.
Eine Grundaufgabe der Halbleitertechnologie ist die Her­ stellung von Transistorstrukturen. In der Regel werden diese Strukturen durch Übereinanderlegen entsprechend dotierter Schichten in npn- (bzw. pnp-) Folge erzeugt. Gemäß der erwähnten DE 35 45 238 A1 wird dies auf konventionelle Weise erledigt, nämlich durch Implantation und/oder Diffusion. Der Vorteil der MBE besteht u. a. auch darin, daß eine Folge verschieden do­ tierter Schichten auch bei sehr geringen Dicken mit sehr engen Toleranzen hergestellt werden kann. Die auf diese Weise ganzflächig aufgebrachten Schichten müssen jedoch auch lateral strukturiert werden, um Bauelemente zu defi­ nieren.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung eines strukturierten Halb­ leiterkörpers anzugeben, bei dem insbesondere die Schicht­ folge für eine Transistorstruktur durch MBE hergestellt ist und durch Folgeprozesse eine laterale Strukturierung erreicht ist.
Diese Aufgabe wird gelöst durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteil­ hafte Ausgestaltungen und/oder Weiterbildungen sind den Unteransprüchen entnehmbar.
Ein Vorteil der Erfindung besteht darin, daß insbesondere bei einer Herstellung von dreidimensionalen Schaltkreisen die Maskierungs- sowie Kontaktierungsvorgänge in kosten­ günstiger Weise vereinfacht werden können.
In dem Ausführungsbeispiel gemäß Fig. 1 wird in einem p⁻-dotierten Si-Substrat 1 zunächst eine n⁺-dotierte vergrabene Halbleiterzone 2 erzeugt. Anschließend werden das Si-Substrat 1 und die Halbleiterzone 2 ganzflächig durch eine ungefähr 0,2 µm dicke SiO₂-Oxidschicht 7′ abge­ deckt, die thermisch bei einer Temperatur von ungefähr 950°C hergestellt ist. Innerhalb des Bereiches der vergra­ benen Halbleiterzone 2 werden nun zwei durch einen Abstand von ungefähr 3 µm benachbarte Fenster durch die Oxidschicht 7′ geätzt. Dabei besitzt das Kollektor-Fenster eine Größe von 3 µm × 50 µm und das Basis/Emitter-Fenster eine Größe von 6 µm × 50 µm. Anschließend wird ganzflächig das Si-MBE- Verfahren angewandt, wobei bei einer Substrattemperatur von 650°C innerhalb der Fenster einkristallines Silizium abgeschieden wird und außerhalb der Fenster, auf der Oxidschicht 7′, polykristallines Silizium 7′′. Die abge­ schiedene Schicht weist eine Dicke von 0,6 µm auf. Während des MBE-Prozesses wird die Dotierung so gesteuert, daß die für einen Bipolar-Transistor notwendigen Halbleiterberei­ che 3, 5, 6 entstehen. Der Kollektorbereich 3 wird mit Antimon (Sb) in einer Konzentration von 1 × 10¹⁶cm-3 do­ tiert. In dem Bereich 4 wird zunächst ebenfalls einkri­ stallines oder polykristallines Silizium aufgewachsen, daß anschließend derart weggeätzt wird, daß eine metallische Kontaktierung der vergrabenen Halbleiterzone 2 möglich ist. Diese Art der Kontaktierung ist in der am gleichen Tag eingereichten deutschen Patentanmeldung P 37 16 469 näher beschrieben.
Der hochdotierte Emitterbereich 6 kann nicht mit MBE hergestellt werden. Einmal, weil die geforderte hohe Dotierung von 1 × 10²⁰cm-3 mittels MBE derzeit nicht erreichbar ist und zum anderen, weil bei einer derart hohen Dotierung auch das abgeschiedene polykristalline Silizium in unerwünschter Weise leitfähig wird. Eine Schwellenkonzentration, bei welcher der hohe Widerstand des polykristallinen Siliziums in eine merkliche Leitfä­ higkeit übergeht, wird bei einer Dotierung von etwa 5 × 10¹⁸cm-3 erwartet. Daher wird man die Erzeugung der Emitterschicht über eine ganzflächige Implantation mit nachträglicher Strukturierung zum Entfernen der dotierten polykristallinen Siliziumschicht oder durch Implantation über eine Lackmaske, welche nur die einkristallinen Sili­ ziumbereiche freiläßt, vornehmen. In beiden Fällen ist vorteilhafterweise eine exakte Justierung nicht nötig, da ein Überlappen der Emitterfläche auf polykristalline Bereiche nicht nachteilig ist in einer vorteilhaften Ausbildung können sogar Teile der dotierten polykristalli­ nen Schicht auf der isolierenden Unterlage belassen werden und als Leiterbahnen verwendet werden. In Anwendungen, bei denen keine so hohe Dotierungskonzentrationen erforderlich sind, kann der Emitterbereich 6, und unter Umständen weitere Schichten mit MBE hergestellt werden. In diesen Fällen kommen die Vorteile der MBE voll zum tragen.
Es ist nun erforderlich, den p-leitenden Basis-Bereich 5 mit einem p⁺-Kontakt zu versehen. Dies kann auf einfache Weise durch eine Diffusion oder Implantation geschehen, wobei nur gewährleistet sein muß, daß die n⁺-leitende Emitterschicht 6 vollständig konvertiert. Der Vorteil dieses Verfahrens besteht darin, daß die Strukturierungs- und nachträglichen Dotierungsschritte wesentlich verein­ facht sind. Der in Fig. 1 dargestellte Querschnitt macht deutlich, daß nach diesem Verfahren auch der Strukturie­ rungsprozeß für die Basiskontakte 5′, 5′′ selbstjustierend ist. Die Emitterfläche 6 wird durch den Abstand der beiden p⁺-Basiskontaktdiffusionen 5′′ bestimmt, die jedoch in ihrer Lage zu dem angrenzenden polykristallinem Silizium schwanken können. Die vorgesehene Überlappung auf den poly-Siliziumbereich muß jedoch groß genug sein. Dann werden die Justiertoleranzen vollständig von diesem aufge­ nommen, ohne jedoch den Kontaktwiderstand zu vergrößern, da poly-Silizium durch die Diffusion in gleicher Weise dotiert wird und damit, wie oben ausgeführt, leitfähig wird (Fig. 2). Werden Bereiche des p⁺-dotierten polykri­ stallinen Siliziums zurückbehalten, so können diese als Leiterbahnen fungieren. Eine weitere vorteilhafte Ausge­ staltung besteht darin, eine MBE-Schicht (oder anderes Material) als Quelle für die Kontaktdiffusion und zur Ausbildung von Leiterbahnen zu verwenden.
Für die selektive Diffusion des p⁺-Basis-Kontaktes ist eine Diffusionsmaske notwendig. Üblicherweise besteht diese aus CVD- oder thermischem Siliziumdioxid. Wird nun auf diese Weise mit Hilfe von MBE erneut p-dotiertes Silizium abgeschieden, so wird dieses polykristallin abgeschieden. In den Kontaktfenstern, in denen die Siliziumoberfläche freiliegt, wächst es jedoch einkristallin. Für den weite­ ren erfindungsgemäßen Prozeßablauf ist dies zunächst unerheblich. Es kann nämlich die dotierte MBE-Schicht als Diffusionsquelle für die Kontaktdiffusion verwendet wer­ den. Der Rest der polykristallinen Siliziumschicht kann bei entsprechender Dotierung gleichzeitig als Leiterbahn­ ebene genutzt werden. Dabei werden p⁺-Kontakte und Leiter­ bahnen in einem Prozeß erzeugt. Der Prozeß setzt aller­ dings voraus, daß das Maskieroxid genügend dick ist, um während des Diffusionsprozesses den Dotierstoff aufzuhal­ ten und als Dielektrikum eine Kopplung zwischen Leiter­ bahnen und Substrat zu verhindern. Sollte die Dotierung der MBE-Schicht nicht in ausreichender Höhe möglich sein, so kann vor dem Strukturierungsprozeß eine ganzflächige Diffusion vorgenommen werden, um den Dotierstoffgehalt auf die erforderliche Höhe zu bringen.

Claims (5)

1. Verfahren zur Herstellung eines strukturierten Halbleiterkör­ pers, bei welchem auf eine vorstrukturierte Substratoberfläche mittels eines Molekularstrahl-Epitaxie(MBE)-Verfahrens Silizium in differentieller Form als einkristalline Halbleiterbereiche und diese begrenzend als mindestens ein polykristalliner Sperrbereich abgeschieden wird, wobei durch Steuerung des MBE-Prozesses minde­ stens zwei unterschiedlich dotierte Halbleiterbereiche als Mol­ lektor-Halbleiterbereich (3) und Basis-Halbleiterbereich (5) ei­ nes Transistors übereinander abgeschieden werden, und daß an­ schließend mindestens ein Basiskontaktbereich (5′′) mittels eines Implantations- und/oder Diffusionsverfahren durch einen auf dem Basis-Halbleiterbereich vorgesehenen Emitter-Halbleiterbereich (6) hindurch hergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch das Implantations- und/oder Diffusionsverfahren in einem polykri­ stallinen Sperrbereich (7′′) gleichzeitig mindestens eine elektri­ sche Leiterbahn und/oder mindestens ein elektrischer Widerstand hergestellt wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mindestens ein Basiskontaktbereich (5′, 5′′) teilweise in dem angrenzenden polykristallinen Sperrbereich her­ gestellt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine dotierte Schicht auf dem Emitter-Halb­ leiterbereich (6) abgeschieden und als Diffusionsquelle für min­ destens einen Basiskontaktbereich (5′, 5′′) strukturiert wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die dotierte Schicht für die Diffusionsquelle durch ein MBE-Verfahren erzeugt wird.
DE3716470A 1987-04-07 1987-05-16 Verfahren zur Herstellung eines strukturierten Halbleiterkörpers Expired - Fee Related DE3716470C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3716470A DE3716470C2 (de) 1987-04-07 1987-05-16 Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3711738 1987-04-07
DE3716470A DE3716470C2 (de) 1987-04-07 1987-05-16 Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Publications (2)

Publication Number Publication Date
DE3716470A1 DE3716470A1 (de) 1988-10-27
DE3716470C2 true DE3716470C2 (de) 1995-08-10

Family

ID=6325075

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3716470A Expired - Fee Related DE3716470C2 (de) 1987-04-07 1987-05-16 Verfahren zur Herstellung eines strukturierten Halbleiterkörpers

Country Status (1)

Country Link
DE (1) DE3716470C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3828809A1 (de) * 1988-08-25 1990-03-01 Licentia Gmbh Verfahren zur herstellung von halbleiterbauelementen
DE19845787A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19845789A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung
DE19845793A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3545238A1 (de) * 1985-12-20 1987-06-25 Licentia Gmbh Strukturierter halbleiterkoerper

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3828809A1 (de) * 1988-08-25 1990-03-01 Licentia Gmbh Verfahren zur herstellung von halbleiterbauelementen
DE19845787A1 (de) * 1998-09-21 2000-03-23 Inst Halbleiterphysik Gmbh Bipolartransistor und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
DE3716470A1 (de) 1988-10-27

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3202608C2 (de)
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2529598C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1514915C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2926334C2 (de)
DE3716470C2 (de) Verfahren zur Herstellung eines strukturierten Halbleiterkörpers
EP0230508B1 (de) Strukturierter Halbleiterkörper
DE2517049C3 (de) Sperrschicht-Feldeffekttransistor aus m-V Halbleitermaterial
DE3512841A1 (de) Heterouebergang-bipolartransistor mit planarstruktur und verfahren zu seiner herstellung
DE3813836C2 (de) Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen
EP0226739B1 (de) Strukturierte Halbleiterkörper
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE3743776C2 (de) Verfahren zur Herstellung vergrabener Halbleiterbauelemente
DE3545243C2 (de) Verfahren zur Herstellung eines strukturierten Halbleiterkörpers
DE3545239C2 (de) Verfahren zur Herstellung eines Kontaktierungsbereichs auf einem strukturierten Halbleiterkörper
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3716471C2 (de) Strukturierter Halbleiterkörper
EP0232515A1 (de) Strukturierter Halbleiterkörper
DE2106540A1 (de) Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1908901B2 (de) Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3716469A1 (de) Strukturierter halbleiterkoerper

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: DAIMLER-BENZ AKTIENGESELLSCHAFT, 70567 STUTTGART,

8327 Change in the person/name/address of the patent owner

Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE

8339 Ceased/non-payment of the annual fee