DE1514915C2 - Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang

Info

Publication number
DE1514915C2
DE1514915C2 DE1514915A DE1514915A DE1514915C2 DE 1514915 C2 DE1514915 C2 DE 1514915C2 DE 1514915 A DE1514915 A DE 1514915A DE 1514915 A DE1514915 A DE 1514915A DE 1514915 C2 DE1514915 C2 DE 1514915C2
Authority
DE
Germany
Prior art keywords
zone
layer
opening
small
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1514915A
Other languages
English (en)
Other versions
DE1514915B1 (de
Inventor
Frederick John Dallas Tex. Strieter (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1514915B1 publication Critical patent/DE1514915B1/de
Application granted granted Critical
Publication of DE1514915C2 publication Critical patent/DE1514915C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Description

1 2
Die Erfindung bezieht sich auf ein Verfahren zum Es ist demnach die Aufgabe der Erfindung, ein Ver-Herstellen einer Halbleiteranordnung mit einem ex- fahren zum Herstellen einer Halbleiteranordnung antrem kleinflächigen pn-übergang, bei dem auf der zugeben, die sich infolge der kleinen geometrischen Oberfläche eines Halbleiterkörpers eine erste maskie- Abmessungen ihrer Übergangszone für einen Einsatz rende Isolierschicht gebildet wird, dann in diese erste 5 im Höchstfrequenzbereich eignet.
Isolierschicht eine Öffnung eingebracht wird, durch die Nach den Verfahren nach der Erfindung wird dies' in den freigelegten Teil der Oberfläche des Halbleiter- dadurch erreicht, daß in die erste Isolierschicht ein körpers den ersten Leitungstyp ,erzeugende Störstellen länglicher, schmaler Schlitz eingebracht wild, daß die eindiffundiert werden, bei dem dann auf der in der zweite Isolierschicht derart entfernt wird, daß danach ersten Öffnung frei liegenden Oberfläche eine zweite, io ein zweiter länglicher, schmaler Schlitz quer zum dünnere Isolierschicht gebildet wird, in die eine zweite ersten Schlitz in die erste und zweite Isolierschicht einÖffnung eingebracht wird und bei dem dann in der gebiacht wird, und daß schließlich an den Diffusionsersten Diffusionszone eine weitere Diffusionszone zonen mit unterschiedlichem Leitungstyp ohmsche durch Eindiffusion von den umgekehrten Leitungstyp Kontakte angebracht werden.
erzeugenden Störstellen durch die zweite Öffnung ge- 15 Ein besonderer Vorteil des Verfahrens nach der
bildet wird. Erfindung ist es, daß sich äußerst kleinflächige Über-
Auf dem Gebiet der Elektronik besteht ein großer gangszonen herstellen lassen, ohne daß bei den Mas-Bedarf nach Halbleiterschaltungselementen, die bei kierungsvorgängen zur Herstellung der Schlitze eine hohen und höchsten Frequenzen eingesetzt werden übergroße Sorgfalt erforderlich ist. Es muß lediglich können. Zur Erzielung guter Hochfrequenzeigen- 20 darauf geachtet werden, daß sich die Schlitze an einem schäften sind sowohl bei der Dioden- als auch der Punkt überschneiden, dann entsteht am Überschnei-Transistorherstellung besondere konstruktive Ge- dungspunkt die kleinflächige Übergangszone. Die Sichtspunkte zu beachten. Insbesondere müssen die Übergangszone an der Schnittstelle zweier Schlitze geometrischen Abmessungen der Übergangszonen von weist keine Uniegelmäßigkeiten auf, wie sie in Form Dioden oder Transistoren besonders klein gehalten 25 von abgerundeten Ecken auftreten würden, wenn die werden, damit sie in dem hohen Frequenzbereich und zweite Diffusionszone in einer größeren ersten Diffumit den hohen Schaltgeschwindigkeiten, wie sie für sionszone hergestellt würde. Die untere Grenze einer Anwendungen in dei Raumfahrt erforderlich sind, be- nach dem vorliegenden Verfahren hergestellten Übertrieben werden können. gangszone wird von der Breite bestimmt, mit welcher
Die Übergänge von Halbleiteranordnungen wie 30 längliche Schlitze hergestellt werden können.
Dioden oder Transistoren besitzen einen kapazitiven Die Erfindung wird im folgenden an Hand der fol-
Blindwiderstand, der bei hohen Frequenzen einen be- genden Beschreibung in Verbindung mit der Zeichnung
achtlichen Wert aufweist und den Betrieb dieser An- erläutert. In der Zeichnung zeigt
Ordnungen verzögert. Wenn außerdem eine Diode aus F i g. 1 eine Draufsicht auf eine gemäß dem Ver-
der Durchlaßrichtung in die Sperrichtung geschaltet 35 fahren nach der Erfindung erhaltenen pn-Diode mit
wird, kann die Speicherung von Minoritätsladungs- kleinen geometrischen Abmessungen,
trägem im Inneren der Anordnung starke kurzzeitig . F i g. 2 und 3 Schnittansichten der Halbleiteranord-
auftretende Sperrströme erzeugen. Dieser Effekt ist in nung von F i g. 1 entlang der Linie 2-2 in verschiedenen
Diodenschaltungen sehr wichtig, da dadurch die Diode Herstellungsstadien,
nicht sofort in Durchlaßrichtung schaltet und dadurch 40 F i g. 4 eine Draufsicht auf eine pn-Diode mit die Schaltwirkung verlangsamt wird. Zur Beseitigung kleinen geometrischen Abmessungen, welche die verdiesei Nachteile und zur Erzielung schneller schalten- breiterten ohmschen Kontakte und die daran ander und bei höheren Frequenzen zu betreibender Halb- geschlossenen Außenanschlüsse zeigt,
leiteranordnungen müssen die wirksamen Übergangs- F i g. 5 eine Draufsicht auf eine pin-Diode mit zonen flächenmäßig so klein wie möglich gehalten wer- 45 kleinen geometrischen Abmessungen,
den, so daß der kapazitive Blindwiderstand und die F i g. 6 eine Schnittansicht der Halbleiteranord-Speicherung der Minoritätsladungsträger an dem Über- nung von F i g. 5, entlang der Linie 6-6, welche deren gang auf einem Minimum gehalten wird. Außerdem be- Herstellung erläutert,
deutet eine flächenmäßig verkleinerte Übergangszone Fig. 7 eine Draufsicht auf eine pin-Diode mit
einen verringerten Reststrom quer über den Übergang. 50 kleinen geometrischen Abmessungen, welche die
Nach einem älteren Vorschlag lassen sich bereits ohmschen Kontakte und deren Außenanschlüsse
relativ kleinflächige Übergangszonen dadurch her- zeigt,
stellen, daß über der Öffnung in der Isolierschicht auf F i g. 8 eine Draufsicht auf einen erfindungsgemäß dem Halbleiterkörper eine zweite Oxidschicht, die erhaltenen, obei flächenorientierten Transistor mit dünner als die erste Oxidschicht ist, angebracht wird, 55 kleinen geometrischen Abmessungen,
in die dann eine Öffnung geätzt wild, die wenigstens Fig. 9 eine Schnittansicht des Transistors von in einer Richtung bis zum Rand der Öffnung der ersten F i g. 8, entlang der Linie 9-9, welche dessen Her-Oxidschicht verläuft. Stellung erläutert,
Wenn solche Öffnungen jedoch Flächen in der F i g. 10 eine Draufsicht auf einen Oberflächen-Größenordnung von 62,5 μιη2 oder weniger ausweisen 60 orientierten Transistor mit kleinen geometrischen Absollen, dann kann dieses Ziel nach dem älteren Vor- messungen, welche die ohmschen Kontakte und die schlag nicht mehr erreicht werden, da das an die Auf- Außenanschlüsse zeigt,
lösungsgrenzen der photographischen Maskierungs- F i g. 11 eine Draufsicht auf eine Matrix von ver-
technik heranreicht. Derartig kleine Öffnungen lassen längerten Schlitzen für einen hochleistungsfähigen
sich also ohne unerwünschte Umegelmäßigkeiten 65 Hochfrequenztransistor,
nicht mehr herstellen. Es ist auch äußerst schwierig, F i g. 12 eine Schnittansicht des Transistors von
zwei derartig kleine Öffnungen in aufeinanderfolgenden F i g. 11 entlang der Linie 12-12, welche dessen Her-
Verfahrensschritien übereinander anzubringen. Stellung erläutert,
3 4
F i g. 13 und 14 Schnittansichten eines Hoch- liciumoxidschicht 11, die vorher absichtlich gebildet
leistungs-Hochfrequenztransistors mit großem Ver- wurde. So kann beispielsweise die während der Ein-.
Stärkungsfaktor und diffusion des Akzeptorstörstoffs gebildete Silicium-
F i g. 15 eine Draufsicht auf die fertige Halbleiter- oxidschicht 13 nur eine Dicke von etwa 1500 bis anordnung von F i g. 13 und 14, welche die ohmschen 5 3500 Ä aufweisen, während die Oxidschicht 11 eine Kontakte und die angeschlossenen Außenanschlüsse Dicke von etwa 8000 Ä, d. h. dem mehr als Zweizeigt, fachen der Dicke der Schicht 13, besitzt.
In F i g. 1 bis 4 ist eine Halbleiteranordnung in Anschließend wird auf die Siliciumoxidschichten 11 Form einer Diode mit kleinen geometrischen Ab- und 13 ein photoempfindlicher Schutzüberzug aufmessungen in verschiedenen Herstellungsstufen nach io gebracht und an allen Stellen mit Ausnahme einer dem dem Verfahren nach der Erfindung dargestellt. Es sei Schlitz 18 entsprechenden länglichen Fläche belichtet, bemerkt, daß diese Figuren lediglich einen Teil eines Die photoempfindliche Schicht wird dann entwickelt, ganzen Halbleiterplättchens zeigen, welches aus vislen und der so freigelegte Teil der Isolierschicht wird mit solchen Anteilen wählend seiner Herstellung besteht gepufferter Fluorwasserstofflösung behandelt. Da die und erst nach erfolgten Diffusionen und Anbringen 15 Siliciumoxidschicht 13 wesentlich dünner als die Sivon Kontakten in einzelne Diodenplättchen auf- liciumoxidschicht 11 ist, wird sie innerhalb des freigespalten wird. gelegten Teils vollständig weggeätzt, wodurch an der
F i g. 1 zeigt eine Draufsicht auf eine pn-Diode 1 Schnittfläche 21 die p-leitende Zone 20 freigelegt wird,
mit kleinen geometrischen Abmessungen; man sieht ohne daß die freigelegte Isolierschicht 11 vollständig
darauf die dünnen Querstreifen 12 und 18 und die 20 entfernt wird. Die verbleibende photoempfindliche
kleine Öffnung der Schnittfläche 21. In F i g. 2 ist ein Schutzschicht wird dann mit einer geeigneten Flüssig-
Körper eines Eigenhalbleiters 10, z. B. aus Silicium keit abgezogen.
oder Germanium, dargestellt. Unter dem Ausdruck Als Ergebnis des vorstehend beschriebenen Verfah- »Eigenhalbleiter« ist ein Material mit hohem spezi- rens erhält man an der Schnittfläche 21 eine kleine fischem Widerstand infolge einer niedrigen Störstoff- 25 Öffnung, welche die Oberseite der p-leitenden Zone 20 konzentration oder infolge einer geringen Zahl von freilegt; in diese Öffnung können dann dement-Fehlstellen zu verstehen. Dieser Widerstandswert kann sprechende, den n-Leitungstyp erzeugende Störstoffe beispielsweise 100 Ω cm betragen. Über der ganzen eindiffundiert werden. Diese Öffnung kann so klein Fläche des Materials 10 wird unter Anwendung einer sein, wie es zur Erzielung der gewünschten Eigenüblichen Technik eine Isolierschicht 11, beispielsweise 30 schäften der Diode mit kleinen geometrischen Abaus Siliciumoxid, gebildet. Gemäß einer besonderen messungen erforderlich ist. Bei einer Ausführungsform Ausführungsform der Erfindung besteht die Isolier- der Erfindung wurden die Schlitze 12 und 18 etwa 2,5 μπα schicht 11 aus Siliciumoxid mit einer Dicke von etwa breit und etwa 75 μιη lang gemacht. Das ergab eine 8000 Ä. Öffnung an der Stelle 21 von etwa 6,5 μιη2.
Nach Aufbringen der Isolierschicht 11 wird selektiv 35 Als nächste Stufe zur Herstellung der pn-Diode mit
ein länglicher Streifen 12 aus der Schicht entfernt, so kleinen geometrischen Abmessungen, welche in F i g. 3
daß eine längliche Fläche der Oberfläche des Halb- dargestellt ist, wird in die an der Schnittfläche 21 ge-
leitermaterials 10 fiei liegt. Die Herstellung einei strei- bildete kleine Öffnung und auf der Oberfläche der
fenförmigen Öffnung in der Schicht erfolgt mit Hilfe p-leitenden Zone 20 eine vorherbestimmte Menge
der Photoätztechnik. 40 eines Donatorstörstoffs gegeben, und das Halbleiter-
Mit Hilfe dieser Technik ist es heute möglich, einen plättchen wird zur Eindiffusion des Störstoffs in die
etwa 2,5 μιη breiten Streifen aus der Isolierschicht zu Zone 20 unter Bildung einer η-leitenden Schicht 30
entfernen, während die Länge des entfernten Streifens erwärmt, wobei der pn-übergang 25 entsteht,
beispielsweise 75 μιη betragen könnte. Es sei betont, daß der nicht entfernte Anteil der
Die auf dem Eigenhalbleitermaterial 10 verbleibende 45 Siliciumoxidschicht 13 als Abschirmung zur Begren-
Siliciumoxidschicht 11 dient verschiedenen Zwecken, zung der seitlichen Diffusion des Donatorstörstoffs
wovon zwei besonders wichtig sind. Erstens besteht die dient. Während der η-Leitung erzeugenden Diffusion
Schicht aus einem Material, in welches wählend spä- und/oder der Aufbringung des Störstoffs bildet sich
terer Verfahrensschi itte zu verwendende Störstoffe eine sehr dünne, zweite Siliciumoxidschicht 26 aus,
nicht eindiffundieren. Zweitens spielt die Dicke der 50 welche die frei liegende Oberfläche der n-leitenden
Siliciumoxidschicht 11 eine wichtige Rolle bei dem Schicht 30 vollständig bedeckt.
vorliegenden Verfahren, deren Bedeutung nachstehend Als weitere Stufe bei der Hei stellung der Diode mit
ersichtlich wird. kleinen geometrischen Abmessungen werden Außen-
AIs nächste Stufe bei der Herstellung der Diode mit anschlüsse angebracht, welche einen Betrieb bei hohen kleinen geometrischen Abmessungen gemäß F i g. 2 55 Fiequenzen als sehr schnell schaltende Vorrichtung wird auf der Oberfläche des Halbleitermaterial 10 und ermöglichen. Infolge der extrem kleinen Abmessungen in der länglichen Öffnung 12 eine vorherbestimmte der diffundierten Zonen der Diode nach der Erfindung Menge eines AkzeptoiStörstoffs aufgebracht. Bringt weiden verbreiterte Anschlüsse verwendet. Das Ätzman das Material 10 und den Störstoff auf eine ge- mittel wird zunächst so aufgebracht, daß es die Obernügend hohe Temperatur, so diffundiert der Störstoff 60 fläche der ganzen in F i g. 3 dargestellten Vorrichtung in den Eigenhalbleiter 10 unter Bildung einer Zone 20 vollständig bedeckt. Da die Siliciumoxidschicht 26 aus p-leitendem Silicium in das Material 10 ein. wesentlich dünner ist als die Oxidschichten 11 und 13, Während dieser Diffusion und auch während der der ist es verhältnismäßig einfach, die Dauer der Ätzung Diffusion vorhergehenden Deponierung des Störstoffs so zu steuern, daß die Schicht 26 vollständig entfernt erfolgt in der Regel eine Oxydation der Silicium- 65 wird, ohne daß die anderen Schichten 13 und 11 durchoberfläche, so daß sich eine sehr dünne Siliciumoxid- stoßen werden. Man erhält somit einen Bereich, in schicht 13 ausbildet, wie dies F i g. 2 zeigt. Diese welchem ein verbreiterter ohmscher Kontakt so anSchicht 13 ist wesentlich dünner als die isolierende Si- gebracht werden kann, daß ein Außenanschluß an die
5 6
Kathode, d.h. an die n-bitende Schicht39 angs- ein im wjs^ntlbhen »bgisrungsfreies« System ergibt. schlossen werden kann. Die ginze Halbleiteranord- Das Molybdän wird nämlich nicht in das Substrat einnung wird dann wieder einem Photomaskierungs- legiert und das Gold legiert sich nicht mit Molybdän, verfahren unterworfen, wobei die Silbiumoxidschicht Im Gegensatz zu Aluminium, wo das nied2rg2schlag2ne 13 selektiv unter Bildung einer ölfnung über der Ober- 5 Metall in der Regil auf eine Temperatur ob2rhalb der fläche der p-leitenden Zone 20 weggeätzt wird. Da- eutektischen Temperatur von Aluminium und Silicium durch wird wiederum ein Bereich geschaffen, in wel- von 577°C erhitzt wird, werden die Gold- und Molybchem ein verbreiterter ohmscher Kontakt so an- dänschicht bei verhältnismäßig niedrigen Temperagebracht werden kann, daß man einen Außenanschluß türen aufgebracht und bedürfen keiner Erhitzung, bei an die Anode, d. h. an die p-Ieitende Schicht 20 an- io welcher eine Legierungsbildung auftritt. Da somit Erschließen kann. Dann wird ein die ganze Oberfläche hitzungen vermieden werden, hält sich auch die Verder Anordnung überdeckender Aluminiumüberzug, schlechterung der elektrischen Eigenschaften der HaIbz. B. durch Vakuumaufdampfung, aufgebracht. Dann leiter in Grenzen.
wird die ganze Anordnung wiederum einer Photo- F i g. 5 bis 7 der Zeichnung betreffen erfindungs-
maskierung und einer Ätzung unterworfen, wodurch 15 gemäße oberflächenorientierte pin-Hochfrequenzdi-
der Aluminiumüberzug mit Ausnahme der Teile ent- öden mit kleinen geometrischen Abmessungen. F i g. 5
fernt wird, an welche die verbreiterten ohmschen Kon- zeigt eine schematische Draufsicht und erläutert die
takte angebracht werden sollen. Der auf den Öffnungen Herstellungsstufen der pin-Diode 50. Wie am besten
verbleibende Aluminiumüberzug wird dann auf üb- aus der entlang der Linie 6-6 von F i g. 5 genommenen
liehe Weise in das darunter befindliche Silicium ein- 20 Schnittansicht von F i g. 6 zu ersehen ist, besteht die
legiert. Auf diese Weise erzielt man über der η-leiten- Diode 50 aus dem eigenleitenden Material 55 mit einer
den Schicht 30 und über der p-leitenden Schicht 20 die Oberseite des Materials 55 vollständig bedeckenden
verbreiterte ohmsche Kontakte 31 bzw. 32, wie dies Oxidschicht 56. Die Oxidschicht 56 kann aus einem
F i g. 4 zeigt. Da die Breite der länglichen Schlitze 12 üblichen Material, vorzugsweise Siliciumoxid, be-
und 18 in der Regel so schmal ist, wie es die photo- 25 stehen, welches nach einer Aufsprühmethode oder
graphische Maskierungsmethode zuläßt, greifen die einer anderen geeigneten Methode auf der Oberfläche
ohmschen Kontakte 31 und 32 notwendigerweise auf des Substrats gebildet wurde. Die Oxidschicht 56 wird
die Isolierschichten 11 und 13 über. Das stellt jedoch in einer Dicke von etwa 8000 Ä hergestellt und ist
kein Problem dar, da die Schichten 11 und 13 aus nichtleitend.
einem nichtleitenden Material, in der Regel Silicium- 30 Nach Aufbringung der Oxidschicht 56 wird ein oxid, bestehen. Anschließend werden an die veibrei- länglicher Streifen 52 der Schicht selektiv entfernt, so terten ohmschen Kontakte 31 und 32 in üblicher Weise daß ein länglicher Teil der Oberfläche des eigenunter Bildung der äußeren Kathodenzuführung 33 leitenden Materials 55 frei liegt. Das kann nach der und der äußeren Anodenzuführung 34 angeschlossen. Photoätztechnik vorgenommen werden. Als Ergebnis Infolge des an der Schnittfläche der Schlitze 12 und 18 35 dieser Photoätztechnik erhält man einen etwa 2,5 μΐη gebildeten, extrem kleinen Bereichs 21 erhält man breiten und etwa 75 μπι langen Schlitz 52. Dann wird einen sehr kleinflächigen pn-Übergang, wodurch die eine zweite Isolierschicht 57 auf der Oberfläche der fertige Diode 1 bei sehr hohen Frequenzen und mit ersten Isolierschicht 56 erzeugt, welche die freihohen Schaltgeschwindigkeiten betrieben werden kann, liegende Oberfläche des eigenleitenden Halbleiter-
Bei einer anderen Methode zur Erzielung der ver- 40 materials 55 bedeckt. Gemäß der Erfindung können
breiterten ohmschen Kontakte 31 und 32 kann der die Isolierschichten 56 und 57 aus dem gleichen Ma-
Aluminiumüberzug durch einen Überzug aus Gold terial, vorzugsweise aus Siliciumoxid bestehen. Die
und Molybdän ersetzt werden. Trotz seiner Vorteile beschriebene Ätzung kann dadurch genau geregelt
bei Verwendung als Kontaktmaterial in Halbleiter- werden, daß man die zweite Isolierschicht 57 wesent-
anordnungen besitzt Aluminium mehrere Nachteile, 45 lieh dünner macht als die erste Isolierschicht 56. Wenn
welche Gold und Molybdän nicht aufweisen. Der beispielsweise die erste Siliciumoxidschicht 56 eine
größte Nachteil ist der, daß, wenn die Golddrähte mit Dicke von 8000 Ä besitzt, kann die zweite Silicium-
den aus Aluminium bestehenden ohmschen Kontakten oxidschicht 57 eine Dicke von 2000 Ä aufweisen,
verbunden werden, sich eine intermatallische Verbin- Auf die zweite Isolierschicht 57 wird dann eine
dung aus Gold und Aluminium bildet. Da diese Ver- 50 lichtempfindliche Schutzschicht aufgebracht und an
bindung spröde ist, leidet darunter die Zuverlässigkeit allen Stellen belichtet, mit Ausnahme einer dem
der Halbleiteranordnungen. Außerdem steht fest, daß Schlitz 54 entsprechenden länglichen Fläche. Wenn
das Aufbringen von Aluminiumfilmen durch Auf- dann die photoempfindliche Schicht entwickelt und
dampfen oft die elektrischen Eigenschaften der Halb- die Anordnung 50 mit gepufferter HF-Lösung behan-
leiteranordnungen verschlechtert, indem sich Kurz- 55 delt wird, wird die Oxidschicht 57 unter Bildung eines
Schlüsse, hohe Sättigungsströme, geringe Verstärkung Schlitzes 54 selektiv entfernt. Infolge der unter-
und unerwünscht niedrige Durchbruchwerte in der schiedlichen Dicke der Oxidschichten wird durch das
Sperrichtung ergeben. Ätzmittel die zweite Schicht 57 unter Freilegung der
Zur Vermeidung dieser Nachteile können die ohm- Oberfläche des eigenleitenden Materials 55 an der sehen Kontakte 31 und 32 auf folgende Weise aus 60 Öffnung 53, abgetragen, ohne daß die erste Oxid-Molybdän und Gold hergestellt werden. Zunächst schicht 56 durchbrochen wird. Als Ergebnis des voiwird ein dünner Molybdänfilm auf die Oberseite der stehend beschriebenen Verfahrens erhält man eine in F i g. 3 dargestellten Vorrichtung 1 aufgebracht. kleine Öffnung 53, in welcher während einer an-Dann wird das Molybdän mit einem dünnen Goldfilm schließenden p-Diffusion zu verwendende Störstoffe bedeckt, worauf das Gold und das Molybdän an den 65 deponiert werden können. Da die Schlitze 52 und 54 nicht gewünschten Stellen weggeätzt werden und das z. B. etwa 2,5 μηι breit sind, besitzt die kleine Öffnung gewünschte Kontaktmuster zurückbleibt. Es sei be- 53 eine Fläche von etwa 6,5 μπι2. merkt, daß die Verwendung von Molybdän und Gold Eine weitere Stufe in der Herstellung oberflächen-
7 8
orientierter pin-Hochfrequenzdioden, die in F i g. 6 bedeckenden Oxidschicht 76. Die Oxidschicht 76 kann dargestellt ist, besteht darin, daß auf der Oberfläche aus einem beliebigen, geeigneten Material, vorzugsdes eigenleitenden Materials 55 innerhalb der kleinen weise Siliciumoxid, bestehen, und kann auf der Ober-Öffnung 53 eine vorherbestimmte Menge eines Akzep- fläche des Substrats durch Aufsprühen oder nach torstörstoffs deponiert wird. Zum Eindiffundieren des 5 anderen geeigneten Methoden erzeugt werden. Die
Störstoffes unter Bildung der p-leitenden Zone 51 Oxidschicht 76 wird in einer Dicke von etwa 8000 Ä wird dann das Substrat erwärmt. Die Isolierschicht 57 * erzeugt und ist von Natur aus isolierend,
wirkt als Diffusionsmaskierung und beschränkt so die Nach Bildung der Oxidschicht 76 wird ein Streifen 72
seitliche Diffusion des Akzeptorstörstoffs in das dieser Schicht selektiv entfernt, so daß eine längliche Substrat. Während dieses Diffusionsvorgangs bildet io Fläche auf der Oberseite des eigenleitenden Materials
sich eine sehr dünne Siliciumoxidschicht 58 aus, 75 frei liegt. Diese Freilegung kann nach den gleichen,
welche die frei liegende Oberfläche der p-leitenden vorstehend für die Herstellung der kleinen pn- und pin-
Zone 51 vollständig bedeckt. Dioden beschriebenen photographischen Methoden
Auf gleiche Weise wie der vorher gebildete läng- erfolgen. Als Ergebnis dieser photographischen und liehe Schlizt 54 wird jetzt der längliche Schlitz 64 ge- 15 Ätzmethode erhält man den länglichen Schlitz 72, der bildet, der ebenfalls den Schlitz 52 schneidet. Unter bis zu 2,5 μΐη schmal und etwa 75 μπι lang sein kann. Anwendung der vorstehend beschriebenen photo- Die nächste Stufe bei der Herstellung des Transistors graphischen Technik und Ätzmethode wird die Iso- mit kleinen geometrischen Abmessungen besteht darin, lierschicht 57 selektiv auf der den Schlitz 64 bildenden daß auf der Oberseite des Halbleitermaterials 75 und Fläche entfernt, so daß die Oberseite des eigen- 20 innerhalb des länglichen Schlitzes 72 eine vorherleitenden Materials 55 auf der der kleinen Öffnung 59 bestimmte Menge eines Störstoffs deponiert wird, entsprechenden Fläche freigelegt wird. Die Öffnung 59 Eine ausreichende Erhitzung des Materials 75 und der besitzt eine Fläche von etwa 6,5 μηι2. In diese Öff- Störstofflegierung bewirkt eine Diffusion des Störnung 59 diffundiert man dann eine vorherbestimmte Stoffs in das eigenleitende Material 75 hinein, so daß Menge eines Donatorstörstoffs unter Bildung der 25 sich innerhalb des eigenleitenden Materials 75 eine η-leitenden Zone 60 ein. Auch hier bildet sich wieder Zone 77 aus p-leitendem Silicium ausbildet. Diese für gewöhnlich eine sehr dünne Siliciumoxidschicht 61, Zone 77 wird nachstehend als Basiszone bezeichnet, welche die frei liegende Oberfläche der η-leitenden Während dieser Diffusion wird normalerweise die Zone 60 vollständig abdeckt. Siliciumoberfläche oxidiert, so daß sich die in F i g. 9
Es sei betont, daß die Stellung des Schlitzes 64 in 30 dargestellte dünne Siliciumoxidschicht 78 ausbildet,
bezug auf den Schlitz 54 die Breite der eigenleitenden Verglichen mit der isolierenden Oxidschicht 76, welche
Schicht zwischen der p-leitenden Zone 51 und der absichtlich in einei Stärke von 8000 Ä erzeugt wurde,
η-leitenden Zone 60 und somit die Betriebseigen- bildet sich die dünne Siliciumoxidschicht 78 in einer
schäften der gesamten Diode 50 bestimmt. Diese re- Stärke von etwa 1500 bis 3500 Ä.
lative Lage der Schlitze kann bei Anwendung der vor- 35 Auf der Siliciumoxidschicht 78 und der isolierenden
stehend beschriebenen photographischen Maskie- Oxidschicht 76 wird ein Überzug aus einem licht-
rungsmethoden genau gesteuert werden. empfindlichen Material niedergeschlagen und an
Als abschließende Stufe bei dem Verfahren nach der allen Stellen belichtet, mit Ausnahme der den Schlitzen Erfindung werden ohmsche Kontakte angebracht, 80 und 82 entsprechenden länglichen Bereiche. Der welche einen Außenanschluß an die Anode bzw. die 40 lichtempfindliche Übeizug wird dann entwickelt, und p-leitende Zone 51 und an die Kathode bzw. die die freigelegten Flächen 80 und 82 werden mit einem η-leitende Zone 60 gestatten. Die Oberseite der Halb- flüssigen Ätzmittel, z. B. gepufferter Fluorwasserstoffleiteranordnung 50 wird dazu mit einem Ätzmittel lösung, behandelt. Wenn die isolierende Schicht 76 bedeckt. Da die Siliciumoxidschichten 58 und 61 we- aus Siliciumoxid besteht, d. h. dem gleichen Material, sentlich dünner sind als die beiden Oxidschichten 56 45 wie es sich während der eine p-Leitfähigkeit ergebenden und 57, werden sie an den Öffnungen 53 bzw. 59 selek- Diffusion als Schicht 78 ausbildet, ermöglicht der tiv entfernt, wie dies F i g. 7 zeigt, ohne daß dabei die Dickeunterschied der beiden Schichten (die Schicht 76 Schichten 56 und 57 durchstoßen werden. ist etwa doppelt so dick wie die Schicht 78) die
Alsdann wird ein Überzug aus Aluminium oder aus erforderliche Steuerung der zweiten Ätzung, so daß
Molybdän und Gold auf die Oberseite der Anordnung 50 sich die sehr kleinen Öffnungen 81 und 83 oberhalb
50 aufgebracht. Dann wird die Anordnung wieder der p-leitenden Basiszone ausbilden,
einer photographischen Maskierung und einer Ätzung In den kleinen Öffnungen 81 und 83 und auf der
wie der bereits beschriebenen zur selektiven Entfernung frei liegenden Oberfläche der p-leitenden Basiszone 77
des Überzugs von unerwünschten Stellen unterworfen, wird dann eine bestimmte Menge eines Donatorstör-
wobei man die verbreiterten ohmschen Kontakte 62 55 Stoffs, beispielsweise in Form einer Siliciumlegierung,
und 63 an den Öffnungen 53 bzw. 59 erhält. Gold- deponiert und anschließend in die Zone 77 unter
drähte werden dann mit den verbreiterten ohmschen Bildung der η-leitenden Zonen 84 und 85 eindiffundiert.
Kontakten verbunden, wie dies F i g. 7 zeigt, und Der nicht entfernte Teil der dünnen Siliciumoxid-
bilden dann den äußeren Anodenanschluß 65 und den schicht 78 dient dabei als Abschirmung zur Begrenzung
äußeren Kathodenanschluß 66. 60 der seitlichen Diffusion des Donatorstörstoffs. Als
F i g. 8 bis 12 der Zeichnung erläutern die Erfin- Ergebnis dieser Diffusion entsteht zwischen der
dung in Anwendung auf die Herstellung von ober- Basiszone 77 und der η-leitenden Zone 84, welche
flächenorientierten Transistoren mit kleinen geome- nachstehend als Kollektorzone bezeichnet wird, ein
trischen Abmessungen. F i g. 8 zeigt eine schematische Übergang 86, welcher als Kollektor-Basis-Übergang
Draufsicht auf den Transistor 70. Wie am besten aus 65 für den Transistor 70 wirkt. In gleicher Weise wird
der Schnittansicht von F i g. 9 ersichtlich ist, besteht zwischen der Basiszone 77 und der η-leitenden Zone 85,
der Transistor 70 aus dem eigenleitenden Material 75 welche nachstehend als Emitterzone bezeichnet wird,
mit einer die Oberfläche des Materials 75 vollständig ein Übergang 87 ausgebildet, welcher als Emitter-
9 10
Basis-Übergang für den Transistor 70 wirkt. Infolge der Emitter-Basis-Übergang 137. Während der letzteder extrem kleinen Flächen, welche bei Anwendung ren Diffusion bildet sich wiederum eine sehr dünne der beschriebenen Technik der sich kreuzenden Siliciumoxidschicht, welche die Oberfläche der Emitter-Streifen erhalten werden können und die Öffnungen 81 zonen 135 und 136 in den Öffnungen 131 und 133 und 83 bilden, kann man bei dem derzeitigen Stand 5 bedeckt.
der Technik äußerst hochfrequente Transistoran- Die nächste Stufe bei der Herstellung dieser Anordnungen herstellen, deren Übergänge eine wirksame Ordnung besteht in der Bildung der dünnen länglichen Fläche von etwa 6,5 μΐη2 aufweisen. Während der Schlitze 138, 140 und 142, wobei die Basiszone innereine η-Leitfähigkeit ergebenden Diffusion wird eine halb der Öffnungen 139 bzw. 141 bzw. 143 freigelegt Siliciumoxidschicht 90 gebildet, die vollständig die io wird. Unter Anwendung einer üblichen Technik, Oberfläche der Kollektorzone 84 und die Oberseite z. B. einer Tauchätzung, kann die die Oberfläche der der Emitterzone 85 bedeckt. Diese Oxidschicht 90 Emitterzonen 135 und 136 innerhalb der Öffnungen ist extrem dünn, und ihre Dicke beträgt etwa ein 131 und 133 bedeckende, sehr dünne Siliciumoxid-Drittel der Dicke der Siliciumoxidschicht 78 und schicht entfernt werden, ohne daß die Oxidschichten 96 weniger als ein Sechzehntel der Dicke der isolierenden 15 und 130 an anderen Stellen durchbrochen werden. Schicht 76. Verbreiterte ohmsche Kontakte können dann, wie in
Die dünne Oxidschicht 90 kann dann auf beliebige Fig. 11 gezeigt, angebracht und selektiv unter bekannte Weise, z. B. durch eine Tauchätzung, Verbindung der Emitterzonen und Bildung des entfernt werden, wobei die Oberflächen der Emitter- Emitterkontakts 144 geätzt werden; in gleicher Weise zone 87 und der Kollektorzone 86 freigelegt werden. 20 können die Basiszonen miteinander durch den Basis-Anschließend wird unter Anwendung einer photo- kontakt 145 verbunden werden. Außenanschlüsse graphischen Maskierungsmethode und einer Ätz- können dann an diese Kontakte und direkt an die methode ein Teil der schützenden Oxidschichten 76 Schicht 94 neben der Kollektorzone 95 angeschlossen und 78 unter Freilegung der Oberfläche der Basis- werden, wie dies Fig. 12 zeigt; die erhaltene Halbzone 77 selektiv entfernt. Auf der freigelegten Emitter-, 25 leiteranordnung kann dann als hochfrequenter Hoch-Kollektor- und Basisoberfläche wird dann Aluminium leistungstransistor betrieben werden,
oder Molybdän und Gold niedergeschlagen und unter In F i g. 13 bis 15 ist eine Methode zur Hei stellung
Bildung der verbreiterten ohmschen Kontakte selektiv eines hochleistungsfähigen Hochfrequenztransistors geätzt, so daß man einen äußeren Kollektoranschluß mit hohem Vei Stärkungsfaktor und kleinen geome-91, einen äußeien Emitteranschluß 92 und einen äuße- 30 irischen Abmessungen erläutert. Fig. 13 zeigt als ren Basisanschluß 93 anbringen kann, wie dies in Schnittansicht die erste Stufe dieses Verfahrens. Auf der Draufsicht von Fig. 10 gezeigt ist. einem Körper aus eigenleitendem Halbleitermaterial
Gemäß einer anderen Ausführungsform der Erfin- 100 wird absichtlich eine Oxidschicht 101 aus isolierendung kann die Technik der sich kreuzenden Streifen dem Material, vorzugsweise Siliciumoxid, mit einer zur Herstellung extrem kleiner Übergangsflächen zur 35 Dicke von mehreren tausend Angström gebildet. Bildung einer Matrix aus länglichen Schlitzen für die Unter Anwendung einer photographischen Maskie-Herstellung von Hochleistungstransistoren ausgenutzt rungs- und Ätztechnik wird aus der Schicht 101 ein werden, wie dies die Draufsicht von Fig. 11 zeigt. Materialstreifen herausgeätzt, so daß die Oberfläche Die Schnittansicht von Fig. 12 zeigt einen Teil des eigenleitenden Materials 100 innerhalb des längdieser Matrix und erläutert die Herstellung. In F i g. 12 40 liehen Schlitzes 102 freigelegt wird. Wie bereits früher wird auf einem Körper 94 mit geringem spezifischem betont, kann dieser längliche Schlitz so schmal sein, Widerstand aus stark dotiertem p-leitendem Halb- daß seine Breite nur beispielsweise 2,5 μΐη beträgt, leitermaterial eine dünne Schicht 95 aus p-leitendem In das eigenleitende Material 100 wird dann auf dem Halbleitermaterial gebildet. Die Schicht 94 ergibt Schlitz 102 eine vorherbestimmte Menge eines Akzepeinen besseren ohmschen Kontakt zwischen der 45 torstörstoffs eindiffundiert, so daß sich die p-leitende Schicht 95, welche als Kollektorzone dient, und an- Zone 103 ausbildet, welche nachstehend als die schließend angebrachten Außenanschlüssen. Auf die Kollektorzone bezeichnet wird. Eine dünne Schicht für die vorstehenden Ausführungsformen der Erfin- aus Siliciumoxid 104 bildet sich während dieser dung beschriebene Weise wird über der Kollektor- Diffusion und bedeckt die Oberfläche der p-leitenden zone 95 eine Oxidschicht 96, vorzugsweise aus SiIi- 50 Kollektorzone 103 innerhalb des länglichen Schlitzes ciumoxid, gebildet. Dann wird wie zuvor ein sehr 102 vollständig. Als weitere Stufe in dem Herstellungsdünner länglicher Streifen 97 selektiv unter Frei- verfahren des Transistors wird ein Überzug aus einem legung einer länglichen Fläche der Oberfläche der lichtempfindlichen Material auf der Isolierschicht 101 Kollektorzone 95 entfernt. Innerhalb dieser Fläche und auf der Siliciumoxidschicht 104 niedergeschlagen wird ein η-leitender Störstoff unter Bildung einer 55 und an allen Stellen belichtet, mit Ausnahme einer Basiszone 98 und eines Übergangs 99 eindiffundiert; der Fläche 105 entsprechenden Fläche, wie dies in der Übergang 99 wird nachstehend als Kollektor- Fig. 13 dargestellt ist. Diese photoempfindliche Basis-Übergang bezeichnet. Während dieser Diffusion Schicht wird dann entwickelt, und die freigelegte wächst die dünne Siliciumoxidschicht 130. Als weitere Fläche 105 wird mit einem flüssigen Ätzmittel, nämlich Stufe bei der Herstellung der Halbleiteranordnung 60 gepufferter Fluorwasserstofflösung, behandelt. Die nach der Erfindung werden durch photographische Siliciumoxidschicht 104 wird dabei weggeätzt, und die Maskierungs- und Ätzmethoden eine Reihe von Oberfläche der p-leitenden Kollektorzone 103 wird Querstreifen 132 und 134 untei Bildung der Öffnungen an der Schnittfläche der Schlitze 102 und 105 innerhalb 131 bzw. 133 gebildet. Innerhalb dieser Öffnungen der Öffnung 106 freigelegt.
wird dann ein p-leitender Störstoff unter Bildung der 65 Als weitere Stufe bei der Herstellung der erfindungs-Schichten 135 und 136 eindiffundiert, welche nach- gemäßen Vorrichtung wird in die Öffnung 106 und stehend als Emitterzonen bezeichnet werden. Zwischen auf die Oberfläche dei Kollektorzone 103 eine vorherden Emitterzonen und der Basiszone 98 entsteht dabei bestimmte Menge eines Donatorstörstoffs aufgebracht,
und es wird so weit erhitzt, daß der Störstoff unter Bildung einer η-leitenden Zone 108, welche nachstehend als Basiszone bezeichnet wird, in die Kollektorzone 103 eindiffundiert. Als Ergebnis dieses Diffusionsvorgangs wird wiederum eine dünne Siliciumoxid- schicht 111 gebildet, die vollständig die Oberfläche der Basiszone 108 bedeckt. Zwischen der Basiszone 108 und der Kollektorzone 103 entsteht dabei ein Übergang 109, welcher als der Kollektor-Basis-Übergang des Transistors 110 wirkt.
Die nächste Stufe bei der Herstellung der erfindungsgemäßen Vorrichtung, wie sie in Fig. 14 dargestellt ist, besteht in dem Aufbringen eines Überzuges aus einem lichtempfindlichen Material auf die Oberfläche des Transistors 110; dieser Überzug wird überall, mit Ausnahme auf der Fläche 112, belichtet. Mittels eines flüssigen Ätzmittels wird die Siliciumoxidschicht 111 selektiv weggeätzt, so daß die Oberfläche der Basiszone 108 an der Schnittfläche der länglichen Schlitze 112 und 102 frei liegt. Diese Schnittfläche der Schlitze 112 und 102 bildet somit eine kleine Öffnung 114, in welche eine kleine Menge eines Akzeptorstörstoffs eingebracht und dann in die Basiszone 108 unter Bildung einer p-leitenden Schicht 115, welche nachstehend als Emitterzone bezeichnet wird, eindiffundiert wird. Dabei bildet sich wiederum eine sehr dünne Siliciumoxidschicht 118, die die Oberfläche der Emitterzone 115 vollständig bedeckt, wie dies Fig. 14 zeigt. Zwischen diesen beiden Zonen entsteht ein Übergang 116, welcher als Emitter-Basis-Übergang fungiert.
Unter Bezugnahme auf die vorstehenden Ausführungen sei betont, daß der längliche Schlitz 105 etwa fünfmal so breit ist wie der längliche Schlitz 112. Wenn beispielsweise der Schlitz 112 2,5 μΐη breit ist, beträgt die Breite des Schlitzes 105 etwa 12,5 μπι.
Dieser Breitenunterschied ermöglicht es, den länglichen Schlitz 112 innerhalb der Umgrenzungen des Schlitzes 105 durch photographische Maskierungsmethoden ohne größere Schwierigkeit anzubringen. Als Folge davon kann die Emitterzone 115 oberhalb der Kollektorzone 103 und nicht an der Seite der Kollektoizone diffundiert werden, wie dies für die in F i g. 8 bis 12 dargestellte oberflächenorientierte Vorrichtung beschrieben ist. Infolgedessen kann die Breite der Basiszone zwischen der Kollektor- und Emitterzone schmaler sein als bei Anwendung der oberflächenorientierten Methode, da sie durch eine Diffusion und nicht durch eine einen hohen Auflösungsgrad erfordernde photographische Methode geregelt wird. Der erhaltene Transistor 110 besitzt daher einen höheren Verstärkungsfaktor als ein nach der oberflächenorientierten Methode erhaltener Transistor.
Natürlich ist die kleine Öffnung 106 in F i g. 13 (in welche der Donatorstörstoff eingebracht und unter Bildung der Basiszone 108 eindiffundiert wurde) größer als die in F i g. 14 gezeigte kleine Öffnung 114 (in welche der Akzeptorstörstoff zur Bildung der Emitterzone 115 eingebracht wurde). Trotzdem besitzt die Öffnung 106 nur eine sehr kleine Fläche von etwa 32 μΐη2. Infolgedessen ist die wirksame Fläche des Emitter-Basis-Übergangs 116 immer noch extrem klein und erlaubt einen Betrieb des Transistors 110 im Hochfrequenzbereich.
Als abschließende Stufen bei der Herstellung des Transistors 110 kommen photographische Maskierungs- und Ätzmethoden zur Anwendung, wobei die Oberfläche der Emitter-, Basis- und Kollektorzonen frei gelegt werden, so daß ohmsche Kontakte auf den frei liegenden Flächen aufgebracht werden können, an welche dann die Außenzuführungen angeschlossen werden. Die ganze Oberseite des Transistors 110 wird zunächst mit einem flüssigen Ätzmittel behandelt. Da die in F i g. 14 gezeigte Oxidschicht 118 wesentlich dünner als eine der anderen Oxidschichten 101 oder 111 ist, kann man diesen Ätzvorgang so steuern, daß die Schicht 118 vollständig unter Freilegung der Emitterzone 115 entfernt wird, ohne daß eine der anderen Oxidschichten durchstoßen wird.
Zur Öffnung der Oxidschichten 111 und 102 werden dann Photomaskierungs- und Ätzmethoden angewendet, so daß die Basiszone 108 bzw. die Kollektorzone 103 freigelegt werden. Verbreiterte ohmsche Kontakte aus Aluminium oder aus Molybdän und Gold beispielsweise werden dann auf den frei liegenden Flächen angebracht, und Golddrähte werden mit den ohmschen Kontakten unter Bildung der Emitterzuführung 120, der Basiszuführung 121 und der Kollektorzuführung 122 verbunden, wie dies die Draufsicht von Fig. 15 zeigt. Auf die gleiche Weise, wie für die vorhergehende Ausführungsform beschrieben, kann eine Matrix aus länglichen Schlitzen auf einem einzigen Halbleiterscheibchen aufgebracht werden, und die anschließend erzeugten Emitterzonen, Basiszonen und Kollektorzonen können in üblicher Weise miteinander verbunden werden; die erhaltene Anordnung besitzt dann einen hohen Verstärkungsfaktor, ist hochleistungsfähig und kann im Hochfrequenzbereich betrieben werden.
Gemäß einem besonderen Merkmal der Erfindung kann eigenleitendes Material mit einem sehr hohen spezifischen Widerstand als Ausgangsmaterial für die meisten vorstehend beschriebenen Ausführungsformen verwendet werden. Das ermöglicht die Aufrechterhaltung einer kleinstmöglichen Kontaktfläche, wodurch jede Streukapazität inneihalb der Anordnungen auf einem Mindestmaß gehalten wird.
Ein weiteres Merkmal der Erfindung betrifft die Oiientierung der nach den beschriebenen photographischen Maskierungs- und Ätzmethoden gebildeten länglichen Schlitze. Obwohl betont werden muß, daß, wenn die länglichen Schlitze senkrecht zueinander angeordnet sind, die an den Schnittflächen der Schlitze gebildeten Öffnungen eine Mindestfläche einnehmen, man auch bei Schlitzen, die sich in einem schrägen Winkel schneiden, sehr kleine Öffnungen ei zielt, die genau begrenzt sind keine Verzerrungen aufweisen und somit die anschließende Bildung von Übergängen mit sehr kleinen geometrischen Abmessungen ermöglichen.
Obwohl das erfindungsgemäße Verfahren vorstehend in Bezug auf die Herstellung von Dioden und Transistoren mit kleinen geometrischen Abmessungen unter Bezug auf eine pn- oder pnp-Diffusion beschrieben wurde, ist es doch auch in gleicher Weise auf np- und npn-Diffusionen anwendbar.

Claims (2)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang, bei dem auf der Oberfläche eines Halbleiterkörpers eine erste maskierende Isolierschicht gebildet wird, dann in diese erste Isolierschicht eine Öffnung eingebracht wird, duich die in den freigelegten Teil der Oberfläche des Halbleiterkörpers den ersten Leitungstyp erzeugende
Störstellen eindiffundiert werden, bei dem dann auf der in der ersten Öffnung frei liegenden Oberfläche eine zweite, dünnere Isolierschicht gebildet wird, in die eine zweite Öffnung eingebracht wird und bei dem dann in der ersten Diffusionszone eine weitere Diffusionszone durch Eindiffusion von den umgekehrten Leitungstyps erzeugenden Störstellen durch die zweite Öffnung gebildet wird, dadurch gekennzeichnet, daß in die erste Isolierschicht ein länglicher, schmaler Schlitz
eingebracht wild, daß danach ein zweiter länglicher, schmaler Schlitz quer zum eisten Schlitz in die erste und zweite Isolierschicht eingebracht wird und daß schließlich an den Diffusionszonen mit unterschiedlichem Leitungstyp ohmsche Kontakte angebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in den beiden Isolierschichten mehrere, jeweils parallel zueinander liegende Schlitze eingebracht werden.
Hierzu 2 Blatt Zeichnungen
DE1514915A 1964-12-31 1965-12-31 Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang Expired DE1514915C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US42269564A 1964-12-31 1964-12-31
US425542A US3468728A (en) 1964-12-31 1965-01-14 Method for forming ohmic contact for a semiconductor device
US660528A US3390025A (en) 1964-12-31 1967-08-14 Method of forming small geometry diffused junction semiconductor devices by diffusion

Publications (2)

Publication Number Publication Date
DE1514915B1 DE1514915B1 (de) 1971-03-25
DE1514915C2 true DE1514915C2 (de) 1974-01-03

Family

ID=27411372

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1514915A Expired DE1514915C2 (de) 1964-12-31 1965-12-31 Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang

Country Status (6)

Country Link
US (4) US3468728A (de)
DE (1) DE1514915C2 (de)
FR (1) FR1462032A (de)
GB (1) GB1124080A (de)
NL (1) NL6517007A (de)
SE (1) SE313120B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1188879A (en) * 1967-12-13 1970-04-22 Matsushita Electronics Corp Planar Transistor
NL161617C (nl) * 1968-06-17 1980-02-15 Nippon Electric Co Halfgeleiderinrichting met vlak oppervlak en werkwijze voor het vervaardigen daarvan.
NL6907227A (de) * 1969-05-10 1970-11-12
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
US3660157A (en) * 1969-08-18 1972-05-02 Computervision Corp Enhanced contrast semiconductor wafer alignment target
US3766446A (en) * 1969-11-20 1973-10-16 Kogyo Gijutsuin Integrated circuits comprising lateral transistors and process for fabrication thereof
US3653898A (en) * 1969-12-16 1972-04-04 Texas Instruments Inc Formation of small dimensioned apertures
US3713911A (en) * 1970-05-26 1973-01-30 Westinghouse Electric Corp Method of delineating small areas as in microelectronic component fabrication
JPS49100964A (de) * 1973-01-31 1974-09-24
US3919005A (en) * 1973-05-07 1975-11-11 Fairchild Camera Instr Co Method for fabricating double-diffused, lateral transistor
US3904454A (en) * 1973-12-26 1975-09-09 Ibm Method for fabricating minute openings in insulating layers during the formation of integrated circuits
US4337475A (en) * 1979-06-15 1982-06-29 Gold Star Semiconductor, Ltd. High power transistor with highly doped buried base layer
US4243435A (en) * 1979-06-22 1981-01-06 International Business Machines Corporation Bipolar transistor fabrication process with an ion implanted emitter
FR2460037A1 (fr) * 1979-06-22 1981-01-16 Thomson Csf Procede d'auto-alignement de regions differemment dopees d'une structure de semi-conducteur
JPS56110229A (en) * 1980-02-06 1981-09-01 Nec Corp Manufacture of semiconductor device
US4326332A (en) * 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
US4462041A (en) * 1981-03-20 1984-07-24 Harris Corporation High speed and current gain insulated gate field effect transistors
US4454004A (en) * 1983-02-28 1984-06-12 Hewlett-Packard Company Utilizing controlled illumination for creating or removing a conductive layer from a SiO2 insulator over a PN junction bearing semiconductor
JP2834797B2 (ja) * 1989-10-25 1998-12-14 株式会社リコー 薄膜形成装置
CN102310602B (zh) * 2010-06-30 2014-03-26 鸿富锦精密工业（深圳）有限公司 铝塑复合结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL121810C (de) * 1955-11-04
DE1287009C2 (de) * 1957-08-07 1975-01-09 Western Electric Co. Inc., New York, N.Y. (V.St.A.) Verfahren zur herstellung von halbleiterkoerpern
NL253834A (de) * 1959-07-21 1900-01-01
US3258606A (en) * 1962-10-16 1966-06-28 Integrated circuits using thermal effects
US3245794A (en) * 1962-10-29 1966-04-12 Ihilco Corp Sequential registration scheme
US3300339A (en) * 1962-12-31 1967-01-24 Ibm Method of covering the surfaces of objects with protective glass jackets and the objects produced thereby
US3165430A (en) * 1963-01-21 1965-01-12 Siliconix Inc Method of ultra-fine semiconductor manufacture
US3246214A (en) * 1963-04-22 1966-04-12 Siliconix Inc Horizontally aligned junction transistor structure

Also Published As

Publication number Publication date
FR1462032A (fr) 1966-12-09
US3390025A (en) 1968-06-25
NL6517007A (de) 1966-07-04
USB311264I5 (de) 1900-01-01
DE1514915B1 (de) 1971-03-25
USB422695I5 (de) 1900-01-01
US3468728A (en) 1969-09-23
GB1124080A (en) 1968-08-21
SE313120B (de) 1969-08-04

Similar Documents

Publication Publication Date Title
DE1514915C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE3245064C2 (de)
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE19640003A1 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
CH495633A (de) Halbleiteranordnung
DE3013559A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2453279B2 (de) Halbleiteranordnung, insbesondere integrierte Schaltung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3018594A1 (de) Verfahren zur herstellung eines fet
DE3142448A1 (de) Mos-halbleitervorrichtung und verfahren zu ihrer herstellung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE19531618A1 (de) Bipolartransistor, Halbleitereinrichtung mit Bipolartransistoren und Verfahren zum Herstellen derselben
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee