DE3013559A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE3013559A1
DE3013559A1 DE19803013559 DE3013559A DE3013559A1 DE 3013559 A1 DE3013559 A1 DE 3013559A1 DE 19803013559 DE19803013559 DE 19803013559 DE 3013559 A DE3013559 A DE 3013559A DE 3013559 A1 DE3013559 A1 DE 3013559A1
Authority
DE
Germany
Prior art keywords
layer
polysilicon
films
metal
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803013559
Other languages
English (en)
Other versions
DE3013559C2 (de
Inventor
Hiroshi Iwasaki
Osamu Ozawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3013559A1 publication Critical patent/DE3013559A1/de
Application granted granted Critical
Publication of DE3013559C2 publication Critical patent/DE3013559C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

3013 59
9. April 1980
"Halbleitervorrichtung und Verfahren zu ihrer Herstellung"
Die Erfindung betrifft eine Halbleitervorrichtung mit einer Anzahl von bipolaren Transistoren sowie ein Verfahren zu ihrer Herstellung.
Mit zunehmender Packungsdichte der integrierten Halbleiterschaltungen vergrößert sich auch die von ihren Elektroden eingenommene Fläche. Zur weiteren Vergrößerung der Packungsdichte muß daher die von den Elektroden eingenommene Fläche verkleinert werden. Die Packungsdichte eines integrierten MOS-Schaltkreises wird durch Verwendung von mit einem Fremdatom dotierten Polysiliziumfilmen oder -schichten zumindest als Gate-Elektroden verbessert. Eine Polysilizium-Gate-Elektrode, im allgemeinen als "Silizium-Gate" bezeichnet, läßt sich in einem mehrlagigen Gebilde leicht herstellen, wodurch ein großer Konstruktionsspielraum geboten wird.
Filme oder Schichten aus Polysilizium (d.h. aus polykristallinem Silizium) werden in einer bipolaren integrierten Schaltung selten für Elektroden verwendet. In der vorliegenden Beschreibung bedeutet "Elektroden" auch (Zwischen-)Verbindungen. Es werden Aluminiumfilme verwendet, weil sich eine bipolare Vorrichtung von einer MOS-
030CK2/0856
ORfGiNAL INSPECTED
"5" 3013^59
Vorrichtung bezüglich Betriebsmechanismus und Aufbau unterscheidet. Bei der bipolaren Vorrichtung fließen zum einen elektrische Ströme durch Emitter, Basis und Kollektor, während bei der MOS-Vorrichtung kein Gate-Strom fließt. Zum anderen besitzt die bipolare Vorrichtung Diffusionsschichten beider Leitfähigkeitstypen, d.h. sowohl vom p- als auch vom η-Typ. Im Gegensatz dazu besitzt die MOS-Vorrichtung nur Diffusionsschichten des η-Typs, wenn es sich um eine n-Kanal-Vorrichtung handelt, oder des p-Typs, wenn es sich um eine p-Kanal-Vorrichtung handelt.
Da die bipolare Vorrichtung von einem Basisstrom durchflossen wird, muß sie Basiselektroden niedrigen Widerstands aufweisen, weil sie anderenfalls nicht betriebsfähig wäre. Die Elektroden bestehen daher im allgemeinen aus Aluminiumfilmen und nicht aus Polysiliziumfilmen. Da andererseits in der MOS-Vorrichtung kein Gate-Strom fließt, kann diese Vorrichtung Gate-Elektroden vergleichsweise großen Widerstands aufweisen. Aus diesem Grund werden bei einer MOS-Vorrichtung Polysiliζiumfilme verwendet, die einen höheren Widerstand besitzen als Aluminiumfilme.
Da die bipolare Vorrichtung Diffusionsschichten beider Leitfähigkeitstypen aufweist, bilden sich in vielen Fällen pn-Übergänge bzw, -Sperrschichten zwischen den p- und n-Diffusionsschichten, wenn die Elektroden aus Polysilizium bestehen, wobei die bipolare Vorrichtung dann nicht mehr betriebsfähig ist. Dieses Problem tritt bei der MOS-Vorrichtung, deren Diffusionsschichten entweder vom p- oder vom η-Typ sind, nicht auf.
Es ist jedoch schwierig, ein mehrlagiges Gebilde aus Aluminiumfilmen bzw. -schichten zu formen, und es ist auch schwierig, Aluminiumfilme im gewünschten Muster oder Schema anzuordnen. Bei der bipolaren Vorrichtung werden die AIu-
030042/0856
ORK3INAL
miniumfilme daher so angeordnet, daß "einlagige Elektroden" gebildet werden. Die Packungsdichte von bipolaren Vorrichtungen läßt sich nicht verbessern bzw. erhöhen.
Bekannte bipolare Vorrichtungen sind integrierte Injektionslogik-Gates (IIL-Gates), die deshalb bevorzugt werden, weil sie als logische Gates einen niedrigen Stromverbrauch haben. Ein IIL-Gate umfaßt einen lotrechten Vertikal-Transistor für einen Umsetzer oder Wandler (inverter) und einen Transistor für einen Injektor. Der Injektor-Transistor ist dem Umsetzer-Transistor komplementär und bildet eine Last für die Basis des Umsetzer-Transistors. Außerdem ist er ein Quertransistor, dessen Kollektor und Basis die Basis bzw. den Emitter des Umsetzer-Transistors darstellen. Die Elektroden von IIL-Gates sind Aluminiumfilme. Bisher war es nicht möglich, IIL-Gates mit Elektroden aus Polysilizium herzustellen. Wie erwähnt, kann die Packungs- bzw. Integrationsdichte von IIL-Gates nicht erhöht werden, weil es schwierig ist, Aluminiumfilme übereinander auszubilden.
Bei genauer Betrachtung besitzt ein IIL-Gate die folgenden charakteristischen Merkmale: Zum einen sind seine logische Amplitude niedrig und sein Betriebsstrom außerordentlich klein. Zum anderen fließt in einer Elektrode, die eine p-Schicht eines IIL-Gates mit einer η-Schicht eines anderen IIL-Gates verbindet, der Strom immer von der p- zur ii-Schicht. Ein IIL-Gate besitzt die in Fig. 1 im Schnitt dargestellte Konstruktion.
Gemäß Fig. 1 ist auf einem p~-Substrat 12 eine eingelassene (buried) N+-Schicht 14 geformt. Auf dem Substrat 12 und auf der eingelassenen ("begrabenen") Schicht 14 ist eine epitaxiale n-Schicht 16 geformt, in welcher eine N+-Diffusionsschicht 18 ausgebildet ist, welche die eingelassene Schicht 14 kontaktiert. Auf dem über der N+-Schicht 14 be-
030042/0850
ORIGINAL· INSPECTED "'"' ' '
findlichen Teil der epitaxialen N-Schicht 16 sind zwei p-Diffusionsschichten 20 und 22 vorgesehen. In der p-Diffusionsschicht 22 sind zwei N+-Diffusionsschichten 24 und 26 ausgebildet. Die N+-Diffusionsschicht 18 ist mit Masse GND verbunden, während die p-Diffusionsschicht 20 mit einer Stromquellenspannung +E verbunden ist. Die p-Diffusionsschicht 22 ist an eine Eingangsklemme IN angeschlossen. Die N+-Diffusionsschichten 24 und 26 liegen an Ausgangsklemmen 0UT1 bzw. OUT 2.
Fig. 2 ist ein Äquivalentschaltbild des IIL-Gates gemäß Fig. 1. Ein npn-Vertikaltransistor Q1 für einen Umsetzer oder Wandler besteht aus der n-Schicht 16, die als Emitter dient, der p-Schicht 22 als Basis und den N+-Schichten 24 und 26 als Kollektoren. Ein pnp-Quertransistor 02 besteht aus der p-Schicht 20 als Emitter, der n-Schicht 16 als Basis und der p-Schicht 22 als Kollektor. Das IIL-Gate läßt sich durch das Symbol gemäß Fig. 3 darstellen. Ein aus IIL-Gates bestehendes T-Typ-Flip-Flop ist in Fig. 4 dargestellt.
Gemäß Fig. 4 ist zur Verbindung der Eingangsklemme (d.h. der p-Schicht) z.B. eines IIL-Gates 32 mit der Ausgangsklemme (d.h. der n-Schicht) eines benachbarten IIL-Gates 34 eine Elektrode nötig. Im folgenden ist nunmehr der Stromfluß in solchen Elektroden eines integrierten Schaltkreises mit IIL-Gates anhand von Fig. 5 erläutert.
Fig. 5 ist eine schematische Aufsicht auf einen integrierten Schaltkreis aus einer Anzahl von IIL-Gates, von denen nur drei IIL-Gates 36.,, 362 und 36, mit den diese Gate-Elektroden verbindenden Elektroden dargestellt sind, Das IIL-Gate 36., besitzt eine p-Schicht 3S1, eine !^-Schicht 4O1 und eine p-Schicht 42.,. Ebenso besitzt das IIL-Gate eine p-Schicht 382, eine IT-Schicht 4O2 und eine p-Schicht
030042/0856
ORIGINAL INSPECTED
3013" π 9
422^ während das IIL-Gate 36, eine p-Schicht 38,, eine N+- Schicht 40, und eine p-Schicht 42, aufweist. Die p-Schichten 3S1, 382 und 38, bilden jeweils die Basis (d.h. Signaleingangsklemme) eines Wandler- oder Umsetzer-Transistors. Die N+-Schichten 4O1, 4O2 und 40, bilden jeweils den Kollektor (d.h. die Signalausgangsklemme) dieses Transistors. Die p-Schichten 421, 422 und 42, bilden jeweils den Emitter eines Injektor-Transistors^und sie werden allgemein als "Injektoren" bezeichnet. Im folgenden werden sie (auch) als "Injektor-p-Schichten" bezeichnet.
Ein auf der N+-Schicht 40. der IIL-Einheit 3&^ geformter Elektrodenfilm 44,. verbindet erstere mit der p-Schicht 382 des IIL-Gates 362· Ebenso verbindet ein auf der N+-Schicht 4O2 des IIL-Gates 362 gebildeter Elektrodenfilm 442 erstere mit der p-Schicht 38, des IIL-Gates 36,. Weiterhin ist ein Elektrodenfilm 46 vorgesehen, welcher die Injektor-p-Schichten 421, 422 und 42, der IIL-Gates 3O1, 362 bzw. 36, miteinander verbindet.
Solange der Umsetzer-Transistor des IIL-Gates 36^ leitet, fließen sein Basisstrom von der Injektor-p-Schicht 42,. und sein Kollektorstrom durch die Basis (d.h. p-Schicht 382) des Umsetzer-Transistors des nächsten IIL-Gates 362. Dieser Transistor bleibt dabei noch im Sperrzustand. Wenn der Umsetzer-Transistor des IIL-Gates 362 durchschaltet, fließt sein Kollektorstrom durch die Basis (d.h. p-Schicht 38,) des IIL-Gates 36,. Dies bedeutet, daß bei dem die p-Schicht 4O1 mit der N+-Schicht 4O1 verbindenden Elektrodenfilm 441 der Strom in Richtung des Pfeils A1 von der p-Schicht 382 zur N+-Schicht 4O1 fließt. In dem die N+-Schicht 4O2 mit der p-Schicht 38, verbindenden Elektrodenfilm 442 fließt der Strom in Richtung des Pfeils A2 von der p-Schicht 38, zur N+-Schicht 4
030042/0 8 58
ORIGINAL INSPECTED
30" "·9
Die Erfindung stützt sich auf die Tatsache, daß der Strom in einer Halbleitervorrichtung mit einer Anzahl von bipolaren Transistoren, wie IIL-Gates, in bestimmten Richtungen fließt. Aufgabe der Erfindung ist damit insbesondere die Schaffung einer Halbleitervorrichtung mit einer Anzahl oder Vielzahl von bipolaren Transistoren, deren Packungsdichte unter Verwendung von Polysiliziumfilmen als Elektroden vergrößert ist, sowie eines Verfahrens zur Herstellung einer solchen Vorrichtung.
Diese Aufgabe wird bei einer Halbleixervorrichtung der angegebenen Art erfindungsgemäß gelöst durch ein Halbleitersubstrat, durch einen integrierten Schaltkreis aus einer Anzahl von im Substrat ausgebildeten bipolaren Transistoren mit jeweils einer Diffusionsschicht des p-Leitfähigkeitstyps und einer Diffusionsschicht des n-Leitfähigkeitstyps und durch polykristalline Silizium- bzw. Polysiliziumfilme des p- und des n-Leitfähigkeitstyps, die als mit den Diffusionsschichten des p- bzw. des n-Leitfähigkeitstyps verbundene Elektroden geformt sind.
Das Verfahren zur Herstellung dieser Halbleitervorrichtung ist dadurch gekennzeichnet, daß eine Schicht aus einem Metall mit hohem Schmelzpunkt auf der Gesamtoberfläche der Halbleiterelemente, einschließlich einer Isolierschicht sowie p- und n-Polysiliziumschichten, auf einem Halbleitersubstrat ausgebildet wird, wobei die p- und n-Polysiliziumschichten miteinander verbunden sind, daß die Metallschicht erwärmt wird, um auf den p- und n-Polysiliziumschichten ein Silizid des Metalls su formen, und daß nach einem Königswasser-Siedeverfahren (aqua regia boiling process) der auf der Isolierschicht befindliche Teil der Metallschicht abgetragen wird, so daß in einem Selbstausrichtvorgang das Silizid des Metalls nur auf den Polysiliziumfilmen zurückbleibt.
j (\ O C 0
ORIGINAL INSPECTED
030CU2/'JCS
: v.A
301: 7,9
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Schnittansicht eines IIL-Gates,
Fig. 2 ein Äquivalentschaltbild für das IIL-Gate gemäß Fig. 1,
Fig. 3 ein Symbol für das IIL-Gate gemäß Fig. 1,
Fig. 4 ein Schaltbild eines üblichen T-Typ-Flip-Flops unter Verwendung des Symbols nach Fig. 3»
Fig. 5 eine schematische Aufsicht auf einen Teil einer Halbleitervorrichtung mit IIL-Gates und diese verbindenden Elektrodenfilmen,
Fig. 6 eine schematische Aufsicht auf einen Teil einer Halbleitervorrichtung gemäß der Erfindung,
Fig. 7A und 7B Schnittdarstellungen der Verbindung von p- und n-Polysiliziumfilmen bei der Vorrichtung nach Fig. 6,
Fig. 8 eine Schnittdarstellung einer anderen Art der Verbindung von p- und n-Polysiliziumfilmen bei der Vorrichtung gemäß Fig. 6,
Fig. 9A bis 9G verschiedene Verbindungen zwischen einer p- und einer n-Polysiliziumschicht, bei denen die Durchlaßspannung über diese Schichten verringert ist,
030CU2/0856 ORIGINAL INSPECt'eö' ' '
" Ί1 " 301: Ί9
Fig. 1OA bis 1OC schematische Darstellungen der Ausbildung von Filmen aus einem Metallsilizid auf den p- und n-Polysiliziumschichten einer Halbleitervorrichtung gemäß der Erfindung,
Fig. 11A bis 11C Schnitte längs der Linien 11A-11A, 11B-11B bzw. 11C-11C in Fig. 1OA, 10B bzw. 1OC und
Fig. 12 ein Elektrodenschema einer Logikschaltung mit einer Anzahl von IIL-Gates.
Die Fig. 1 bis 5 sind eingangs bereits erläutert worden.
In der schematischen Aufsicht von Fig. 6 sind der Übersichtlichkeit halber nur zwei IIL-Gates 5S^ und 562 einer Halbleitervorrichtung dargestellt. Eine p-Schicht 5S1 und eine N+-Schicht 6O1 stellen Basis bzw. Kollektor des Wandler- bzw. Umsetzer-Transistors des IIL-Gates 56,. dar. Auf ähnliche Weise bilden eine p-Schicht 482 und eine N+- Schicht 60p Basis bzw. Kollektor des Wandler- bzw. Umsetzer-Transistors des IIL-Gates 562. Die Emitter dieser Transistoren der IIL-Gates 56,. und 562 werden durch p-Schichten 621 bzw. 622 gebildet. Die Basisschichten 5S1 und 582 sind die Signaleingangsklemmen, während die Kollektorschichten 6O1 und 6O2 die Signalausgangsklemmen bilden. Die p-Schichten 621 und 622 werden allgemein als "Injektoren" bezeichnet, und in der folgenden Beschreibung sind sie auch als "Injektor-p-Schichten" bezeichnet.
Die Halbleitervorrichtung weist weiterhin Elektrodenfilme 64,. und 642 aus n-Polysilizium sowie Elektrodenfilme 6O1 und 662 aus p-Polysilizium auf. Die Elektrodenfilme 641 und 64p stehen mit den N+-Schichten 6O1 und 60p über Kontaktlöcher 63-, bzw. 632 in Verbindung. Die Elektrodenfil-
0.3 00-42/08 5 6
ORIGINAL INSPECTED
30 ■:: 39
me 66,. und 66p kontaktieren die p-Schichten 5S1 und 582 über Kontaktlöcher 65- bzw. 652. Weiterhin ist ein zusätzlicher Elektrodenfilm 69 aus p-Polysilizium vorgesehen, welcher mit den Injektor-p-Schichten 62,. und 62p über Kontaktlöchern 68., bzw. 682 in Kontakt steht.
Zwischen jeder Halbleiterschicht und jedem Polysiliziumfilm ist ein Isolierfilm aus z.B. SiOp ausgebildet. Dieser Isolierfilm ist jedoch in Fig. 6 der Übersichtlichkeit halber nicht veranschaulicht.
Zur Verbindung der N+-Schicht 6O1 des IIL-Gates 56,, mit der p-Schicht 582 des IIL-Gates 562 werden der n-Polysiliziumfilm 64,. und der p-Polysiliziumfilm 662 miteinander verbunden, so daß diese Filme 64,, und 662 einen pnübergang bzw. -Sperrschicht bilden. Wie eingangs erwähnt, fließt in einem pn-übergang zweier IIL-Gates der Strom stets in Durchlaßrichtung, jedoch nie in Gegen- bzw. Sperrrichtung. Aus diesem Grund fließt der Strom in dem durch die Polysiliziumfilme 64,, und 642 gebildeten pn-übergang, wie durch den Pfeil B angedeutet, in Durchlaßrichtung. Wenn daher der Durchlaß-Spannungsabfall über dem pn-übergang kleiner ist als die Basis-Emitter-Spannung des Uinsetzernpn-Transistors, hat der pn-übergang keinen ungünstigen Einfluß auf die Arbeitsweise der Halbleitervorrichtung. Wie weiterhin Versuche zeigen, ist die Durchlaßspannung über den pn-übergang kleiner als die Durchlaßspannung über einen pn-übergang aus zwei Einkristall-Siliziumfilmen.
Die Halbleitervorrichtung gemäß Fig. 6 besitzt eine kleine logische Amplitude und einen außerordentlich niedrigen Strombedarf. Aus diesem Grund haben ihre Elektrodenfilme, obgleich sie aus Polysilizium bestehen, dessen spezifischer Widerstand höher ist als derjenige von Aluminium, nur einen sehr geringen (nachteiligen) Einfluß auf die Arbeitsweise der Vorrichtung. Da diese Elektrodenfilme aus Polysilizium
030042/1J
ORIGINAL
30 Λ·: -9
bestehen, kann die Halbleitervorrichtung andererseits mehrlagig aufgebaut werden, wodurch ein weiter Konstruktionsspielraum geboten wird und somit die Packungs- bzw. Integrationsdichte erhöht werden kann.
Die Polysiliziumfilme 64,. und 662 können auf die in Fig. 7A oder 7B dargestellte Weise verbunden werden. Gemäß diesen Figuren sind ein n-Typ-Substrat 72 und ein Oxidfilm 74 vorgesehen. Letzterer besteht aus z.B. SiOp» und er ist auf dem Substrat 72 ausgebildet. Zur Herstellung der Filme 64,. und 662 gemäß Fig. 7A wird ein eigenleitender Polysiliziumfilm auf dem Oxidfilm 74 ausgebildet. Sodann wird Phosphor oder Arsen in einen Teil dieses eigenleitenden Polysiliziumfilms eindiffundiert, wodurch der n-Polysiliziumfilm 64,. erhalten wird. Anschließend wird in den restlichen Teil des eigenleitenden Polysiliziumfilms Bor eindiffundiert, so daß der p-Polysiliziumfilm 66p geformt wird. Gemäß Fig. 73 wird zunächst der n-Polysiliziumfilm 64^ auf dem Oxidfilm 74 gebildet, worauf der p-Polysiliziumfilm 662 so auf dem Oxidfilm 74 geformt wird, daß sein Endabschnitt den n-Polysiliziumfilm 64^ überlappt.
Andererseits kann auch der n-Polysiliziumfilm 64,. so auf dem Oxidfilm 74 gebildet werden, daß sein Endabschnitt den p-Polysiliziumfilm 66p überlappt.
Bei der Ausführungsform gemäß Fig. 6 besitzen der n-Polysiliziumfilm 64,. und der p-Polysiliziumfilm 662 praktisch dieselbe Länge, und sie erstrecken sich über ein bestimmtes Stück von der N+-Schicht 6O1 bzw. der p-Schicht 582 hinweg. Wahlweise kann gemäß Fig. 8 der n-Polysiliziumfilm 64^ nur auf der N+-Schicht 6O1 geformt werden, während der p-Polysiliziumfilm 662 so lang ausgebildet wird, daß er den n-Polysiliziumfilm 64,. kontaktiert. Umgekehrt kann auch der p-Polysiliziumfilm 662 nur auf der p-Schicht 582 ge-
030042/0858 ORIGINAL INSPECTED^
"30": .;9
formt und der n-Polysiliziumfilm 64., so lang ausgebildet werden, daß er mit dem p-Polysiliziumfilm 662 in Kontakt steht.
Bei der Ausführungsform gemäß Fig. 6 ist der die Injektorp-Schichten 62.. und 62p verbindende Film 69 aus p-Polysilizium hergestellt, doch kann er wahlweise auch aus Aluminium bestehen.
Zur Gewährleistung einer stabilen Funktion der Halbleitervorrichtung ist es wünschenswert, daß die Durchlaßspannung über den pn-übergang der Polysiliziumfilme 64«. und 66p möglichst klein ist. Die Durchlaßspannung kann dadurch verkleinert werden, daß die Polysiliziumfilme 64,. und 66p auf die in den Fig. 9A bis 9G gezeigte Weise miteinander verbunden werden. Gemäß Fig. 9A werden insbesondere die (stumpf) zusammenstoßenden Endabschnitte der Polysiliziumfilme 64., und 662 stärker mit Fremdatom dotiert als die restlichen Abschnitte, so daß ein N+-Bereich bzw. -Zone und ein P+-Bereich bzw. -Zone 76 gebildet werden, die eine Tunneldiode im pn-übergang bilden. Wahlweise kann auf die in Fig. 9B gezeigte Weise zwischen dem n-Polysiliziumfilm 64., und dem p-Polysiliziumfilm 66p ein eigenleitender PoIysiliziumbereich 77 eingefügt sein, so daß die Filme 64., und 662 mit dem Bereich 76 eine PIN-Diode bilden. Gemäß Fig. 9C können weiterhin beispielsweise Ne-Ionen in den pn-übergang aus den Polysili ζ iumf ilmen 64.. und 66p implantiert werden, so daß eine amorphe Schicht 78 gebildet und dadurch der pn-übergang zerstört wird. Bei der Ausführungsform nach Fig. 9D kann der pn-übergang der Polysiliziumfilme 64.. und 66p mit einem die Breite der Filme 64., und 66p übersteigenden Metallsilizidfilm 80 bedeckt sein, wodurch ein Kurzschluß im pn-übergang hergestellt wird. Gemäß Fig. 9E kann der Film 80 schmäler sein als die Filme 64^ und 662, oder er kann gemäß Fig. 9F dieselbe Breite besitzen wie die Filme 641 und 662< Der Metallsilizidfilm
030CU2/0856
ORIGINAL INSPECTED
OT "9
kann in der Weise hergestellt werden, daß eine Folie aus einem Metall mit hohem Schmelzpunkt, wie Platin, Molybdän, Wolfram, Titan oder Tantal, auf den pn-übergang aufgelegt und sodann die Polysiliziumfilme 64,. und 66p mit der Metallfolie auf 500 bis 6000C erwärmt werden. Wahlweise kann die Herstellung des Metallsilizidfilms 80 durch Aufsprühen eines Metallsilikats mit hohem Schmelzpunkt auf den pn-übergang geformt werden. Anstelle eines solchen Metallsilizidfilms kann ein Aluminiumfilm oder ein anderer Metallfilm bzw. -folie zum Kurzschließen des pn-Übergangs verwendet werden. In weiterer Ausgestaltung gemäß Fig. 9G können die Polysiliziumfilme 64,. und 66p mit einem dazwischen gebildeten Spalt angeordnet werden, worauf sie durch einen Metallsilizidfilm oder einen Aluminiumfilm 82 miteinander verbunden werden. Der Film 82 kann breiter sein als die Filme 64^ und 662 (vgl. Fig. 9G). Wahlweise kann dieser Film dieselbe Breite oder eine kleinere Breite als diese Filme 64,. und 66p besitzen.
Durch eine Tunneldiode gemäß Fig. 9A und eine PIN-Diode gemäß Fig. 9B wird die Durchlaßspannung über den pn-übergang effektiv verringert, speziell dann, wenn der p-Polysiliziumfilm 662 den n-Polysiliziumfilm Sh^ auf die in Fig. 7B und 8 dargestellte Weise überlappt.
Wenn zur Herstellung einer Kurzschlußverbindung in den pn-Übergängen des n-Polysiliziumfilms und des p-Polysiliziumfilms Platin verwendet wird, kann ausschließlich der auf dem Oxidfilm 74 befindliche Teil des Platinfilms nach einem Königswasser-Siedeverfahren (aqua regia boiling process) erfolgreich entfernt werden. Hierdurch wird die Ausbildung von Platin-Silizidfilmen ausschließlich auf den Polysiliziumfilmen641, 642, 66>|, 662 und 69 ohne Anwendung eines Maskenausrichtverfahrens ermöglicht. In der Praxis werden die Platinsilizidfilme auf die nachstehend beschriebene Weise geformt.
030042/QB58
ORIQfNAL INSPECTED
30
Zunächst wird ein Schaltkreis der in Fig. 1OA dargestellten Art hergestellt. Dieser Schaltkreis besteht aus einem Halbleitersubstrat mit einem Oxidfilm 74, n-Polysiliziumfilmen 64.. und 64p > p-Polysiliziumfilmen 66.. und 66p sowie einem p-Polysiliziumfilm 69, die sämtlich auf dem Substrat ausgebildet sind. Anschließend wird gemäß Fig. 1OB ein Platinfilm 86 auf der Gesamtoberfläche der Schaltungsplatte ausgebildet. Hierauf wird die Schaltungsplatte mit dem darauf ausgebildeten Film 86 auf eine Temperatur von 45O°C bis 800°C erwärmt, bis Platinsilizidfilme auf den Polysiliziumfilmen 64.. , 64p, 66.., 66p und 69 geformt worden sind. Hierauf wird die Schaltungsplatte in ein Königswasserbad eingebracht, das so lange im Siedezustand gehalten wird, bis der auf dem Oxidfilm 74 befindliche Teil des Platinfilms abgetragen worden ist. Infolgedessen bilden sich Platinsilizidfilme 8S1, 88£, 88^, 88^ und 885 auf den Polysiliziumfilraen64^ , 64p, 66.., 66p bzw. 69 in einem Selbstausrichtprozeß.
Die Fig. 11A, 11B und 11C sind Schnittansichten längs der Linien 11A-11A in Fig. 1OA, 11B-11B in Fig. 1OB bzw. 11C-11C in Fig. 1OC. Da die Platinsilizidfilme 8S1 bis 885 gemäß Fig. 11C unter Selbst- bzw. Eigenausrichtung auf die Polysiliziumfilme 64,., 64p, 66,., 66p und 69 ausgebildet sind, ist es einfach, einen Kurzschluß in den pn-Übergängen der p- und der n-Polysiliziumfilme vorzusehen.
Da weiterhin die Platinsilizidfilme 8S1 bis 885 auf der Gesamtoberfläche der Polysiliziumfilme 64.. , 64p, 66,. , 66p und 69 ausgebildet sind, ist der Schichtwiderstand dieser Filme um etwa das Zehnfache kleiner als derjenige eines ausschließlich aus Polysilizium bestehenden Films.
Wenn zur Herstellung eines Kurzschlusses in den pn-Übergängen der n- und der p-Polysiliziumfilme anstelle von
030042/085;θ · ORIGINAL INSPECTED -
30'
Platin Molybdän, Wolfram, Titan oder Tantal verwendet wird, bilden sich entsprechende Silizidfilme auf den Polysiliziumf ilmen 64,. , 64p, 66.. , 66p und 69 praktisch auf dieselbe Weise, wie in den Fig. 1OA bis 1OC und 11A bis 11C veranschaulicht.
Bei der beschriebenen Ausführungsform besteht der Elektrodenfilm 64,. , welcher mit der η-Schicht 6O1 (d.h. der Si~ gnalausgangsklemme) in Verbindung bzw. Kontakt steht, aus n-Polysilizium, während der die p-Schicht 582 (d.h. die Signaleingangsklemme) kontaktierende Elektrodenfilm 66p aus p-Polysilizium besteht. Wahlweise können beide Elektrodenfilme 64.. und 66p aus Polysilizium des jeweils selben Leitfähigkeitstyps bestehen. Wenn beide Filme 641 und 66p aus p-Polysilizium hergestellt sind, bilden sie an der n-Schicht 60,. einen pn-übergang, der aus p-Polysilizium und n-Einkristallsilizium besteht. Zur Verkleinerung der Durchlaßspannung über diesen pn-übergang reicht es aus, in letzterem eine Tunneldiode der Art gemäß Fig.9A oder eine PIN-Diode gemäß Fig. 9B zu formen. Wenn andererseits beide Filme 64,. und 66p aus n-Polysilizium hergestellt sind, bilden sie an der p-Schicht 58p einen pnübergang aus p-Einkristallsilizium und n-Polysilizium.
Fig. 12 ist ein Elektrodenschema einer Logikschaltung, die aus einem Halbleitersubstrat, einer Anzahl von in letzterem ausgebildeten IIL-Gates und auf dem Substrat mehrlagig geformten Polysiliziumfilmen besteht. Der Einfachheit halber sind nur fünf IIL-Gates 92^ bis 92= dargestellt. Auf dem Substrat sind zudem p-Polysiliziiunfilme 94,. bis 94λ sowie n-Polysiliziumfilme 9O1 bis 96^ geformt. Weiterhin ist ein mit dem n-Polysiliziumfilm 962 verbundener n-Polysiliziumfilm 98 vorgesehen. Darüber hinaus sind auch Aluminiumfilme 10O1 bis 100, vorhanden. Der Aluminiumfilm 10O1 ist mit dem n-Polysiliziumfilm 96p verbunden, während der AIu-
030042/0958
INSPECTED
miniumfilm 100^ mit dem p-Polysiliziumfilm 94, und dem n-Polysiliziumfilm 96^ verbunden ist. Ein Isolierfilm ist zwischen dem n-Polysiliziumfilm 98 einerseits und den Polysiliziumfilmen 9^ bis 94^ sowie 9O1 bis 96^ andererseits vorgesehen. Ein weiterer Isolierfilm ist zwischen dem n-Polysiliziumfilm 98 einerseits und den Aluminiumfilmen 1OCL bis 100, andererseits angeordnet. Diese Isolierfilme sind in Fig. 12 aus Gründen der Übersichtlichkeit nicht veranschaulicht.
Der n-Polysiliziumfilm 94? überlappt den p-Pclysiliziumfilm 96, unter Bildung eines pn-Übergangs 102 auf die in Fig. 8 dargestellte Weise. Der n-Polysiliziumfilm 94p und der p-Polysiliziumfilm 96, sind auf die in Fig. 7A oder 7B gezeigte Weise unter Bildung eines pn-Übergangs 104 miteinander verbunden. An der Eingangsklemme im IIL-Gate 92.. besteht der pn-übergang aus einem n-Polysiliziumfilm 96« und einem eindiffundierten Einkristallsilizium des p-Leitfähigkeitstyps. Durch diese pn-Übergänge fließt der Strom stets in Durchlaßrichtung. Die Durchlaßspannung über die pn-Übergänge ist klein, so daß sie die Arbeitsweise der Logikschaltung nicht wesentlich beeinflußt. Zur (weiteren) Herabsetzung der Durchlaßspannung über die pn-Übergänge, um dadurch eine stabile Arbeitsweise der Logikschaltung zu gewährleisten, kann in diesen pn-Übergängen eine Tunneldiode oder eine PIN-Diode geformt werden.
Da die meisten Elektrodenfilme aus Polysilizium bestehen, lassen sie sich unter Herstellung eines mehrlagigen Gebildes einfach übereinander ausbilden. Die Elektrodenfilme nehmen daher eine kleinere Fläche als im Fall einer anderen Ausbildung ein, wodurch die Packungs- bzw. Integrationsdichte der Logikschaltung vergrößert wird. Die mehr-
030042/0858
ORIGINAL INSPECTED*
lagige Anordnung der Elektrodenfilme ist deshalb vorteilhaft, weil verschiedenartige Logikschaltungen durch einfache Anordnung der Elektrodenfilme in verschiedenen Mustern und ohne Änderung der Anordnung der IIL-Gates hergestellt werden können.
Erfindungsgemäß wird somit Polysilizium, d.h. polykristallines Silizium, zur Bildung der Elektrodenfilme einer Halbleitervorrichtung mit einer Anzahl von bipolaren Transistoren, wie IIL-Gates, verwendet, wobei der Strom durch die Elektrodenfilme stets von den p-Halbleiterschichten zu den n-Halbleiterschichten fließt. Da die Elektrodenfilme der Halbleitervorrichtung aus Polysilizium bestehen, läßt sich die Packungs- bzw. Integrationsdichte dieser Vorrichtung vergrößern, und die Vorrichtung selbst kann einfacher als auf andere Weise hergestellt werden.
Obgleich alle vorstehend beschriebenen Ausführungsformen auf Halbleitervorrichtungen mit IIL-Gates gerichtet sind, ist die Erfindung keineswegs hierauf beschränkt. Vielmehr ist die Erfindung auch auf andere Arten von Halbleitervorrichtungen mit bipolaren Transistoren anwendbar, wenn die Durchlaßspannung über die pn-Übergänge aus p- und n-Polysiliziumfilmen sowie der Spannungsabfall in Jedem PoIysiliziumfilm auf entsprechende, zweckmäßige Werte verringert werden.
03O042/OB 5S
eerse
it

Claims (1)

  1. PATENTANSPRÜCHE
    Halbleitervorrichtung, gekennzeichnet durch ein Halbleitersubstrat, durch einen integrierten Schaltkreis aus einer Anzahl von im Substrat ausgebildeten bipolaren Transistoren mit jeweils einer Diffusionsschicht des p-Leitfähigkeitstyps und einer Diffusionsschicht des n-Leitfähigkeitstyps und durch polykristalline Silizium- bzw. Polysiliziumfilme des p- und des n-Leitfähigkeitstyps, die als mit den Diffusionsschichten des p- bzw. des n-Leitfähigkeitstyps verbundene Elektroden geformt sind.
    Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die bipolaren Transistoren integrierte Injektionslogik-Gates (IIL-Gates) darstellen.
    3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Polysiliziumfilme des p- und des n-Leitfähigkeitstyps einen pn-übergang bzw. eine pn-Sperrschicht bilden.
    C 3 0 0 k 2 / -j '■: ~. tJ ORIGINAL -INSPECTED .·
    30
    4. Vorrichtung nach Anspruch 3» dadurch gekennzeichnet, daß am pn-übergang eine PIN-Diode gebildet ist.
    5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß am pn-übergang eine Tunneldiode gebildet ist.
    6. Vorrichtung nach Anspruch 3» dadurch gekennzeichnet, daß auf dem pn-übergang eine Silizidschicht eines Metalls mit hohem Schmelzpunkt ausgebildet ist.
    7* Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß auf dem pn-übergang eine Metallschicht ausgebildet ist.
    8. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Polysiliziumfilme des p- und des n-Leitfähigkeitstyps mit einem zwischen ihnen angeordneten amorphen Abschnitt miteinander verbunden sind.
    9. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Polysiliziumfilme der beiden Leitfähigkeitstypen mit einer dazwischen angeordneten Metallschicht miteinander verbunden sind.
    10. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Polysiliziumfilme der beiden Leitfähigkeitstypen mit einer zwischen ihnen angeordneten Silizidschicht aus einem Metall mit hohem Schmelzpunkt miteinander verbunden sind.
    11. Verfahren zur Herstellung einer Halbleitervorrichtung nach den vorangehenden Ansprüchen, dadurch gekennzeichnet, daß eine Schicht aus einem Metall mit hohem Schmelzpunkt auf der Gesamtoberfläche der Halbleiterelemente, einschließlich einer Isolierschicht sowie p- und n-Polysiliziumschichten, auf einem Halbleitersubstrat ausge-
    030042/08 5 8
    bildet wird, wobei die ρ- und n-Polysiliziumschichten miteinander verbunden sind, daß die Metallschicht erwärmt wird, um auf den p- und n-Polysiliziumschichten ein Silizid des Metalls zu formen, und daß nach einem Königswasser-Siedeverfahren (aaua regia boiling process) der auf der Isolierschicht befindliche Teil der Metallschicht abgetragen wird, so daß in einem Selbstausrichtvorgang das Silizid des Metalls nur auf den Polysiliziumfilmen zurückbleibt.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Metallschicht eine Platinschicht verwendet wird.
    13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Metallschicht eine Molybdänschicht verwendet wird.
    14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Metallschicht eine Wolframschicht verwendet wird»
    15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Metallschicht eine Titanschicht verwendet wird.
    16. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Metallschicht eine Tantalschicht verwendet wird.
    0 3 U 0 U 7 I ü H b 8
    ORIGINAL INSPECTED
DE3013559A 1979-04-09 1980-04-09 Halbleitervorrichtung mit einer Vielzahl von bipolaren Transistoren und Verbindungsleitungen aus Polysilizium Expired DE3013559C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4281979A JPS55134962A (en) 1979-04-09 1979-04-09 Semiconductor device

Publications (2)

Publication Number Publication Date
DE3013559A1 true DE3013559A1 (de) 1980-10-16
DE3013559C2 DE3013559C2 (de) 1986-05-15

Family

ID=12646552

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3013559A Expired DE3013559C2 (de) 1979-04-09 1980-04-09 Halbleitervorrichtung mit einer Vielzahl von bipolaren Transistoren und Verbindungsleitungen aus Polysilizium

Country Status (3)

Country Link
US (1) US4412239A (de)
JP (1) JPS55134962A (de)
DE (1) DE3013559C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0078221A2 (de) * 1981-10-27 1983-05-04 Fairchild Semiconductor Corporation Polykristalline Siliziumdiode mit einem Kontakt aus Metallsilicid
EP0078222A2 (de) * 1981-10-27 1983-05-04 Fairchild Semiconductor Corporation Bipolare Speicherzelle für integrierte Schaltungen
DE3235412A1 (de) * 1981-09-25 1983-05-26 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung
EP0091775A2 (de) * 1982-04-08 1983-10-19 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleiteranordnung mit einer Verbindungsschicht
DE3500528A1 (de) 1984-01-10 1985-07-18 Sgs-Ates Componenti Elettronici S.P.A., Agrate Brianza, Mailand/Milano Verfahren zur herstellung komplementaerer mos-transistoren mit niedriger schwellenspannung in integrierten schaltungen hoher dichte sowie damit herstellbare struktur

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737870A (en) * 1980-08-20 1982-03-02 Toshiba Corp Semiconductor device
DE3174546D1 (en) * 1981-05-30 1986-06-12 Ibm Deutschland High-speed large-scale integrated memory with bipolar transistors
US4622575A (en) * 1981-10-27 1986-11-11 Fairchild Semiconductor Corporation Integrated circuit bipolar memory cell
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
JPS58213450A (ja) * 1982-06-04 1983-12-12 Toshiba Corp 半導体装置の多層配線構造
NL8303179A (nl) * 1983-09-15 1985-04-01 Philips Nv Halfgeleiderinrichting.
EP0349022A3 (de) * 1985-01-30 1991-07-24 Kabushiki Kaisha Toshiba Halbleiteranordnung
US4885615A (en) * 1985-11-19 1989-12-05 Regents Of The University Of Minnesota Monocrystalline three-dimensional integrated circuit
US5089862A (en) * 1986-05-12 1992-02-18 Warner Jr Raymond M Monocrystalline three-dimensional integrated circuit
US4794442A (en) * 1985-11-19 1988-12-27 Reagents Of The University Of Minnesota Three-dimensional integrated circuit
WO1996033514A1 (fr) * 1995-04-17 1996-10-24 Seiko Epson Corporation Dispositif semi-conducteur et procede de fabrication de ce dispositif
US5969561A (en) * 1998-03-05 1999-10-19 Diablo Research Company, Llc Integrated circuit having a variable RF resistor
JP2004342821A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2518010A1 (de) * 1974-04-26 1975-11-13 Western Electric Co Ic-halbleiterbauelement mit einer injektions-logikzelle
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3015762A (en) * 1959-03-23 1962-01-02 Shockley William Semiconductor devices
CH581904A5 (de) * 1974-08-29 1976-11-15 Centre Electron Horloger
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
JPS5440356B2 (de) * 1974-10-04 1979-12-03
JPS5915495B2 (ja) * 1974-10-04 1984-04-10 日本電気株式会社 半導体装置
US4148055A (en) * 1975-12-29 1979-04-03 U.S. Philips Corporation Integrated circuit having complementary bipolar transistors
US4160989A (en) * 1975-12-29 1979-07-10 U.S. Philips Corporation Integrated circuit having complementary bipolar transistors
JPS5297688A (en) * 1976-02-10 1977-08-16 Nec Corp Semiconductor device
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
JPS53108776A (en) * 1977-03-04 1978-09-21 Nec Corp Semiconductor device
FR2404895A1 (fr) * 1977-09-30 1979-04-27 Radiotechnique Compelec Cellule de memoire programmable a diodes semiconductrices
US4333099A (en) * 1978-02-27 1982-06-01 Rca Corporation Use of silicide to bridge unwanted polycrystalline silicon P-N junction
US4353085A (en) * 1978-02-27 1982-10-05 Fujitsu Limited Integrated semiconductor device having insulated gate field effect transistors with a buried insulating film
NL7806989A (nl) * 1978-06-29 1980-01-03 Philips Nv Geintegreerde schakeling.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
DE2518010A1 (de) * 1974-04-26 1975-11-13 Western Electric Co Ic-halbleiterbauelement mit einer injektions-logikzelle

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Z: "IBM TDB", Bd. 17, No. 6, Nov.1974, S. 1831-1833 *
US-Z:"IEEE J. of Solid-State Circ.", Bd. SC-13, No. 4, Aug. 1978, S. 483-489 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3235412A1 (de) * 1981-09-25 1983-05-26 Hitachi, Ltd., Tokyo Integrierte halbleiterschaltungsvorrichtung und verfahren zu ihrer herstellung
EP0078221A2 (de) * 1981-10-27 1983-05-04 Fairchild Semiconductor Corporation Polykristalline Siliziumdiode mit einem Kontakt aus Metallsilicid
EP0078222A2 (de) * 1981-10-27 1983-05-04 Fairchild Semiconductor Corporation Bipolare Speicherzelle für integrierte Schaltungen
EP0078222A3 (en) * 1981-10-27 1985-11-21 Fairchild Camera & Instrument Corporation Integrated circuit bipolar memory cell
EP0078221A3 (de) * 1981-10-27 1986-06-11 Fairchild Semiconductor Corporation Polykristalline Siliziumdiode mit einem Kontakt aus Metallsilicid
EP0091775A2 (de) * 1982-04-08 1983-10-19 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleiteranordnung mit einer Verbindungsschicht
EP0091775A3 (en) * 1982-04-08 1985-07-03 Kabushiki Kaisha Toshiba A method of manufacturing a semiconductor device comprising an interconnection layer
DE3500528A1 (de) 1984-01-10 1985-07-18 Sgs-Ates Componenti Elettronici S.P.A., Agrate Brianza, Mailand/Milano Verfahren zur herstellung komplementaerer mos-transistoren mit niedriger schwellenspannung in integrierten schaltungen hoher dichte sowie damit herstellbare struktur

Also Published As

Publication number Publication date
US4412239A (en) 1983-10-25
JPS55134962A (en) 1980-10-21
DE3013559C2 (de) 1986-05-15

Similar Documents

Publication Publication Date Title
DE2212168C2 (de) Monolithisch integrierte Halbleiteranordnung
DE3013559A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2422912A1 (de) Integrierter halbleiterkreis
DE1810322C3 (de) Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung
DE2655917A1 (de) Integrierte schaltung
DE3109074C2 (de)
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE2658090C2 (de) Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19810579B4 (de) Integrierte Halbleiterschaltungsvorrichtung
DE19531618B4 (de) Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben
DE2736324C2 (de) Logische Verknüpfungsschaltung
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE2738049A1 (de) Integrierte halbleiterschaltungsanordnung
DE2364753A1 (de) Halbleitervorrichtung
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
DE4439131C2 (de) Halbleitereinrichtung mit einem Verbindungsbereich und Verfahren zur Herstellung derselben
DE3444741A1 (de) Schutzschaltungsanordnung fuer eine halbleitervorrichtung
DE19806555A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee