DE2736324C2 - Logische Verknüpfungsschaltung - Google Patents
Logische VerknüpfungsschaltungInfo
- Publication number
- DE2736324C2 DE2736324C2 DE2736324A DE2736324A DE2736324C2 DE 2736324 C2 DE2736324 C2 DE 2736324C2 DE 2736324 A DE2736324 A DE 2736324A DE 2736324 A DE2736324 A DE 2736324A DE 2736324 C2 DE2736324 C2 DE 2736324C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- base
- input
- collector
- combination circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 14
- 239000004020 conductor Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/088—Transistor-transistor logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft eine logische Verknüpfungsschaltung in TTL-Technik gemäß dem
Gattungsteil des Anspruchs 1. Schaltungen in sogenannter Transistor-Transistor-Logik (TTL) und die Unterbringung
von 100 oder mehr derartiger Schaltungen auf einem Halbleiterchip sind in Fachkreisen allgemein
bekannt Wenn eine große Anzahl derartiger Schaltungen auf ein Halbleiterchip gesetzt werden, erreicht man
komplexe logische Funktionen, auch wenn externe Kontakte nur zu einer begrenzten Anzahl dieser
Schaltungen geführt werden können. Sobald unzugängliche Schaitungsknotenpunkte auftreten, wird das
Prüfen zum Problem.
Die Aufgabe der Erfindung besteht daher in der Schaffung einer Transistor-Transistor-Logik, die auf
einem Halbleiterchip eine minimale Fläche belegt die mit Gleichstrom prüfbar ist und dieselbe Strom/Leistungscharakteristik
hat, wie ähnliche logische Schaltungen, die bisher nicht mit Gleichstromtechnik geprüft
werden konnten.
Die Lösung dieser Aufgabe ergibt sich aus den Merkmalen gemäß dem Kennzeichnungsteil des Anspruchs
1.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend
näher beschrieben. Es zeigt
Fi g. 1 ein Schaltbild einer herkömmlichen Schaltung,
Fig.2 ein Schaltbild einer anderen herkömmlichen Schaltung,
F i g. 3 ein Schaltbild eines bevorzugten Ausführungsbeispieles der Erfindung,
F i g. 4 ein Schakbild mit zwei verschiedenen Stufen
gemäß der vorliegenden Erfindung,
Fig.5 eine der in Fig. 1 gezeigten Schaltung
äquivalente Schaltung bei defektem TX,
Fig.6 eine der in Fig.3 gezeigten Schaltung
äquivalente Schaltung bei defektem TX,
Fig. 7 eine schematische Draufsicht der in Fig. 3 dargestellten Halbleiterstruktur,
Fig. 7 eine schematische Draufsicht der in Fig. 3 dargestellten Halbleiterstruktur,
Fig.8 eine schematische Schnittansicht der Halbleiterstruktur
der in F i g. 3 in gestrichelten Linien gezeigten Schaltung, und
Fig. 9 eine Reihe von Signalen.
Fig. 9 eine Reihe von Signalen.
F i g. 1 zeigt eine herkömmliehe Schaltung, in der eine
TTL-Logik als NAND-Glied geschaltet ist. Nimmt man an, daß die Eingangsanschlüsse A, B und C und er
Ausgangsanschluß D von außen nicht zugänglich sind, dann kann diese Schaltung mit Gleichstromtechnik
nicht vollständig ausgeprüft werden. Insbesondere ein Fehler im Eingangstransistor Tl, wie etwa ein
KurzschluP zwischen Basis und Emitter, ist nicht zu
ermitteln. Nimmt man zuerst an, daß alle logischen
Eingänge an dsn Anschlössen A, Buna C auf dem hohen
logischen Pegel liegen, dann wird Tl gesperrt und der dazwischenliegende Knotenpunkt X durch ein positiveres
Potential Vi über den Widerstand R1 und die
Schottky-Sperrdiode D1 auf einen logisch hohen Pegel
aufgeladen. Dieser hohe logische Pegel schaltet den Ausgangstransistor T2 ein, so daß der Ausgangsanschluß
D einen niedrigen logischen Pegel, wie etwa das Potential V2 amummt, das Erdpotential sein kann. Der
Widerstand RI stellt einen Lastwiderstand für den Transistor Γ2 dar und hat im allgemeinen einen Wert,
der annähernd dem Wert von R1 gleich ist
Bringt man einen der Eingangsanschlüsse auf einen niedrigen Pegel, wird auch der Knotenpunkt .Yauf einen
niedrigen Pegel gebracht Nimmt man jedoch an, daß im Eingangstransistor Ti ein Defekt vorliegt, wie etwa ein
Kurzschluß zwischen Basis und Emitter, dann wird der Pegel im Knotenpunkt X nicht wie vorgesehen sinken,
sondern die in Sperrichtung vorgespannte Schottky-Diode D1 (und der in derselben Richtung vorgespannte
Kollektor-Basisübergang von Ti) führen über eine längere Zeit von etwa 80 bis 100 Nanosekunöen einen
Leckstrom, der den Knotenpunkt X nur langsam auf einen niedrigen Pegel bringt Dadurch wiederum
schaltet T2 ab, so daß der Ausgang D auf einen hohen Pegel über den Widerstand R 2 geladen wird Nach 80
bis 100 Nanosekunden wird daher eine richtige Ausgangsbedingung
angezeigt, auch wenn im Transistor Ti
ein Fehler liegt So ein Fehler kann nur mit einer Wechselstromprüfung erkannt werden, die feststellt,
daß das Glied nicht in der üblichen Zeit umgeschaltet hat (ungefähr 7 Nanosekunden). Die Wechselprüfung ist
jedoch kostspielig, zeitaufwendig und im allgemeinen für die Massenfabrikation unpraktisch.
Ein zweiter herkömmlicher Schaltungstyp ist in F i g. 2 gezeigt Die Schaltung enthält alle Elemente der
in F i g. 1 gezeigten Schaltung und wurde entsprechend mit denselben Bezugsziffern gekennzeichnet. Außerdem
ist in der in F i g. 2 gezeigten Schaltung noch ein Widerstand R 3 vorgesehen, der mit der die Transistoren
Ti und T2 koppelnden Bahn verbunden ist Um die Strom/Leistungscharakteristik des in F i g. 2 gezeigten
herkömmlichen Ausführungsbeispieles zu optimieren, ist es üblich, die Werte der Widerstände Al und A3
gleich und doppelt so groß festzulegen wie den Widerstandswert von R 2. Während in dem in F i g. 1
gezeigten Ausführungsbeispiel R 1 und R 2 typischerweise mit etwa 3 Kiloohm festgelegt werden, hat in dem
in Fig.2 gezeigten Alisführungsbeispiel nur der so Widerstand R 2 einen Wert von 3 Kiloohm, während
R 1 und R 3 mit etwa 6 Kiloohm festgelegt sind.
Obwohl also die in Fig.2 gezeigte herkömmliche Schaltung mit Gleichstrom prüfbar ist, belegt sie eine
wesentlich größere Fläche auf einem Halbleiterchip. Man braucht nicht nur zusätzlichen Widerstand R 3,
sondern die höheren Widerstandswerte verlangen auch größere Flächen. Da höhere Widerstände auch mehr
Wärme abgeben, ist bei Hochleistungsschaitungen für vergleichbare Strompegel auch ein höherer Stromverbrauch
und eine stärkere Kühlung zu berücksichtigen. In der in Fig.2 gezeigten NPN-Technik werden die
Widerstände üblicherweise im P-Basisdiffusionsbereich mit einem spezifischen Flächenwiderstand von ungefähr
180 Ohm gebildet. Wenn der spezifische Widerstand des
Materials einmal festgelegt wurde, dann wird der Wert eines bestimmten Widerstandes durch seine Abmessungen
in Länge und Breite bestimmt. Widerstände werden so schmal gestaltet, wie es die Fertigungstoleranzen
gestatten, so daß der Widerstandswert mit der Länge eingestellt wird. Daher verlangt nicht nur der zusätzliche
Widerstand A3 mehr Raum, sondern auch der
früher mit einem wesentlich kleineren Wert versehene Widerstand R1 wird wesentlich langer als R 2, Obwohl
es bekannte Techniken zur Erhöhung des Widerstandswertes in einem begrenzten Flächenbereich gibt, etwa
Führung des Widerstandes in Serpentinen oder Ausführung als sogenannter »pinch«-Widerstand, wird
für alles gegenüber der in der F i g. 1 gezeigten herkömmlichen Technik mehr Raum benötigt
Die in Fig. 1 gezeigte herkömmliche Schaltung hat
also gegenüber der in Fig.2 gezeigten, ebenfalls
herkömmlichen Schaltung Vorteile, aber auch den wesentlichen Nachteil, daß sie nicht mit Gleichstromtechnik
geprüft werden kann.
Die vorliegende Erfindung stellt im wesentlichen eine Verbesserung der in F i g. 1 gezeigten herkömmlichen
Schaltung dar, die weniger Bauteile braucht und weniger Halbleiterplatz belegt, als die ,<i F i g. 2 gezeigte
Schaltung. Aber nach dem Konzept der vorliegenden Erfindung kann sie nun mit Gleichspannung geprüft
werden.
Das in F i g. 3 dargestellte Ausführungsbeispiel zeigt eine NAND-Schaltung in Transistor-Transistor-Logik
(TTL-Logik). Ein üblicherweise in TTL-Schaltungen verwendeter Eingangstransistor Ti hat einen Kollektorbereich,
einen Basisbereich und mehrere Emitterbereiche. Es sind drei Eingangsanschlüsse A1 B und C
dargestellt Die Herstellung von Transistoren mit einem oder mehreren Emittern ist allgemein bekannt und
deren Anzahl wird bestimmt durch die gewünschte Anzahl von Eingängen, die für eine bestimmte logische
Funktion erforderlich sind. Wenn der Transistor Π ζ. Β.
nur einen Eingang hätte, v/ürde der Ausgangsanschluß D den Eingang lediglich invertieren. In dem gezeigten
Beispiel mit drei Eingängen würde der Ausgangsanschluß D die NAND-Funktion erfüllen, die in der
Zeichnung angeschrieben ist
Weiterhin wird ein in ähnlicher Weise bekannter Ausgangstransistor T2 mit einem Kollektorbereich,
einem Emitterbereich und wenigstens einem Basisbereich verwendet Ein elektrisch leitender Pfad 10
koppelt den Basisbereich des Ausgangstransistors T2 an den Kollektor des Eingangs transistors Ti. Der Pfad
10 besteht darstellungsgemäß aus einem Leiter. Es ist jedoch ebenfalls bekannt, einen oder mehrere Transistoren
und/oder Bauteile in ein Netzwerk einzubauen, das in beliebiger Form einen Pfad 10 aufweist. Eine erste
Potentialqueile Vi ist über eine erste Impedanz R 1 mit
dem Basisbereich des Eingangstransistors Ti und über eine zweite Impedanz R 2 mit dem Kollektorbereich des
Atisgargstransistors T2 elektrisch verbunden. R 2 stellt
einen Lastwiderstand für den Ausgangstransistor 72 dar und der Ausgang D ist am Kollektor des
Ausgangstransistors 7"2 vorgesehen. Eine zweite Potentialquelle V2 ist mit dem Emitterbereich des
Ausgangstransistors T2 elektrisch verbunden. In der dargestellten NPN-fransistoranordnung ist Vl im
allgemeinen positiver als Vl, In einer Anordnung für
kleine Leistung kann Vl in der Größenordnung von + 2 Volt liegen, während V2 auf Erdpotential liegt Die
Schottky-Diode D1 verbindet Basis und Kollektor des
Eingangstransistors Ti und soll bei dieser Schaltung im allgemeinen den Eingangstransistor Ti daran hindern,
in die Sättigung zu gehen. Bis hierher ist die Schaltung der Fig. 3 ganz ähnlich aufgebaut wie die in Fig. 1
gezeigte Schaltung herkömmlicher Art mit der möglichen
Ausnahme, daß die Komponentenwerte gemäß späterer Beschreibung variieren.
Fig.3 zeigt weiter Schaltmittel, die in Reihenschaltungeinen
Widerstand R 3 und eine Schottky-Diode Dl enthalten, die mit der Basis des Ausgangstransistors Tl
verbunden sind. Die Anode der Diode Dl ist mit V\ verbunden. Wie später noch genauer erklärt wird, ist der
Widerstand /?3 in integrierter Form eigentlich eine Erweiterung des epitaxialen Kollektorbereiches des
Transistors Ti und die Diode Dl wird durch einen Metallkontakt /u diesem Kollektorbereich gebildet.
In Fig. 4 sind zwei der in F i g. 3 gezeigten Schaltungen miteinander verbunden dargestellt. Soweit
praktisch möglich, wurden dieselben Bezugszahlen ii verwendet und die die zweite Zelle bildenden Bauteile
haben eine Strichnotierung erhalten. Es ist bekannt, daß in der Praxis natürlich 100 oder mehr derartige Zellen,
1V!? sie in F! a 4 BP7piat sinrl· auf pin Halbleitersubstrat
gesetzt werden. Die Anzahl verfügbarer Eingangs- und Ausgangsanschlüsse läßt jedoch eine große Anzahl
unzugänglicher Schaltungsknotenpunkte übrig. Defekte innerhalb solcher vergrabener Teile der Schaltung sind
schwierig zu lokalisieren. Ein solcher Defekt, dessen Auftreten bei der Fabrikation von Schaltungen festgestellt
worden ist, ist ein Kurzschluß zwischen Basis und Emitter, wie er durch die gestrichelte Linie 12
dargestellt ist. Ein solcher Kurzschluß kann z. B. dadurch entstehen, daß benachbarte, metallische
Schichten, in Berührung kommen. Ein Basis-Emitterkurzschluß nimmt effektiv den Transistor Π aus der
Schaltung heraus und resultiert in einer Schaltung, die der in Fig. 5 gezeigten äquivalent ist. Die Schaltung in
F i g. 5 zeigt einen Defekt in 71 in einer herkömmlichen Schaltung, wie sie beispielsweise in Fig. 1 gezeigt ist.
Durch die V« rbesserungen der vorliegenden Erfindung
einschließlich der zusätzlich in Reihe geschalteten Diode Dl u id des Widerstandes R 3 ergibt sich eine
Schaltung wi:: sie in Fig.6 gezeigt ist. In beiden Fällen
ist der Transistor T\ aus der Schaltung herausgenommen. In der Äquivalenzschaltung der Fig. 6 bilden
jedoch die Diode Dl und der Widerstand R3 eine
zusätzliche Sirombahn für die Basis des Transistors T2.
Die F i g. 7 zeigt eine Draufsicht auf eine beispielhafte Halbleiterstruktur mit der Schaltung der Fig.3 in
integrierter Torrn. Der Eingangstransistor Ti wird darstellungsgemäß mit drei Emitterbereichen und den
Anschlüssen A, B und C hergestellt Der Basisbereich von Ti ist über den Leiter 20 mit dem Widerstand R 1
verbunden. Sowohl die Basis von T\ als auch der Widerstand R 1 wnten durch P-Basisdiffusion gebildet.
Das andere finde des Widerstandes R 1 ist ein Kontakt für die schließliche Verbindung mit dem ersten Potential
Vi. Der Kollektor von Tt ist mit der Basis von Tl
durch die Leilerbahn 10, wie dargestellt, verbunden. Der Emitter von Γ2 ist mit der Potentialquelle V2
verbunden, während der Kollektor von 7"2 an den Ausgangsans::hluß D durch eine metallische oder
andere Leiterbahn 22 angeschlossen ist Die Schottky-Diode Dl ist, wie dargestellt, zwischen Basis und ω
Kollektor von Ti gelegt Bis zu diesem Punkt ist die Halbleiterstniktur ganz ähnlich wie die in F i g. 1
gezeigte herikömmliche Art Durch den zusätzlichen Widerstand R 3, der eine Erweiterung des N-Kollektorbereiches des Transistors Ti ist, wird jedoch wesentlich (rf
von der herkömmlichen Struktur abgewichen. Ein zum epitaxialen Vilderstandsbereich A3 führender Metallkontakt bildet die Diode DZ die schließlich mit der
Potentialquelle Vl verbunden wird. Die in der Draufsicht der Fig. 7 gezeigte Struktur ist die
integrierte Ausführung des in Fig. 3 dargestellten Schaltbildes. Die unterbrochene Grenzlinie um die
Fig. 7 zeigt an. daß 100 oder mehr derartige Zellen oder
Schaltungen alle auf demselben monolithischen Chip ausgebildet werden.
Fig. 8 ist eine Schnittansicht des Schaltungsteiles innerhalb der gepunkteten Linien in Fig. 3. Die
P-Widerstände R 1 und Rl sowie der Ausgangstransistor
Tl wurden aus der Darstellung in F i g. 8 weggelassen, da es sich um herkömmliche Bauelemente
handelt.
Ein mit Fremdatomen eines ersten L'jitertyps. beispielsweise P-Typ, dotiertes Substrat 30 ist vorgesehen
und in den F i g. 7 und 8 dargestellt. Ein erster, mit Fremdatomen eines zweiten Leitertyps, beispielsweise
N+, dotierter Halbleiterbereich 32 wird in die Gesamtstruktur eingebettet und bildet einen Subkollektor
für den Eingangstransistor Ti. Solche Subkollektoren
haben typischerweise eine hohe Dotierungskonzentration und einen entsprechend niedrigen spezifischen
Widerstand. Subkollektoren werden entweder durch Diffusion oder Implantation von Fremdatomen in das
Substrat und nachfolgendes Niederschlagen einer epitaxialen Schicht 34 darauf gebildet. Eine solche
epitaxiale Schicht 34 ist üblicherweise leicht dotiert mit N-leiterHen Fremdatomen und αα Ν+ Subkollektor
diffundiert in die epitaxiale Schicht aus. Der Basisbereich des Eingangstransistors Π wird durch einen
P-Bereich 36 gebildet, der in die epitaxiale Schicht 34 diffundiert oder implantiert wird. Dieser zweite
Halbleiterbereich 36 wird über dem ersten Halbleiterbereich niedergeschlagen und bildet einen PN-Kollektor-Basisübergang
primär im Übergangsbereich, der am nächsten am N+ Subkollektor liegt. Als nächstes
werden mehrere dritte Halbleiterbereiche 38, 38' und 38" durch Einführung von N-Ieitenden Fremdatomen in
den P-Ieitenden Bereich 36 an der Oberfläche gebildet. Emitter sind im allgemeinen auch stark dotiert und mit
N + bezeichnet. Ein Isolationsbereich 40 umgibt normalerweise einen Eingangstransistor Ti. Eine
diffundierte Isolation ist dargestellt, andere Isolationstechniken, wie dielektrische Isolation, Isolation durch
vertieftes Oxid und verschiedene Kombinationen dieser Techniken sind jedoch ebenso bekannt und können
gleichermaßen angewandt werden. Fig. 8 zeigt weiter den Kontakt zum Kollektorbereich von Ti, der
schließlich eine elektrische Bahn 10 zur Verbindung des Kollektorbereiches von Ti mit dem Basisbereich von
Γ2 bildet Die Schottky-Diode Di wird durch den
Metallkontakt zum leicht dotierten N-Ieitenden epitaxialen Bereich gebildet und der Leiter 20 bildet eine
Leiterbahn zum P-leitenden Widerstand R i. Obwohl in F i g. 8 nicht besonders dargestellt, ist der Widerstand
Al in Fig.7 ein p-Bereich, ähnlich wie der in Fig.8
gezeigte Bereich 36. Der Widerstand R 2 wird genau so gebildet, um Abweichungen wegen unterschiedlicher
Herstellverfahren und verschiedener Betriebstemperatur zu umgehen.
Fig.8 zeigt weiter im einzelnen den epitaxialen
Widerstand A3, der als vierter Halbleiterbereich anstoßend an den Subkollektorbereich 32 und leicht
dotiert mit N-Fremdatomen zu erkennen ist Der spezifische Widerstand des Bereiches R 3 ist somit recht
hoch und der .Widerstandswert von R 3 wird weiter erhöht durch die Serpentinenführung, die genauer in der
Draufsicht der Fig. 7 zu erkennen ist Der Bereich A3
ist über die Schottky-Diode D2 mit dem Potential Vl
elektrisch verbunden.
Der spezifische Widerstand und die Abmessungen des den Widerstand R 3 bildenden epitaxialen Materiales
sind so, daß ein Widerstandswert von 12 Kiloohm leicht zu erreichen ist. Durch einen Schottky-Kontakt
D 2 anstelle eines ohmschen Kontaktes ist ein weiterer Spannungsabfall vorgesehen. Dieser Diodenspannungsabfall,
der bekanntlich in der Größenordnung von 450 Millivolt liegt, kann einen weiteren effektiven
Widerstand von 7500 Ohm bei 50 Mikroampere beisteuern. Dieser Gesamtwert von 19,5 Kiloohm steht den
3 Kiloohm gegenüber, die üblicherweise in P-diffundierten Widerständen R 1 und RI verwendet werden.
Wenn die Schaltung einen noch höheren Wert für R 3 verlangt, als er durch den epitaxialen spezifischen
Widerstand und die Flächenbeschränkungen zu erreichen ist, kann R 3 auch durch Einschluß einer
auf einen hohen Pegel bringt. Wieder fließt auch ein gewisser Strom durch D 2 und R 3 und trägt zu einer
etwas kürzeren Anstiegszeit des Signales auf der Leitung 10 bei. Wenn diese auf einen hohen Pegel
gebracht wird, leitet der Transistor T2 (im ersten binären Zustand) und bringt den Ausgang auf einen
niedrigen logischen Pegel. Diese Operation kommt der Durchführung einer logischen NAND-Funktion gleich.
Äquivalente Schaltungen, beispielsweise mit PNP-Transistoren anstelle von NPN-Transistoron lassen sich mit
entsprechenden Änderungen der relativen Potentialquelle und der logischen Pegel durchführen. Andere
logische Funktionen, wie beispielsweise eine Inverterfunktion können von der gezeigten Schaltung ebenfalls
ausgeführt werden. Außerdem kann man einen Ausgang direkt von der Leitung 10 abnehmen und erhält so einen
phasengleichen UND-Ausgang.
Die Signale in F i g. 9 zeigen den obigen Betrieb noch
ι - uaaoutiiuaiuii im τ^μπιαΛίαι^ιι uncivil uia jugvnunnivi
»pinchw-Widerstand ausgeführt werden.
Wenn der Widerstand R 3 und die Diode D 2 einen wesentlich höheren Widerstandswert haben als die
Widerstände Al und R2, kann der Widerstandswert
von R 1 in einer Größe gehalten werden, die ungefähr gleich ist derjenigen von R 2, so daß man die
herkömmliche, in F i g. 1 gezeigte Schaltung beibehalten kann. Es wurde bereits hervorgehoben, daß in der in
Fig. 2 gezeigten Schaltung mit drei Widerständen R\ und R 3 normalerweise einen doppelt so hohen Wert
haben müssen wie R 2. Im vorliegenden Fall kann man die L.istungsfähigkeit durch Erhöhung des Widerstandswertes
um einen nominalen Betrag von typischerweise weniger als 10% optimieren. Eine so kleine
Änderung in den relativen Werten von R 1 und R 2 läßt
sich mit nur geringfügigen Fabrikationsänderungen erreichen.
Arbeitsweise
Eine Schaltung gemäß der vorliegenden Erfindung, wie sie in den F i g. 3 und 4 gezeigt ist, arbeitet ziemlich
ähnlich wie die in Fig. 1 gezeigte herkömmliche Erhaltung. Wenn einer oder mehrere der in Fig.3
gezeigten Eingänge A, B und C auf einem niedrigen Pegel stehen, befindet sich 71 im leitenden Zustand, der
als erster binärer Zustand definiert wird. Wenn 71 eingeschaltet ist, fließt ein Strom durch die Reihenschaltung
von R 1 und D1, deren Widerstandswerte hoch
genug sind, damit die elektrische Leitung 19 auf einem niedrigen Pegel gehalten ist Der wesentlich höhere
Widerstandswert der in Reihe geschalteten Diode D 2 und des Widerstandes R 3 liefern zu diesem Zeitpunkt
auch einen gewissen Strom. Wie schon herausgestellt wurde, läßt sich dieser Strom in 71 durch eine leichte
Erhöhung des Widerstandswertes von R1 kompensieren, wenn genau derselbe Strom durch 71 fließen soll,
wie vor dem zusätzlichen Einbau von R 3 und D 2. Wenn
sich die elektrische Leitung 10 auf einem niedrigen Pegel befindet, wird der Transistor 72 im nichtleitenden
Zustand gehalten. Dieser zweite binäre Zustand wird dem ersten binären Zustand von 71 gegenübergestellt,
der zu dieser Zeit eingeschaltet ist und also leitet Wenn 72 abgeschaltet ist, wird der Ausgang über den durch
R 2 verlaufenden elektrischen Pfad auf einen hohen Pegel gebracht
Wenn alle Eingänge A, Bund Cauf einen hohen Pegel
gebracht werden leitet der Transistor 71 nicht und befindet sich im zweiten binären Zustand, so daß durch
R i und DI fließender Strom die elektrische Leitung 10
CIr. Pir
an rlpn
puiikt A angelegt und liefert ein invertiertes und etwas
verzögertes Ausgangssignal am Knotenpunkt D (Fig. 4), das mit »korrekter Ausgange bezeichnet ist.
Das ist jedoch nur der Fall, wenn die Schaltung keine Fehler enthält.
Nimmt man jetzt an, daß im Transistor Π ein Fehler
vorliegt, beispielsweise ein Kurzschluß zwischen Basis und Emitter, wie er durch die gestrichelte Linie 12 in
Fig.4 gezeigt ist, so resultiert dieser Kurzschluß in einer Schaltung herkömmlicher Art, wie sie in Fig. ί
gezeigt ist, in einer äquivalenten Schaltung des in F i g. 5 gezeigten Typs. Bei einem hohen Eingangspegel bei A
liefert die Diode D1 (sowie der Basis-Kollektor-Übergang
von 71, wenn er im Betrieb ist), einen hohen Pegel an die Basis von 72, wodurch D auf einen niedrigen
Pegel gebracht wird. Das gestörte Ausgangssignal ist ganz ähnlich einem korrekten Ausgangssignal. Wenn
jedoch einer der Eingänge auf einen niedrigen Pegel geht, schaltet der Transistor 71 die Leitung 10 nicht auf
einen niedrigen Pegel und somit bleibt der Transistor 72 eingeschaltet und der Ausgangsknotenpunkt wird
auf einem niedrigen Pegel gehalten. Bei der herkömmlichen Schaltung gestatten Leckströme, beispielsweise
über die in Sperrichtung vorgespannte Diode Dl1
schließlich ein Abfallen der Leitung 10 auf einen niedrigen Pegel, so daß 72 abgeschaltet und der
Ausgang auf einen hohen Pegel gebracht wird. Das geschieht jedoch erst nach 80 bis lOONanosekunden
gegenüber der üblichen Verzögerung von nur 7 Nanosekunden. In einer Gelichspannungspriifung jedoch
werden Unterschiede in der Anstiegs- und Abfallzeit nicht erkannt und ein korrektes Ausgangssigna!
ermittelt, ungeachtet eines defekten Eingangstransistors 71, der innerhalb der Schaltungsanordnung eingebettet
ist
Durch die Schaltung nach dem Konzept der vorliegenden Erfindung, wie sie in den F i g. 3 und 4 und
der äquivalenten Schaltung der F i g. 6 gezeigt ist, wird die obengenannte unerwünschte Erscheinung behoben.
Wenn einer der Eingangsanschlüsse auf einen niedrigen Pegel gebracht wird, wird der auf Leckströmen
beruhende, bisherige Vorgang auf der Leitung 10 durch den Strom verhindert, der von der Potentialquelle Vi
über die Diode D2 und den Widerstand A3 zum
Knotenpunkt fließt Dieser Strom liefert eine ausreichende Basisspeisung für den Ausgangstransistor 72,
um ihn eingeschaltet zu halten. Da 72 eingeschaltet bleibt, bleibt der Ausgangspegel unten, obwohl einer der
Eingänge auch unten ist Eine Gleichspannungsprüfung
erkennt dies als Fehler, so daß defekte Teile nicht mehr an den Kunden ausgeliefert werden.
Es wurde eine verbesserte Schaltung in TTL-Logik beschrieben, die mit den Vorteilen der kompakten
Bauweise die Ausschaltung der dargelegten Nachteile verbindet und beispielsweise die Möglichkeit der
Gleichspannungsprüfung bietet
Hierzu 3 Blatt Zeichnungen
Claims (8)
1. Logische Verknüpfungsschaltung in TTL-Technik, bei der ein Eingangstransistor (TX) mit einem
Kollektor einer Basis und wenigstens einem mit einem Eingangsanschluß (A, B oder C) verbundener
Emitter vorhanden ist, bei der ein Ausgangstransistor (T2) mit einem Kollektor, einer Basis und
wenigstens einem Emitter vorhanden ist, bei der eine elektrisch leitende Verbindung (10) zwischen der
Basis des genannten Ausgangstransistors und dem Kollektor des genannten Eingangstransistors besteht,
bei der weiterhin eine erste Potentialquelle (VX) über eine erste Impedanz (RX) mit der Basis
des Eingangstransistors und über eine zweite Impedanz^/? 2)mitdem Kollektor des Ausgangstransistors
leitend verbunden ist und bei der eine zweite Potentialquelle (V2) an den Emitter des Ausgangstransistors angeschlossen ist, dadurch gekennzeichnet,
daß Schaltmittel (D2, A3) vorgesehen und mit der Basis des Ausgangstransistors
(T2) leitend verbunden sind, durch die letzterer zur Aufrechterhaltung eines ersten Leitzustandes
dann vorspannbar ist, wenn der Eingangstransistor fT 1) bei Vorliegen wenigstens eines Eingangssignals
nicht zur Bildung eines leitenden Strompfades zwecks Vorspannung des Ausgangstransistors- in
einen zweiten Leitzustand steuerbar ist
2. Logische Verknüpfungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die genannten
Eingangs- und Ausgangstransistoren (TX bzw. Tl) vom NPN-Typ sind, daß der Eingangstransistor
(TX) eine Mehrzahl V6/1 Emitf--.ni aufweist, die je mit
einem EingangsanschluS (A, B, C) verbunden sind,
daß ferner die erste genannte 'otentialquelle (VX)
positiver ist als die zweite Potentialquelle (V2), und daß schließlich das am Kollektor des Ausgangstransistors
erscheinende Signal das Ergebnis einer logischen NAND-Verknüpfung von Eingangssignalen
an den Eingangsanschlüssen ist
3. Logische Verknüpfungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Basis
und Kollektor des genannten Eingangstransistors (TX) über ein nur eine Leitungsrichtung aufweisendes
erstes Schaltelement (D X) miteinander verbunden sind und daß der Kollektor des Ausgangstransistors
(Tl) mit einem Ausgangsanschluß (D) in Verbindung steht.
4. Logische Verknüpfungsschaltung nach Patentanspruch 3, dadurch gekennzeichnet, daß das genannte
erste Schaltelement (DX) eine Schottky-Diode ist.
5. Logische Verknüpfungsschaltung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß die genannten, mit der Basis des Ausgangstransistors (Tl) leitend verbundenen
Schaltmittel (D2, R 3) einen Strompfad hoher
Impedanz, im Vergleich zu den genannten ersten und zweiten Impedanzen (RX bzw. Rl), zwischen
der ersten Potentialquelle (VX) und der genannten
Basis bilden.
6. Logische Verknüpfungsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß der hohe
Impedanzwert der genannten Schaltmittel (D2, R 3)
mehr als das Zweifache der ersten oder zweiten der genannten Impedanzen (R X1R 2) beträgt.
7. Logische Verknüpfungsschaltung nach einem oder mehreren der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die mit der Basis des Ausgangstransistors
verbundenen Schaltmittel aus der Serieschaltung eines nur eine Leitungsrichtung aufweisenden
zweiten Schaltelementes (D 2) und einer dritten Impedanz (R 3) bestehen.
8. Logische Verknüpfungsschaltung nach Anspruch 7, dadurch gekennzeichnet, daß das genannte
zweite Schaltmittel (Ό2) eine Schottky-Diode ist
9, Logische Verknüpfungsschaltung n,.xh Anspruch
7 oder 8, dadurch gekennzeichnet, daß die dritte Impedanz (R 3) einen Wert aufweist, der mehr
als; das Zweifache der ersten oder zweiten der genannten Impedanzen (R 1, R 2) beträgt
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/719,887 US4069428A (en) | 1976-09-02 | 1976-09-02 | Transistor-transistor-logic circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2736324A1 DE2736324A1 (de) | 1978-03-09 |
| DE2736324C2 true DE2736324C2 (de) | 1983-05-26 |
Family
ID=24891779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2736324A Expired DE2736324C2 (de) | 1976-09-02 | 1977-08-12 | Logische Verknüpfungsschaltung |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4069428A (de) |
| JP (1) | JPS5330858A (de) |
| BE (1) | BE857272A (de) |
| BR (1) | BR7705900A (de) |
| CA (1) | CA1089032A (de) |
| CH (1) | CH620556A5 (de) |
| DE (1) | DE2736324C2 (de) |
| ES (1) | ES461224A1 (de) |
| FR (1) | FR2363942A1 (de) |
| GB (1) | GB1560355A (de) |
| IT (1) | IT1114117B (de) |
| SE (1) | SE412499B (de) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139781A (en) * | 1974-08-13 | 1979-02-13 | Honeywell Inc. | Logic gate circuits |
| US4446611A (en) * | 1980-06-26 | 1984-05-08 | International Business Machines Corporation | Method of making a saturation-limited bipolar transistor device |
| DE3169024D1 (en) * | 1981-06-25 | 1985-03-28 | Ibm | Exclusive or circuit and its application to a parity-checking circuit |
| US4521700A (en) * | 1982-12-23 | 1985-06-04 | International Business Machines Corporation | TTL logic circuit employing feedback to improved the speed-power curve |
| US4701642A (en) * | 1986-04-28 | 1987-10-20 | International Business Machines Corporation | BICMOS binary logic circuits |
| US4967151A (en) * | 1988-08-17 | 1990-10-30 | International Business Machines Corporation | Method and apparatus for detecting faults in differential current switching logic circuits |
| US20050099163A1 (en) * | 2003-11-08 | 2005-05-12 | Andigilog, Inc. | Temperature manager |
| US7857510B2 (en) * | 2003-11-08 | 2010-12-28 | Carl F Liepold | Temperature sensing circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2993128A (en) * | 1957-12-26 | 1961-07-18 | Ibm | Transistor protective circuit |
| US3083303A (en) * | 1959-06-18 | 1963-03-26 | Ampex | Diode input nor circuit including positive feedback |
| US3508078A (en) * | 1965-09-02 | 1970-04-21 | Agency Ind Science Techn | Fail-safe type logic circuit system |
| JPS5327821B2 (de) * | 1972-07-27 | 1978-08-10 | ||
| US3836789A (en) * | 1973-06-22 | 1974-09-17 | Ibm | Transistor-transistor logic circuitry and bias circuit |
| US3934157A (en) * | 1974-09-23 | 1976-01-20 | Bell Telephone Laboratories, Incorporated | TTL circuit |
-
1976
- 1976-09-02 US US05/719,887 patent/US4069428A/en not_active Expired - Lifetime
-
1977
- 1977-07-07 CH CH841677A patent/CH620556A5/de not_active IP Right Cessation
- 1977-07-13 FR FR7722459A patent/FR2363942A1/fr active Granted
- 1977-07-28 BE BE179740A patent/BE857272A/xx not_active IP Right Cessation
- 1977-08-01 ES ES461224A patent/ES461224A1/es not_active Expired
- 1977-08-05 GB GB32951/77A patent/GB1560355A/en not_active Expired
- 1977-08-09 JP JP9473877A patent/JPS5330858A/ja active Granted
- 1977-08-12 DE DE2736324A patent/DE2736324C2/de not_active Expired
- 1977-08-18 SE SE7709311A patent/SE412499B/xx unknown
- 1977-08-26 IT IT26983/77A patent/IT1114117B/it active
- 1977-08-30 CA CA285,806A patent/CA1089032A/en not_active Expired
- 1977-09-02 BR BR7705900A patent/BR7705900A/pt unknown
Also Published As
| Publication number | Publication date |
|---|---|
| SE7709311L (sv) | 1978-03-03 |
| CA1089032A (en) | 1980-11-04 |
| BR7705900A (pt) | 1978-06-27 |
| SE412499B (sv) | 1980-03-03 |
| GB1560355A (en) | 1980-02-06 |
| BE857272A (fr) | 1977-11-14 |
| DE2736324A1 (de) | 1978-03-09 |
| FR2363942B1 (de) | 1980-07-11 |
| IT1114117B (it) | 1986-01-27 |
| CH620556A5 (de) | 1980-11-28 |
| JPS5647732B2 (de) | 1981-11-11 |
| US4069428A (en) | 1978-01-17 |
| FR2363942A1 (fr) | 1978-03-31 |
| JPS5330858A (en) | 1978-03-23 |
| ES461224A1 (es) | 1978-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2901727C2 (de) | ||
| DE2262297C2 (de) | Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I&uarr;2&uarr;L-Aufbau | |
| DE3136682C2 (de) | ||
| DE2235801B2 (de) | Monolithischer Festwertspeicher und Verfahren zur Herstellung | |
| DE3013559C2 (de) | Halbleitervorrichtung mit einer Vielzahl von bipolaren Transistoren und Verbindungsleitungen aus Polysilizium | |
| DE2832154C2 (de) | ||
| DE2736324C2 (de) | Logische Verknüpfungsschaltung | |
| DE3235641C2 (de) | ||
| DE2054863A1 (de) | Spannungsverstärker | |
| DE2852200C2 (de) | ||
| DE1942558C3 (de) | Integrierte Halbleiterschaltung | |
| DE1937853C3 (de) | Integrierte Schaltung | |
| DE2657293B2 (de) | Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL) | |
| EP0656659B1 (de) | ESD-Schutzstruktur für integrierte Schaltungen | |
| DE2848576C2 (de) | ||
| DE3039638A1 (de) | Gegen stromueberlastung gesicherter darlingtonverstaerker und herstellung desselben in form einer integrierten halbleiterschaltung | |
| DE3033731C2 (de) | Statische bipolare Speicherzelle und aus solchen Zellen aufgebauter Speicher | |
| EP0000472B1 (de) | Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration | |
| DE2431011A1 (de) | Halbleitervorrichtung | |
| DE2531164A1 (de) | Transistorvorrichtung | |
| DE1934956A1 (de) | Monolithische Speicherzelle | |
| DE2946192C2 (de) | Frequenzteiler | |
| DE2001584A1 (de) | Feldeffekttransistor | |
| DE4032816A1 (de) | Halbleiterbauteil mit lateralstruktur | |
| DE2635800A1 (de) | Gatterschaltung mit mehreren logischen elementen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |