DE2212168C2 - Monolithisch integrierte Halbleiteranordnung - Google Patents

Monolithisch integrierte Halbleiteranordnung

Info

Publication number
DE2212168C2
DE2212168C2 DE2212168A DE2212168A DE2212168C2 DE 2212168 C2 DE2212168 C2 DE 2212168C2 DE 2212168 A DE2212168 A DE 2212168A DE 2212168 A DE2212168 A DE 2212168A DE 2212168 C2 DE2212168 C2 DE 2212168C2
Authority
DE
Germany
Prior art keywords
layer
transistor
semiconductor
collector
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2212168A
Other languages
English (en)
Other versions
DE2212168A1 (de
Inventor
Horst H. Dipl.-Ing. Dr. 7032 Sindelfingen Berger
Siegfried K. Dipl.-Ing. Dr. 7000 Stuttgart Wiedmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE2212168A priority Critical patent/DE2212168C2/de
Priority to IT20055/73A priority patent/IT978833B/it
Priority to FR7305436A priority patent/FR2175752B1/fr
Priority to GB614773A priority patent/GB1401158A/en
Priority to JP48016683A priority patent/JPS5149552B2/ja
Priority to SE7302773A priority patent/SE386541B/xx
Priority to US00337510A priority patent/US3823353A/en
Priority to NL7303411A priority patent/NL7303411A/xx
Publication of DE2212168A1 publication Critical patent/DE2212168A1/de
Application granted granted Critical
Publication of DE2212168C2 publication Critical patent/DE2212168C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7327—Inverse vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0237—Integrated injection logic structures [I2L] using vertical injector structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091—Integrated injection logic or merged transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/098—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using thyristors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft eine monolithisch integrierte Halbleiteranordnung mit 12L-Aufbau gemäß dem Oberbegriff des Anspruchs 1, wie sie aus der DE-OS 21 824 bekannt ist.
In der bipolaren monolithischen Technik werden gegenwärtig Strukturen hergestellt, deren Dimensionen und Dotierungsprofile im wesentlichen von einer Oberfläche des verwendeten Halbleiterplättchens aus bestimmt werden. Die dabei angewandten Verfahren sind unter dem Begriff Planar-Diffusionstechnik zusammenzufassen, wobei alle Elemente auf einem gemeinsamen Halbleiterplättchen angeordnet sind und mit Hilfe von aufgebrachten flächenhaften Leitungszügen untereinander kontaktiert werden. Als Ausgangsmaterial dient dabei meist eine relativ schwach dotierte Siliciumscheibe als Substrat, auf das eine dünne, schwach dotierte einkristalline Siliciumschicht epitaktisch aufgewachsen ist. In diese epitaktisch aufgewachsene Siliciumschicht werden nun in aufeinanderfolgenden photolithographischen Prozeßschritten mit jeweils nachfolgenden Diffusionsprozessen die gewünschten, pn-Übergänge bildenden Strukturen eingebracht. Da die Leitfähigkeit der Epitaxieschicht relativ hoch ist, so daß die Schaltungselemente, die sich auf einem ' gemeinsamen Halbleiterplättchen befinden, miteinander verkoppelt werden, müssen sie gegeneinander isoliert werden. Das derzeit allgemein gebräuchliche Verfahren zur Isolation besteht in der Bildung von Isolationswannen dadurch, daß durch zusätzliche rahmenförmige Diffusionszonen, die in Sperrichtung vorgespannte pn-Übergänge bilden, getrennte, die einzelnen Schaltungselemente aufnehmende Halbleiterbereiche hergestellt werden. Die ineinander verschachtelten aktiven Halbleiterzonen eines Transistors müssen eine gewisse Mindestoberfläche aufweisen, an der die erforderliche Kontaktierung vorgenommen werden kann. Außerdem erfordern die rahmenförmig die aktiven Zonen umgebenden Isolationszonen, die die Epitaxieschicht bis zum Substrat durchdringen müssen, infolge ihrer seitlichen Ausdiffusion zusätzlichen Flächenaufwand. Das bedeutet also, daß derartige bekannte Strukturen aufgrund ihrer Dimensionen und ihrer durch Diffusion erzeugten Dotierungsprofile nicht optimal sind, wenn Schaltkreise extrem hoher Dichte und minimaler Verlustleistung hergestellt werden sollen. Sie haben den zusätzlichen Nachteil, daß die Ladungsspeicherung der Transistoren im gesättigten Zustand schwierig zu kontrollieren ist. Außerdem sind die Herstellungsverfahren aufwendig, da relativ viele Maskierungs- und Diffusionsschritte erforderlich sind.
Man ist aus Kosten- und Zuverlässigkeitsgründen bestrebt, eine möglichst große Anzahl von Schaltungs-
b5 komponenten auf einem einzigen Halbleiterplättchen unterzubringen. Ein weiteres dauerndes Ziel bei der Auslegung monolithischer Halbleiterschaltungen besteht darin, die Verfahrensschritte zu vereinfachen oder,
noch besser, zu verringern. Um eine größere Anzahl von Schaltungskomponenten auf einem einzigen Halbleiterplättchen unterzubringen, muß in der Regel dessen Oberfläche vergrößert werden. Dadurch nimmt jedoch zunächst die von einer kreisförmigen Halbleiterscheibe (Wafer) erhältliche Anzahl von Plättchen (Chips) ab. Außerdem sinkt die Ausbeute an brauchbaren HaIbleiterplättchen aus einer Halbleiterscheibe rapide ab. Soll deshalb eine gegebene Schaltung mit möglichst hoher Ausbeute hergestellt werden, dann muß schon beim Entwurf darauf geachtet werden, daß sie eine möglichst kleine Oberfläche einnimmt.
Um den geschilderten Forderungen gerecht zu werden bzw. um die aufgezeigten Probleme zu mindern, ist es im Zusammenhang mit der monolithischen Auslegung von bipolaren Schaltungen bereits bekannt, in Verbesserung der »üblichen Layout-Technik«, wonach für jedes Schaltungselement eine besondere Isolationswanne vorgesehen ist, mehrere Schaltungskomponenten innerhalb einer einzigen Isolationswanne zusammenzufassen. Es werden dabei vorzugsweise auch gleichartige, auf demselben Potential liegende Halbleiterzonen gemeinsam ausgebildet. Es ist weiter bekannt, NPN- und PNP-Transistoren in einer Vierschichtstruktur miteinander zu integrieren. Bei einer derartigen bekanntgewordenen Schaltung wirkt dabei der zusammen mit dem NPN-Transistor integrierte PNP-Transistor als Sättigungverhinderndes Schaltungselement (Microelektronic-Circuits and Application, J. M. Carrol, McGraw Hill 1965, Seite 76, Fig.4). Auch bei dieser bekannten Schaltung kann nicht au'; die beschriebene flächenaufwendige Isolationsdiffusion verzichtet werden. Schließlich bringt sie auch bezüglich der innerhalb der Isolationswannen realisierten Schaltungskomponenten keine Prozeßvereinfachung oder ss gar eine Einsparung von Prozeßschritten.
Aus diesem Grunde ist in der deutschen Offenlegungsschrift Mr. 20 21824 ein in gewisser Hinsicht bereits verbesserter monolithischer Aufbau der genannten, bekannten Schaltung mit zwei komplementären Transistoren angegeben worden. Außerdem ist dort bereits die Anwendung dieser Schaltung als Grundbaustein für ein logisches Halbleiterschaltungskonzept vorgeschlagen worden. Dieses logische Schaltungskonzept ist zum Zwecke der Erreichung einer hohen Packungsdichte derart aufgebaut, daß in ein Halbleitergrundmaterial eines ersten Leitfähigkeitstyps mindestens zwei dazu entgegengesetzt leitfähige Gebiete in einem Abstand als Emitter- und Kollektorzonen einer lateralen Transistorstruktur angeordnet sind. In der Kollektorzone der lateralen Transistorstruktur befindet sich mindestens eine weitere dazu entgegengesetzt leitfähige Zone als Kollektorzone einer invers betriebenen vertikalen Transistorstruktur. Zum Betrieb dieser Halbleiterstruktur als logische Grundschaltung wird in die Emitterzone der lateralen Transistorstruktur ein Strom eingeprägt, der in Abhängigkeit von dem an seiner zugehörigen Kollektorzone angelegten Eingangssignal den als Ausgangssignal dienenden Stromfluß durch die vertikale Transistorstruktur steuert.
Diese unter dem Begriff I2L (Integrated Injection Logic) bzw. MTL (Merged Transistor Logic) bekannte Struktur bzw. logische Grundschaltung läßt sich universell für verschiedenste Verknüpfungsnetzwerke einsetzen, indem mehrere derartige Grundschaltungen, die beispielsweise als NOR-Schaltungcn betreibbar sind, in bestimmter Weise kombiniert werden. Es ist festzustellen, daß infolge des Fehlens von Isolationsdiffusionsgebieten, da die einzelnen Grundschaltungen ohne Trennung aneinandergereiht integrierbar sind, sowie durch Vermeidung von diffundierten Widerständen eine erhebliche Flächeneinsparung gegenüber bekannten logischen Schaltungsfamilien möglich ist. Außerdem ist der Herstellungsprozeß vereinfacht und entspricht dem bei der Herstellung eines einzelnen Planartransistors. Es ist aber auch festzustellen, daß der flächenmäßige Aufwand durch die laterale Struktur des einen Transistors bestimmt ist, wobei die einzelnen, an dieOberfläche tretenden Diffusionszonen die erforderliche Fläche aufweisen müssen. Außerdem sind für zwei Transistorzonen selektive Diffusionsprozesse erforderlich. Schließlich ist festzustellen, daß für die logische Verknüpfung und für die Stromversorgung getrennte Verdrahtungen vorzusehen sind.
Aus der französischen Patentschrift 15 38 402 ist bereits eine mehrschichtige Halbleiterstruktur in Form eines Transistors bekannt, bei der eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps durch eine darüber aufgebrachte zweite Halbleiterschicht des entgegengesetzten zweiten Leitfähigkeitstyps hindurch mittels einer die zweite Halbleitersohicht durchdringenden Zone des ersten Leitungstyps kontaktiert ist. Diese Zone kann gleichzeitig als Isolationszone ausgenutzt werden. Hinweise zur Verwirklichung einer FL-Grundschaltung sind dieser Patentschrift nicht zu entnehmen.
Es ist die der Erfindung zugrundeliegende Aufgabe, eine aus Teilstrukturen bestehende integrierte Halbleiteranordnung mit I2L-Aufbau gemäß dem Oberbegriff des Anspruchs 1 so weiterzubilden, daß eine weitere Erhöhung der Integrationsdichte und eine Verringerung der Verlustleistung in Verbindung mit einem ausgezeichneten Geschwindigkeits-Leistungsverhältnis bei wesentlich vereinfachtem Herstellungsverfahren gewährleistet ist.
Die Lösung dieser Aufgabe ist im Anspruch 1 gekennzeichnet.
Mit Teilstrukturen, die einen derartigen I2L-Aufbau aufweisen, ist es möglich, ein logisches Halbleiterschaltungskonzept anzugeben, das, verglichen mit dem bekannten Schaltungskonzept, mit erhöhter Packungsdichte in einem weiter vereinfachten Herstellungsprozeß hergestellt werden kann, ohne daß dabei die Vorteile hinsichtlich der Flexibilität bei der Anwendung für die verschiedensten Verknüpfungsnetzwerke eingeschränkt werden.
Vorteilhafte Ausgestaltungen sind in den Unteransprüchen gekennzeichnet.
Als wesentliche Vorteile dieser Halbleiterstruktur erweisen sich der einfache Aufbau und damit die hinsichtlich Anzahl und Komplexität der erforderlichen Verfahrensschritte einfache Herstellungsweise. Die aktiven Zonen sämtlicher Teilstrukturen bestehen lediglich aus einer einheitlichen, durchgehenden Schichtstruktur abwechselnden Leitfähigkeitstyps, in die in zwei unkritischen Prozeßschritten die rahmenförmigen Zonen eingebracht sind. Über diese Zonen erfolgt gleichzeitig die Kontaktierung und die Trennung der einzelnen Teilstrukturen. Mit einem derartigen Aufbau lassen sich extrem hohe Packungsdichten erreichen.
Hn besonders platzsparender Aufbau wird dadurch erreicht, daß zur Abgrenzung der Tcilstrukturen und Kontaktierung der zweiten Schicht eine erste Zone und der ersten Schicht eine innerhalb der ersten Zone liegende zweite Zone angeordnet ist. Diese Zonen sind vorteilhafte! weise hoch dotiert.
Zur Bildung eines Mehrfachkollektor-Transistors als erstem Transistor sind mehrere Kontakte an der Oberfläche der dritten Schicht angeordnet. Diese Kontakte können vorteilhafterweise als Schottky-Dioden ausgebildet sein. Eine derartige Transistorstruktur hat mehrere Vorteile. Die pn-Übergangskapazitäten können klein gehalten werden, weil die Dotierungen niedrig gewählt werden können. Außerdem kann die Sättigungsladung des Transistors extrem klein gehalten werden, weil die inversere Stromverstärkung sehr klein gemacht werden kann, so daß kein innerer Stromverstärkungseffekt und damit eine geringe Ladungsspeicherung in der Basis erreicht wird, und weil die Kollektorschicht sehr dünn gemacht werden kann, so daß nur eine geringe Ladungsspeicherung im Kollektor ii erfolgt. Damit lassen sich hohe Grenzgeschwindigkeiten erreichen.
Die Erfindung wird im folgenden anhand der Zeichnungen näher erläutert. Es zeigt
F i g. 1 das elektrische Ersatzschaltbild einer Teilstruktur, die als logische Grundschaltung dient,
F i g. 2 den schematischen Querschnitt der entsprechenden Teilstruktur,
F i g. 3 eine Abwandlung der Teil'struktur gemäß Fig.2,
F i g. 4 das elektrische Ersatzschaltbild eines mit der Teilstruktur verwirklichten NOR-Gliedes, F i g. 5a die schematische Draufsicht und F i g. 5b einen schematischen Querschnitt durch die Struktur des NOR-Gliedes gemäß Fig.4 bei der Verwirklichung mittels der Teilstruktur gemäß F i g. 3 und
F i g. 6a die schematische Draufsicht und Fig.6b einen schematischen Querschnitt durch die Struktur des NOR-Gliedes gemäß Fig.4 bei der Verwirklichung mittels der Teilstruktur gemäß F i g. 2. Bei jeder Teilstruktur handelt es sich um eine Kombination zweier, in bestimmter Weise verbundener Transistoren. Zunächst wird eine Teilstruktur, die eine Grundschaltung für eine logische Verknüpfungsschaltung bildet, und danach eine aus dieser Grundschaltung zusammengesetzte, vollständige Verknüpfungsschaltung beschrieben. Aufbau und Wirkungsweise der Einzeltransistoren ist dann ohne weiteres erkennbar.
Das elektrische Ersatzschaltbild der Grundschaltung für ein logisches Schaltungskonzept ergibt sich aus Fig. 1. Es besteht aus zwei komplementären Transistoren Ti und Tl. Der Kollektor Cl des PNP-Transistors TX ist mit der Basis B 2 des NPN-Transistors Tl verbunden. Außerdem ist die Basis B1 des Transistors Ti mit dem Emitter £2 des Transistors T2 verbunden. Ober den Emitter E\ des PNP-Transistors Π wird ein Strom / in die Basis B2 des NPN-Transistors Tl eingespeist. Der Kollektor C2 des NPN-Transistors Tl bildet den Ausgang der Schaltung. Wie aus dem Ersatzschaltbild zu ersehen ist, weisen die beiden Transistoren gleichartige Halbleiterzonen auf, die außerdem auf gleichem Potential liegen. Diese Halbleiterzonen sind dementsprechend identisch bezeichnet und können bei der Realisierung der Halbleiterstruktur in gemeinsamen Halbleiterzonen untergebracht werden. Es ergibt sich folgende Wirkungsweise der Grundschaltung. Wird an den gemeinsamen Kollektor-Basisanschluß Cl, B2 kein definiertes Potential 'angelegt, so fließt der in den PNP-Transistor 7*1 eingeprägte Strom / in die Basis des NPN-Transistors T2. Transistor T2 wird dadurch sättigungsleitend. Liegt dagegen der gemeinsame Kollektor-Basisanschluß Cl, B2 auf Massepotential, so wird der im Transistor Ti eingeprägte Strom / über diesen Anschluß abgezogen und kann nicht in die Basis von Transistor Tl fließen. Transistor T2 wird in diesem Fall gesperrt sein. Unter Berücksichtigung der sich jeweils am Kollektor Cl des Transistors T2 einstellenden Potentiale wird demnach durch die Kombination der beiden Transistoren Ti und T2 prinzipiell ein Inverterglied gebildet.
F i g. 2 zeigt in einem ersten Ausführungsbeispiel den Aufbau der die genannte Grundschaltung gemäß F i g. 1 bildenden Teilstruktur. Dabei sind gleichartige Bezeichnungen für die einzelnen Zonen und Anschlüsse gewählt. Auf einem gemeinsamen Halbleiterplättchen sind eine Vielzahl derartiger Grundschaltungen angeordnet, von denen in F i g. 2 lediglich eine im Ausschnitt schematisch dargestellt ist. Auf einem P-leitenden Substrat Pi befindet sich eine erste N-leitende Schicht Ni, darüber eine P-leitende Schicht P2 und wiederum darüber eine N-leitende Schicht N2. Das Substrat Pi dient als gemeinsamer Emitter Ei aller PNP-Transistoren Π auf dem Halbleiterplättchen. Die darüberliegende gemeinsame Schicht N1 bildet die Basis für alle PNP-Transistoren Ti und gleichzeitig den Emitter £2 aller NPN-Transistoren T2. Die Kollektoren C1 der Transistoren Π, die identisch mit den Basen B 2 der Transistoren T2 sind, werden durch die Schicht P 2 verkörpert. Die abschließende Schicht N 2 bildet die Kollektoren C2 sämtlicher Transistoren T2. Jede dieser Grundschaltungen wird durch die rahmenförmigen Zonen 5 und 6 begrenzt. Über die rahmenförmige P-Zone 5 erfolgt die Kontaktierung des Kollektors C1 des Transistors 7*1 bzw. der Basis Bl des Transistors 7"2. Die Zone 5 muß sich aus diesem Grunde mindestens bis in die Schicht Pl erstrecken. Innerhalb der rahmenförmigen P-Zone 5 liegt eine ebenfalls rahmenförmige N+-Zone 6, über die die Kontaktierung der Schicht N1 erfolgt, die gleichzeitig die Basis B1 des Transistors 7*1 und den Emitter £2 des Transistors 7*2 bildet. Diese N+-dotierte Zone 6 isoliert die Kollektoren CI und die Basen B 2 der einzelnen Grundschaltungen voneinander und muß sich auch aus diesem Grunde mindestens bis in die Schicht /Vl hineinerstrecken. Vorzugsweise könnte sie sich auch bis zum Substrat P1 erstrecken, um die Injektion vom Substrat her günstig zu beeinflussen. Der Anschluß der einzelnen Zonen bzw. Schichten erfolgt über an deren Oberfläche angebrachte Kontaikte 8, 9. Der Anschluß des Kollektors C2 des Transistors Tl erfolgt durch einen Kontakt 7 an der Oberfläche der innerhalb der rahmenförmigen Zone 5 liegenden Schicht N 2. Durch geeignete Wahl von Dotierung. Dicke und Profil der einzelnen Schichten kann man optimale Eigenschaften für die Transistoren TX und T2 erreichen. Die niederohmige Zone 6 sorgt für ein gleichförmiges Potential der Schicht NX. Die Kontaktierung des Substrats Pl und damit der Anschluß des Emitters £1 für die Transistoren Tl erfolgt über einen Kontakt 10.
Das Herstellungsverfahren für eine derartige Struktur ist sehr einfach. Wegen der gleichmäßigen Schichtung über der gesamten Halbleiterscheibe bedarf die Herstellung der Schichten Nl, P2 und N2 keiner Maske, sondern kann durch epitaxiales Wachstum auf das Substrat PX z.B. unter wechselnder Beigabe von geeigneten Dotierungsstoffen geschehen. Bei Anwendung von Ionenimplantation genügt zunächst die Herstellung einer N-dotierten Epitaxieschicht auf dem Substrat PX mit einer nach oben stark abfallenden Dotierung. Durch die Ionenimplantation läßt sich dann
die Schicht P2 und damit die Trennung der Schichten /Vl, N2 innerhalb der N-dotierten Epitaxieschicht erzeugen. Die rahmenförmigen Zonen 5 und 6 können durch Diffusion oder Ionenimplantation durch Masken hindurch erzeugt werden. Es sind also nur Maskierungsschritte zur Herstellung der beiden rahmenförmigen Zonen und der Kontakte erforderlich. Schaltkreise üblicher Art, die beispielsweise aus Einzeltransistoren mit unterschiedlichen Emitterpotentialen aufgebaut sind, lassen sich mit der beschriebenen Struktur in einfacher Weise dadurch verwirklichen, daß die Schicht N1 unterbrochen wird, indem die P-dotierte Zone 5 in dem die Zone 6 außen umgebenden Bereich bis in das Substrat Pl eindiffundiert wird. Dazu ist lediglich ein weiterer Maskierungsschritt erforderlich. Die Schicht PX darf dabei beliebig niedrig dotiert sein, weil der Übergang zwischen den Schichten P1 und N1 hier nur in Sperrichtung geschaltet wird. Ohmsche Widerstände können beispielsweise in der Schicht N 2, aber auch in den anderen Schichten verwirklicht werden.
Das Ausführungsbeispiel gemäß F i g. 3 unterscheidet sich von dem gemäß F i g. 2 im wesentlichen dadurch, daß keine durchgehende, den Kollektor C 2 des Transistors Γ2 bildende Schicht N 2 verwendet wird. Da unter dieser Voraussetzung die Schicht P 2 über den Kontakt 8 direkt an der Oberfläche kontaktierbar ist, entfällt auch die beim Ausführungsbeispiel gemäß Fig.2 erforderliche P-dotierte Zone 5. Als Kollektor C2 dient nunmehr eine in die Schicht P2 durch Diffusion oder Ionenimplantation eingebrachte, in ihrer Ausdehnung begrenzte Zone 11. Bezüglich der prinzipiellen Operaiionsweise ist zwischen den Strukturen gemäß F i g. 2 und F i g. 3 kein wesentlicher Unterschied festzustellen.
Im folgenden wird der Aufbau eines mit der erfindungsgemäßen Halbleiteranordnung verwirklichten NOR-Gliedes beschrieben. Bekanntlich lassen sich alle logischen Grundverknüpfungen sowie komplexe logische Verknüpfungsnetzwerke lediglich unter Verwendung von NOR-Gliedern realisieren. Insoweit kann die NOR-Verknüpfung als Fundamentalverknüpfung angesehen werden. Wenn es gelingt, eine eine minimale Fläche beanspruchende Halbleiteranordnung zu finden, mit der die NOR-Verknüpfung realisiert werden kann, ergibt sich eine erhebliche Kosteneinsparung beim Aufbau von Rechnern, da gerade dort in größtem Maße logische Verknüpfungsnetzwerke eingesetzt werden, z. B. im eigentlichen Rechenwerk, bei der Adreßdecodierung usw. Ausgehend von der in Verbindung mit den F i g. 1 bis 3 beschriebenen Grundschaltung erhält man ein NOR-Glied, das durch Zusammenschalten der Ausgänge zweier derartiger Grundschaitungen entsteht Das in Fig.4 gezeigte Ersatzschaltbild eines derartigen NOR-Gliedes erlaubt also, wie dort angegeben, die Durchführung der logischen Verknüpfung X+ Y. Anstelle einer Grundschaltung mit nur einem Transistor T2 ist eine solche mit einem weiteren Transistor TT! vorgesehen. Diese beiden Transistoren bilden, da ihre Emitter und ihre Basen gemeinsam und lediglich ihre Kollektoren getrennt sind einen Mehrfachkollektor-Transistor. Auf diese Weise kann die Zusammenschaltung der Ausgänge über die beiden Kollektorzonen N 2 der Transistoren T2' erfolgen, während an den Kollektorzonen N2 der Transistoren T2 jeweils das invertierte Signal X bzw. Y des an der Basis der beiden Transistoren T2 bzw. T2' zugeführten Eingangssignals X bzw. Y anliegt Das Potential am Ausgang bei gesperrtem Transistor T2' wird dabei durch die nachgeschalteten Stufen bestimmt. Die Wirkungsweise der beiden Grundschaltungen ist im übrigen wieder identisch mit der der Grundschaltung gemäß den Fig. 1 bis 3. Der an den gemeinsamen Emittern EX der Transistoren Π zugeführte, eingeprägte Strom / fließt in Abhängigkeit von den Eingangssignalen X und Y entweder in die Basis der Transistoren T2 und 72' oder er fließt über die Eingänge von λ'und >'ab.
Entsprechend den beiden Ausführungsbeispielen der Teilstruktur gemäß F i g. 2 und F i g. 3 sind für das NOR-Glied in den Fig.5 und 6 ebenfalls zwei Ausführungsbeispiele angegeben. Es sind wiederum die gleichen Bezugszeichen verwendet, so daß sich ein weiteres Eingehen auf diese Strukturen erübrigt. Zu beachten ist lediglich die Tatsache, daß anstelle des Transistors Γ2 e;n Mehrfachkollektor-Transistor Γ2, T2' verwendet ist. Das bedeutet, daß beim Ausführungsbeispiel gemäß den F i g. 5 in der Schicht P2 zwei getrennte Kollektorzonen 11 und 1Γ zur Bildung der Kollektoren C2 und C2' angeordnet sind. Das Ausführungsbeispiel gemäß den F i g. 5 entspricht also dem Ausführungsbeispiel der Grundschaltung gemäß Fig.3. Beim Ausführungsbeispiel gemäß den Fig.6 sind entsprechend zur Entkopplung der beiden Kollektorausgänge C2 und C2' zwei Kontakte 7 und T auf die Schicht N 2 aufgebracht und bilden mit dieser Schottky-Dioden. Die Struktur gemäß den Fig.6 entspricht also im wesentlichen dem Ausführungsbeispiel der Grundschaltung gemäß Fig.2. Die Fig.5a und 6a zeigen jeweils eine Draufsicht des topologischen Entwurfs des NOR-Gliedes und die Fig.5b und 6b einen Querschnitt entlang der angedeuteten Schnittlinie dieser Struktur.
Zusammenfassend kann gesagt werden, daß sich die neue Struktur durch wesentliche Vorteile auszeichnet. Es ergibt sich eine wesentliche Flächenreduzierung auf dem Halbleiterplättchen. Die Schaltkreisdichte ist überwiegend durch die Zahl und Größe der Kontaktlöcher bestimmt, die für die logischen Ein- und Ausgänge erforderlich sind. Es ergibt sich eine einfache Verdrahtung, da nur für die logische Verknüpfung, nicht aber für die Stromzufuhr, eine Verdrahtung erforderlich ist. Es kann durch Verwendung einer niedrig dotierten Schicht Pl eine wesentliche Reduzierung der Ein- und Ausgangskapazitäten der gezeigten logischen Verknüpfungsschaltung erreicht werden. Dadurch ergibt sich ein ausgezeichnetes Geschwindigkeits-Leistungsverhältnis und eine hohe Grenzgeschwindigkeit Das anzuwendende Herstellungsverfahren ist außerordentlich einfach. Durch die die Struktur umgebende N+-dotierte rahmenartige Zone 9 wird eine parasitäre Lateral-Injektion verhindert, so daß sich eine gute Kontrolle des Nebensprechens ergibt
Hierzu 2 Blatt Zeichnungen 230 242/62

Claims (8)

Patentansprüche:
1. Monolithisch integrierte Halbleiteranordnung mit I2L-Aufbau, bestehend aus Teilstrukturen mit einem invertierenden ersten und einem dazu komplementären, injizierenden zweiten Transistor, wobei die Basis des zweiten mit dem Emitter des ersten und der Kollektor des zweiten mit der Basis des ersten Transistors jeweils eine gemeinsame Halbleiterzone bilden, dadurch gekenn- to zeichnet, daß der 12L-Aufbau aus einem den Emitter des zweiten Transistors (Ti) bildenden Substrat (Pi) des ersten Leitfähigkeitstyps, einer darauf aufgebrachten, als Basis des zweiten (T 1) und als Emitter des ersten Transistors (T2) dienenden ersten Halblciterschicht (Ni) des entgegengesetzten zweiten Leitfähigkeitstyps, einer auf die erste Kalbleiterschicht (N 1) aufgebrachten, als Kollektor des zweiten (Ti) und als Basis des ersten Transistors (T2) dienenden, niedrig dotierten zweiten Halbleiterschicht (P 2) des ersten Leitfähigkeitstyps und einer an die zweite Halbleiterschicht (P2) angrenzenden, als Kollektor des ersten Transistors (T2) dienenden dritten Halbleiterschicht (N2) des zweiten Leitfähigkeitstyps besteht, und daß zur Kontaktierung der einzelnen Halbleiterschichten (Ni, P2) die Teilstrukturen von die jeweils darüberliegenden Halbleiterschichten durchdringenden Zonen (5, 6) des der zu kontaktierenden Halbleiterschicht entsprechenden Leitfähigkeitstyps rahmenförmig umgeben sind.
2. Halbleiteranordnung nach Anspruch 1, dadurch' gekennzeichnet, daß zur Abgrenzung der Teilsirukturen und Kontaktierung der zweiten Schicht (P2) eine erste, bis in diese Schicht reichende Zone (5) und der der ersten Schicht (N 1) eine innerhalb der ersten Zone (5) liegenden, bis in die erste Schicht (Ni) reichende zweite Zone (6) angeordnet ist
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zonen (5, 6) hoch dotiert sind.
4. Halbleiteranordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß zur Bildung eines Mehrfachkollektor-Transistors als erstem Transistor mehrere Kontakte (7, T) an der Oberfläche der dritten Schicht (N 2) angeordnet sind.
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Kontakte (7, 7') als Schottky-Dioden ausgebildet sind.
6. Halbleiteranordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die erste und die dritte Schicht (Ni und N 2) aus einer gemeinsamen Schicht bestehen, in die durch Ionenimplantation die zweite Schicht (P 2) als Zwischenschicht eingebracht ist.
7. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Schicht (N 2) lediglich aus einer innerhalb jeder Teilstruktur in die zweite Schicht (P2) eingebrachten, in ihrer Ausdehnung begrenzten Kollektorzone (11) des ersten Transistors (T2) und daß die Kontaktierung der zweiten Schicht (Pl) direkt an ihrer Oberfläche außerhalb der Kollektorzone (11) erfolgt.
8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, daß zur Bildung eines Mehrfachkollektor-Transistors als erstem Transistor mehrere getrennte Kollektorzonen (11, 11') in die zweite Zone (P2) eingebracht sind.
DE2212168A 1972-03-14 1972-03-14 Monolithisch integrierte Halbleiteranordnung Expired DE2212168C2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE2212168A DE2212168C2 (de) 1972-03-14 1972-03-14 Monolithisch integrierte Halbleiteranordnung
IT20055/73A IT978833B (it) 1972-03-14 1973-02-06 Struttura monolitica a circuiti integrati
FR7305436A FR2175752B1 (de) 1972-03-14 1973-02-06
GB614773A GB1401158A (en) 1972-03-14 1973-02-08 Monolithic semiconductor structure
JP48016683A JPS5149552B2 (de) 1972-03-14 1973-02-12
SE7302773A SE386541B (sv) 1972-03-14 1973-02-28 Monolitisk integrerad halvledarkrets
US00337510A US3823353A (en) 1972-03-14 1973-03-02 Multilayered vertical transistor having reach-through isolating contacts
NL7303411A NL7303411A (de) 1972-03-14 1973-03-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2212168A DE2212168C2 (de) 1972-03-14 1972-03-14 Monolithisch integrierte Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE2212168A1 DE2212168A1 (de) 1973-09-20
DE2212168C2 true DE2212168C2 (de) 1982-10-21

Family

ID=5838801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2212168A Expired DE2212168C2 (de) 1972-03-14 1972-03-14 Monolithisch integrierte Halbleiteranordnung

Country Status (8)

Country Link
US (1) US3823353A (de)
JP (1) JPS5149552B2 (de)
DE (1) DE2212168C2 (de)
FR (1) FR2175752B1 (de)
GB (1) GB1401158A (de)
IT (1) IT978833B (de)
NL (1) NL7303411A (de)
SE (1) SE386541B (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7107040A (de) * 1971-05-22 1972-11-24
DE2262297C2 (de) * 1972-12-20 1985-11-28 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau
US3866066A (en) * 1973-07-16 1975-02-11 Bell Telephone Labor Inc Power supply distribution for integrated circuits
DE2344244C3 (de) * 1973-09-01 1982-11-25 Robert Bosch Gmbh, 7000 Stuttgart Laterale Transistorstruktur
FR2244262B1 (de) * 1973-09-13 1978-09-29 Radiotechnique Compelec
GB1434961A (en) * 1973-11-08 1976-05-12 Plessey Co Ltd Integrated circuit arrangements
DE2356301C3 (de) * 1973-11-10 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte, logische Schaltung
GB1507299A (en) * 1974-03-26 1978-04-12 Signetics Corp Integrated semiconductor devices
US3982263A (en) * 1974-05-02 1976-09-21 National Semiconductor Corporation Integrated circuit device comprising vertical channel FET resistor
US4199775A (en) * 1974-09-03 1980-04-22 Bell Telephone Laboratories, Incorporated Integrated circuit and method for fabrication thereof
US3947865A (en) * 1974-10-07 1976-03-30 Signetics Corporation Collector-up semiconductor circuit structure for binary logic
NL7413264A (nl) * 1974-10-09 1976-04-13 Philips Nv Geintegreerde schakeling.
US3982266A (en) * 1974-12-09 1976-09-21 Texas Instruments Incorporated Integrated injection logic having high inverse current gain
US4119998A (en) * 1974-12-27 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Integrated injection logic with both grid and internal double-diffused injectors
JPS5615587B2 (de) * 1974-12-27 1981-04-10
DE2509530C2 (de) * 1975-03-05 1985-05-23 Ibm Deutschland Gmbh, 7000 Stuttgart Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
CA1056513A (en) * 1975-06-19 1979-06-12 Benjamin J. Sloan (Jr.) Integrated logic circuit and method of fabrication
GB1558281A (en) * 1975-07-31 1979-12-19 Tokyo Shibaura Electric Co Semiconductor device and logic circuit constituted by the semiconductor device
JPS5229184A (en) * 1975-09-01 1977-03-04 Nippon Telegr & Teleph Corp <Ntt> Transistor circuits device
US4071774A (en) * 1975-12-24 1978-01-31 Tokyo Shibaura Electric Co., Ltd. Integrated injection logic with both fan in and fan out Schottky diodes, serially connected between stages
FR2337432A1 (fr) * 1975-12-29 1977-07-29 Radiotechnique Compelec Perfectionnement a la structure des circuits integres a transistors bipolaires complementaires et procede d'obtention
JPS52101961A (en) * 1976-02-23 1977-08-26 Toshiba Corp Semiconductor device
US4137109A (en) * 1976-04-12 1979-01-30 Texas Instruments Incorporated Selective diffusion and etching method for isolation of integrated logic circuit
GB1580977A (en) * 1976-05-31 1980-12-10 Siemens Ag Schottkytransisitor-logic arrangements
US4160986A (en) * 1976-08-02 1979-07-10 Johnson David M Bipolar transistors having fixed gain characteristics
US4087900A (en) * 1976-10-18 1978-05-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions
US4101349A (en) * 1976-10-29 1978-07-18 Hughes Aircraft Company Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition
US4067038A (en) * 1976-12-22 1978-01-03 Harris Corporation Substrate fed logic and method of fabrication
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
US4240846A (en) * 1978-06-27 1980-12-23 Harris Corporation Method of fabricating up diffused substrate FED logic utilizing a two-step epitaxial deposition
JPS552187U (de) * 1979-05-24 1980-01-09
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US4322883A (en) * 1980-07-08 1982-04-06 International Business Machines Corporation Self-aligned metal process for integrated injection logic integrated circuits
FR2501910A1 (fr) * 1981-03-13 1982-09-17 Thomson Csf Structure integree d'operateurs logiques bipolaires et son procede de fabrication
DE3361832D1 (en) * 1982-04-19 1986-02-27 Matsushita Electric Ind Co Ltd Semiconductor ic and method of making the same
GB2137411B (en) * 1983-03-24 1987-01-07 Plessey Co Plc Integrated circuit arrangement
US4573099A (en) * 1984-06-29 1986-02-25 At&T Bell Laboratories CMOS Circuit overvoltage protection
US5539233A (en) * 1993-07-22 1996-07-23 Texas Instruments Incorporated Controlled low collector breakdown voltage vertical transistor for ESD protection circuits
US9680473B1 (en) 2016-02-18 2017-06-13 International Business Machines Corporation Ultra dense vertical transport FET circuits

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1538402A (fr) * 1967-06-30 1968-09-06 Radiotechnique Coprim Rtc Procédé de fabrication de dispositifs semi-conducteurs intégrés
US3648128A (en) * 1968-05-25 1972-03-07 Sony Corp An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions
DE2021824C3 (de) * 1970-05-05 1980-08-14 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische Halbleiterschaltung

Also Published As

Publication number Publication date
GB1401158A (en) 1975-07-16
DE2212168A1 (de) 1973-09-20
SE386541B (sv) 1976-08-09
JPS494485A (de) 1974-01-16
NL7303411A (de) 1973-09-18
FR2175752B1 (de) 1984-02-17
IT978833B (it) 1974-09-20
US3823353A (en) 1974-07-09
FR2175752A1 (de) 1973-10-26
JPS5149552B2 (de) 1976-12-27

Similar Documents

Publication Publication Date Title
DE2212168C2 (de) Monolithisch integrierte Halbleiteranordnung
DE2021824C3 (de) Monolithische Halbleiterschaltung
DE2262297C2 (de) Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I&amp;uarr;2&amp;uarr;L-Aufbau
DE2356301C3 (de) Monolithisch integrierte, logische Schaltung
DE2509530C2 (de) Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE3013559A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2738678B2 (de) Monolithisch integrierte Speicherzelle
DE2657293C3 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE2753882C2 (de) Digitale integrierte Schaltung
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2700587A1 (de) Monolithisch integrierte i hoch 2 l-speicherzelle
DE1937853B2 (de) Integrierte Schaltung
DE2847822A1 (de) Integrierte halbleitervorrichtung
DE2652103C2 (de) Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept und Verfahren zu ihrer Herstellung
DE2946192C2 (de) Frequenzteiler
DE2541887A1 (de) Integrierte halbleiterschaltung
DE3333959A1 (de) Halbleiterelement mit integrierter verstaerkungsregelungs-schaltung
DE2635800A1 (de) Gatterschaltung mit mehreren logischen elementen
DE4032831C2 (de) Transistoranordnung für bipolare integrierte Halbleiterschaltungen
DE1639353C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0077902B1 (de) Bipolar integrierte Inverstransistorlogik

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee