DE2021824C3 - Monolithische Halbleiterschaltung - Google Patents
Monolithische HalbleiterschaltungInfo
- Publication number
- DE2021824C3 DE2021824C3 DE2021824A DE2021824A DE2021824C3 DE 2021824 C3 DE2021824 C3 DE 2021824C3 DE 2021824 A DE2021824 A DE 2021824A DE 2021824 A DE2021824 A DE 2021824A DE 2021824 C3 DE2021824 C3 DE 2021824C3
- Authority
- DE
- Germany
- Prior art keywords
- collector
- semiconductor circuit
- semiconductor
- circuit according
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0821—Combination of lateral and vertical transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Bipolar Transistors (AREA)
Description
20
Die Erfindung betrifft eine monolithische Halbleiterschaltung der im Oberbegriff des Patentanspruchs 1
angegebenen Art
Es sind derzeit mehrere sogenannte »Schaltfamilien« r> zur Realisierung logischer Verknüpfungen bekannt.
Man kann diese Schaltungsfamilien einteilen in solche, die in Unipolar-(FET) und solche, die in Bipolartechnologie
ausgeführt sind. Die bekanntesten Logik-Schaltungsfamilien sind die RTL (Widerstand-Transistor-Lo- to
gik), DTL (Diode-Transistor-Logik), TTL (Transistor-Transistor-Logik)
und ECL (Enrttergekoppelte Logik). Daneben gibt es eine große Anzr.hl von Modifikationen,
die jedoch meist auf den genannten Grundkonzepten aufbauen. s">
Die momentan größte Packungsdichte bei bipolaren monolithischen integrierten Logik-Schaltkreisen wird
mit TTL-Schaltungen erreicht. Zwar ist heute mit der FET-Technologie eine noch höhere Packungsdichte
erreichbar verglichen mit den Standard-Bipolar-Tech- 4»
nologie, jedoch müssen dabei erhebliche Nachteile in Kauf genommen werden, zu denen insbesondere die
Inkompatibilität mit den Pegelwerten der bipolaren Logik gehört. Bipolare Logik-Schaltkreise werden aber
nach wie vor gebraucht, um die Schaltkapazitäten an den Anschlüssen einer Halbleiterschaltung umladen zu
können.
Man ist nun aus Kosten- und Zuverlässigkeitsgründen sehr bestrebt, eine möglichst große Anzahl von
Schaltungskomponenten auf einem einzigen Halbleiter- r>
<> plättchen (Chip) unterzubringen. Ein weiteres dauerndes Ziel bei der Auslegung monolithischer Halbleiterschaltungen
besteht darin, die Verfahrensschritte bei der Herstellung zu vereinfachen oder noch besser zu
verringern. Um eine größere Anzahl von Schaltungs- v> komponenten auf einem einzigen Halbleiterplättchen
unterzubringen, muß in der Regel dessen Oberfläche vergrößert werden. Dadurch nimmt jedoch zunächst die
von einer kreisförmigen Hi'.lb'^'terscheibe (Wafer)
erhältliche Anzahl von Plattchen (Chips) ab, und mi zweitens sinkt die Ausbeute an guten Plättchen aus
einer Halbleiterscheibe rapide ab. Soll deshalb eine gegebene Schaltung mit möglichst hoher Ausbeute
hergestellt werden, dann muß schon beim Entwurf darauf geachtet werden, daß sie eine möglichst kleine <'r>
Oberfläche einnimmt.
Besonders viel Fläche nehmen diffundierte Widerstände
ein, die es möglichst zu vermeiden gilt. Aber auch bei den oben erwähnten TTL-Schalikreisen, die
hauptsächlich aus Transistoren aufgebaut sind, sowie bei allen bekannten bipolaren Halbleiterschaltungen war
man bisher gezwungen, große Halbleiterflächenbereiche für die notwendige Isolation der Teilschaltungen
gegeneinander in Kauf zu nehmen. Weil die Isolationsdiffusion durch die gesamte Epitaxieschicht bis auf das
Substrat hinunterreichen muß, treten unvermeidliche laterale Ausdiffusionen auf, die etwa dieselbe Größenordnung
der vertikalen Diffusionstiefe aufweisen. Neben der eigentlichen Diffusionsbreite für die
Isolationsdiffusionen bedeuten die durch den besonderen Maskierungsschritt bedingten Toleranzprobleme
bezüglich der erzielbaren Packungsdichten schädliche Faktoren. Zudem bedeutet der Diffusionsschritt einen
zusätzlichen Zeit- und Prozeßaufwand und hat eine verringerte Ausbeute zur Folge.
Aus der Veröffentlichung im IBM Technical Disclosure
Bulletin, VoI. 11, No. 6, November 1968, S. 592 und 593, ist beispielsweise eine FET-Speicherzelle mit
Dioden als Lastelementen bekannt, bei der in einem Halbleitergrundmaterial einer ersten Leitfähigkeit mehrere
dazu entgegengesetzt leitfähige Gebiete in einem jeweiligen Abstand angeordnet sind, wobei sich in
einem der Gebiete zwei weitere dazu entgegengesetzt leitfähige Zonen befinden. Dabei stellen die Abstände
jedoch durch die gesamte Epitaxieschicht hindurchreichende hochdotierte Isolationsgebiete dar, welche die
einzeln ausgebildeten Schaltungselemente wie Feldeffekttransistoren und Dioden, voneinander trennen.
Im Zusammenhang mit der monolithischen Auslegung von bipolaren Schaltungen ist es bereits bekannt,
in Verbesserung der »üblichen Layout-Technik«, wonach für jedes Schaltungselement eine besondere
Isolationswanne vorgesehen ist, mehrere Schaltungskomponenten innerhalb einer einzigen Isolationswanne
zusammenzufassen. Es werden dabei vorzugsweise auf demselben Potential liegende Halbleiterzonen gemeinsam
ausgebildet. Es ist weiter bekannt, NPN- und PNP-Transistoren in einer Vierschichtstruktur miteinander
zu integrieren. Bei einer derartigen bekanntgewordenen Schaltung wirkt dabei der zusammen mit dem
NPN-Transistor integrierte PNP-Transistor als sättigungsverhinderndes
Schaltungselement (Microelektronic-Circuits and Application, J. M. Carrol, McGraw Hill,
1965, S 76, F i g. 4). Bei einer weiteren bekanntgewordenen
Schaltung werden in einem isolierten Halbleiterbereich eine NPN- und eine PNP-Transistorstruktur zu
einem bistabilen Schaltungselement in Form einer sogenannten SCR- bzw. Thyristorschaltung zusammengefaßt
(Electronics vom 3. April 1967, S. 44); etwaige zusätzliche logische Verknüpfungen erfordern dabei
zusätzliche Schaltungskomponenten, nämlich einen Multiemitter-Transistor entsprechend der TTL-Technik.
Diese bekannten Schaltungen stellen jedoch keine Verknüpfungsschaltungen dar. Darüber hinaus können
sie nicht auf die beschriebene flächenaufwendige Isolationsdiffusion verzichten. Schließlich bringen sie
auch bezüglich der zwischen den Isolationsdiffusionsgebieten realisierten Schaltungskomponenten keine Prozeßvereinfachung
oder gar eine Einsparung von Pro;:~ßschritten. Das gilt insbesondere für Halbleiterschaltungen
mit gemeinsam integrierten NPN- und PNP-Transistoren.
Schließlich ist aus der Veröffentlichung im IBM Technical Disclosure Bulletin, Vol. 11,No. 11, April 1969,
S. 1601, ein integrierter Aufbau von Speicherzellen mit vertikalen NPN-Flipflop-Transistoren bekannt, wobei
zur völligen Unterbindung bzw. zumindest zur Vermeidung einer ungleichmäßigen Injektionskopplung zwischen
benachbarten Speicherzellen und insbesondere zwischen Speichertransistoren mit einander entgegengesetztem
Leitz stand ein streifenförmiges Dotierungsgebiet zwischen den betreffenden Speicher-Transistoren
angeordnet ist. Wird der so gebildete PN-Übergang an eine Sperrspannung gelegt, läßt sich der parasitäre
laterale PNP-Transistoreffekt ausschalten. Wird nach einer ebenfalls dort genannten weiteren Möglichkeit
dieses streifenförmigen Dotierungsgebiet an kein externes Potential gelegt, sondern spannungsmäßig
offengelassen, wirkt es bezüglich der Injektionsvorgänge ausgleichend, so daß ein Umschreiben der Nachbarzelle
aufgrund ungleichmäßiger Injektionsströme wirksam unterbunden wird. Auch hier ist die Durchführung
logischer Verknüpfungsoperationen nicht behandelt und auch so nicht möglich.
Die Aufgabe der Erfindung besteht darin, für aus Verknüpfungsgliedern aufgebaute Schaltnetze eine
Halbleiterschaltung in Bipolartechnologie anzugeben, die mit extrem hoher Packungsdichte in einem
vereinfachten Herstellungsprozeß hergestellt werden kann, deren Grundbaustein bezüglich seiner Verwendung
in den verschiedensten Verknüpfungsnetzwerken möglichst hohe Flexibilität aufweist, und bei der die
derart realisierten Verknüpfungsnetzwerke voll mit anderen logischen Schaltkreisfamilien bipolarer Art
kompatibel sind. Im einzelnen soll keine Isolationsdiffusion nötig sein, sowohl was die Schaltungselemente
eines einzelnen Grundbausteins als auch was die Zusammenschaltung beliebig vieler derartiger Grundbausteine
angeht. Es soll darüber hinaus eine Halbleiterschaltung angegeben werden, die als Fundamentalbaustein
zur Realisierung aller möglichen logischen Verknüpfungen verwendet werden kann, z. B. ein
NOR-Glied.
Schließlich soll die Schaltung bezüglich der notwendigen Spannungsversorgungsquellen und deren Toleranzen
nur geringe Anforderungen stellen und über einen großen Arbeitsstrombereich mit zufriedenstellenden
Schaltgeschwindigkeiten sowie bezüglich einer Erweiterung der Zahl der möglichen Eingangs- und
Ausgangsanschlüsse weitgehend uneingeschränkt betrieben werden können.
Die Aufgabe wird durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Maßnahmen
gelöst.
Es lassen sich bekanntlich alle logischen Verknüpfungen lediglich durch Verwendung von NOR-Gliedern
realisieren. Ein besonderes bevorzugtes Ausführungsbeispiel der Erfindung besteht demzufolge darin, daß
zur Bildung eines NOR- bzw. NAND-Gliedes mindestens zwei derartige Grundschaltungen bezüglich ihrer
Ausgänge zu einem gemeinsamen Ausgang zusammengeschaltet sind. Die dazugehörige bevorzugte monolithische
Realisierung eines derartigen NOR- bzw. NAND-Gliedes sieht vor, daß der Anzahl der Eingänge
entsprechende Kollektorgebiete der lateralen Transistorstruktur vorgesehen sind, welche Gebiete mit den zu
verknüpfenden Eingangssignalen verbunden sind und in die jeweils mindestens eine dazu entgegengesetzt
leitfähige Kollektorzone eingebracht ist, wobei die letzteren zu einem gemeinsamen Ausgang verbunden
sind. Es lassen sich nach den gleichen Maßnahmen auf diese Weise NOR- bzw. NAND-Glieder mit beliebig
vielen Eingängen realisieren. Durch die jeweilige Pegelzuordnung zu den Binärbedeutungen »0« und »1«
erhält man in bekannter Weise entweder eine NOR- oder NAN D-Verknüpfung.
Eine weitere vorteilhafte Ausbildung der Erfindung sieht vor, daß die laterale und/oder invers betriebene
ry vertikale Transistorstruktur Mehrfachkollektoren aufweist.
Gemäß einem weiteren Vorschlag der Erfindung bestimmt sich die monolithische Schaltungsauslegung
(Layout) in Abhängigkeit von der Anzahl der Eingänge bzw. Ausgänge derart, daß entsprechend der Anzahl der
ίο Eingänge Kollektorgebiete der lateralen Transistorstrukturen
und entsprechend der Anzahl der Ausgänge pro Eingang Kollektorgebiete der vertikalen Transistorstrukturen
vorgesehen sind.
Da die Ausgestaltung der die Verknüpfung leistenden Transistoren mit Mehrfachkollektoren die eingangs
genannte Aufgabenstellung in vorteilhafter Weise erfüllt, sieht die Erfindung gemäß einem weiteren
Aspekt vor, daß als Grundbausteine Inverterstufen mit Mehrfachkollektor-Transistoren vorgesehen sind, daß
zur Bereitstellung entkoppelter Ausgangssignale an den einzelnen Kollektorzonen diese Transistoren mit einem
hohen Stromverstärkungswert in der inversen Richtung ausgelegt sind und daß in dem Schaltnetz für die
Verknüpfungen solche entkoppelte Ausgänge verschiedener Grundbausteine direkt miteinander verbunden
sind.
In diesem Zusammenhang besteht eine vorteilhafte Ausgestaltung darin, daß die Stromversorgung der
Grundbausteine durch Stromeinspeisung in die Basiszo-
jo ne der Mehrfachkollektor-Transistoren erfolgt
Das vorgeschlagene Halbleiterschaltungsprinzip ist, wie bereits erwähnt, universell für die verschiedensten
Verknüpfungsnetzwerke einsetzbar, z. B. für Addierwerke, Dekoder, usw. Derartige komplexe Verknüpfungsnetzwerke
werden dabei in vorteilhafter Weise durch Aneinanderreihung der erwähnten Grundschaltungen
ohne zusätzliche Isolationsdiffusionsgebiete gebildet, wobei die eventuell mehrfach vorhandenen
Emittergebiete für die lateralen Transistorstrukturen einzeln, in Gruppen oder total parallel an eine oder
mehreren Konstantstromquellen angeschlossen sind. Die Konstantstromquellen können dabei auf dem
Halbieiterplättchen mit Hilfe eines N+-dotierten Widerstandes gebildet werden.
Ein besonders vorteilhaftes nach den Maßnahmen der Erfindung aufgebautes Ausführungsbeispiel ist dadurch
gekennzeichnet, daß die monolithische Auslegung eines Dekodiernetzwerkes aus innerhalb eines Halbleitergrundmaterials
erster Leitfähigkeit in regelmäßigen Abständen parallel zueinander angeordneten, geradlinigen
Streifen mit zweiter dazu entgegengesetzter Leitfähigkeit besteht, die abwechselnd unterschiedliche
Breiten aufweisen, daß die schmalen Streifen zweiter Leitfähigkeit die Emittergebiete der lateralen Transistorstrukturen
darstellen und mit der gemeinsamen Stromzuführungsleitung an den Kontaktstellen verbunden
sind, daß die breiten Streifen zweiter Leitfähigkeit die Kollektorgebiete der lateralen Transistorstrukturen
bilden, in die entsprechend der speziellen Dekoderfunktion dazu entgegengesetzt leitfähige Gebiete als
Kollektorgebiete der invers betriebenen vertikalen Transistorstrukturen eindiffundiert sind, daß die breiten
Streifen zweiter Leitfähigkeit Kontaktstellen für den Anschluß der auf den zugehörigen Leiterzügen
anliegenden Eingangssignale aufweisen und daß quer über die geradlinigen Streifen zweiter Leitfähigkeit mit
den stellenweise darin eindiffundierten Gebieten dazu entgegengesetzter Leitfähigkeit Leiterzüge verlaufen,
die entweder Zwischenverbindungen innerhalb des Dekoders herstellen oder die Ausgangsleiterzüge
darstellen. Die parallel verlaufenden Streifen zweiter Leitfähigkeit können auch mit gleicher Breite vorgesehen
werden, man erhält jedoch dann nicht die maximal mögliche Flächeneinsparung.
Da bei der vorgeschlagenen Halbleiterschaltung Isolationsdiffusionen nicht benötigt werden, bestehen
für die Wahl des Halbleitergrundmaterials in vorteilhafter Ausbildung der Erfindung folgende Möglichkeiten:
Es kann einmal ein homogen, vorzugsweise N-dotiertes Halbleitergrundmaterial als Ausgangsmaterial dienen;
es kann jedoch auch über einem relativ hochdotierten Substrat ein schwächer dotiertes Epitaxiegebiet desselben
Leitfähigkeitstyps aufgebracht werden, in das die anschließenden Diffusionen eingebracht werden.
Schließlich kann ein Halbleitergrundmaterial mit einer darauf aufgebrachten Epitaxieschicht vom entgegengesetzten
Leitfähigkeitstyp verwendet werden. Weiterhin kann vorteilhafterweise ein 3-schichtiges Grundmaterial
Verwendung finden, z. B. mit den Zonenfolgen:
N-Substrat/N+ -Diffusionsschicht/N-Epitaxieschicht
oder P-Substrat/N + 'Diffusionsschicht/N-Epitaxieschicht.
Diese N+ -Schicht wirkt dabei als Subkollektor, ohne jedoch einen besonderen Maskierungsschritt zu
benötigen, d. h. sie ist nicht selektiv eingebracht. Um sowohl einen hohen inversen Stromverstärkungsfaktor
β i für die vertikale Transistorstruktur als auch einen ausreichenden Wert des Transportfaktors für die
laterale Transistorstruktur zu erreichen wird erfindungsgemäß weiter vorgeschlagen, daß die Basisdiffusion
für die vertikale Transistorstruktur bzw. die Kollektordiffusion für die laterale Transistorstruktur auf
das hochdotierte Substrat aufsetzt. Eine weitere vorteilhafte Maßnahme im Zusammenhang mit der
erfindungsgemäß vorgeschlagenen Halbleiterschaltung besteht darin, daß zur Erhöhung von β i und zur
Ausschaltung von lateralen Transistoreffekten zwischen Basisgebieten verschiedener vertikaler Transistorstrukturen
hochdotierte Diffusionsstreifen mit dazu entgegengesetzter Leitfähigkeit angeordnet sind.
Schließlich ist in Weiterbildung der Erfindung vorgesehen, daß zur Erzielung verschiedener Schaltgeschwindigkeiten
unterschiedliche Ströme in die Emittergebiete der lateralen Transistorstrukturen eingeprägt
werden. Es lassen sich somit gleich aufgebaute Schaltungen durch Wahl der extern zuzuführenden
eingeprägten Ströme in verschiedenen Strombereichen und damit bei unterschiedlicher Verlustleistung sowie
unterschiedlichen Schaltgeschwindigkeiten betreiben.
Die mit den Maßnahmer, gemäß der Erfindung
erzielbaren Vorteile bestehen zusammengefaßt darin, daß infolge der Fehlens von Isolationsdiffusionsgebieten
sowie durch Vermeidung von diffundierten Widerständen eine erhebliche Flächeneinsparung gegenüber
bekannten logischen Schaltungsfamilien möglich ist Wie später gezeigt wird, kommt man etwa mit einem
Drittel der bisher benötigen Halbleiterfläche aus. Darüber hinaus wird der Herstellungsprozeß bedeutend
vereinfacht und entspricht nunmehr dem der Herstellung eines einzelnen Planartransistors. Wenn man auf
die durch den Wegfall der Isolationsdiffusion erzielbare Flächeneinsparung verzichten kann, dann kann das
vorgeschlagene Halbleiterschaltungskonzept durchaus mit den bisher üblichen Prozeßschritten (mit Isolationsdiffusion)
realisiert werden. Schließlich ist die vorgeschlagene Schaltung voll kompatibel mit bekannten
Schaltungsfamilien sowie äußerst flexibel bezüglich der unterschiedlichen speziellen Verwendungsmöglichkeiten.
Weitere Einzelheiten und Vorteile der Erfindung sollen im folgenden an Hand mehrerer Ausführungsbei-■i
spiele unter Bezugnahme auf die Zeichnungen näher erläutert werden. Es zeigt
Fig. 1 die erfindungsgemäße Halbleiterschaltung in
einer teilweise schematisch dargestellten Draufsicht auf den Halbleiterkristall (Fig. la) sowie in einem zugehö-
U) rigen, ebenfalls teilweise schematischen Querschnitt
(Fig. Ib), das entsprechende elektrische Ersatzschaltbild
dazu (Fig. Ic) und die logische Funktionstabelle (Fig. Id),
F i g. 2 ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiterschaltung mit Mehrfachkollektortransistoren
in einer schematischen Draufsicht auf den Halbleiterkristall (Fig. 2a) sowie im zugehörigen
elektrischen Ersatzschaltbild (F i g. 2b),
F i g. 3 den monolithischen Schaltungsentwurf eines unter Verwendung der erfindungsgemäßen Grundschaltungen aufgebauten Halbaddierwerkes,
F i g. 3 den monolithischen Schaltungsentwurf eines unter Verwendung der erfindungsgemäßen Grundschaltungen aufgebauten Halbaddierwerkes,
Fig.4 eine zu Fig. Ib weitgehend identische
Querschnittsdarstellung, an der die verschiedenen Möglichkeiten für die Wahl des Halbleitergrundmaterials
deutlich werden und
F i g. 5 den topologischen Entwurf (Layout) eines unter Anwendung der erfindungsgemäßen Maßnahmen
aufgebauten Dekodiernetzwerkes mit besonderer Flächeneinsparung.
JD In den Fig. la bis Ic sind die Draufsicht, der
Querschnitt sowie das zugehörige elektrische Ersatzschaltbild eines erfindungsgemäß aufgebauten NOR-
bzw. NAND-Gliedes dargestellt. Die Draufsicht und die zugehörige Querschnittsdarstellung sind bezüglich der
Verbindungsleitungen lediglich schematisch dargestellt. Außerdem sind diese und alle folgenden Darstellungen,
soweit sie sich auf die gegenseitige Anordnung der Diffusionsgebiete beziehen, keineswegs maßstäblich,
sondern zum Zwecke der Verdeutlichung bewußt davon abweichend dargestellt.
Bevor im Zusammenhang mit den Fig. la bis lc die
Gesamtschaltung, nämlich die NOR- bzw. NAND-Funktion, erläutert wird, soll die dieser Schaltung
zugrunde liegende Halbleitergrundschaltung beschrieben werden. Dazu sollen zunächst nur die linken Hälften
der Fig. la bis Ic ohne die Verbindungsleitungen betrachtet werden. In einem Halbleitergrundkörper von
N 1-Leitfähigkeitstyp sind im Abstand voneinander zwei P-Diffusionsgebiete P1 und Pl angeordnet. Durch
die so erhaltene Halbleiterzonenfolge Pi/N 1/Pl wird
ein lateraler PNP-Transistor Ti gebildet. Dabei ist Pi
der Emitter, Nl die Basis und Pl der Kollektor des
PNP-Transistors.
Mittels einer weiteren N+-Diffusion wird einmal eine
Kontaktdiffusion für das N 1-Grundmaterial und zum anderen ein N 2-Gebiet innerhalb des P 2-Gebietes
hergestellt Auf diese Weise entsteht eine zusätzliche vertikale Transistorstruktur T2 mit der Halbleiterzonenfolge
N HP2IN 2.
Zum Betrieb dieser Grundschaltung wird das ausgedehnte N 1-Gebiet über die N+-Kontaktdiffusion
auf das Bezugspotential (Masse) gelegt Es wird ferner in das P 1-Emittergebiet des lateralen Transistors Ti ein
Strom /eingeprägt Die somit von dem P 1-Emitter in das N 1-Gebiet injizierten Defektelektronen (Löcher)
werden zum Teil von dem zugehörigen P 2-Kollektorgebiet des lateralen PNP-Transistors Ti aufgefangen.
Dadurch wird der P2/N 1-Obergang in Durchlaßrich-
tung vorgespannnt, so daß nunmehr Elektronen aus dem als Emitter des vertikalen Transistors T2 wirkenden N
1-Gebietes in das P2-Gebiet injiziert werden können.
Das P 2-Gebiet stellt jedoch nicht nur den Kollektor des lateralen PNP-Transistors dar, sondern ebenfalls die '·
Basis des vertikalen und in diesem Falle invers betriebenen Transistors Ti. Dabei soll zunächst von der
elektrischen Verbindung des N 2-Gebietes mit dem zusätzlich dargestellten N 3-Gebiet abgesehen werden.
Es ergibt sich folglich zwangläufig ein Kollektorstrom to / c durch den vertikalen Transistor Γ2, wenn bei A eine
Stromquelle liegt, z. B. der Eingang einer nachfolgenden Grundschaltung, und wenn der Eingang Ei sich selbst
überlassen bleibt wie oben angenommen. Liegt jedoch an £"1 Massepotential, kann über das N 2-Kollektorgebiet
des vertikalen T 2-Transistors und damit über die Ausgangsklemme A kein Stromfluß Ic Zustandekommen.
Es kann demnach zusammenfassend festgestellt werden, daß in Abhängigkeit von dem an der
Eingangsklemme E1 anliegenden Potential der Stromfluß
/ c über die Ausgangsklemme A der beschriebenen Grundschaltung gesteuert werden kann.
Der bisher beschriebene Schaltungsteil kann in einem elektrischen Ersatzschaltbild nach Fig. Ic mit den
Transistoren TX und Tl dargestellt werden. Der ->
PNP-Transistor 7Ί speist einen Strom in die Basis des
invers betriebenen NPN-Transistors Tl ein. Beide
Transistoren Tl und Tl weisen zum Teil gemeinsame Halbleiterzonen auf, z. B. ist das Basispotential von Ti
gleich dem Emitterpotential von T2, wodurch deren j(|
gemeinsame Realisierung in der N 1 -Schicht möglich ist. Zur Erklärung der Wirkungsweise der beschriebenen
Grundschaltung sollen zunächst wieder nur Ti und Tl
bei aufgetrennter Kollektorleitung von Tl betrachtet werden. Wird E i sich selbst überlassen, fließt der in den r>
PNP-Transistor Ti eingeprägte Strom /in die Basis Pl des NPN-Transistors Tl. Tl wird dadurch sättigungsleitend.
Liegt dagegen Ei auf Massepotential, wird der
in Π eingeprägte Strom /Oberfl abgezogen und kann
nicht in die Basis von T2 fließen. Tl wird in diesem Fall 4Ü
gesperrt sein. Unter Berücksichtigung der sich jeweils am Kollektor von Tl einstellenden Potentiale wird
demnach durch Ti und Tl prinzipiell ein Inverterglied gebildet.
Bekanntlich lassen sich alle logischen Grundverknüp- 4S
fungen sowie komplexe logische Verknüpfungsnetzwerke lediglich unter Verwendung von NOR-Glieder
realisieren. Insoweit kann die NOR-Verknüpfung als Fundamentalverknüpfung angesehen werden. Wenn es
gelingt, eine minimale Fläche beanspruchende Halb- w leiteranordnung zu finden, mit der die NOR-Verknüpfung
realisiert werden kann, ergibt sich eine erhebliche Kosteneinsparung beim Aufbau von Rechnern, da
gerade dort in größtem Maße logische Verknüpfungsnetzwerke eingesetzt werden, z. B. im eigentlichen
Rechenwerk, bei der Adreßdekodierung usw. Ausgehend von der oben beschriebenen Grundschaltung ist in
den Gesamtdarstellungen der Fig. la und Ib der schematische topologische Entwurf (Layout) bzw. die
Querschnittsansicht eines erfindungsgemäßen NOR-Gliedes dargestellt, das durch Zusammenschalten der
Ausgänge zweier derartiger Grundschaltungen entsteht Verglichen mit dem bereits beschriebenen
Schaltungsteil kommt in diesem Fall nur ein weiteres P 3-Diffusionsgebiet mit dem darin eingebrachten
N 2-Gebiet zur Gesamthalbleiterfläche hinzu. Das mittlere Pl-Gebiet stellt dabei den gemeinsamen
Emitter für die beiden lateralen PNP-Transistoren Π
und Γ3 dar. Die Kollektoren der lateralen PNP-Transistoren bilden dabei jeweils die Basisgebiete eines invers
betriebenen vertikalen Transistors Tl bzw. Γ4. Für die Erklärung der Wirkungsweise dieser erweiterten
Halbleiteranordnung gelten die im Zusammenhang mit der Grundschaltung gemachten Angaben entsprechend.
Bezüglich der Anzahl der benötigten Prozeßschritte und des zur Realisierung erforderlichen Halbleiterflächenbedarfs
ist es bei diesem Verknüpfungsglied und allgemein bei allen in Zusammenhang mit dieser
Erfindung beschriebenen Ausführungsbeispielen äußerst vorteilhaft, daß keine flächenaufwendigen diffundierten
Widerstände benötigt werden und daß vor allem die äußerst unerwünschten weil flächenaufwendigen
Isolationsgebiete ganz wegfallen können. Da jede Logik, die aus NOR-Gliedern nach Fig. 2a aufgebaut
ist, in sich vollkommen kompatibel ist, ist eine Isolation zwischen einzelnen N 1-Gebieten auf dem Halbleiterplättchen
hinfällig. Dadurch wird die Packungsdichte wesentlich erhöht und vor allem aber der Prozeß zur
Herstellung derartiger Strukturen so stark vereinfacht, daß sogar eine einfachere Struktur als bei dem mit
komplizierten Prozeßschritten ausgestatteten Feldeffekttransistor-Prozeß
erzielt wird. Die Zuführung des Gesamtstromes / für die PNP-Transistoren erfolgt
einzeln oder parallel durch eine oder mehrere gemeinsame Stromquellen außerhalb des Halbleiterplättchens.
Strom kann auch über ein oder mehrere N + diffundierte Widerstände (auf dem Chip) von einer
Spannungsquelle geliefert werden.
Der NOR-Schaltkreis nach den Fig. la bis Ic weist
zwei Eingänge Ei und El sowie einen Ausgang A auf.
Wird für die Zuordnung der Potentiale zu den Binärbedeutungen die in F i g. 1 a angegebene Vereinbarung
getroffen, wonach eine binäre »0« durch ein Potential von etwa 0 Volt und eine binäre »1« durch ein
Potential von ungefähr 0,7 Volt repräsentiert wird, erhält man beiden Eingangsvariablen A"an £"1 und Van
El am Ausgang A die logische NOR-Verknüpfung
X+ Y. Bei Vertauschung der logischen Eins- und Nullpegel erhält man ein NAND-Glied. Beide Verknüpfungsglieder
können prinzipiell auf eine beliebige Anzahl von Eingängen erweitert werden.
Durch den hohen Integrationsgrad der monolithischen Schaltung nach den F i g. 1 a und 1 b kann man nur
näherungsweise ein elektrisches Ersatzschaltbild dafür angeben, was in Fig. Ic versucht ist. Durch die
Bezeichnung der Transistorzonen ist dabei deutlich gemacht, welche Halbleiterzonen den verschiedenen
Transistoren gemeinsam sind. Für die Erklärung der Funktionsweise des in Fig. Ic gezeigten Schaltkreises
bzw. zur Abschätzung der Eigenschaften dieses Schaltkreises ist davon auszugehen, daß die NPN-Transistoren
T2 und T4 invers betrieben und die PNP-Transistoren Ti und T3 lateral ausgebildet sind.
Die Erklärung der Wirkungsweise der Schaltung nach F i g. Ic soll im Zusammenhang mit der Wertetabelle für
die Eingangsvariablen an den Eingangsklemmen Ei und E2 entsprechend Fig. Id vorgenommen werden.
Liegt an beiden Eingängen »0«-Potential, wird der in die Transistoren Ti und Γ3 eingeprägte Strom / über die
zugehörige Eingangsklemme abgezogen. Es fließt in diesem Fall kein Strom in die Basiszonen der
Transistoren T2 und T"4, so daß diese gesperrt sind. An den Kollektoren von T2 und Γ4 und damit auch an der
gemeinsamen Ausgangsklemme A dieses NOR-Gliedes liegt daher eine Spannung von etwa 0,7 VoIt1 entsprechend
der binären »1«. Das Zustandekommen dieser
Spannung von 0,7 Volt an der Ausgangsklemme A
erklärt sich, wenn man sich an A mindestens den Eingang £3 eines weiteren gleich aufgebauten NOR-Gliedes
angeschlossen denkt. Der Wert der Ausgangsspannung an der Ausgangsklemme A von etwa 0,7 Volt ϊ
entspricht dabei der Basis-Emitterspannung des leitenden NPN-Transistors der nachfolgenden Stufe. Liegt an
einer der beiden Eingangsklemmen El und E2 oder auch an beiden gleichzeitig »!«-Potential, ist der bzw.
sind die zugehörigen Transistoren 72 bzw. 74 leitend. In diesen Fällen tritt am Ausgang A die Sättigungsspannung
der Transistoren 72 bzw. 74 auf, d. h. etwa 0 Volt. Der zugehörige Kollektorstrom wird dabei über den
PNP-Transistor der nachfolgenden Stufe gezogen. Dieser Zusammenhang ist in der Funktionstabelle von r>
Fig. Iddargestellt.
Ein weiteres Ausfiihrungsbeispiel der Erfindung, aus dem die hervorragende Flexibilität bzw. Erweiterungsfähigkeit des Grundbausteins deutlich wird, ist in dem
topologischen Entwurf von Fig. 2a und in dem Ji zugehörigen elektrischen Ersatzschaltbild nach F i g. 2h
dargestellt. Es ist wiederum ersichtlich, daß die Gesamtanordnung symmetrisch aufgebaut ist. wobei die
linke und rechte Hälfte nahezu identisch mit der in den Fig. la bis Ic gezeigten Halbleiterschaltung ist. Der r>
einzige Unterschied dazu besteht darin, daß die vertikalen NPN-Transistoren 76 und 78 jeweils zwei
Kollektoren aufweisen. Mittels einer solchen' Anordnung lassen sich in eleganter Weise kompliziertere
Verknüpfungsnetzwerke aufbauen wie diese später am so
Aufbau eines Halbaddierwerkes und eines Dekoders noch näher gezeigt werden soll.
In ein allen derartigen Schaltungsbausteinen gemeinsames N 1-Gebiet ist ein als Emitter zweier lateraler
PNP-Transistoren 75 und 77 wirkendes P 1-Emitter- s>
gebiet eindiffundiert. Die Kollektoren dieser lateralen PNP-Transistoren 76 und 78 sind das P 2- und
P 3-Gebiet. Durch Eindiffundieren je zweier N-Gebiete iV21,/V22bzw. Λ/31, /V32 in diese Kollektorgebiete der
lateralen PNP-Transistoren entstehen zusätzliche in- 1»
vers betriebene vertikale NPN-Transistoren 76 bzw. 78, die jeweils als zwei mit semeinsamer Basis- sowie
gemeinsamer Emitterzone ausgeführte NPN-Transistoren dargestellt werden können. Bei insgesamt zwei
Eingangsklemmen EI und E2 stehen somit insgesamt ·»">
vier Ausgänge A 11, A 12 und A 21, A 22 zur Verfugung.
An Λ 11 und A 12 treten dieselben Signale jedoch
voneinander entkoppelt auf. Entsprechendes gilt für die Ausgangssignale an A 21 und A 22.
In Fig. 3 ist der topologische Entwurf eines r'"
normalerweise recht komplizierten Verknüpfungsnetzwerkes dargestellt, nämlich der eines Halbaddierwerkes.
Durch die Anwendung der oben beschriebenen Mehrfachkollektorstrukturen sowohl für die NPN- als
auch für die lateralen PNP-Transistoren wird ein insgesamt sehr einfach herzustellender und nur
minimale Fläche benötigtender Schaltungsaufbau erreicht Wie bereits festgestellt, sind grundsätzlich keine
flächenaufwendigen Isolationsdiffusionen oder diffundierte Widerstände nötig. Die Eingangssignale des *>o
Halbaddierwerkes sind X und Y. Die an einzelnen Verbindungspunkten auftretenden Verknüpfungen sind
angeschrieben und dürften an Hand des vorher Gesagten ohne weiteres verständlich sein. Die beiden
Ausgangsfunktionen sind im rechten Teil der Darstel- f>">
lung von Fig.3 eingetragen. Die beim Aufbau des Halbaddierwerkes nach F i g. 3 verwendete grundsätzliche
Halbleiteranordnung von Fig.2a macht zusammenfassend
die folgenden Freiheitsgrade bei der Auslegung deutlich: Inders betriebener NPN-Transistor
mit mehr als einem Kollektor für verschiedene logische Verknüpfungen des logisch gleichen Signals und
PNP-Transistoren mit mehreren Kollektoren.
Fig.4 stellt noch einmal den Querschnitt nach Fig. Ib dar, an dem gemäß einer Weiterbildung der
Erfindung die verschiedenen Möglichkeiten für die Wahl des Halbleitergrundmaterials verdeutlicht werden.
Das Halbleitergrundmaterial kann einmal aus homogenem N(-)-Material bestehen; es kann aber auch
eine N- bzw. N--Epitaxieschicht auf einem N+- oder
P-Substrat aufgewachsen werden. Schließlich sind noch zwei Möglichkeiten für ein 3-schiehtiges Grundmaterial
dargestellt, bei denen sich zwischen dem Substrat und der Epitaxieschicht eine hochdotierte N+ -Diffusionsschicht befindet. Auf die dabei zu berücksichtigenden
Gesichtspunkte wird bei der späteren Prozeßbeschreibung eingegangen werden.
Ein weiteres äußerst vorteilhaftes Ausführungsbeispiel der Erfindung ist in Fig. 5 maßstabsgetreu
dargestellt. Dort ist der topologische Entwurf (Layout) eines Dekodiernetzwerkes mit den drei Eingängen X Y
und Zsowie den zugehörigen acht Ausgängen XYZ...
XYZ gezeigt. Durch konsequente Anwendung der erfindungsgemäß vorgeschlagenen Maßnahmen wird
für diesen Dekoder insgesamt nur etwa ein Drittel der Halbleiterfläche benötigt gegenüber demselben in der
bereits sehr ausgereiften und verfeinerten DTL- bzw. TTL-Technik ausgeführten Dekoder.
Über den U-förmig verlaufenden Leiterzug 1 wird der
Strom / den P-Emittergebieten 2 der lateralen PNP-Transistoren zugeführi. Die P-Emittergebiete 2, in
Fig. 5 jeweils als schmale waagerecht verlaufende Bereiche dargestellt, sind dazu an den Kontaktstellen 3
mit dem Leiterzug 1 verbunden. In das zusammenhängende Halbleitergrundmaterial vom N-Typ sind ferner
als breite waagerecht verlaufende Bereiche 4 die P-Kollektorgebiete der lateralen PNP-Transistoren
eindiffundiert, die gleichzeitig die Basisgebiete der vertikalen PNP-Transistoren darstellen. In diese P-Gebiete
4 sind zur Realisierung der gewünschten Dekoderfunktion N + -Emittergebiete 5 eindiffundiert,
die im vorliegenden Fall invers betriebener NPN-Transistoren als Kollektorgebiete dienen. Die elektrische
Verbindung der derart realisierten Transistoren untereinander wird durch senkrecht verlaufende Leiterzüge 7
bzw. für die Ableitung der Ausgangssignale durch ebenfalls senkrecht verlaufende Leiterzüge 7 vorgenommen.
Die Kontaktstellen der Leiterzüge 6 und 7 mit den P-Gebieten bzw. den N + -Gebieten sind mit 8 bzw. 9
bezeichnet. Die Eingangssignale des dargestellten Dekodernetzwerkes X, Y und Z werden über die
waagerecht verlaufenden Leiterzüge 10 und die ohmschen Kontaktstellen 11 auf die breiten P-Gebiete,
nämlich die Basiszonen der vertikalen NPN-Transistoren, geführt Der Ausgang XYZ wird beispielsweise
durch jeweils doppelte Negierung der Eingangsgrößen X, Kund Zerhalten und steht am ganz linken senkrecht
verlaufenden Leiterzug 7 zur Verfügung. In entsprechender Weise wird der Ausgang XYZ durch
Zusammenfassung der jeweils einmal negierten Eingangssignale über den ganz rechts senkrecht verlaufenden
Leiterzug erhalten. Zu den dazwischenliegenden Dekoderausgängen kommt man in entsprechender aus
dem Schaltungsentwurf klar ersichtlicher Weise.
Im Gegensatz zu allen bisher üblichen Dekodern, z. B.
vom DTL- Dzw. TTL-Typ, sind keine zusätzlichen
Phasenumkehrstufen erforderlich. Das invertierte Signal,
z. B. X, kann direkt an einem Kollektor des Multikollektor-Dekodertransistors mit dem Eingangssignal
Xabgenommen werden.
Da bei den erfindungsgemäßen Halbleittrschaltungen keine Isolationsdiffusionen erforderlich sind, kann
der Herstellungsprozeß direkt von einer N-Halbleiterscheibe
ausgehen, in die anschließend P-Basisgebiete und N+-Kollektorgebiete eindiffundiert werden. Die
letzteren N+-Kollekiorgebiete entsprechen den Emittergebieten eines normal betriebenen Transistors.
Wie bereits erwähnt wurde, werden in den erfindungsgemäßen Schaltkreisen die NPN-Transistoren invers
betrieben. Sowohl mit Hinsicht auf eine kleine Verlustleistung als auch auf eine hohe Schaltgeschwindigkeit
sind hohe inverse Stromverstärkungsfaktoren β /erwünscht. Ein hochdotiertes Substratmaterial würde
zwar dieses β /vergrößern, jedoch würde die Emitterergiebigkeit
der lateralen PNP-Transistoren entsprechend geringer. Ein vorteilhafter Kompromiß zwischen diesen
beiden Gesichtspunkten sieht eine N--Epitaxieschicht auf einem N + -Substrat vor. Eine zusätzliche Maßnahme
zur Erzielung eines hohen inversen Stromverstärkungsfaktors β /besteht darin, daß man einen N+ -Ring um die
Basiszonen der NPN-Transistoren vorsieht. Dadurch kann die unerwünschte laterale Löcherinjektion weitgehend
unterdrückt werden. Schließlich besteht eine für beide Transistortypen vorteilhafte Maßnahme darin,
daß die Basisdiffusionen auf das N+-Substrat bzw. dessen Ausdiffusion aufsetzt. Mit den oben geschilderten
Maßnahmen ist es möglich, inverse Stromverstärkungsfaktoren β /von mindestens 10... 20 zu erreichen.
Erfahrungsgemäß treten bezüglich der Basis-Emitter Strom/Spannungscharakteristiken von lateralen PNP-Transistoren
praktisch kaum Abweichungen auf. Es ist daher möglich, alle P-Emittergebiete der erfindungsgemäßen
monolithischen Halbleiterschaltungen parallel zu speisen. Als Stromquelle kann ein externer oder
interner Widerstand zusammen mit einer Spannungsquelle von ungefähr 2 Volt dienen. Die Verlustleistung
auf dem Halbleiterplättchen selbst ist sehr klein infolge des Spannungsabfalls von lediglich 0,8 Volt. Je nach der
Größe des eingeprägten Stromes kann erfindungsgemäß die Schaltgeschwindigkeit beeinflußt werden, so
daß dieselben logischen Verknüpfungsglieder einmal bei niedriger Verlustleistung und relativ niedriger Geschwindigkeit
und zum anderen mit hoher Verlustlei stung und entsprechend hoher Geschwindigkeit betrie
ben werden können. Schließlich sind die Eingangs- un< Ausgangspegel der vorgeschlagenen Schaltungsbaustei
ne kompatibel mit den bekannten und heute überwie gend benutzten DTL- und TTL-Logiken, so daß keim
Zusammenschaltungsprobleme auftreten.
Zusammenfassend kann festgestellt werden, dal durch die Erfindung eine völlig neue monolithisch«
ίο Realisierung von logischen Verknüpfungsnetzwerker
vorgeschlagen wird. Das Schaltungskonzept benutz Grundschaltungen, die einen außerordentlich hoher
Integrationsgrad bezüglich ihrer monolithischen Ausle gung aufweisen. Die Schaltungselemente der Logik sine
im wesentlichen invers betriebene vertikale NPN-Tran
sistoren sowie laterale PNP-Transistoren, wobei beidt Transistortypen durch Zusammenlegung gleicher Halb
leiterzonen völlig miteinander integriert sind.
Sowohl für den Grundbaustein aber auch ir besonderem Maße für die Zusammenschaltung dei
vorgeschlagenen Grundbausteine zu einem komplexeren Verknüpfungsnetzwerk sind keine flächenaufwendigen
Isolationsdiffusionen erforderlich. Ferner sind keine, ebenfal'i. aus Flächengesichtspunkten unerwünschten,
diffundierten Widerstände vorgesehen. Es ergibt sich damit insgesamt ein Halbleiterschaltungsentwurf
mit minimaler Fläche und demzufolge hoher zu erwartender Ausbeute. Die genannte erhebliche Flächeneinsparung
wird dabei jedoch keineswegs durch aufwendigere Prozeßschritte zur Herstellung derartiget
Halbleiterschaltungen erkauft Vielmehr vereinfach) sich der Herstellungsprozeß derartiger Schaltungen
infolge des Wegfalls der Isolations- und der Subkollektordiffusion erheblich. Der Prozeßaufwand entsprichl
damit dem zur Herstellung eines einzelnen Planartransistors. Wie weiterhin gezeigt wurde, lassen die
erfindungsgemäßen Logikschaltkreise darüber hinaus durch Beeinflussung des eingeprägten Stromes verschiedene
Betriebsarten mit Hinsicht auf die Verlustlei-
ίο stung und Schaltgeschwindigkeit zu.
Zwar wurde die Erfindung an Hand spezielle! Ausführungsbeispiele (Halbaddierwerk, Dekoder) und
mit Transistoren bestimmten Leitfähigkeitstyps beschrieben, sie kann jedoch nilgemein beim Aufbau aller
bisher bekannten, z. B. in DTL- oder TTL-Technik realisierten, Schaltungen eingesetzt werden.
Hierzu 3 Blatt Zeichnungen
Claims (17)
1. Monolithische Halbleiterschaltung mit bipolaren Transistoren bei der in ein Halbleitergrundmaterial
einer ersten Leitfähigkeit mindestens zwei dazu entgegengesetzt leitfähige Gebiete in einem Abstand
als Emitter- und Kollektorzonen einer lateralen Transistorstruktur und in der Kollektorzone
der lateralen Transistorstruktur eine weitere dazu entgegengesetzt leitfähige Zone als dritte Zone
einer vertikalen Transistorstruktur angeordnet sind, dadurch gekennzeichnet, daß für Verknüpfungsglieder
hoher Packungsdichte in der Kollektorzone (P2) der lateralen Transistorstruktur
(7*1) ggf. weitere dazu entgegengesetzt leiifähige Zonen angeordnet sind, daß die vertikale(n)
Transistorstruktur(en) (7*2) mit der dritten Zone als
Kollektorzone invers betrieben werden, und daß zum Betrieb dieser Halbleiterstruktur als logische
Grundschaltung ein Stromfluß (I) in die Emitterzone (Pl) der lateralen Transistorstruktur (Ti) eingeprägt
ist, der in Abhängigkeit von dem an seiner zugehörigen Kollektorzone (P2) angelegten Eingangssignal
(an £1) den als Ausgangssignal dienenden Stromfluß (I c) durch die vertikale Transistorstruktur
(Γ2) steuert, wobei das Halbleitergrundmaterial vom ersten Leitfähigkeitstyp (/Vl) an ein
Bezugspotential angeschlossen ist.
2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Bezugspotential Massepotential
ist.
3. Halbleiterschaltung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß zur monolithischen
Realisierung eines NOR- bzw. NAND-Gliedes der Anzahl der Eingänge (El, £2) entsprechende
Kollektorgebiete (P2, P3) der lateralen Transistorstruktur (7*1, T3) vorgesehen sind, welche Gebiete
(P2, P3) mit den zu verknüpfenden Ein^angssignalen
(X, Y) verbunden sind und in die jeweils mindestens eine dazu entgegengesetzt leitfähige
Kollektorzone (N 2, N3) eingebracht ist, wobei die
letzteren zu einem gemeinsamen Ausgang (A) verbunden sind.
4. Halbleiterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Kollektorgebiete (P2, P3)
der lateralen Transistorstrukturen (Tl, 7"3) symmetrisch
zu dem gemeinsamen zugehörigen Emitlergebiet (P 1) angeordnet sind.
5. Halbleiterschaltung nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß die laterale und
oder invers betriebene vertikale Transistorstruktur Mehrfachkollektoren aufweist (F i g. 2).
6. Halbleiterschaltung nach Anspruch 5, dadurch gekennzeichnet, daß entsprechend der Anzahl der
Eingänge (Fig. 2: El, E2) Kollektorgebiete (P2,
P3)der lateralen Transistorstrukturen (Γ5, T7) und entsprechend der Anzahl der Ausgänge pro Eingang
(El; £2) Kollektorgebiete (Λ/21, W 22: Λ/31, N32)
der vertikalen Transistorstrukturen (V6; TS) vorgesehen sind.
7. Halbleiterschaltung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die monolithische
Auslegung komplexer Veiknüpfungsnetzwerke aus der Aneinanderreihung derartiger Grundschaltungen
ohne zusätzliche Isolationsdiffusionsgebiete besteht, wobei die eventuell mehrfach vorhandenen
Emiuergebiete für die lateralen Transistorstrukiu-
ren entweder einzeln oder in Gruppen oder total parallel elektrisch miteinander verbunden und an
eine oder mehrere Konstantstromquellen angeschlossen sind.
8. Halbleiterschaltung nach den Ansprüchen 1 bis
7, dadurch gekennzeichnet, daß die monolithische Auslegung eines Dekodiernetzwerkes (Fig.5) aus
innerhalb eines Halbleitergrundmaterials erster Leitfähigkeit (N) in regelmäßigen Abständen parallel
zueinander angeordneten, geradlinigen Streifen (2, 4) mit zweiter dazu entgegengesetzter Leitfähigkeit
(P) besteht, die abwechselnd unterschiedliche Breiten aufweisen, daß die schmalen Streifen (2)
zweiter Leitfähigkeit die Emittergebiete der lateralen Transistorstrukturen darstellen und mit der
gemeinsamen Stromzuführungsleitung (1) an den Kontaktstellen (3) verbunden sind, daß die breiten
Streifen (4) zweiter Leitfähigkeit (P) die Kollektorgebiete der lateralen Transistorstrukturen bilden, in
die entsprechend der speziellen Dekoderfunktion dazu entgegengesetzt leitfähige Gebiete (5) als
Kollektorgebiete der invers betriebenen vertikalen Transistorstrukturen eindiffundiert sind, daß die
breiten Streifen (4) zweiter Leitfähigkeit Kontaktstellen (11) für den Anschluß der auf den
zugehörigen Leiterzügen (10) anliegenden Eingangssignale (X. Y, Z) aufweisen und daß quer über
die geradlinigen Streifen (4) zweiter Leitfähigkeit mit den stellenweise darin eindiffundierten Gebieten
(5) dazu entgegengesetzter Leitfähigkeit Leiterzüge (6, 7) verlaufen, die entweder Zwischenverbindungen
innerhalb des Dekoders herstellen (6) oder die Ausgangsleiterzüge (7) darstellen.
9. Halbleiterschaltung nach den Ansprüchen 1 bis
8, gekennzeichnet durch ein homogenes und vorzugsweise N-dotiertes Halbleitergrundmaterial.
10. Halbleiterschaltung nach den Ansprüchen 1 bis
8, dadurch gekennzeichnet, daß das Halbleitergrundmaterial aus einem relativ hochdotierten Substrat
erster, vorzugsweise N+ -Leitfähigkeit, mit einer darauf aufgebrachten schwächer dotierten Epitaxieschicht
desselben Leitfähigkeitstyps besteht.
11. Halbleiterschaltung nach den Ansprüchen 1 bis
8, dadurch gekennzeichnet, daß das Halbleitergrundmaterial aus einem P-Substrat mit darauf aufgebrachter
N-Epitaxieschicht besteht.
12. Halbleiterschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die Basisdiffusion für die
vertikale Transistorstruktur bzw. die Kollektordiffusion für die laterale Transistorstruktur auf das
hochdotierte Substrat aufsetzt.
13. Halbleiterschaltung nach den Ansprüchen 1 bis
12, dadurch gekennzeichnet, daß zur Ausschaltung von lateralen Löcherinjektionen /wischen Basisgebieten
verschiedener vertikaler Transislorstruklurcn hochdotierte Diffusionsstreifen mit dazu entgegengesetzter
Leitfähigkeit angeordnet sind.
14. Halbleiterschaltung nach den Ansprüchen 1 bis
13, dadurch gekennzeichnet, daß zur Erzielung verschiedener Schallgeschwindigkeiten unterschiedliche
Ströme in die Emittergebiete der lateralen Transistorstrukturen eingeprägt werden.
15. Monolithische Halbleiterschaltung mit bipolaren Transistoren für aus Verknüpfungsgliedern
aufgebaute Schallnct/.c hoher Packungsdichte, nach
einem der vorhergehenden Ansprüche, dadurch gekennzeichnet.daß als Grundbausteine In verterstufen
mit Mehrfachkollektor-Transistoren vorgesehen
sind, daß zur Bereitstellung entkoppelter Ausgangssignale
an den einzelnen Kollektorzonen diese Transistoren mit einem hohen Stromv.irstärkungswert
in der inversen Richtung ausgelegt sind, und daß in dem Schaltnetz für die Verknüpfungen solche
entkoppelte Ausgänge verschiedener Grundbausteine direkt miteinander verbunden sind.
16. Halbleiterschaltung nach Ansprucn 15, dadurch gekennzeichnet, daß die Stromversorgung der
Grundbausteine durch Stromeinspeisung in die Basiszone der Mehrfachkollektor-Transistoren erfolgt.
17. Halbleiterschaltung nach den Ansprüchen 15 oder 16, dadurch gekennzeichnet, daß die Stromeinspeisung
in die Basiszone eines Mehrfachkollektor-Transistors über einen Transistor vom dazu
komplementären Typ erfolgt.
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2021824A DE2021824C3 (de) | 1970-05-05 | 1970-05-05 | Monolithische Halbleiterschaltung |
JP45121937A JPS4935030B1 (de) | 1970-05-05 | 1970-12-29 | |
FR7111215A FR2088338B1 (de) | 1970-05-05 | 1971-03-25 | |
BE764990A BE764990A (fr) | 1970-05-05 | 1971-03-30 | Circuit monolithique semiconducteur |
BR2168/71A BR7102168D0 (pt) | 1970-05-05 | 1971-04-13 | Circuito semicondutor monolitico aperfeicoado para um conceito de circuito logico de alta densidade de acondicionamento |
US00134008A US3736477A (en) | 1970-05-05 | 1971-04-14 | Monolithic semiconductor circuit for a logic circuit concept of high packing density |
GB26988/71A GB1284257A (en) | 1970-05-05 | 1971-04-19 | Semiconductor logical circuits |
ES390380A ES390380A1 (es) | 1970-05-05 | 1971-04-20 | Circuito monolitico de semiconductores. |
NLAANVRAGE7106117,A NL174894C (nl) | 1970-05-05 | 1971-05-04 | Geintegreerde halfgeleiderschakeling omvattende een als gemeenschappelijk basisgebied van laterale transistoren en als gemeenschappelijk emittergebied van verticale transistoren dienstdoend halfgeleiderlichaam. |
CA112044A CA934070A (en) | 1970-05-05 | 1971-05-04 | Monolithic semiconductor circuit for a logic circuit concept of high packing density |
SE05811/71A SE358052B (de) | 1970-05-05 | 1971-05-05 | |
CH665171A CH520407A (de) | 1970-05-05 | 1971-05-05 | Monolithische Halbleitervorrichtung |
JP49145834A JPS5148033B1 (de) | 1970-05-05 | 1974-12-20 | |
JP50139365A JPS528669B1 (de) | 1970-05-05 | 1975-11-21 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2021824A DE2021824C3 (de) | 1970-05-05 | 1970-05-05 | Monolithische Halbleiterschaltung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2021824A1 DE2021824A1 (de) | 1971-11-25 |
DE2021824B2 DE2021824B2 (de) | 1976-01-15 |
DE2021824C3 true DE2021824C3 (de) | 1980-08-14 |
Family
ID=5770218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2021824A Expired DE2021824C3 (de) | 1970-05-05 | 1970-05-05 | Monolithische Halbleiterschaltung |
Country Status (12)
Country | Link |
---|---|
US (1) | US3736477A (de) |
JP (3) | JPS4935030B1 (de) |
BE (1) | BE764990A (de) |
BR (1) | BR7102168D0 (de) |
CA (1) | CA934070A (de) |
CH (1) | CH520407A (de) |
DE (1) | DE2021824C3 (de) |
ES (1) | ES390380A1 (de) |
FR (1) | FR2088338B1 (de) |
GB (1) | GB1284257A (de) |
NL (1) | NL174894C (de) |
SE (1) | SE358052B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2224574A1 (de) * | 1971-05-22 | 1972-11-30 | Philips Nv | Integrierte Schaltung |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2212168C2 (de) * | 1972-03-14 | 1982-10-21 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte Halbleiteranordnung |
DE2262297C2 (de) * | 1972-12-20 | 1985-11-28 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau |
JPS5017180A (de) * | 1973-06-13 | 1975-02-22 | ||
US3866066A (en) * | 1973-07-16 | 1975-02-11 | Bell Telephone Labor Inc | Power supply distribution for integrated circuits |
FR2244262B1 (de) * | 1973-09-13 | 1978-09-29 | Radiotechnique Compelec | |
DE2356301C3 (de) * | 1973-11-10 | 1982-03-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte, logische Schaltung |
US3986199A (en) * | 1974-02-19 | 1976-10-12 | Texas Instruments Incorporated | Bipolar logic having graded power |
GB1507061A (en) * | 1974-03-26 | 1978-04-12 | Signetics Corp | Semiconductors |
US3978515A (en) * | 1974-04-26 | 1976-08-31 | Bell Telephone Laboratories, Incorporated | Integrated injection logic using oxide isolation |
JPS5253464Y2 (de) * | 1974-05-14 | 1977-12-05 | ||
JPS5346626B2 (de) * | 1974-05-15 | 1978-12-15 | ||
US4065680A (en) * | 1974-07-11 | 1977-12-27 | Signetics Corporation | Collector-up logic transmission gates |
US3913213A (en) * | 1974-08-02 | 1975-10-21 | Trw Inc | Integrated circuit transistor switch |
US4199775A (en) * | 1974-09-03 | 1980-04-22 | Bell Telephone Laboratories, Incorporated | Integrated circuit and method for fabrication thereof |
DE2442716C3 (de) * | 1974-09-06 | 1984-06-20 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integriertes NOR-Gatter |
JPS5140268U (de) * | 1974-09-19 | 1976-03-25 | ||
US3947865A (en) * | 1974-10-07 | 1976-03-30 | Signetics Corporation | Collector-up semiconductor circuit structure for binary logic |
NL7413264A (nl) * | 1974-10-09 | 1976-04-13 | Philips Nv | Geintegreerde schakeling. |
US3962717A (en) * | 1974-10-29 | 1976-06-08 | Fairchild Camera And Instrument Corporation | Oxide isolated integrated injection logic with selective guard ring |
US3982266A (en) * | 1974-12-09 | 1976-09-21 | Texas Instruments Incorporated | Integrated injection logic having high inverse current gain |
JPS587066B2 (ja) * | 1974-12-23 | 1983-02-08 | 株式会社東芝 | 半導体装置 |
US4054900A (en) * | 1974-12-27 | 1977-10-18 | Tokyo Shibaura Electric Co., Ltd. | I.I.L. with region connecting base of double diffused injector to substrate/emitter of switching transistor |
DE2509530C2 (de) * | 1975-03-05 | 1985-05-23 | Ibm Deutschland Gmbh, 7000 Stuttgart | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren |
US4081822A (en) * | 1975-06-30 | 1978-03-28 | Signetics Corporation | Threshold integrated injection logic |
DE2530288C3 (de) * | 1975-07-07 | 1982-02-18 | Siemens AG, 1000 Berlin und 8000 München | Inverter in integrierter Injektionslogik |
DE2554426C3 (de) * | 1975-12-03 | 1979-06-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor |
US4084174A (en) * | 1976-02-12 | 1978-04-11 | Fairchild Camera And Instrument Corporation | Graduated multiple collector structure for inverted vertical bipolar transistors |
DE2612666C2 (de) * | 1976-03-25 | 1982-11-18 | Ibm Deutschland Gmbh, 7000 Stuttgart | Integrierte, invertierende logische Schaltung |
US4163244A (en) * | 1977-10-28 | 1979-07-31 | General Electric Company | Symmetrical integrated injection logic circuit |
JPS54127146U (de) * | 1978-02-25 | 1979-09-05 | ||
DE2855866C3 (de) * | 1978-12-22 | 1981-10-29 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren und Schaltungsanordnung zum Betreiben eines integrierten Halbleiterspeichers |
DE2926050C2 (de) * | 1979-06-28 | 1981-10-01 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren und Schaltungsanordnung zum Lesen Und/oder Schreiben eines integrierten Halbleiterspeichers mit Speicherzellen in MTL-Technik |
DE2926094A1 (de) * | 1979-06-28 | 1981-01-08 | Ibm Deutschland | Verfahren und schaltungsanordnung zum entladen von bitleitungskapazitaeten eines integrierten halbleiterspeichers |
US4338622A (en) * | 1979-06-29 | 1982-07-06 | International Business Machines Corporation | Self-aligned semiconductor circuits and process therefor |
DE2926514A1 (de) * | 1979-06-30 | 1981-01-15 | Ibm Deutschland | Elektrische speicheranordnung und verfahren zu ihrem betrieb |
DE2929384C2 (de) * | 1979-07-20 | 1981-07-30 | Ibm Deutschland Gmbh, 7000 Stuttgart | Nachladeschaltung für einen Halbleiterspeicher |
DE2943565C2 (de) * | 1979-10-29 | 1981-11-12 | Ibm Deutschland Gmbh, 7000 Stuttgart | Speicherzellennachbildung zur Referenzspannungserzeugung für Halbleiterspeicher in MTL-Technik |
FR2469049A1 (fr) * | 1979-10-30 | 1981-05-08 | Ibm France | Circuit comportant au moins deux dispositifs semi-conducteurs en technologie mtl presentant des temps de montee differents et circuits logiques en derivant |
DE2944141A1 (de) * | 1979-11-02 | 1981-05-14 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte speicheranordnung |
DE2951945A1 (de) * | 1979-12-22 | 1981-07-02 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schaltungsanordnung zur kapazitiven lesesignalverstaerkung in einem integrierten halbleiterspeicher mit einem intergrierten halbleiterspeicher mit speicherzellen in mtl-technik |
US4302823A (en) * | 1979-12-27 | 1981-11-24 | International Business Machines Corp. | Differential charge sensing system |
US4346343A (en) * | 1980-05-16 | 1982-08-24 | International Business Machines Corporation | Power control means for eliminating circuit to circuit delay differences and providing a desired circuit delay |
US4383216A (en) * | 1981-01-29 | 1983-05-10 | International Business Machines Corporation | AC Measurement means for use with power control means for eliminating circuit to circuit delay differences |
JPS6058252A (ja) * | 1983-09-07 | 1985-04-04 | Agency Of Ind Science & Technol | 分級方法 |
EP0166043B1 (de) * | 1984-06-25 | 1990-09-19 | International Business Machines Corporation | MTL-Speicherzelle mit inhärenter Mehrfachfähigkeit |
US5068702A (en) * | 1986-03-31 | 1991-11-26 | Exar Corporation | Programmable transistor |
EP0246371B1 (de) * | 1986-05-22 | 1991-01-09 | International Business Machines Corporation | Ausgangsschaltung für integrierte Injektionslogik |
US5021856A (en) * | 1989-03-15 | 1991-06-04 | Plessey Overseas Limited | Universal cell for bipolar NPN and PNP transistors and resistive elements |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3205373A (en) * | 1962-09-26 | 1965-09-07 | Int Standard Electric Corp | Direct coupled semiconductor solid state circuit having complementary symmetry |
US3238384A (en) * | 1963-07-31 | 1966-03-01 | Dwight C Lewis | Two terminal triggering circuit comprising complementary transistors with one transistor having emitter operating as collector |
US3401319A (en) * | 1966-03-08 | 1968-09-10 | Gen Micro Electronics Inc | Integrated latch circuit |
FR1594824A (de) * | 1967-12-18 | 1970-06-08 | ||
DE1764241C3 (de) * | 1968-04-30 | 1978-09-07 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte Halbleiterschaltung |
-
1970
- 1970-05-05 DE DE2021824A patent/DE2021824C3/de not_active Expired
- 1970-12-29 JP JP45121937A patent/JPS4935030B1/ja active Pending
-
1971
- 1971-03-25 FR FR7111215A patent/FR2088338B1/fr not_active Expired
- 1971-03-30 BE BE764990A patent/BE764990A/xx not_active IP Right Cessation
- 1971-04-13 BR BR2168/71A patent/BR7102168D0/pt unknown
- 1971-04-14 US US00134008A patent/US3736477A/en not_active Expired - Lifetime
- 1971-04-19 GB GB26988/71A patent/GB1284257A/en not_active Expired
- 1971-04-20 ES ES390380A patent/ES390380A1/es not_active Expired
- 1971-05-04 CA CA112044A patent/CA934070A/en not_active Expired
- 1971-05-04 NL NLAANVRAGE7106117,A patent/NL174894C/xx not_active IP Right Cessation
- 1971-05-05 CH CH665171A patent/CH520407A/de not_active IP Right Cessation
- 1971-05-05 SE SE05811/71A patent/SE358052B/xx unknown
-
1974
- 1974-12-20 JP JP49145834A patent/JPS5148033B1/ja active Pending
-
1975
- 1975-11-21 JP JP50139365A patent/JPS528669B1/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2224574A1 (de) * | 1971-05-22 | 1972-11-30 | Philips Nv | Integrierte Schaltung |
DE2266040C2 (de) * | 1971-05-22 | 1991-08-08 | N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl | |
DE2266042C2 (de) * | 1971-05-22 | 1992-03-12 | N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl | |
DE2266041C2 (de) * | 1971-05-22 | 1992-03-12 | N.V. Philips' Gloeilampenfabrieken, Eindhoven, Nl |
Also Published As
Publication number | Publication date |
---|---|
DE2021824A1 (de) | 1971-11-25 |
SE358052B (de) | 1973-07-16 |
CA934070A (en) | 1973-09-18 |
NL7106117A (de) | 1971-11-09 |
JPS5148033B1 (de) | 1976-12-18 |
JPS4935030B1 (de) | 1974-09-19 |
GB1284257A (en) | 1972-08-02 |
NL174894B (nl) | 1984-03-16 |
FR2088338B1 (de) | 1974-03-08 |
CH520407A (de) | 1972-03-15 |
US3736477A (en) | 1973-05-29 |
NL174894C (nl) | 1984-08-16 |
BE764990A (fr) | 1971-08-16 |
BR7102168D0 (pt) | 1973-02-27 |
JPS528669B1 (de) | 1977-03-10 |
ES390380A1 (es) | 1973-06-01 |
DE2021824B2 (de) | 1976-01-15 |
FR2088338A1 (de) | 1972-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2021824C3 (de) | Monolithische Halbleiterschaltung | |
DE2212168C2 (de) | Monolithisch integrierte Halbleiteranordnung | |
DE2224574C2 (de) | ||
DE2262297C2 (de) | Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I&uarr;2&uarr;L-Aufbau | |
DE2509530C2 (de) | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren | |
DE2751881A1 (de) | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren | |
DE2443171C2 (de) | Integrierte Schaltung | |
DE2356301C3 (de) | Monolithisch integrierte, logische Schaltung | |
DE1564218A1 (de) | Verfahren zur Herstellung von Transistoren | |
DE2738678B2 (de) | Monolithisch integrierte Speicherzelle | |
DE2142721A1 (de) | Integrierte bistabile Speicherzelle | |
DE2048737A1 (de) | Verfahren zur Herstellung integrierter Transistoren | |
DE2426447C2 (de) | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
DE2700587A1 (de) | Monolithisch integrierte i hoch 2 l-speicherzelle | |
EP0004871B1 (de) | Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle | |
DE2137976B2 (de) | Monolithischer speicher und verfahren zur herstellung | |
DE2750432C2 (de) | I&uarr;2&uarr;L-Logik-Schaltungsanordnung | |
DE3137010C2 (de) | Grenzflächenanordnungen zwischen aufeinander gelegten und mit verschiedenen Spannungen polarisierten Schichten logischer Injektionsschaltungen | |
DE2946192C2 (de) | Frequenzteiler | |
DE2004090B2 (de) | Monolithisch integrierter Transistor mit herabgesetztem inversem Verstärkungsfaktor | |
DE2105475C3 (de) | Integrierte Halbleiterschaltung | |
DE4126289A1 (de) | Integrierte halbleiterschaltungseinrichtung | |
DE2635800A1 (de) | Gatterschaltung mit mehreren logischen elementen | |
DE2361172A1 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |