DE2361172A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE2361172A1
DE2361172A1 DE19732361172 DE2361172A DE2361172A1 DE 2361172 A1 DE2361172 A1 DE 2361172A1 DE 19732361172 DE19732361172 DE 19732361172 DE 2361172 A DE2361172 A DE 2361172A DE 2361172 A1 DE2361172 A1 DE 2361172A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
conductivity type
transistors
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732361172
Other languages
English (en)
Inventor
Akio Anzai
Tsugio Makimoto
Katsumi Ogiue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2361172A1 publication Critical patent/DE2361172A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0828—Combination of direct and inverse vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Halbleitervorrichtung (Prioritätϊ 8. Dezember 1972, Japan, Nr, 122. 518)
Die Erfindung betrifft eine Halbleitervorrichtung, insbesondere eine Halbleitervorrichtung, bei der die Treibertransistoren aus inversen Transistoren bestehen.
Transistoren enthaltende Speicherschaltungea. weisen im allgemeinen als Speichereinheit ein Flip-Flop auf. Bei Speicherschaltungen in Form integrierter Halbleiterschaltungen ist es wichtig, die Integrationsdichte der Speiehereinheiten zu erhöhen. Zu diesem Zweck müssen die Verbindungsteile so stark wie möglich verkleinert werden. Ferner ist die Wärmeerzeugung infolge des Leistungsverbrauchs zu berücksichtigen. Weiterhin muß die Arbeitszeit der Speichereinheit kurz sein.
Die Erfindung und der Stand der Technik werden anhand der in der Zeichnung dargestellten Ausführungsibeispiele näher erläutert. Es zeigen:
409824/1038
Pig. 1 das Schaltbild eines erfindungsgeinäßen Halbleiterspeichers;
Fig. 2 die Planzeichnung des Halbleiterspeichers der Fig. 1;
und" 3b die Q1161"80*1111^6 A"A' beziehungsweise B-B· der Fig. 2J--
Fig. 4 das Schaltbild eines bekannten Halbleiterspeichers; Fig. 5 die Planzeichnung des Halbleiterspeichers der Fig, 4;
und
Fig. 6 den Querschnitt des Halbleiterspeichere der Fig. 4 und 5.
Zunächst sei der in den Fig. 4 bis 6 gezeigte bekannte Halbleiterspeicher näher erläutert. Zur Ausbildung '&er Verbindungen in einem Halbleitersubstrat werden die Treibertransistoren -T1 und Tp als inverse Transistoren ausgebildet. Sie bestehen aus Kollektoren 5a> Basen 4a und Emittern 3a und 10a. Die Verbindung zwischen den Emittern erfolgt durch die im Innern der Schaltung angeordnete Schicht 10a, die die Emitter der inversen Transistoren bildet. Als npn-Transistoren ausgebildete Belastungstransistoren T1- und Tg bestehen aus einem gemeinsamen Emitter 1ta, einer gemeinsamen Basis 8a und Kollektoren 6a. Schreib - bzw. Lesetransistoren T- und T- sind als npn-TransStoren ausgebildet und bestehen aus einem gemeinsamen Kollektor 8a, Basen 6a und Emittern 7a. Gemäß Fig. 6 ist ein ρ -leitender Isolationsbereich 9a zwischen der Treiberschaltung und der obigen Schaltung zur gegenseitigen elektrischen Isolation derselben angeordnet. Im isolierten Bereich auf der rechten Seite der Figur werden die Kollektoren der Schreib- bzw. Lesetransistoren T~ und T. und die Basen der Belastungstransitoren Tc und Tg gemeinsam durch die identische n~- leitende Schicht 8a gebildet, wodurch sich die Verbindung zwischen diesen Teilen ergibt. Die Emitter der Belastungstransistoren T1- und Tg bestehen aus der gemeinsamen p-leitenden Schicht 11a, sie sind also auf diese Weise miteinander verbunden.
409824/10-3
5 -■ ■'·-.'.■
Die Verbindungen des bekannten Halbleiter Speichers sind also sehr einfach (Fig. 5). Hierdurch wird eine Verbesserung des Integrationsmaßes der Halbleiterschaltung: erreicht.
In der Schaltung werden als Belastung Transistoren verwendet und deren Eonstantsp'annungsverhalten ausgenutzt. Hierdurch arbeiten die Treibertransistoren sehr schnell. Ist die Sättigungsspannung der Belastungstransistoren ausreichend geringer als die der Treibertransistoren, so kann im Gegensatz zur Verwendung von Widerständen als Belastung der Leistungsverbrauch während der gleichen Operationszeit wesentlich geringer gehalten werden.
Da jedoch die Treibertransistoren T, und Tp der Schaltung als inverse Transistoren ausgebildet sind, befindet sieh in der Nähe des Basisüberganges der ursprünglich als Kollektoren ausgebildeten Emitter eine n~-leitende Schicht. Hierdurch wird der Injektionswirkungsgrad der Träger in die Basis und der TranspOrt— wirkungsgrad derselben zum Kollektor verschlechtert und der Strom* verstärkungsfaktor liegt mit etwa 1 bis 2 sehr niedrig. Da ferner die Belastungstransistoren T1- und Tg als Horizontaltransitoren . (Fig. 6) ausgebildet sind-, berührt die Bewegungsbahn der Träger die Halbleiteroberfläche im Basisbereich.,/Die Kennwerte der Belastungstransistoren ändern sich-daher stark und streuen in Abhängigkeit von der Basisbreite und von der Art des elektrischen Feldes an der Oberfläche. Daher muß, auch wegen des geringen Strom-· Verstärkungsfaktors der Treibertransistoren, das Eingangssignal · hoch sein, um.die Streuung der Kennwerte der Belastungstransistoren zu kompensieren« Wegen der Wärmeerzeugung darf jedoch andererseits das Eingangssignal nicht sehr hoch sein«, ·
Daraus ergibt sich für den Betrieb der Speicherschaltung die Forderung, daß die Sättigungsspannung der Belastungstransistoren auf einen Wert unterhalb der Sättigungsspannung der Treibertransistoren begrenzt wird. Wegen des geringen Stromverstärkungsfaktors
409 8 24/1036
ist jedoch die Sättigungsspannung der Treibertransistoren gering. Sie muß auf einen Bereich begrenzt werden, in dem die Streuung der Kennwerte der Belastungstransistören gering gehalten wird. Darüberhinaus werden die Belastungetransistoren stark durch äußere elektrische Felder beeinflußt. Aus diesem Grunde ist bei der Fertigung der Schaltung eine hochentwickelte Technik erforderlich.
Die Schaltung ist als integrierte Schaltung aufgebaut, so daß, auch wenn ein einzelnes mangelhaftes Teil aufgrund der vorstehend beschriebenen Schwierigkeiten entsteht, die gesamte Speicherschaltung die gestellten Forderungen nicht erfüllt. Es ist daher eine hohe Sorgfalt bei der Fertigung erforderlich.
Der Erfindung liegt die Aufgabe zugrunde, unter Beseitigung der Schwierigkeiten und Nachteile der bekannten Schaltung eine integrierte Halbleiterschaltung zu schaffen, deren inverse Transistoren einen verhältnismäßig hohen Stromverstärkungsfaktor haben. Ferner soll die Arbeitsweise eines Halbleiterspeichers ohne Verschlechterung des Integrationsmaßes stabilisiert werden.
Die erfindungsgemäße Halbleitervorrichtung, die als inverser Transistor verwendet wird, enthält grundsätzlich ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, eine innere ,oder eingebettete Schicht eines zweiten Leitfähigkeitstyps, die auf einem Teil des Substrats ausgebildet ist, eine erste Schicht des ersten Leitfähigkeitstyps, die auf dem Halbleitersubstrat ausgebildet ist und eine verhältnismäßig geringe Verunreinigungskonzentration aufweist, eine zweite Schicht des zweiten Leitfähigkeitstyps, die längs des ümfangs der inneren Schicht in der ersten Schicht ausgebildet ist und bis an die innere Schicht reicht, und eine dritte Schicht des zweiten Leitfähigkeitstyps, die über der inneren Schicht angeordnet und weder mit der inneren Schicht noch mit der zweiten Schicht verbunden ist, wobei die zweite und die innere Schicht den Emitter des Transistors bilden, so daß die
409824/1036
Schicht zwischen der zweiten und der inneren Schicht und die dritte Schicht als Basis und die dritte Schicht als Kollektor dienen.
Gemäß einer bevorzugten Weiterbildung der Erfindung können zum Aufbau einer Tränsistorschaltung die Emitter gemeinsam sein und die jeweiligen inneren Schichten innerhalb des Halbleiters mit diesem verbunden sein.
Gemäß einer weiteren Ausgestaltung der Erfindung kann zum Aufbau eines aus Flip-^Flops bestehenden Halbleiterspeichers ein Halbleiterbereich des inversen Qtyps mit gemeinsamen Emittern, ein nicht inverser Halbleiterbereich mit gemeinsamen Kollektoren und Feldeffekttransistoren mit isoliertem Gate in der ersten Schicht des ersten Leitfähigkeitstyps auf dem Substrat des Leitfähigkeits— typs ausgebildet sein und eine verhältnismäßig geringe Verunreinigungskonzentration haben, so daß sie jeweils Treiberelementen, Schreib- oder Leseelementen und Belastungselementen entsprechen, wobei die erste Schicht als Isolationsbereich ausgebildet ist.
Ferner können bei, einer Halbleitervorrichtung mit einem Halbleiterspeicher der vorstehend beschriebenen Art die Belastungselemente als KIS-Feldeffekttransistoren des Verarmungstyps ausgebildet sein.
Die Erfindung wird nun anhand des in den Fig. 1 bis 3 gezeigten bevorzugten Ausführungsbeispiels näher erläutert. Dabei handelt es sich um einen Halbleiterspeicher für ein Bit.
Gemäß Fig. 3a und 3b besteht die Halbleitervorrichtung aus einem p-leitenden Halbleitersubstrat 1b, einer η -leitenden inneren Schicht 10a, .die selektiv auf dem Substrat ausgebildet ist, einer p~"-leitenden Schicht 2b, die epitaktisch, auf das Substrat aufgebracht ist und eine verhältnismäßig geringe Verunreinigungskonzentration aufweist, und einer auf der"Schicht 2b beispielsweise durch Diffusion einer η -leitenden Verunreinigung gebildeten n+-leitenden Schicht. / n η η ^ t ι * Λ ^ Λ
Gemäß Fig. 3 sind inverse Transistoren T1 ■ und T„, bei denen eine η -leitende Schicht 2b die Emitter, eine p~-leitende. Schicht 4b die Basen, und eine η -leitende Schicht 5b die Kollektoren bildet, durch die innere Schicht miteinander verbunden. Auf diese Weise sind die Emitter miteinander verbunden.
Gemäß Fig. 3b sind die Transistoren T, und T*, bei denen eine η -leitende Schicht 6b die Kollektoren, eine p~-leitende Schicht 7b die Basen und eine η -leitende Schicht 8b die Emitter bildet, auf ähnliche Weise miteinander verbunden, nämlich, über die Kollektoren. Ferner sind gemäß Pig. 3a Verarmungs-MIS—Feldeffekttransistoren T1- und Tg(n-Kanal) mit einer η-leitenden Schicht 12b vorgesehen, deren Drainanschilis se von den Kollektoren 6b der Transistoren T_ und T. gebildet werden.Die Gate-Anschlüsse 11b sind auf einer isolierenden Schicht 10b ausgebildet, die Source-Anschlüsse bestehen aus einer n· -leitenden Schicht 9b in der p""-leitenden Schicht 2b. Somit sind die Kollektoren der Transistoren Tx und T. und die Drains der Transistoren IV und Tg miteinander verbunden.
Gemäß Fig. 1 sind die Verbindungen zwischen den Emittern (da als inverse Transistoren ausgebildet) der Transistoren TL und Tp und zwischen den Kollektoren und Drains der Transistoren T-, T., T^ und T innerhalb des Halbleitersubstrats ausgebildet. Die restlichen Verbindungen sind auf der Oberfläche des Substrats vorgesehen (Fig. 2, 3)·
Wie oben beschrieben, bestehen die Kollektoren der inversen Transistoren T. und T? aus der η -leitenden Schicht, die Basen aus der p~-leitenden Schicht, deren Verunreinigungskonzentration verhältnismäßig gering ist, und die Emitter aus der n+-leitenden Schicht» so daß sich ein hoher Träger-Injektionswirkungsgrad ergibt. Somit kann ein Stromverstärkungsfaktor von 10 oder mehr erreicht werden, während bei der bekannten Schaltung nur ein Stromstärkungsfaktor von 1 bis 2 möglich ist.
24/1036
- τ-
Da die Transistoren T1, Tp, T, und T. als npn-Transistoren in der p~-leitenden Schicht ausgebildet sind, sind sie selbstisolierend, d. h. von den anderen Elementen durch die Kollektoren (durch die Emitter im Fall von inversen Transistoren) isoliert. Hierdurch erübrigt sich ein besonderer Isolationsbereich, so daß das Integrationsmaß erhöht'wird.
Darüber hinaus werden eriindungsgemäß die Verbindungen innerhalb des Halbleitersubstrats mit den Halbleiterbereichen hoher Verunreinigungskonzentratiön vorgesehen, so daß der verteilte Widerstand gering ist und eine Anzahl von Zellen mit einer Wortleitung verbünden verbunden werden kann. Das gleiche gilt für die die Versorgungsspannung führende Leitung.
Erfindungsgemäß bestehen die Belastungselemente aus Verarmungs-KIS-Feldeffekttransistoren. Damit ergibt sich eine stabile Eelastung bei geringer Streuung der Kennwerte. Ferner ist eine hohe Arbeitsgeschwindigkeit und ein niedriger Leistungsver- ' brauch möglich. Durch die als KIS-Feldeffekttransistoren ausgebildeten Belastungselemente kann in Verbindung mit der Erhöhung des Stromverstärkungsfaktors der Treiber elemente eiii Halbleiterspeicher mit stabilerer Arbeitsweise-erzielt werden. Was die Herstellung betrifft, so ermöglichen die MIS-Feldeffekttransistoren zuverlässige Halbleitervorrichtungen.
Mit der erfindungsgemäßen Halbleitervorrichtung lassen sich folgende Vorteile erzielen:
1. Die erfindungsgemäße Schaltung ermöglicht die Herstellung inverser Transistoren mit verhältnismäßig großem Stromverstärkurigsfaktor. Wenn eine Schaltung mit einem gemeinsamen Emitter erforderlich ist, kann die erfindur-gsgenäße Schaltung in Form einer Halbleitervorrichtung angewandt werden, deren Emitter miteinander verbunden sind. ' ' '' . .
409824/10 3-6
2. Durch die Selbstisolation der erfindungsgemäßen Transistoren werden die Basisbereiche mit niedriger Verunreinigungskonzentration durch den Kollektorbereich isoliert, so da/3 die Belastungen in den Basisbereichen ähnlichen Bereichen ausgebildet werden können. Als Belastung kann ein MIS-p-Kanal-Feldeffekttransistor für einen pnp- und eine n-Kanal-Feldeffekttransisio r für einen npn-Transistor verwendet werden. ·
3.Die Verbindungsteile des erfindungsgemäßen Halbleiterschalters werden durch nur eine Verbindungsschicht gebildet. Darüber hinaus können die Belastungen auch aus Widerständen oder aus Anreicherungs-MIS-Feldeffekttransistoren bestehen.
Die Erfindung ist anwendbar auf Hauptspeicher, Zwischenspeicher und verschiedene andere Speicher, oder in all jenen Fällen, in denen wenigstens die inverse Arbeitsweise erforderlich ist, beispielsweise wenn der Kollektor kapazitiv vom Substrat isoliert sein soll. Ferner ist die Erfindung anwendbar, wenn gemeinsame Emitter vorliegen.
Patentansprüche
409824/1036

Claims (4)

  1. ' P A I E I T A N S P R Ü C H E DA-10871
    .. 1 .J " Halbleitervorrichtung mit wenigstens einem inversen Transistor mit einen Halbleitersubstrat eines ersten Leitfähigkeitstyps und einer inneren Schicht eines zweiten Leitfähigkeit styps, die auf einem Teil des Substrats ausgebildet ist, gekennzeichnet durch eine erste Schicht (2b) des ersten Leitfähigkeitstyps, die auf dem Halbleitersubstrat (1b) ausgebildet ist und eine verhältnismäßig geringe Verunreinigungskonzentration aufweist, durch eine zweite Schicht des zweiten Leitfähigkeitstyps, die längs des Umfangs der inneren Schicht (10a) ausgebildet ist und die innere Schicht erreicht, durch eine dritte Schicht des zweiten Leitfähigkeitstyps, die über der inneren Schicht angeordnet und weder mit dieser noch mit der zweiten Schicht verbunden ist, durch eine zwischen der . zweiten sowie der inneren und der dritten Schicht angeordnete vierte Schicht, und durch Einn. chtungen zur Vorspannung eines j pn^Überganges zwischen der inneren und der vierten Schicht in Durchlaßrichtung und zur Vorspannung des pn-Übergänges zwischen dritten und der vierten Schicht entgegen der Durchlaßrichtung, wobei die zweite und die innere Schicht als Emitter, die vierte Schicht als Basis und die dritte Schicht als Kollektor dient.
  2. 2. Halbleitervorrichtung nach Anspruch 1, dadurch g e -. kennzeichnet, daß zum Aufbau einer Transistor— schaltung mit gemeinsamen Emittern die innerhalb des Halblei-
    409824/1036
    ters angeordneten inneren Schichten innerhalb des Halbleiters verbunden-sind. · ■
  3. 3. Halbleitervorrichtung nach Anspruch 1, dadurch > gekennzeichnet , daß zum Aufbau eines aus Flip-Flops zusammengesetzten Halbleiterspeichers ein Halbleiterbereich des inversen Typs mit gemeinsamen Emittern, ein Halbleiterbereich des direkten Typs mit gemeinsamen Kollektoren und Feldeffekttransistoren mit isoliertem Gate in der ersten Schicht des ersten Leitfähigkeitstyps auf dem Substrat des ersten Leitfähigkeitstyps ausgebildet sind, deren ■Verunreinigungskonzentration verhältnismäßig gering ist, so daß sie den Treiber-, Schreib- oder Leseelementen und Belastungselementen entsprechen, wobei die erste Schicht Isolationsbereiche bildet.
  4. 4. Halbleitervorrichtung nach Anspruch 3» dadurch gekennzeichnet , daß die Belastungselemente aus Verarmungs-Feldeffekttransistoren mit isoliertem Gate bestehen.
    409824/1036
    Leerseite
DE19732361172 1972-12-08 1973-12-07 Halbleitervorrichtung Pending DE2361172A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP47122518A JPS4979793A (de) 1972-12-08 1972-12-08

Publications (1)

Publication Number Publication Date
DE2361172A1 true DE2361172A1 (de) 1974-06-12

Family

ID=14837823

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732361172 Pending DE2361172A1 (de) 1972-12-08 1973-12-07 Halbleitervorrichtung

Country Status (5)

Country Link
JP (1) JPS4979793A (de)
DE (1) DE2361172A1 (de)
FR (1) FR2210017B1 (de)
GB (1) GB1451084A (de)
NL (1) NL7316475A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255671A (en) * 1976-07-31 1981-03-10 Nippon Gakki Seizo Kabushiki Kaisha IIL Type semiconductor integrated circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199478A (ja) * 1975-02-28 1976-09-02 Hitachi Ltd Handotaishusekikairo
JPS60136084A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体集積回路装置
KR950005463B1 (ko) * 1992-06-29 1995-05-24 재단법인한국전자통신연구소 에미터 커플드 논리 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255671A (en) * 1976-07-31 1981-03-10 Nippon Gakki Seizo Kabushiki Kaisha IIL Type semiconductor integrated circuit

Also Published As

Publication number Publication date
FR2210017B1 (de) 1978-01-06
FR2210017A1 (de) 1974-07-05
JPS4979793A (de) 1974-08-01
NL7316475A (de) 1974-06-11
GB1451084A (en) 1976-09-29

Similar Documents

Publication Publication Date Title
DE3029125C2 (de) Halbleiterspeicher
DE2021824C3 (de) Monolithische Halbleiterschaltung
DE69836981T2 (de) VERFAHREN ZUM BETRIEB EINES SILIZIUM-OXID-ISOLATOR (SOI)-HALBLEITERs MIT SELEKTIV ANGESCHLOSSENEM BEREICH
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE3530897A1 (de) Integrierte halbleiterschaltung
DE2555297A1 (de) Digitalschaltung mit feldeffekttransistoren
DE2623507A1 (de) Schaltungsanordnung fuer binaere schaltvariable
DE1589707B2 (de) Temperaturkompensierte Z Diodenanord nung
EP0261370A2 (de) Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
DE2738678A1 (de) Monolithisch integrierte speicherzelle
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2804500A1 (de) Halbleitervorrichtung
EP0004871B1 (de) Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle
DE2361172A1 (de) Halbleitervorrichtung
DE2822094A1 (de) Monolithische integrierte cmos- schaltung
DE2128536C3 (de) Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau
DE2426447A1 (de) Komplementaere transistorschaltung zur durchfuehrung boole'scher verknuepfungen
DE2700587A1 (de) Monolithisch integrierte i hoch 2 l-speicherzelle
DE3330026A1 (de) Integrierte rs-flipflop-schaltung
DE2101688A1 (de) Halbleiterspeicherzelle

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee