DE2822094A1 - Monolithische integrierte cmos- schaltung - Google Patents
Monolithische integrierte cmos- schaltungInfo
- Publication number
- DE2822094A1 DE2822094A1 DE19782822094 DE2822094A DE2822094A1 DE 2822094 A1 DE2822094 A1 DE 2822094A1 DE 19782822094 DE19782822094 DE 19782822094 DE 2822094 A DE2822094 A DE 2822094A DE 2822094 A1 DE2822094 A1 DE 2822094A1
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- channel
- conductivity type
- transistor
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000001172 regenerating effect Effects 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000000295 complement effect Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft integrierte Schaltkreise mit komplementären
Metalloxydhalbleitern (CMOS).
Monolithische integrierte CMOS-Schaltkreise sind allgemein
bekannt, sie weisen eine Vielzahl von in einer gemeinsamen Silizium-Unterlage gebildeten MOS-Transistoren mit N-Kanal und
P-Kanal auf. Eine äußerst hohe Transistorpackdichte wurde bei CMOS-Schaltkreisen erzielt, und typischerweise sind 25.000
Transistoren auf einem Plättchen von weniger als 1 cm2 untergebracht.
Die Transistoren sind dadurch gebildet, daß Bereiche zweier unterschiedlicher Leitfähigkeitsarten in die Unterlage
dotiert worden sind. Gewöhnlich ist die Unterlage so dotiert, daß sie eine N-Leitfähigkeit hat, während die P-Kanal-Transistoren
in der Oberfläche der Unterlage und die N-Kanal-Transistoren in einer oder mehreren P-Senken gebildet sind, die in die N-Unterlage
hineindotiert sind. Die Transistoren sind durch Me-
—5—
809850/0686
2822^4
tallisierungsschichten miteinander verbunden, so daß sie bekannte Inverter- und Übertragungsgatter oder andere Schaltkreisanordnungen
bilden.
Eine Schwierigkeit bei CMOS-Schaltungen besteht darin,
daß eine unerwünschte elektrische Leitung zwischen benachbarten Transistoren als Folge der zuvor genannten Transistorpackdichte
auftreten kann. Es ist nun allgemein bekannt, daß die N- und P-Kanal-Transistoren
mit unipolarer Leitung arbeiten, und zur Verhinderung einer unipolaren Leitung zwischen N- und P-Kanal-Transistororten
sind gewöhnlich stark dotierte Schutzbänder um die Transistoren herum gebildet.
Unter gewissen Betriebsbedingungen der Schaltung kann auch eine unerwünschte bipolare Leitung zwischen den verschiedenen
zuvor genannten N- und P-Bezirken der benachbarten N- und P-Transistoren auftreten, wobei die bipolare Leitung einen regenerativen
Stromfluß zwischen den Transistoren bewirkt, der sich unkontrolliert aufbaut und die Schaltung zerstören kann. Die unerwünschte
bipolare Leitung kann z.B. durch eine Eingangsspannung an den Schaltkreis aufgebaut sein, die durch unerwünschte
Spannungsspitzen verunreinigt ist, wodurch die Eingangsspannung
einen überwert außerhalb des normalen Arbeitsbereichs annimmt, so daß die sich ergebende bipolare Leitung einen regenerativen
Stromfluß bewirkt, der sich sehr schnell und unkontrolliert zu einem Maximalwert aufbaut, der durch die Versorgungskapazität der Stromversorgungsquelle bestimmt ist, wodurch die
Transistoren mit starken Strömen beaufschlagt werden, die die Schaltung zerstören können. Um eine solche Zerstörung der
809850/0686 ORlGlNAU INSPECTED
2822t34
Schaltung zu verhindern, wurden bekannte CMOS-Schaltungen mit
spannungsbegrenzenden Schaltungen ausgestattet, die die Eingangs
spannungen auf einen vorbestimmten Bereich begrenzen, in dem die zuvor genannte bipolare Leitung nicht auftritt, jedoch
haben die bekannten spannungsbegrenzenden Schaltungen den Nachteil, daß sie unerwünscht kompliziert sind und Platz in der
Schaltung benötigen.
Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu vermeiden.
Die erfindungsgemäße Lösung ist gekennzeichnet durch
einen ersten MOS-Transistor mit Quellen- und Abflußbezirken der ersten genannten Leitfähigkeitsart in der Senke, durch einen
zweiten MOS-Transistor mit Quellen- und Abflußbezirken der zweiten Leitfähigkeitsart, gebildet in der Unterlage außerhalb
der Senke, und durch einen weiteren Bezirk der zweiten Leitfähigkeitsart, gebildet in der Unterlage zwischen den Transistoren,
wobei der weitere Bezirk so angeordnet ist, daß er irgendeine bipolare Leitung verhindert, die andernfalls einen
regenerativen Stromfluß in der Unterlage zwischen den Transistoren bei deren Verwendung erzeugen würde.
Eine zweckmäßige Weiterbildung dieser Lehre besteht darin, daß sich der weitere Bezirk in die Unterlage im wesentlichen
bis zu der gleichen Tiefe wie die Senke erstreckt.
Eine andere zweckmäßige Weiterbildung besteht darin, daß der weitere Bezirk einen verhältnismäßig stark dotierten Bezirk
der zweiten Leitfähigkeitsart in der Oberfläche der Unterlage und einen weniger stark dotierten Bezirk der zweiten Leitfähig-
809850/0686 'NSPECTED
2822Γ34
keitsart aufweist, der sich von dem stark dotierten Bezirk aus
in die Unterlage erstreckt.
Zum besseren Verständnis der Erfindung und zu ihrer einfachen
Ausführung wird nachfolgend ein Ausführungsbeispiel im Gegensatz zu einem Ausführungsbeispiel eines integrierten CMOS-Schaltkreises
nach dem Stand der Technik beschrieben.
Fig. 1 ist eine schematische Schaltung eines bekannten CMOS-Inverters,
Fig. 2 verdeutlicht schematisch im Querschnitt ein Siliziumplättchen, das die Schaltung gemäß
Fig. 1 enthält und außerdem schematisch parasitische bipolare Transistoren aufweist, die in dem
Plättchen als Ergebnis der besonderen Ausbildung des CMOS-Kreises gebildet sind,
Fig. 3 zeigt schematisch eine Schaltung der parasitischen bipolaren Transistoren gemäß Fig. 2,
Fig. 4 zeigt schematisch im Querschnitt ein Siliziumplättchen mit einem CMOS-Inverter gemäß der
vorliegenden Erfindung,
Fig. 5 zeigt die parasitischen bipolaren Transistoren bei der CMOS-Schaltung der Fig. 4.
Zunächst sei auf die Fig. 1 und 2 Bezug genommen, in denen ein bekannter CMOS-Inverter dargestellt ist, der eine N-Unterlage
aufweist, die mit einer P-Senke 2 imprägniert ist. In der Senke 2 ist ein N-Kanal-Transistor 3 gebildet, der einen
N-Quellen-Kanal 4, einen N-Abflußkanal 5, eine Gatterelek-
809850/0686
trode 6 und eine Oxydschicht 7 aufweist. In der Oberfläche der Unterlage 1 ist auch ein P-Kanal-Transistor 8 gebildet, der
einen mittels einer metallisierten Oberflächenschicht mit dem Abflußkanal 5 des N-Kanal-Transistors verbundenen P-Abfluß-Kanal
9 aufweist sowie eine P-Quelle 10, eine Gatterelektrode
und eine Oxydschicht 12.
Die P-Senke umgibt ein stark dotierter P-Schutzring 13,
der über eine metallisierte Oberflächenschicht 14 mit der Quelle 4 des N-Kanal-Transistors 3 verbunden ist. Ein stark dotierter
N-Schutzring-Kanal 15 ist in der Unterlage benachbart zu dem P-Kanal-Transistor 8 gebildet und mit der Quelle des Transistors
8 durch eine metallische Oberflächenschicht 16 verbunden. Eine passend ausgebildete SiO„-Schicht 17 sorgt für eine elektrische
Isolation zwsichen den elektrischen Kanälen und ihren metallisierten elektrischen Verbindungen.
Bei Betrieb der Einrichtung werden symmetrische elektrische Potentiale entgegengesetzter Polaritäten (+V und -V)
von einer nicht dargestellten Versorgungsquelle her jeweils an die Quellen der Transistoren 3 und 8 angelegt, während ein
Potential an die Gatter der Transistoren 3 und 8 über eine Leitung 18 angelegt und ein Ausgangssignal von der metallisierten
Verbindung zwischen den Kanälen 5 und 9 der Transistoren über eine Ausgangsleitung 19 abgenommen wird.
Die komplementären MOS-Transistoren 3 und 8 arbeiten in
bekannter Weise durch unipolare Leitung als Inverter. Das Vorhandensein der verschiedenen N- und P-Bezirke der Einrichtung
begünstigen jedoch bei Betrieb eine bipolare Leitung innerhalb
809850/0686
_ Q ma0
^·: ν 3 4
der Unterlage. Diese bipolare Leitung läßt sich mit einer gewissen
Genauigkeit beschreiben und quantifizieren, wenn man davon ausgeht, daß die P- und N-Bezirke zwei parasitäre bipolare
Transistoren Q1 und Q2 ausbilden, die in der in den Fig. 2 und 3 gezeigten Weise miteinander verbunden sind. Der parasitäre
Transistor Q1 ist ein PNP-Transistor und durch die N-Unterlage
1, die die Basis darstellt, durch die P-Kanäle 9 und 10, die
die beiden Emitter für den Transistor bilden und die P-Senke gebildet, die den Kollektor darstellt. Der parasitäre Transistor
Q2 ist ein NPN-Transistor und weist zwei Emitter auf, die durch die N-Kanäle 4 und 5 gebildet sind, eine Basis, die durch
die P-Senke 2 gebildet ist, und einen Kollektor, der durch die N-Unterlage 1 gebildet ist. Die Basis des Transistors Q1 ist
mit der +V-Versorgungsspannung über einen Widerstand verbunden, der durch den N-Schutzring 15 gebildet ist, und die Basis des
Transistors Q2 ist mit der -V-Versorgungsspannung über einen Widerstand verbunden, der durch den P-Schutzring 13 gebildet
ist. Die Basis des Transistors Q1 ist mit dem Kollektor des Transistors Q2 verbunden und umgekehrt. Die Verstärkungen der
parasitären Transistoren Q1 und Q2 und die Werte der betreffenden Widerstände hängen von den Diffusionswiderständen und der
Schaltungsausbildung ab. Bei einem typischen Ausführungsbeispiel ist die Stromverstärkung des Transistors Q1 jedoch näherungsweise
eins, und die Stromverstärkung des Transistors Q2 beträgt mehrere Hundert. Das Produkt der Stromverstärkungen
der Transistoren ist somit sehr viel größer als eins, und somit sind die Transistoren Q1 und Q2 in einer Rückkopplungsschleife
809850/0686
angeordnet, die bei Betrieb durch passende Betriebspotentiale mitgenommen werden kann, die an die CMOS-Schaltung angelegt
sind.
Für den Fall, daß an die Eingangsleitung 18 eine Störspannungsspitze
angelegt ist, deren Wert größer als der der Klemmenspannungen _V ist, wird die Rückkopplungsschleife in
Funktion gebracht oder mitgenommen, eine Bedingung, die nachfolgend als "Verriegelung" bezeichnet wird, und die Transistoren
Q1 und Q2 injizieren fortwährend einen starken Strom in die P- und N-Kanäle der Transistoren 3 und 8, wobei der Strom nur
durch den von der Speisequelle her zur Verfügung stehenden Strom begrenzt ist. Der starke injizierte Strom kann zur Zerstörung
der MOS-Transistoren 3 und 8 führen.
Eine monolithische integrierte CMOS-Schaltung gemäß der Erfindung sei nachfolgend anhand der Fig. 4 und 5 beschrieben,
bei denen eine Verriegelung einer regenerativen Schleife zwischen den Transistoren Q1 und Q2 verhindert ist.
Der Aufbau der integrierten Schaltung der Fig. 5 entspricht dem gemäß Fig. 2, und gleiche Teile sind mit gleichen
Bezugsziffern versehen. Die Schaltung gemäß Fig. 5 weist jedoch einen zusätzlichen P-Bezirk 20 zwischen den komplementären
MOS-Transistoren 3 und 8 auf. Der zusätzliche Bezirk 20 besteht aus einem stark dotierten P-Kanal-Teil 20a in der Oberfläche
der N-Unterlage 1 und einem schwach dotierten tiefen P-Kanal-Teil
20b, der sich in die Unterlage bis ungefähr zur Tiefe der P-Senke 2 erstreckt. Eine Elektrode 21 aus einer metallisierten
Oberflächenschicht ist mit dem P-Kanal-Teil 20a
809850/0686
verbunden, wobei die Elektrode mit der negativen Versorgungsklemme
verbunden ist, die Verbindung ist schematisch durch eine Leitung 22 zum besseren Verständnis angedeutet, obwohl in der
Praxis die Verbindung durch eine Metallelektrodenschicht gebildet ist.
Das Vorhandensein des P-Bezirks 20 beeinflußt die Konfiguration der parasitären bipolaren Transistoren Q1 und Q2,
die die bipolare Leitung innerhalb der Unterlage beschreiben. Die Konfiguration der parasitären Transistoren ist in den
Fig. 4 und 5 gezeigt, und es ist zu ersehen, daß der P-Bezirk den Transistor Q1 mit einem weiteren Kollektor 23 ausstattet,
der direkt mit der negativen (-V) Klemmenspannung verbunden ist, mit dem Ergebnis, daß nur ein kleiner Teil des Kollektorstroms
des Transistors Q1 zu der Basis des Transistors Q2 führt, während der größte Teil des Kollektorstroms von Q1 direkt zu der
negativen Speiseklemme über den Kollektor 23 fließt. Infolgedessen ist die Stromverstärkung in der durch die parasitären
Transistoren Q1 und Q2 gebildeten Schleife kleiner als eins, so daß bei Stromfluß in den Transistoren Q1 und Q2 ein regenerativer
Strom nicht bis zu einem unbegrenzten Wert aufgebaut wird, vielmehr einen Pegel annimmt, der durch die Vorwärtsvorspannung
der Ausgangsleitung 19 in bezug zu der Klemmenspannung V
bestimmt ist. Die Verriegelung oder Mitnahme wird somit verhindert, und der CMOS-Kreis verarbeitet sicher Eingangspotentiale,
die sich im Bereich der Potentiale der Versorgungsquelle (+V und -V) und darüber hinaus erstrecken, ohne daß eine Bedingung
auftritt, die zu einer Zerstörung der Schaltung führt.
809850/0686
Natürlich sind Abwandlungen der zuvor beschriebenen Anordnung
möglich, ohne vom Grundgedanken der Erfindung abzuweichen. Zum Beispiel kann die Unterlage 1 aus P-Material sein, in
welchem Falle alle die P-Bezirke der Fig. 4 durch N-Bezirke und umgekehrt ersetzt würden. Viele Abwandlungen und Variationen
der zuvor beschriebenen Schaltung gemäß der Erfindung liegen für jeden Fachmann auf der Hand, und während das Ausführungsbeispiel
der Erfindung einen Inverter betrifft, ist es natürlich klar, daß das Prinzip der Erfindung ganz allgemein anwendbar
ist, um eine bipolare Leitung z.B. bei Übertragungsgattern und auch in anderen Schaltungsanordnungen zu verhindern, in denen
N- und P-Kanal-Transistoren benachbart auf einer gemeinsamen Unterlage oder einem Substrat angeordnet sind.
Es sei darauf hingewiesen, daß die Schaltungsanordnung gemäß Fig. 4 nur einen kleinen Teil der integrierten Schaltung
darstellt, die in der Tat vieüjmehr komplementäre MOS-Transistoren
aufweist. Kanäle wie z.B. Kanal 20 brauchen nicht notwendigerweise zwischen allen benachbarten komplementären Transistoren
der Schaltung vorgesehen zu sein, und es ist zweckmäßig, Kanäle, wie z.B. Kanal 20, nur zwischen komplementären Transistoren
vorzusehen, die Eingangs- und Ausgangsstufen darstellen, da es
nur diese Transistoren sind, die Störspannungsänderungen ausgesetzt sind, die eine bipolare Verriegelung in der Schaltung mitnehmen
oder in Gang setzen können.
809850/0686
-43-
Leerseite
Claims (8)
- Patentansprüche :^1J Monolithische integrierte CMOS-Schaltung, mit einer Unterlage aus Halbleitermaterial einer ersten Leitfähigkeitsart, mit einer Senke aus Halbleitermaterial einer zweiten Leitfähigkeitsart in der Unterlage, gekennzeichnet durch einen ersten MOS-Transistor mit Quellen- und Abflußbezirken der ersten genannten Leitfähigkeitsart in der Senke, durch einen zweiten MOS-Transistor mit Quellen- und Abflußbezirken der zweiten Leitfähigkeitsart, gebildet in der Unterlage außerhalb der Senke, und durch einen weiteren Bezirk der zweiten Leitfähigkeitsart, gebildet in der Unterlage zwischen den Transistoren, wobei der weitere Bezirk so angeordnet ist, daß er irgendeine bipolare Leitung verhindert, die andernfalls einen regenerativen Stromfluß in der Unterlage zwischen den Transistoren bei deren Verwendung erzeugen würde.
- 2. Schaltung nach Anspruch 1, dadurch gekenn--2-809850/0686ORIGINAL INSPECTED2822C34zeichnet, daß sich der weitere Bezirk in die Unterlage im wesentlichen bis zu der gleichen Tiefe wie die Senke erstreckt.
- 3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der weitere Bezirk einen verhältnismäßig stark dotierten Bezirk der zweiten Leitfähigkeitsart in der Oberfläche der Unterlage und einen weniger stark dotierten Bezirk der zweiten Leitfähigkeitsart aufweist, der sich von dem stark dotierten Bezirk aus in die Unterlage erstreckt.
- 4. Schaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein Schutzband der zweiten Leitfähigkeitsart zwischen dem weiteren Bezirk und dem ersten Transistor.
- 5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Schutzband die Senke umgibt.
- 6. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Transistoren so miteinander verbunden sind, daß sie einen Inverter bilden.
- 7. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleitermaterial der ersten Leitfähigkeitsart eine N-Leitfähigkeit und809850/0686das Material der zweiten Leitfähigkeitsart eine P-Leitfähigkeit aufweist.
- 8. Monolithische integrierte CMOS-Schaltung, gekennzeichnet durch eine Unterlage von N-Halbleitermaterial, durch eine in die Unterlage hineindotierte Senke aus P-Halbleitermaterial, durch einen N-Kanal-MOS-Transistor, dessen Quellen- und Abflußkanäle in der Oberfläche der Unterlage in der Senke gebildet sind, durch einen P-Kanal-MOS-Transistor, dessen Quellen und Senkenkanäle in der Oberfläche der Unterlage außerhalb der Senke gebildet sind, durch ein erstes Schutzband mit Kanälen von P-Halbleitermaterial, gebildet in der Oberfläche der Unterlage und angeordnet auf gegenüberliegenden Seiten des N-Kanal-Transistors, durch ein zweites Schutzband mit einem Kanal von N-Halbleitermaterial, der in die Oberfläche der Unterlage benachbart zu dem P-Kanal-Transistor hineindotiert ist, und durch einen weiteren Kanal aus P-Material, gebildet in der Unterlage zwischen dem ersten Schutzband und dem P-Kanal-Transistor, wobei der weitere Kanal so angeordnet ist, daß er irgendeine bipolare Leitung verhindert, die andernfalls einen regenerativen Stromfluß in der Unterlage zwischen den Transistoren bei deren Verwendung bewirken würde.809850/0686
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB23248/77A GB1549130A (en) | 1977-06-01 | 1977-06-01 | Monolithic integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2822094A1 true DE2822094A1 (de) | 1978-12-14 |
| DE2822094C2 DE2822094C2 (de) | 1990-09-27 |
Family
ID=10192584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782822094 Granted DE2822094A1 (de) | 1977-06-01 | 1978-05-20 | Monolithische integrierte cmos- schaltung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4173767A (de) |
| DE (1) | DE2822094A1 (de) |
| FR (1) | FR2393429A1 (de) |
| GB (1) | GB1549130A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0013482A2 (de) * | 1978-12-27 | 1980-07-23 | Fujitsu Limited | Komplementäre Metalloxyd-Halbleiteranordnung |
| US6160295A (en) * | 1995-12-06 | 2000-12-12 | Siemens Aktiengesellschaft | CMOS device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4320409A (en) * | 1980-05-01 | 1982-03-16 | Bell Telephone Laboratories, Incorporated | Complementary field-effect transistor integrated circuit device |
| JPS5873147A (ja) * | 1981-10-27 | 1983-05-02 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US4797724A (en) * | 1982-06-30 | 1989-01-10 | Honeywell Inc. | Reducing bipolar parasitic effects in IGFET devices |
| JPS5955073A (ja) * | 1982-09-24 | 1984-03-29 | Fujitsu Ltd | 半導体装置 |
| US4683488A (en) * | 1984-03-29 | 1987-07-28 | Hughes Aircraft Company | Latch-up resistant CMOS structure for VLSI including retrograded wells |
| US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
| ES2048049B1 (es) * | 1991-09-05 | 1995-12-16 | Alcatel Standard Electrica | Procedimiento para la extraccion de un reloj en los sistemas de comunicaciones digitales en rafagas |
| US8482029B2 (en) * | 2011-05-27 | 2013-07-09 | Infineon Technologies Austria Ag | Semiconductor device and integrated circuit including the semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2055299A1 (de) * | 1969-11-10 | 1971-05-27 | Marconi Co Ltd | Integrierte Schaltung |
| DE1809687B2 (de) * | 1967-12-18 | 1971-09-30 | Anordnung zur vermeidung bzw herabsetzung von speicher effektartigen parasitaeren effekten zwischen einer inte grierten schaltung zugehoerigen transistoren | |
| US3641511A (en) * | 1970-02-06 | 1972-02-08 | Westinghouse Electric Corp | Complementary mosfet integrated circuit memory |
| US3955210A (en) * | 1974-12-30 | 1976-05-04 | International Business Machines Corporation | Elimination of SCR structure |
| DE2632420A1 (de) * | 1975-07-18 | 1977-01-20 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4836598B1 (de) * | 1969-09-05 | 1973-11-06 | ||
| US3673428A (en) * | 1970-09-18 | 1972-06-27 | Rca Corp | Input transient protection for complementary insulated gate field effect transistor integrated circuit device |
| US3720848A (en) * | 1971-07-01 | 1973-03-13 | Motorola Inc | Solid-state relay |
| US3959812A (en) * | 1973-02-26 | 1976-05-25 | Hitachi, Ltd. | High-voltage semiconductor integrated circuit |
| US3967295A (en) * | 1975-04-03 | 1976-06-29 | Rca Corporation | Input transient protection for integrated circuit element |
| JPS5211872A (en) * | 1975-07-18 | 1977-01-29 | Toshiba Corp | Semiconductor device |
-
1977
- 1977-06-01 GB GB23248/77A patent/GB1549130A/en not_active Expired
-
1978
- 1978-05-05 US US05/903,360 patent/US4173767A/en not_active Expired - Lifetime
- 1978-05-20 DE DE19782822094 patent/DE2822094A1/de active Granted
- 1978-05-30 FR FR7816071A patent/FR2393429A1/fr active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1809687B2 (de) * | 1967-12-18 | 1971-09-30 | Anordnung zur vermeidung bzw herabsetzung von speicher effektartigen parasitaeren effekten zwischen einer inte grierten schaltung zugehoerigen transistoren | |
| DE2055299A1 (de) * | 1969-11-10 | 1971-05-27 | Marconi Co Ltd | Integrierte Schaltung |
| US3641511A (en) * | 1970-02-06 | 1972-02-08 | Westinghouse Electric Corp | Complementary mosfet integrated circuit memory |
| US3955210A (en) * | 1974-12-30 | 1976-05-04 | International Business Machines Corporation | Elimination of SCR structure |
| DE2632420A1 (de) * | 1975-07-18 | 1977-01-20 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0013482A2 (de) * | 1978-12-27 | 1980-07-23 | Fujitsu Limited | Komplementäre Metalloxyd-Halbleiteranordnung |
| EP0013482A3 (de) * | 1978-12-27 | 1980-10-15 | Fujitsu Limited | Komplementäre Metalloxyd-Halbleiteranordnung |
| US6160295A (en) * | 1995-12-06 | 2000-12-12 | Siemens Aktiengesellschaft | CMOS device |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2393429B1 (de) | 1983-03-18 |
| FR2393429A1 (fr) | 1978-12-29 |
| GB1549130A (en) | 1979-08-01 |
| DE2822094C2 (de) | 1990-09-27 |
| US4173767A (en) | 1979-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2554296C2 (de) | Integrierte C MOS-Schaltungsanordnung | |
| DE69027240T2 (de) | Steuerschaltung für einen MOS-Leistungstransistor mit induktiver Last | |
| DE2111979A1 (de) | Feldeffekt-Halbleitereinrichtung | |
| DE68920491T2 (de) | Integrierte Halbleiterschaltung, bestehend aus einer Differenztransistorschaltung mit einem Paar von FETs. | |
| DE69232746T2 (de) | Halbleiteranordnung und Verfahren zur Erhöhung der Durchbruchspannung einer Halbleiteranordnung | |
| DE69020316T2 (de) | MOS-Schaltkreis mit einem Gate-optimierten lateralen bipolaren Transistor. | |
| DE69121860T2 (de) | Überspannungen zwischen ausgewählten Grenzen begrenzende Schutzschaltung und deren monolitsche Integration | |
| DE3016271C2 (de) | ||
| DE2461089B2 (de) | Operationsverstaerker mit einer cos/mos-inverterstufe | |
| DE2822094A1 (de) | Monolithische integrierte cmos- schaltung | |
| EP0052860B1 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
| DE2904812C2 (de) | Halbleiterspeichereinrichtung in MOS-Technologie | |
| DE2953931C2 (de) | ||
| DE69022262T2 (de) | Monolithische integrierte Schaltkreisstruktur für Zwei-Etappen-Treibersystem mit Niveau-Translationsschaltkreis für das Treibersignal für Leistungstransistoren. | |
| DE1945218A1 (de) | Integrierte Schaltung | |
| DE2631916C3 (de) | Auf einem Halbleiterchip aufgebauer Differenzverstärker aus MOS-Feldeffekttransistoren | |
| DE2635218A1 (de) | Anordnung zum schutz eines transistors | |
| DE2657293A1 (de) | Transistorschaltung | |
| DE3443363A1 (de) | Halbleitervorrichtung | |
| DE2344244A1 (de) | Logische schaltung | |
| DE1762435B2 (de) | Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor | |
| DE2738810A1 (de) | Integrierte anpasschaltung | |
| DE2415736A1 (de) | Metall-silizium-feldeffekttransistor | |
| DE69033265T2 (de) | Integrierte Halbleiterschaltung mit P- und N-Kanal-MOS-Transistoren | |
| DE2900639C3 (de) | Stromspiegelverstärker in MOS-Bauweise |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8365 | Fully valid after opposition proceedings |