DE69033265T2 - Integrierte Halbleiterschaltung mit P- und N-Kanal-MOS-Transistoren - Google Patents

Integrierte Halbleiterschaltung mit P- und N-Kanal-MOS-Transistoren

Info

Publication number
DE69033265T2
DE69033265T2 DE69033265T DE69033265T DE69033265T2 DE 69033265 T2 DE69033265 T2 DE 69033265T2 DE 69033265 T DE69033265 T DE 69033265T DE 69033265 T DE69033265 T DE 69033265T DE 69033265 T2 DE69033265 T2 DE 69033265T2
Authority
DE
Germany
Prior art keywords
mos transistors
potential
region
source
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69033265T
Other languages
English (en)
Other versions
DE69033265D1 (de
Inventor
Yukihiro Saeki
Kouji Saitoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE69033265D1 publication Critical patent/DE69033265D1/de
Publication of DE69033265T2 publication Critical patent/DE69033265T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleiterschaltung, welche innerhalb eines Halbleitersubstrats gebildet ist, umfassend:
  • eine erste Region des Halbleitersubstrats, wo erste N-Kanal MOS-Transistoren und P-Kanal MOS-Transistoren gebildet sind, wobei die ersten MOS-Transistoren Source-, Gate- und Drain- Regionen haben, und eine erste Energiequelle für die ersten Transistoren so angeordnet sind, daß sie eine erste Potentialdifferenz zwischen einem ersten Potential (Vdd) und dem Erdpotential bereitstellt;
  • eine zweite Region des Halbleitersubstrats, wo zweite N-Kanal MOS-Transistoren und P-Kanal MOS-Transistoren neben der ersten Region gebildet sind, und Drain-Regionen, Kanal-Regionen und Source-Regionen haben, und eine zweite Energiequelle für die zweiten Transistoren so angeordnet ist, daß sie eine zweite Potentialdifferenz zwischen einem zweiten Potential (Vpp) und dem Erdpotential bereitstellt, wobei die ersten und zweiten Potentialdifferenzen ungleich sind; und
  • wobei die Source-, Gate- und Drain-Regionen der ersten und zweiten MOS-Transistoren in einer Reihe entlang der ersten und zweiten Regionen angeordnet sind.
  • Konventionelle Schaltungen dieser Art werden im folgenden unter Bezugnahme auf die Fig. 1a, 1b, 2a und 2b beschrieben.
  • Weitere integrierte Halbleiterschaltungen werden in EP-A-0 182 121 und JP-A-59 163 837 beschrieben.
  • EP-A-0 245 515 beschreibt eine Halbleitervorrichtung, welche dafür ausgelegt ist die Injektion von Minoritätsladungsträgern in ein Substrat zu verhindern, wenn das an die Vorrichtung angelegte Potential aufgrund von Rauschen oder dergleichen einer Veränderung unterworfen ist.
  • Der Thyristor-Effekt bzw. die Verriegelung (englisch: latch-up) ist ein besonderes Phänomen, welches im allgemeinen zwischen CMOS-Schaltungen induziert wird, wenn parasitäre Transistoren, die in parasitären NPN- und PNP-Regionen zwischen nebeneinander liegenden Transistorelementen der CMOS-Schaltungen getriggert werden und als Thyristoren arbeiten. Der Thyristor bewirkt, daß ein nicht-steuerbarer Überschußstrom fortwährend von einem Energiequellenanschluß zum Erdanschluß fließt, der die Transistorelemente zerstört.
  • Das Thyristor-Phänomen wird ausgelöst, wenn ein MOS-Transistor neben dem durch die parasitären Transistoren gebildeten Thyristor eingeschaltet wird. In diesem Moment fließen heiße Ladungsträger, welche um ein Drain des MOS-Transistors erzeugt werden, zum Substrat und stören die normale Substratspannung.
  • Das Thyristor-Phänomen wird ausführlich unter Bezugnahme auf die Fig. 1 und 2 beschrieben.
  • Fig. 1a ist eine Planansicht, welche eine konventionelle Halbleiterschaltung zeigt, um das Thyristor-Phänomen zu erklären, und Fig. 1b ist hiervon eine Schnittansicht.
  • Wie in den Figuren gezeigt, umfaßt die konventionelle Halbleiterschaltung ein P-Typ Substrat 101 auf welchem ein Niederpotentialsystem (Vdd) und ein Hochpotentialsystem (Vpp) nebeneinander gebildet sind. Das Niederpotentialsystem (Vdd) umfaßt einen ersten P-Kanal MOS-Transistor 103 und einen ersten N-Kanal MOS-Transistor 105, welche komplementär miteinander verbunden sind. Das Hochpotentialsystem (Vpp) umfaßt einen zweiten P-Kanal MOS-Transistor 107 und einen zweiten N-Kanal MOS-Transistor 109, welche komplementär miteinander verbunden sind. Auf jeder Seite einer Grenze zwischen dem Niederpotentialsystem (Vdd) und dem Hochpotentialsystem (Vpp) sind der erste N-Kanal MOS-Transistor 105 und der zweite P- Kanal MOS-Transistor 107, welche unterschiedliche Kanalpolaritäten haben, nebeneinander angeordnet.
  • Der erste P-Kanal MOS-Transistor 103 hat eine Gate-Elektrode 111, eine P&spplus;-Drainregion 113, eine P&spplus;-Sourceregion 115 und eine N&spplus;-Region 117, um eine N-Typ Wanne mit dem Vdd-Potential zu versorgen. Der erste N-Kanal MOS-Transistor hat eine Gate- Elektrode 119, eine N&spplus;-Sourceregion 121, eine N&spplus;-Drainregion 123 und eine P&spplus;-Region 125, um das P-Typ Substrat 101 mit dem Erdpotential zu versorgen.
  • Ähnlich hat der zweite P-Kanal MOS-Transistor 107 ein Gate 125, P&spplus;-Drainregionen und P&spplus;-Sourceregionen 127 und 129, und eine N&spplus;-Region 131, um die N-Typ Wanne mit dem Vpp-Potential zu versorgen. Der zweite N-Kanal MOS-Transistor 109 hat eine Gate- Elektrode 133, N&spplus;-Sourceregionen und N&spplus;-Drainregionen 135 und 137, und eine P&spplus;-Region 139, um das P-Typ Substrat 101 mit dem Erdpotential zu versorgen.
  • In der CMOS-Halbleiterschaltung werden ein parasitärer NPN- Transistor 141 und ein parasitärer PNP-Transistor 143 gebildet.
  • Um die obige Halbleiterschaltung (CMOS-IC) normal zu betreiben, müssen die Potentiale des P-Typ Substrats 101 und der N-Typ Wanne stabil jeweils auf Erdpotential bzw. dem Pegel Vpp gehalten werden.
  • Wenn ein instantaner Triggerstrom im Substrat 101 um den parasitären NPN-Transistor 141 fließt, wird das Potential des P-Typ Substrats gegenüber dem Erdpegel angehoben, um den parasitären NPN-Transistor 141 einzuschalten, wodurch der parasitäre PNP-Transistor 143 eingeschaltet wird. Dann arbeiten die parasitären Transistoren 141 und 143 als ein Thyristor, um das Thyristor-Phänomen zu bewirken, welches dazu führt, daß ein nicht-steuerbarer Überschußstrom fortwährend vom Energiequellenanschluß 145 zum Erdanschluß 147 fließt.
  • Wenn der instantaner Triggerstrom in einer N-Typ Wanne um den parasitären PNP-Transitor 143 fließt, fällt das Potential der N-Typ Wanne gegenüber dem Pegel von Vpp ab, um den parasitären PNP-Transitor 143 einzuschalten, wodurch der parasitäre NPN- Transistor 141 eingeschaltet wird. Dann arbeiten die Transistoren 141 und 143 als Thyristor, um das Thyristor- Phänomen zu bewirken, welches dazu führt, daß ein nichtsteuerbarer Überschußstrom fortwährend vom Energieversorgungsanschluß 145 zum Erdanschluß 147 fließt.
  • Der Triggerstrom kann durch einen internen Faktor des Chips erzeugt werden. In einem Augenblick, wenn ein anderer MOS- Transistor in der Nähe der parasitären Transistoren 141 und 143 eingeschaltet wird, wird angenommen, daß heiße Ladungsträger um das Drain des MOS-Transistors erzeugt werden und zum Substrat und der N-Typ Wanne fließen, um den Triggerstrom zu erzeugen.
  • Der Triggerstrom kann ebenfalls durch einen externen Faktor des Chips erzeugt werden. Im allgemeinen hat ein MOS-IC-Chip eine Anschlußfläche (englisch: pad), welche direkt mit einer Schutzdiode verbunden ist, um eine elektrostatische Zerstörung von außerhalb des Chips zu verhindern. Wenn eine Spannung, welche die Energieversorgungsspahnung überschreitet, an die Anschlußfläche angelegt wird, wird die Schutzdiode eingeschaltet, um überschüssige Ladungen in Richtung eines Substrats oder einer N-Typ Wanne zu frei zu lassen. Es wird angenommen, daß die befreiten Ladungen den Triggerstrom des Thyristor-Phänomens erzeugen.
  • Die Tendenz zur Erzeugung eines Triggerstroms wird für drei Arten von Energiequellen betrachtet, d. h. für eine Erdung, für eine 5-Volt Energiequelle Vdd und für eine 12,5-Volt Energiequelle Vpp.
  • Zwischen den Transistoren des Vdd-Systems (5 Volt) tritt praktisch kein Thyristor-Phänomen auf. Zwischen den Transistoren des Vpp-System (12,5 Volt) tritt häufig ein Thyristor-Phänomen auf, oder zwischen einem Transistor des Vdd- Systems (5 Volt) und einem angrenzenden Transistor des Vpp- Systems (12,5 Volt). Bei der CMOS-Schaltung der Fig. 1 wurde erklärt, daß das Thyristor-Phänomen zwischen dem N-Kanal MOS- Transistor 105 des Niederpotentialsystems (Vdd) und dem P-Kanal MOS-Transistor 107 des Hochpotentialsystems (Vpp) auftritt.
  • Eine bekannte Technik zur Verhinderung des Thyristor-Phänomens ist die Schaffung einer Diffusionsschicht zwischen beispielsweise einem Transistor des Vdd-Systems und einem Transistor des Vpp-Systems, um den Triggerstrom zu absorbieren.
  • Fig. 2 zeigt ein konkretes Beispiel der Thyristor- Verhinderungstechnik. Dieses Beispiel ordnet eine Diffusionsschicht als Schutzring für die Halbleiterschaltung der Fig. 1 an.
  • In Fig. 2 ist eine P-Typ Diffusionsschicht 151 als Schutzring entlang einer Grenze zwischen dem ersten N-Kanal MOS-Transistor 105 des Niederpotentialsystems (Vdd) und dem zweiten P-Kanal MOS-Transistor 107 des Hochpotentialsystems (Vpp) angeordnet. Zusätzlich ist eine N-Typ Diffusionsschicht 153 als Schutzring um die N-Typ Wanne des zweiten P-Kanal MOS-Transistor 107 angeordnet. Die Diffusionsschichten 151 und 153 verhindern das Thyristor-Phänomen. Die übrige Anordnung der Fig. 2 ist wie die Anordnung der Fig. 1, und daher werden gleiche Elemente durch gleiche Bezugszeichen dargestellt, um deren Beschreibung wegzulassen.
  • Die Gründe warum die P-Typ Diffusionsschicht 151 und die N-Typ Diffusionsschicht 153 angeordnet sind, sind wie folgt:
  • (1) Um einen erzeugten Triggerstrom zu absorbieren und nach außen zu frei zu lassen.
  • (2) Selbst wenn das Thytistor-Phänomen auftritt, um einen Kollektorstrom zum parasitären NPN-Transistor 141 oder zum parasitären PNP-Transitor 143 fließen zu lassen, so daß der Strom durch die Schutzringe absorbiert wird, um eine positive Rückkoppelung zu unterbrechen. Um Thyristorströme auf den Transistoren 105 und 107 getrennt zu absorbieren, ist es wirksam die Ohm'schen Diffusionsschichten jeweils auf den Vdd- und Vpp-Systemen anzuordnen.
  • Die Diffusionsschichten vergrößern jedoch den Abstand zwischen dem ersten N-Kanal MOS-Transistor 105 und dem zweiten P-Kanal MOS-Transistor 107, wodurch die Chipfläche vergrößert wird. Dies ist nachteilig bei der Schaltungsintegration, welche erfordert, daß die Chipgröße minimiert wird. Obwohl die heutige Integrationstechnik in der Lage ist, den Abstand zwischen Elementen einer integrierten Schaltung zu minimieren, verhindert das Thyristor-Phänomen eine engen Anordnung von Transistoren der Vdd- und Vpp-Systeme, wodurch der Gewinn der Integrationstechnik verloren geht.
  • Eine Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterschaltung zu schaffen, welche den Abstand zwischen den Elementen der Schaltung stark verringern kann, ohne einen Thyristoreffekt zu verursachen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterschaltung zu schaffen, welche es verhindern kann, daß parasitäre Bipolartrarisistoren einen unerwünschten Thyristorbetrieb zeigen, wodurch das Thyristor-Phänomen verhindert wird.
  • Dementsprechend schafft die vorliegende Erfindung eine im Anspruch 1 definierte Halbleiterschaltung.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden besser verständlich aus der folgenden, ausführlichen Beschreibung bevorzugter Ausführungen, zusammengenommen mit den begleitenden Zeichnungen, in welchen:
  • Fig. 1 eine schematische Ansicht ist, welche eine konventionelle Halbleiterschaltung zeigt, welche das Thyristor-Phänomen bewirken kann;
  • Fig. 2 eine schematische Ansicht ist, welche eine konventionelle Halbleiterschaltung zeigt, welche mit Diffusionsschichten als Schutzringen ausgestattet ist, um das Thyristor-Phänomen zu verhindern;
  • Fig. 3 eine schematische Ansicht ist, welche eine Halbleiterschaltung nach einer ersten Ausführung der vorliegenden Erfindung zeigt; und
  • Fig. 4 eine schematische Ansicht ist, welche eine Halbleiterschaltung nach einer zweiten Ausführung der vorliegenden Erfindung zeigt.
  • Fig. 3a ist eine Planansicht, welche eine Halbleiterschaltung nach der ersten Ausführung der vorliegenden Erfindung zeigt, und Fig. 3b ist davon eine Schnittansicht.
  • Wie in den Figuren gezeigt, umfaßt die Halbleiterschaltung ein P-Typ Substrat 1, auf welchem ein Niederpotentialsystem (Vdd) und ein Hochpotentialsystem (Vpp) nebeneinander gebildet sind. Das Niederpotentialsystem (Vdd) umfaßt einen ersten N-Kanal MOS-Transistor 3 und einen ersten P-Kanal MOS-Transistor 5, welche komplementär miteinander verbunden sind. Das Hochpotentialsystem (Vpp) umfaßt einen zweiten P-Kanal MOS- Transistor 7 und einen zweiten N-Kanal MOS-Transistor 9, welche komplementär miteinander verbunden sind. Auf jeder Seite einer Grenze zwischen dem Niederpotentialsystem (Vdd) und dem Hochpotentialsystem (Vpp) sind der erste P-Kanal MOS-Transistor 5 und der zweite P-Kanal MOS-Transistor 7, welche die gleiche Kanalpolarität haben, nebeneinander angeordnet.
  • Der erste N-Kanal MOS-Transistor 3 hat eine Gate-Elektrode 11, eine N&spplus;-Drainregion 13, eine N&spplus;-Sourceregion 15 und eine P&spplus;- Region 17, um das P-Typ Substrat mit dem Erdpotential zu versorgen. Der erste P-Kanal MOS-Transistor 5 hat eine Gate- Elektrode 19, eine P&spplus;-Sourceregion 21, eine P&spplus;-Drainregion 23 und eine N&spplus;-Region 25, um eine N-Typ Wanne mit dem Vdd- Potential zu versorgen.
  • Ähnlich hat der zweite P-Kanal MOS-Transistor 7 eine Gate- Elektrode 25, P&spplus;-Drainregionen und P&spplus;-Sourceregionen 27 und 29, und eine P&spplus;-Region 31, um die N-Typ Wanne mit dem Vpp-Potential zu versorgen. Der zweite N-Kanal MOS-Transistor 9 hat eine Gate-Elektrode 33, N&spplus;-Sourceregionen und N&spplus;-Drainregionen 35 und 37, und eine P&spplus;-Region 39, welche arbeitet um das P-Typ Substrat mit dem Erdpotential zu versorgen.
  • Bei der obigen Halbleiterschaltung werden ein parasitärer NPN- Transistor 41 und parasitäre PNP-Transistoren 43 und 45 gebildet.
  • Die parasitären PNP-Transistoren 43 und 45 sind auf eine ähnliche Weise verschaltet wie in dem konventionellen Beispiel der Fig. 1. In dieser Ausführung ist jedoch ein Potential der N-Wannenregion, welche einem Emitter des parasitären NPN- Transistors 41 entspricht, niedrig (Vdd).
  • Wenn heiße Ladungsträger irgendwo im Hochpotentialsystem (Vpp) erzeugt werden, wird der parasitäre NPN-Transistor 41 nur eingeschaltet, wenn ein Potential des P-Typ Substrats vom Erdpegel erhöht wird auf einen Pegel von Vdd + Vf (Vf ist eine Diodendurchlaßspannung). Wenn beispielsweise Vdd + 5 V, dann ist Vdd + Vd = 5 + 0.7 = 5,7 V. Gewöhnlich nimmt das Substratpotential durch den Triggerstrom nicht in diesem Maße zu, so daß der parasitäre NPN-Transistor 41 nicht eingeschaltet wird, und nicht zusammen mit dem PNP-Transistor 45 einen Thyristor-Betrieb zeigt, welcher bewirkt, daß ein Überschußstrom von einem Anschluß 47 zu einem Anschluß 49 fließt. Das Thyristor-Phänomen tritt nicht auf. Auch mit dem anderen PNP-Transistor 43 wird der NPN-Transistor 41 keinen Thyristor-Betrieb zeigen, da er nicht eingeschaltet wird, wie oben erklärt.
  • Fig. 4 Zeit eine Halbleiterschaltung nach der zweiten Ausführung der vorliegenden Erfindung.
  • Wie in der Figur gezeigt, umfaßt die Halbleiterschaltung ein P- Typ Substrat 1, auf welchem ein Niederpotentialsystem (Vdd) und ein Hochpotentialsystem (Vpp) nebeneinander gebildet sind. Das Niederpotentialsystem (Vdd) umfaßt einen ersten P-Kanal MOS- Transistor 51 und einen N-Kanal MOS-Transistor 53, welche komplementär miteinander verbunden sind. Das Hochpotentialsystem (Vpp) umfaßt einen zweiten N-Kanal MOS- Transistor 55 und einen zweiten P-Kanal MOS-Transistor 57, welche komplementär miteinander verbunden sind. Auf jeder Seite einer Grenze zwischen dem Niederpotentialsystem (Vdd) und dem Hochpotentialsystem (Vpp) sind der erste N-Kanal MOS-Transistor 53 und der zweite N-Kanal MOS-Transistor 55, welche die gleiche Kanalporarität haben, nebeneinander angeordnet.
  • Der erste P-Kanal MOS-Transistor 51 hat eine Gate-Elektrode 75, eine P&spplus;-Drainregion 59, eine P&spplus;-Sourceregion 61 und eine N&spplus;- Region 63, um die N-Typ Wanne mit dem Vdd-Potential zu versorgen. Der erste N-Kanal MOS-Transistor 53 hat eine Gate- Elektrode 65, eine N&spplus;-Sourceregion 67, eine N&spplus;-Drainregion 69 und eine P&spplus;-Region 71, um das P-Typ Substrats mit dem Erdpotential zu versorgen.
  • Ähnlich hat der zweite N-Kanal MOS-Transistor 55 eine Gate- Elektrode 73, N&spplus;-Drainregionen und N&spplus;-Sourceregionen 75 und 77, und eine P&spplus;-Region 79, um das P-Typ Substrat 1 mit dem Erdpotential zu versorgen. Der zweite P-Kanal MOS-Transistor 75 hat eine Gate-Elektrode 81, P&spplus;-Sourceregionen und P&spplus;- Drainregionen 83 und 85, und eine N&spplus;-Region 87, um die N-Typ Wanne mit dem Vpp-Potential zu versorgen.
  • In der obigen Halbleiterschaltung wird ein parasitärer Bipolar- NPN-Transistor 89 gebildet.
  • Bei dieser Ausführung bilden die N&spplus;-Diffusionsregion 77, das P- Typ Substrat 1 und die N&spplus;-Diffusionsregion 67 nur einen parasitären NPN-Transistor 89, so daß selbst wenn ein Triggerstrom fließt, der das Potential des P-Typ Substrats 1 erhöht, der parasitäre NPN-Transistor 89 nicht eingeschaltet werden kann, um zu bewirken, daß ein Strom von der N&spplus;-Region 77 zur N&spplus;-Region 67 fließt.
  • Da die Ausführung keinen parasitären PNP-Transistor hat, wird kein Thyristor-Zusammenhang gebildet, der ein Thyristor- Phänomen verursachen könnte.
  • Obwohl bei den obigen Ausführungen N-Typ Wannen gebildet sind, sind auch P-Typ Wannen anwendbar, wenn die Potentialbeziehungen invertiert werden. Ferner ist auch eine Zwillingswannenstruktur, welche P-Typ Wannen und N-Typ Wannen verwendet, anwendbar.
  • Das Vorangegangene beschrieb eine Halbleiterschaltung, bei welcher zwei MOS-Transistoren, welche die gleiche Kanalpolarität haben, nebeneinander angeordnet sind auf jeder Seite einer Grenze zwischen zwei CMOS-Schaltungen mit unterschiedlichen Energieversorgungsspannungen, um den Thyristor-Betrieb von parasitären Bipolartransistoren zu verhindern.
  • Insbesondere werden zwei MOS-Transistoren, welche die gleiche Kanalpolarität haben, auf jeder Seite einer Grenze zwischen einem Niederpotentialsystem (Vdd) und einem Hochpotentialsystem (Vpp) angeordnet, so daß parasitäre Bipolartransistoren, die durch die MOS-Transistoren gebildet werden, keinen Thyristor- Betrieb ausführen. Dementsprechend tritt kein Thyristor- Phänomen auf, und im Gegensatz zur konventionellen Halbleiterschaltung ist kein Diffusionsgebiet zur Verhinderung des Thyristor-Effekts erforderlich.
  • Mit dieser. Anordnung kann der Abstand zwischen den Transistoren der Niederpotential- und Hochpotentialsysteme auf eine Minimalschranke reduziert werden, die durch die Herstellungstechnik erlaubt wird. Diese Anordnung kann daher die LSI-Chipfläche weiter verringern, ohne Bewirkung des Thyristor-Phänomens.
  • Verschiedene Modifikationen werden dem Fachmann nach dem Studium der Lehre der vorliegenden Offenbarung möglich sein, ohne sich aus dem Schutzumfang zu entfernen.

Claims (3)

1. Halbleiterschaltung, welche innerhalb eines Halbleitersubstrates (1) eines ersten Leitfähigkeitstyps (P) gebildet ist, und umfasst:
eine erste Region des Halbleitersubstrates, in welcher ein Paar komplementär verbundener erster MOS-Transistoren (5, 5; 51, 53) gebildet ist, wobei einer (3; 53) der ersten MOS-Transistoren von einem zweiten Leitfähigkeitstyp (N) ist, und der andere (5; 51) der ersten MOS-Transistoren vom ersten Leitfähigkeitstyp ist und in einer ersten Wanne des zweiten Leitfähigkeitstyps in dem Substrat gebildet ist, und die ersten MOS-Transistoren (3, 5; 51, 53) Gate-, Source- und Drain-Gebiete (11, 15, 13; 19, 21, 23; 57, 61, 59; 65, 67, 69) haben;
eine erste Quelle für die ersten MOS-Transistoren, welche angeordnet ist, eine erste Potentialdifferenz zwischen einem ersten Potential (Vdd) und dem Erdpotential bereitzustellen, durch Bereitstellung des ersten Potentials für das Source (21; 61) des ersten MOS- Transistors des ersten Leitfähigkeitstyps und für ein erstes Wannenkontaktgebiet (25; 63), welches in der ersten Wanne gebildet ist, und durch Bereitstellung des Erdpotentials für das Source (15; 77) des ersten MOS- Transistors des zweiten Leitfähigkeitstyps und für ein erstes Substratkontaktgebiet (17; 71), das in dem ersten Gebiet des Substrats gebildet ist;
ein zweites Gebiet des Halbleitersubstrates, in welchem ein Paar von komplementär verbundenen zweiten MOS- Transistoren (7, 9; 55, 57) neben dem ersten Gebiet gebildet ist, wobei einer (9; 55) der zweiten MOS- Transistoren vom zweiten Leitfähigkeitstyp ist und der andere (7; 57) der zweiten MOS-Transistoren vom ersten Leitfähigkeitstyp ist und in einer zweiten Wanne des zweiten Leitfähigkeitstyps in dem Substrat gebildet ist, und die zweiten MOS-Transistoren (7, 9; 55, 57) Gate-, Source- und Drain-Gebiete (25, 29, 27; 33, 35, 37; 73, 77, 75; 81, 82, 83, 85) haben;
eine zweite Quelle für die zweiten MOS-Transistoren, welche angeordnet ist, eine zweite Potentialdifferenz zwischen einem zweiten Potential (Vpp) und dem Erdpotential bereitzustellen, durch Bereitstellung des zweiten Potentials für das Source (29; 83) des zweiten MOS-Transistors des ersten Leitfähigkeitstyps und für ein zweites Wannenkontaktgebiet (31, 87), welches in der zweiten Wanne gebildet ist, und durch Bereitstellung des Erdpotentials für das Source (35; 77) des zweiten MOS- Transistors des zweiten Leitfähigkeitstyps und für ein zweites Substratkontaktgebiet (39; 79), welches in dem zweiten Gebiet des Substrats gebildet ist, wobei das zweite Potential verschieden ist von dem ersten Potential;
wobei die Gate-, Source- und Drain-Gebiete der ersten und zweiten MOS-Transistoren, und die Wannenkontakt- und Substratkontakt-Gebiete in einer Reihe angeordnet sind, welche sich in den ersten und zweiten Regionen des Halbleitersubstrats und über die zwischen den ersten und zweiten Regionen gebildete Grenze erstreckt;
wobei die zwei MOS-Transistoren (5, 7; 53, 55), welche in der Reihe auf jeweiligen Seiten der Grenze zwischen den ersten und zweiten Gebieten des Halbleitersubstrates nebeneinanderliegen, die gleiche Kanalpolarität haben; und
wobei die Grenze sich in dem Halbleitersubstrat des ersten Leitfähigkeitstyps befindet, und wobei die Sequenz von Dotierarten der Source-, Drain-, Wannen- und Zwischen- Gebiete von der Grenze entlang der Reihe in dem ersten Gebiet gleich ist wie die Sequenz der Dotierarten der Source-, Drain-, Wannen- und Zwischengebiete von der Grenze entlang der Reihe in dem zweiten Gebiet.
2. Halbleiterschaltung nach Anspruch 1, wobei die MOS- Transistoren (53, 55) der ersten und zweiten Gebiete, welche auf jeweiligen Seiten der Grenze nebeneinander angeordnet sind, jeweils vom N-Kanal-Typ sind.
3. Halbleiterschaltung nach Anspruch 1, wobei die MOS- Transistoren (5, 7) der ersten und zweiten Gebiete, welche auf jeweiligen Seiten der Grenze nebeneinander angeordnet sind jeweils vom P-Kanal-Typ sind.
DE69033265T 1989-02-03 1990-02-02 Integrierte Halbleiterschaltung mit P- und N-Kanal-MOS-Transistoren Expired - Fee Related DE69033265T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1023985A JPH0770689B2 (ja) 1989-02-03 1989-02-03 半導体回路

Publications (2)

Publication Number Publication Date
DE69033265D1 DE69033265D1 (de) 1999-10-07
DE69033265T2 true DE69033265T2 (de) 2000-01-05

Family

ID=12125867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69033265T Expired - Fee Related DE69033265T2 (de) 1989-02-03 1990-02-02 Integrierte Halbleiterschaltung mit P- und N-Kanal-MOS-Transistoren

Country Status (4)

Country Link
EP (1) EP0381237B1 (de)
JP (1) JPH0770689B2 (de)
KR (1) KR930001289B1 (de)
DE (1) DE69033265T2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0574699A2 (de) * 1992-05-20 1993-12-22 Akzo Nobel N.V. Dialysemembran aus Celluloseacetat
US5814845A (en) * 1995-01-10 1998-09-29 Carnegie Mellon University Four rail circuit architecture for ultra-low power and voltage CMOS circuit design
US6366061B1 (en) 1999-01-13 2002-04-02 Carnegie Mellon University Multiple power supply circuit architecture
DE19919129A1 (de) * 1999-04-27 2000-11-09 Siemens Ag Substratkontakt für eine leitende Wanne in einer Halbleiterspeicheranordnung
JP5022013B2 (ja) * 2006-12-12 2012-09-12 株式会社豊田中央研究所 静電気保護用半導体装置および自動車用複合ｉｃ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163837A (ja) * 1983-03-09 1984-09-14 Toshiba Corp 半導体集積回路
JPS61100947A (ja) * 1984-10-22 1986-05-19 Toshiba Corp 半導体集積回路装置
JPS6273656A (ja) * 1985-09-26 1987-04-04 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
KR900013655A (ko) 1990-09-06
JPH0770689B2 (ja) 1995-07-31
EP0381237A2 (de) 1990-08-08
EP0381237A3 (de) 1991-03-27
JPH02205067A (ja) 1990-08-14
EP0381237B1 (de) 1999-09-01
DE69033265D1 (de) 1999-10-07
KR930001289B1 (ko) 1993-02-25

Similar Documents

Publication Publication Date Title
DE69515560T2 (de) Vorrichtung und Verfahren zum Schutz einer integrierten Schaltung
DE69327357T2 (de) Integrierte Halbleiterschaltungsanordnung
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE69329081T2 (de) Verfahren zur Herstellung von Dioden zum Schutz gegen elektrostatische Entladungen
DE69207732T2 (de) Monolithische Niederspannungsschutzdiode mit geringer Kapazität
DE3881130T2 (de) MOS-Eingangs-/Ausgangsschutz unter Benutzung eines Entwurfs mit umschaltbarem Körperpotential.
DE69631940T2 (de) Halbleitervorrichtung
DE69027240T2 (de) Steuerschaltung für einen MOS-Leistungstransistor mit induktiver Last
DE69330455T2 (de) Überspannungsschutzstruktur für vertikale Halbleiterkomponenten
DE3838962C2 (de)
DE69524021T2 (de) Elektrostatische Entladungsschutzanordnung für MOS-ingegrierte Schaltungen
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
EP0261370B1 (de) Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik
DE102008036834A1 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE19614522C2 (de) Integrierte Halbleitervorrichtung zum Bereitstellen einer Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE2514466B2 (de) Integrierte halbleiterschaltung
EP0396553B1 (de) Integrierte schaltung mit ''latch-up''-schutzschaltung in komplementärer mos-schaltungstechnik
DE69224275T2 (de) MOS-Transistor mit integrierter Zener-Schutzdiode
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
EP0261371B1 (de) Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik
DE4411869A1 (de) Integrierte Schaltungsanordnung zum Treiben einer induktiven Last
DE69033265T2 (de) Integrierte Halbleiterschaltung mit P- und N-Kanal-MOS-Transistoren
EP1212796B1 (de) Esd-schutzanordnung für signaleingänge und -ausgänge mit überspannungstoleranz
DE69219270T2 (de) Integrierte Schaltung mit aufgeladenem Knoten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee