DE2822094C2 - - Google Patents

Description

Die Erfindung betrifft eine monolithische integrierte CMOS-Schaltungsanordnung der im Oberbegriff des Anspruchs 1 genannten Art.

Monolithische integrierte CMOS-Schaltungsanordnungen sind allgemein bekannt. Sie weisen eine Vielzahl von in einer ge­ meinsamen Silizium-Unterlage gebildeten MOS-Transistoren mit N-Kanal und P-Kanal auf. Eine äußerst hohe Transistorpackdichte wurde bei CMOS-Schaltkreisen erzielt, und typischerweise sind 25 000 Transistoren auf einem Plättchen von weniger als 1 cm² untergebracht. Die Transistoren sind dadurch gebildet, daß Berei­ che zweier unterschiedlicher Leitfähigkeitsarten in die Unterlage dotiert worden sind. Gewöhnlich ist die Unterlage so dotiert, daß sie eine N-Leitfähigkeit hat, während die P-Kanal-Transi­ storen in der Oberfläche der Unterlage und die N-Kanal-Transi­ storen in einer oder mehreren P-Senken gebildet sind, die in die N-Unterlage hineindotiert sind. Die Transistoren sind durch Me­ tallisierungsschichten miteinander verbunden, so daß sie be­ kannte Inverter- und Übertragungsgatter oder andere Schalt­ kreisanordnungen bilden.

Eine Schwierigkeit bei CMOS-Schaltungen besteht darin, daß eine unerwünschte elektrische Leitung zwischen benachbarten Transistoren als Folge der zuvor genannten Transistorpackdichte auftreten kann. Es ist nun allgemein bekannt, daß die N- und P- Kanal-Transistoren mit unipolarer Leitung arbeiten, und zur Verhinderung einer unipolaren Leitung zwischen N- und P-Kanal- Transistoren sind gewöhnlich stark dotierte Schutzbänder um die Transistoren herum gebildet.

Unter gewissen Betriebsbedingungen der Schaltung kann auch eine unerwünschte bipolare Leitung zwischen den verschiedenen zuvor genannten N- und P-Bezirken der benachbarten N- und P- Transistoren auftreten, wobei die bipolare Leitung einen regene­ rativen Stromfluß zwischen den Transistoren bewirkt, der sich unkontrolliert aufbaut und die Schaltung zerstören kann. Die un­ erwünschte bipolare Leitung kann z. B. durch eine Eingangsspan­ nung an den Schaltkreis aufgebaut sein, die durch unerwünschte Spannungsspitzen verunreinigt ist, wodurch die Eingangsspan­ nung einen Überwert außerhalb des normalen Arbeitsbereichs an­ nimmt, so daß die sich ergebende bipolare Leitung einen regene­ rativen Stromfluß bewirkt, der sich sehr schnell und unkontrol­ liert zu einem Maximalwert aufbaut, der durch die Versorgungs­ kapazität der Stromversorgungsquelle bestimmt ist, wodurch die Transistoren mit starken Strömen beaufschlagt werden, die die Schaltung zerstören können. Um eine solche Zerstörung der Schaltung zu verhindern, wurden bekannte CMOS-Schaltungen mit spannungsbegrenzenden Schaltungen ausgestattet, die die Ein­ gangsspannungen auf einen vorbestimmten Bereich begrenzen, in dem die zuvor genannte bipolare Leitung nicht auftritt, jedoch haben die bekannten spannungsbegrenzenden Schaltungen den Nach­ teil, daß sie unerwünscht kompliziert sind und Platz in der Schaltung benötigen.

Durch die US-PS 39 55 210 ist bei einer Schaltungsanordnung der eingangs genannten Art die Verwendung von Schutz­ bändern zur Verringerung der Verstärkung von benachbarten, parasitären Einrichtungen und damit zur Verhinderung einer SCR- Wirkung (silicon-controlled rectifier) zwischen den parasi­ tären Einrichtungen bekannt. Durch die DE-OS 20 55 299 ist eine bipolare Dualtransistoranordnung bekannt, bei der zwei vertikale, bipolare Transistoren in einem n-Substrat gebildet sind und ein einzelner p-Schutzbereich zwischen den beiden vertikalen, bipolaren Transistoren angeordnet ist.

Der Erfindung liegt die Aufgabe zugrunde, eine CMOS- Schaltungsanordnung so auszuführen, daß ihre Zerstörung durch Eingangspotentiale, die im Bereich der Potentiale der Versor­ gungsquelle liegen können, verhindert wird.

Die der Erfindung zugrundeliegende Aufgabe wird durch die im Kennzeichen des Anspruchs 1 angegebene Lehre gelöst.

Bei Anwendung dieser Lehre wird eine bipolare Leitung zwischen dem ersten und dem zweiten Transistor verhindert und damit auch ein regenerativer Stromfluß in dem Substrat, der zu einer Zerstörung der Transistoren führen kann.

Es ist besonders zweckmäßig, wenn sich der weniger stark dotierte Teilbereich von dem stark dotierten Teilbereich aus im wesentlichen bis zu der gleichen Tiefe wie die Senke in das Substrat hineinerstreckt.

Eine andere zweckmäßige Weiterbildung besteht darin, daß die Senke von einem Schutzring umgeben ist, der vom gleichen Leitfähigkeitstyp ist wie die Senke und eine Verunreinigungs­ konzentration hat, die größer ist als die Verunreinigungs­ konzentration der Senke.

Anhand der Zeichnung soll die Erfindung näher erläutert werden.

Fig. 1 ist eine schematische Schaltung eines bekannten CMOS-Inverters.

Fig. 2 verdeutlicht schematisch im Querschnitt ein Siliziumplättchen, das die Schaltung gemäß Fig. 1 enthält und außerdem schematisch parasi­ tische bipolare Transistoren aufweist, die in dem Plättchen als Ergebnis der besonderen Aus­ bildung des CMOS-Kreises gebildet sind.

Fig. 3 zeigt schematisch eine Schaltung der parasi­ tischen bipolaren Transistoren gemäß Fig. 2.

Fig. 4 zeigt schematisch im Querschnitt ein Silizium­ plättchen mit einem CMOS-Inverter gemäß der vorliegenden Erfindung.

Fig. 5 zeigt die parasitischen bipolaren Transistoren bei der CMOS-Schaltung der Fig. 4.

Zunächst sei auf die Fig. 1 und 2 Bezug genommen, in denen ein bekannter CMOS-Inverter dargestellt ist, der ein N- Substrat 1 aufweist, in dem sich eine P-Senke 2 befindet. In der Senke 2 ist ein MOS-Transistor 3 gebildet, der eine Sourcezone 4, eine Drainzone 5, eine Gatterelektrode 6 und eine Oxydschicht 7 aufweist. In der Oberfläche des Substrats 1 ist ein weiterer MOS-Transistor 8 gebildet, der einen mittels einer metallisierten Oberflächenschicht mit der Drainzone 5 des MOS-Transistors 3 verbundene Drainzone 9 aufweist sowie eine Sourcezone 10, eine Gatterelektrode 11 und eine Oxyd­ schicht 12.

Die P-Senke 2 ist von einem stark dotierten P-Schutzring 13 umgeben, der über eine metallisierte Oberflächenschicht 14 mit der Sourcezone 4 des MOS-Transistors 3 verbunden ist. Ein stark dotierter N-Schutzring 15 ist in dem Substrat benachbart zu dem MOS-Transistor 8 gebildet und mit der Source des Tran­ sistors 8 durch eine metallische Oberflächenschicht 16 verbun­ den. Eine passend ausgebildete SiO₂-Schicht 17 sorgt für eine elektrische Isolation zwischen den elektrischen Kanälen und ihren metallisierten elektrischen Verbindungen.

Bei Betrieb der Einrichtung werden symmetrische elektri­ sche Potentiale entgegengesetztr Polaritäten (+V und -V) von einer nicht dargestellten Versorgungsquelle her jeweils an die Sourcen der Transistoren 3 und 8 angelegt, während ein Potential an die Gatter der Transistoren 3 und 8 über eine Lei­ tung 18 angelegt und ein Ausgangssignal von der metallisierten Verbindung zwischen den Drainzonen 5 und 9 der Transistoren über eine Ausgangsleitung 19 abgenommen wird.

Die komplementären MOS-Transistoren 3 und 8 arbeiten in bekannter Weise durch unipolare Leitung als Inverter. Das Vor­ handensein der verschiedenen N- und P-Bezirke der Einrichtung begünstigt jedoch bei Betrieb eine bipolare Leitung innerhalb des Substrats. Diese bipolare Leitung läßt sich mit einer ge­ wissen Genauigkeit beschreiben und quantifizieren, wenn man davon ausgeht, daß die P- und N-Bezirke zwei parasitäre bipo­ lare Transistoren Q 1 und Q 2 bilden, die in der in den Fig. 2 und 3 gezeigten Weise miteinander verbunden sind. Der parasi­ täre Transistor Q 1 ist ein PNP-Transistor und durch das N- Substrat 1, das die Basis darstellt, durch die P-Drainzone 9 und P-Sourcezone 10, die die beiden Emitter für den Transistor bilden, und die P-Senke 2 gebildet, die den Kollektor dar­ stellt. Der parasitäre Transistor Q 2 ist ein NPN-Transistor und weist zwei Emitter auf, die durch die Sourcezonen 4 und 5 gebildet sind, eine Basis, die durch die P-Senke 2 gebildet ist, und einen Kollektor, der durch das N-Substrat 1 gebildet ist. Die Basis des Transistors Q 1 ist mit der +V-Versorgungs­ spannung über einen Widerstand verbunden, der durch den N- Schutzring 15 gebildet ist, und die Basis des Transistors Q 2 ist mit der -V-Versorgungsspannung über einen Widerstand ver­ bunden, der durch den P-Schutzring 13 gebildet ist. Die Basis des Transistors Q 1 ist mit dem Kollektor des Transistors Q 2 verbunden und umgekehrt. Die Verstärkungen der parasitären Transistoren Q 1 und Q 2 und die Werte der betreffenden Wider­ stände hängen von den Diffusionswiderständen und der Schaltungs­ ausbildung ab. Bei einem typischen Ausführungsbeispiel ist die Stromverstärkung des Transistors Q 1 jedoch näherungsweise eins, und die Stromverstärkung des Transistors Q 2 beträgt mehrere Hundert. Das Produkt der Stromverstärkungen der Tran­ sistoren ist somit sehr viel größer als eins, und somit sind die Transistoren Q 1 und Q 2 in einer Rückkopplungsschleife ange­ ordnet, die bei Betrieb durch passende Betriebspotentiale auf­ geschaukelt werden kann, die an die CMOS-Schaltung angelegt sind.

Für den Fall, daß an die Eingangsleitung 18 eine Stör­ spannungsspitze angelegt ist, deren Wert größer als der der Klemmspannungen ±V ist, wird die Rückkopplungsschleife in Funktion gebracht oder aufgeschaukelt, eine Bedingung, die nachfolgend als "Verriegelung" bezeichnet wird, und die Tran­ sistoren Q 1 und Q 2 injizieren fortwährend einen starken Strom in die P- und N-Zonen der Transistoren 3 und 8, wobei der Strom nur durch den von der Speisequelle her zur Verfügung stehenden Strom begrenzt ist. Der starke injizierte Strom kann zur Zerstörung der MOS-Transistoren 3 und 8 führen.

Eine monolithische integrierte CMOS-Schaltung gemäß der Erfindung sei nachfolgend anhand der Fig. 4 und 5 beschrieben, bei denen eine Verriegelung einer regenerativen Schleife zwischen den Transistoren Q 1 und Q 2 verhindert ist.

Der Aufbau der integrierten Schaltung der Fig. 4 entspricht dem gemäß Fig. 2, und gleiche Teile sind mit gleichen Bezugs­ ziffern versehen. Die Schaltung gemäß Fig. 4 weist jedoch einen zusätzlichen P-Halbleiterbereich 20 zwischen den komple­ mentären MOS-Transistoren 3 und 8 auf. Der zusätzliche Halb­ leiterbereich 20 besteht aus einem stark dotierten P-Teilbereich 20 ª in der Oberfläche des N-Substrats 1 und einem schwach do­ tierten, tiefen P-Teilbereich 20 b , der sich in die Unterlage bis ungefähr zur Tiefe der P-Senke 2 erstreckt. Eine Elektrode 21 aus einer metallisierten Oberflächenschicht ist mit dem P-Teilbereich 20 ª verbunden, wobei die Elektrode mit der nega­ tiven Versorgungsklemme verbunden ist, die Verbindung ist schematisch durch eine Leitung 22 zum besseren Verständnis angedeutet, obwohl in der Praxis die Verbindung durch eine Metallelektrodenschicht gebildet ist.

Das Vorhandensein des P-Halbleiterbereichs 20 beeinflußt die Konfiguration der parasitären bipolaren Transistoren Q 1 und Q 2, die die bipolare Leitung innerhalb des Substrats beschreiben. Die Konfiguration der parasitären Transistoren ist in den Fig. 4 und 5 gezeigt, und es ist zu ersehen, daß der P-Halb­ leiterbereich 20 den Transistor Q 1 mit einem weiteren Kollektor 23 ausstattet, der direkt mit der negativen (-V) Klemmen­ spannung verbunden ist, mit dem Ergebnis, daß nur ein kleiner Teil des Kollektorstroms des Transistors Q 1 zu der Basis des Transistors Q 2 führt, während der größte Teil des Kollektor­ stroms von Q 1 direkt zu der negativen Speiseklemme über den Kollektor 23 fließt. Infolgedessen ist die Stromverstärkung in der durch die parasitären Transistoren Q 1 und Q 2 gebildeten Schleife kleiner als eins, so daß bei Stromfluß in den Tran­ sistoren Q 1 und Q 2 ein regenerativer Strom nicht bis zu einem unbegrenzten Wert aufgebaut wird, vielmehr einen Wert annimmt, der durch die Vorwärtsvorspannung der Ausgangsleitung 19 in bezug zu der Klemmenspannung V bestimmt ist. Die Verriegelung oder Aufschaukelung wird somit verhindert, und der CMOS-Kreis verarbeitet sicher Eingangspotentiale, die sich im Bereich der Potentiale der Versorgungsquelle (+V und -V) und darüber hinaus erstrecken, ohne daß eine Bedingung auftritt, die zu einer Zerstörung der Schaltung führt.

Natürlich sind Abwandlungen der zuvor beschriebenen An­ ordnung möglich, ohne vom Grundgedanken der Erfindung abzuwei­ chen. Zum Beispiel kann das Substrat 1 aus P-Material sein, in welchem Falle alle die P-Zonen der Fig. 4 durch N-Zonen und umgekehrt ersetzt würden.

Es sei darauf hingewiesen, daß die Schaltungsanordnung gemäß Fig. 4 nur einen kleinen Teil der integrierten Schaltung darstellt, die in der Tat viel mehr komplementäre MOS- Transistoren aufweist. Halbleiterbereiche wie z. B. Halbleiter­ bereich 20 brauchen nicht notwendigerweise zwischen allen be­ nachbarten komplementären Transistoren der Schaltung vorge­ sehen zu sein, und es ist zweckmäßig, Halbleiterbereiche wie z. B. Halbleiterbereich 20 nur zwischen komplementären Tran­ sistoren vorzusehen, die Eingangs- und Ausgangsstufen dar­ stellen, da es nur diese Transistoren sind, die Störspannungs­ änderungen ausgesetzt sind, die eine bipolare Verriegelung in der Schaltung aufschaukeln oder in Gang setzen können.

Claims (3)

1. Monolithische integrierte CMOS-Schaltungsanordnung in einem Substrat aus einem Halbleitermaterial eines ersten Leitfähigkeitstyps, mit einer in dem Substrat ausgebildeten Senke des zweiten Leitfähigkeitstyps, mit einem ersten MOS-Transistor in dem Substrat, wobei der erste Transistor eine erste Sourcezone und eine erste Drainzone des zweiten Leitfähigkeitstyps aufweist,
mit einem zweiten MOS-Transistor in der Senke, wobei der zweite Transistor eine zweite Sourcezone und eine zweite Drainzone des ersten Leitfähigkeitstyps aufweist, mit einem Halbleiterbereich des zweiten Leitfähigkeitstyps, der in dem Substrat zwischen den MOS-Transistoren ange­ ordnet ist,
dadurch gekennzeichnet,
daß der Halbleiterbereich einen stark dotierten Teilbereich (20 a) in der Oberfläche des Substrats (1) und unterhalb des stark dotierten Teilbereichs (20 a) einen weniger stark dotierten Teilbereich (20 b) aufweist, der sich von dem stark dotierten Teilbereich (20 a) aus in das Substrat (1) hineinerstreckt.

2. Schaltungsanordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß sich der weniger stark do­ tierte Teilbereich (20 b) von dem stark dotierten Teilbereich (20 a) aus im wesentlichen bis zu der gleichen Tiefe wie die Senke (2) in das Substrat (1) hineinerstreckt.

3. Schaltungsanordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Senke (2) von einem Schutzring (13) umgeben ist, der vom gleichen Leitfähig­ keitstyp ist wie die Senke (2) und eine Verunreinigungs­ konzentration hat, die größer ist als die Verunreinigungs­ konzentration der Senke (2).