DE69022262T2 - Monolithische integrierte Schaltkreisstruktur für Zwei-Etappen-Treibersystem mit Niveau-Translationsschaltkreis für das Treibersignal für Leistungstransistoren. - Google Patents

Monolithische integrierte Schaltkreisstruktur für Zwei-Etappen-Treibersystem mit Niveau-Translationsschaltkreis für das Treibersignal für Leistungstransistoren.

Info

Publication number
DE69022262T2
DE69022262T2 DE69022262T DE69022262T DE69022262T2 DE 69022262 T2 DE69022262 T2 DE 69022262T2 DE 69022262 T DE69022262 T DE 69022262T DE 69022262 T DE69022262 T DE 69022262T DE 69022262 T2 DE69022262 T2 DE 69022262T2
Authority
DE
Germany
Prior art keywords
epitaxial layer
driver
conductivity type
stage
pockets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69022262T
Other languages
English (en)
Other versions
DE69022262D1 (de
Inventor
Sergio Palara
Mario Paparo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Application granted granted Critical
Publication of DE69022262D1 publication Critical patent/DE69022262D1/de
Publication of DE69022262T2 publication Critical patent/DE69022262T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Element Separation (AREA)

Description

  • Die Erfindung betrifft ein monolithisches integriertes zweistufiges Treibersystem mit Pegelumsetzschaltungskomponente für das Treibersignal bei Leistungstransistoren, insbesondere Halbbrückenschaltungen.
  • Auf dem Gebiet der Leistungselektronik erfordert das Treiben von Transistoren in einer Halbbrückenschaltung, die hohen Spannungen (etwa 500 Volt) ausgesetzt ist, üblicherweise den Einsatz von zwei Treiberstufen, von denen die eine, die sogenannte "obere Stufe" eine Substratspannung in bezug auf Masse erreichen kann, die der hohen Versorgungsspannung gleicht, während die andere, die sogenannte "untere Stufe", mit einer niedrigeren Spannung (etwa von 10 bis 15 Volt) versorgt werden kann.
  • Wenn bei einem Treibersystem dieser Art das Steuersignal an die untere Stufe gelegt wird, muß es möglich sein, auch die obere Stufe mit dem gleichen Signal oder einem daraus durch Manipulation erhaltenen Signal zu treiben.
  • Deshalb muß für eine elektrische Verbindung zwischen den beiden Stufen gesorgt werden, die in der Lage ist, das Treibersignal von der unteren Stufe auf die obere Stufe zu transferieren, und eine solche elektrische Verbindung muß ersichtlich mit Hilfe einer Schaltungskomponente (etwa einem Transistor) realisiert werden, die in der Lage ist, der fraglichen hohen Spannung standzuhalten.
  • Wenn es erwünscht ist, das Treibersystem auf einem einzigen Chip zu integrieren, so ist dies mit Mitteln aus dem Stand der Technik dadurch möglich, daß man von einer Hochspannungstechnologie bei einem P- leitenden Halbleitersubstrat Gebrauch macht. Auf diese Weise werden allerdings sämtliche Schaltungskomponenten des Systems einschließlich solcher, die sehr niedrigen Spannungen ausgesetzt werden, beispielsweise die internen Komponenten der zwei Treiberstufen, so gefertigt, daß sie hohen Spannungen standhalten. Dies ist unwirtschaftlich; denn bekanntlich belegt eine Komponente, die in Hochspannungstechnologie ausgelegt ist, eine Fläche des Halbleitermaterials, die viel größer ist als eine Komponente, die in Niederspannungstechnologie ausgelegt ist, was auf die quadratische Abhängigkeit der Größe von der Betriebsspannung zurückzuführen ist.
  • Die europäische Patentanmeldung EP-A-262 723 offenbart ein monolithisches Hochspannungs-Halbleiterbauelement mit pn-Übergängen, die für die Kollektor-Basis-Zone eines Leistungstransistors und für die Trennzone einer integrierten Schaltung ausgelegt sind, und die in der Lage sind, hohen Spannungen standzuhalten.
  • Das Ziel der vorliegenden Erfindung ist es nun, ein monolithisches integriertes zweistufiges Treibersystem mit Pegelumsetzschaltungskomponente für das Treibersignal von Leistungstransistoren anzugeben, welches für sämtliche Schaltungskomponenten beider Treiberstufen von einer Niederspannungstechnologie Gebrauch macht.
  • Erfindungsgemäß wird dieses Ziel erreicht durch ein monolithisches integriertes System, wie es in den unabhängigen Ansprüchen 1 und 2 angegeben ist.
  • Es wird somit ein monolithischer integrierter Aufbau erreicht, der es der Pegelumsetzschaltungskomponente gestattet, den hohen Spannungen standzuhalten, denen sie ausgesetzt wird, und welcher gleichzeitig die Ausbildung der internen Komponenten der beiden Treiberstufen mit einer Niederspannungstechnologie gestattet. Letztere haben deshalb eine verringerte Größe, und folglich ist der monolithische Aufbau kompakt und billig.
  • Zur Verdeutlichung und lediglich als Beispiel sind in den beigefügten Zeichnungen einige Ausführungsformen der vorliegenden Erfindung dargestellt. Es zeigen:
  • Fig. 1 das Schaltungsdiagramm eines zweistufigen Treibersystems mit Bipolarkomponenten für einer Halbbrückenschaltung mit Leistungstransistoren vom IGBT- Typ, der obere vom P-Kanal-Typ, der untere vom N- Kanal-Typ;
  • Fig. 2 das Schaltungsdiagramm eines ähnlichen Treibersystems, realisiert mit MOS-Komponenten;
  • Fig. 3 das Schaltungsdiagramm eines zweistufigen Treiber systems mit Bipolar-Komponenten für eine Halbbrückenschaltung mit Leistungstransistoren vom IGBT- Typ, beide vom N-Kanal-Typ;
  • Fig. 4 das Schaltungsdiagramm eines ähnlichen Treiber systems, realisiert mit MOS-Komponenten;
  • Fig. 5 eine schematische Querschnittansicht des wesentlichen Teils des erfindungsgemäßen monolithischen integrierten Aufbaus, der einem Schaltungsdiagramm mit Bipolar-Komponenten des in den Fig. 1 und 3 dargestellten Typs entspricht;
  • Fig. 6 eine weitere Schnittansicht, jedoch in vergrößertem Maßstab und in größerer Einzelheit, des Mittelteils des Aufbaus nach Fig. 5, wobei eine Pegelumsetzschaltungskomponente zwischen den zwei Treiberstufen ausgebildet ist;
  • Fig. 7 eine schematische Querschnittansicht des wesentlichen Teils des erfindungsgemäßen monolithisch integrierten Aufbaus, was einem Schaltungsdiagramm mit MOS- Komponenten des in Fig. 2 und 4 dargestellten Typs entspricht;
  • Fig. 8 und 9 eine Draufsicht von oben bzw. eine Schnittansicht entlang der Linie IX-IX in Fig. 8, des Mittelteils einer anderen Ausführungsform eines erfindungsgemäßen monolithisch integrierten Aufbaus für Schaltungsdiagramme mit Bipolar-Komponenten.
  • In Fig. 1 ist eine Halbbrückenschaltung dargestellt, die durch zwei in Reihe zwischen eine Versorgungs-Hochspannung Vcc (von z. B. 500 Volt) und Erde geschaltete Leistungstransistoren T1 und T2 gebildet wird. Der Ausgang U der Halbbrücke wird von einem Zwischenabzweigungspunkt zwischen den Transistoren T1 und T2 erhalten. Beim dargestellten Beispiel werden letztere durch zwei IGBT-Transistoren (Bipolar Transistoren mit isoliertem Gate) vom P-Kanal- bzw. N-Kanal-Typ gebildet.
  • Die Gateansteuerung der beiden Leistungstransistoren T1 und T2 erfolgt über eine obere bzw. eine untere Treiberstufe DR1 und DR2, jeweils durch Bipolar-Komponenten gebildet, die in unterschiedlicher Anordnung bei der Stufe DR1 zwischen einer oberen Leitung L1M hoher Spannung, die an die Versorgungsspannung Vcc angeschlossen ist, und einer unteren Leitung L1m mit niedriger Spannung, sowie für die Stufe DR2 zwischen einer oberen Leitung L2M höherer Spannung und Masse liegen.
  • Außerhalb der beiden Treiberstufen DR1 und DR2 verbindet einer Zenerdiode 21 die Leitung L1M mit der Leitung L1m, und ein Widerstand R verbindet die Leitung L1m mit der Leitung L2M, während einer Zenerdiode 22 die Leitung L2M mit Masse verbindet.
  • Die untere Treiberstufe DR2 besitzt einen Eingang I für ein geeignetes Treibersignal. Ein Transistor T3 ist zwischen die beiden Treiberstufen DR1 und DR2 geschaltet, um die Pegelumsetzung des Treibersignals von der unteren Stufe DR2 zu der oberen Stufe DR1 vorzunehmen.
  • Aufgrund der Arbeitsweise des oben beschriebenen Aufbaus wird die obere Treiberstufe DR1 von der Hochspannung Vcc betrieben, und die Schaltungskomponenten im Inneren dieser Stufe werden einer maximalen Spannung an ihren Anschlüssen ausgesetzt, die kleiner oder gleich der Zenerspannung V1 der Zenerdiode 21 (z. B. V1 = 12 Volt) ist.
  • Der von der oberen Stufe DR1 aufgenommene Strom fließt hauptsächlich durch den Widerstand R und übernimmt das Speisen der unteren Stufe DR2, deren maximale Versorgungsspannung kleiner oder gleich der Zenerspannung V2 der Zenerdiode 22 ist (z. B. V2 = 12 Volt).
  • Ein geringer Teil des Stroms fließt auch durch den Transistor T3, der ersichtlich in der Lage sein muß, der hohen Spannung zwischen dem Anschluß Vcc und Masse zu widerstehen. Das Modulieren des durch T3 fließenden Stroms ermöglicht die gewünschte Pegelumsetzung zwischen der unteren Stufe DR2 und der oberen Stufe DR1.
  • Der Widerstand R widersteht auch einer hohen Spannung entsprechend Vcc - (V1 + V2).
  • Das allgemeine Diagramm des Treibersystems nach Fig. 2 ist ähnlich demjenigen nach Fig. 1, da die beiden Leistungstransistoren T1 und T2 identisch geblieben sind. Die einzige Änderung besteht in dem Typ der internen Komponenten für die beiden Treiberstufen DR1 und DR2, bei denen es sich hier um solche vom MOS-Typ handelt. Die äußeren Verbindungen der Treiberstufen und die Betriebsweise des gesamten Systems bleiben unverändert.
  • Fig. 3 allerdings zeigt eine Halbbrückenschaltung, bei der die zwei Leistungstransistoren T1 und T2 beide vom N-Kanal-IGBT-Typ sind. Das Diagramm der internen Schaltung der oberen Treiberstufe DR1 ist identisch wie das nach Fig. 1 geblieben, und das der unteren Treiberstufe DR2 hat sich nur geringfügig geändert, jedoch wird die obere Leitung L1M der oberen Stufe DR1 nun über eine Diode D1 von einer Batterie B gespeist und ist an die untere Leitung L1m derselben Stufe DR1 über einen Bootstrap-Kondensator C angeschlossen, während die obere Leitung L2M der unteren Stufe DR2 direkt von der Batterie B gespeist wird.
  • In diesem Fall erhält die obere Stufe DR1 folglich eine Spannung V1 = VB - VBED1, wobei VB die von der Batterie B abgegebene Spannung und VBED1 der Spannungsabfall an der Diode D1 ist. Die untere Stufe DR2 ihrerseits wird mit einer Spannung V2 = VB gespeist. Die obere Stufe DR1 ist erdfrei und folgt der Spannung am Ausgang U. Die Leitung L1M schwankt zwischen Vcc + V1 und V1, jedoch bleibt die Spannung V1 an der Stufe DR1 gleich VB - VBED1.
  • Dies bedingt, daß der Pegelumsetztransistor T3 einer Spannung ausgesetzt wird, die sich zwischen Vcc + V1 und Masse ändert. Dies ist ein weiterer Fall, in welchem er auch hohen Spannungen widerstehen muß.
  • Das allgemeine Diagramm des Treibersystems nach Fig. 4 ist schließlich eine Wiederholung dessen von Fig. 3, wobei allerdings integrierte MOS- Komponenten wie im Fall nach Fig. 2 verwendet sind. Die externen Verbindungen der Treiberstufen und die Arbeitsweise des Systems bleiben unverändert.
  • Mit der vorliegenden Erfindung ist es möglich, die beiden Treiberstufen DR1 und DR2 und den Pegelumsetztransistor T3 irgendeines und sämtlicher der Treibersysteme zu integrieren, wie sie z. B. in den Fig. 1 bis 4 dargestellt sind, aber auch irgendeines anderen Treibersystems für Leistungstransistoren, die in einer Halbbrückenschaltung enthalten sind, aufgebaut in einer einzigen monolithischen Struktur, d. h. auf einem einzigen Chip, welches die beiden Treiberstufen in teilweiser Ausführung in Niederspannungstechnologie und den Pegelumsetztransistor in teilweiser Ausführung in Hochspannungstechnologie enthält.
  • Fig. 5 und 6 beziehen sich auf den monolithisch integrierten Aufbau der Treibersysteme mit Bipolar-Komponenten, die in den Fig. 1 und 3 dargestellt sind.
  • Die obigen Figuren zeigen ein N&spplus;-Siliziumsubstrat 1, auf dem eine erste epitaktische Schicht 2 vom N&supmin;-Typ mit solchen Kennwerten liegt, daß sie der maximalen Versorgungsspannung standhält, die an das Treibersystem gelegt wird (z. B. 500 Volt).
  • In Abschnitten der epitaktischen Schicht 2 gibt es zwei durch Implantieren und Diffusion gebildete Taschen vom P-Typ, die mit lateralen Vertikal-P+-Abschnitten ausgestattet sind, welche die Oberseite der monolithischen Struktur erreichen und mit einem seidichen Abstand "d" angeordnet sind, um einen Zwischenbereich 25 der epitaktischen Schicht 2 zu definieren. Der oben erwähnte Abstand und die Dotierung des Bereichs 25 sind derart ausgewählt, daß die Taschen 3 und 4 voneinander isoliert sind.
  • Im Inneren der Taschen 3 und 4 gibt es implantierte, eingebettete Schichten 6 bzw. 7 vom N&spplus;-Typ, auf denen durch Wachstum Abschnitte 8 und 9 einer zweiten epitaktischen N-Schicht mit solchen Kennwerten ausgebildet sind, daß der niedrigen Spannung (von z. B. 20 Volt) standgehalten wird, die an die beiden Treiberstufen DR1 und DR2 gelegt wird. Ein weiterer Abschnitt 5 der zweiten epitaktischen Schicht ist durch Wachstum über dem Bereich 25 der epitaktischen Schicht 2 gebildet.
  • Die beiden epitaktischen Niederspannungs-Abschnitte 8 und 9 sind ausgelegt, um die internen Schaltungskomponenten der beiden Treiberstufen DR1 und DR2 zu bilden.
  • Die Tasche 3 ist mit einem Anschluß 10 verbunden, welcher mit der unteren Leitung L1m der oberen Treiberstufe DR1 zusammenfällt, während die Tasche 4 auf Masse gelegt ist.
  • Während der Ausbildung der internen Schaltungskomponenten der beiden Treiberstufen, was mit an sich bekannten Methoden geschieht, wird auch, ebenfalls mit bekannten Methoden, der Pegelumsetztransistor T3 ausgebildet, ausgestattet mit Basiszone 11, Emitterzone 12 und Kollektorzone 13. Die Basis- und Emitterzonen des Transistors T3 sind mit der unteren Stufe DR2 verbunden, und die Kollektorzone desselben Transistors T3 ist mit der oberen Stufe DR1 an einem solchen Punkt verbunden, daß das Leiten der Diode D2 ausgeschlossen wird, welche durch die Tasche 3 und die epitaktischen Schichten 25 und 5 gebildet wird. Natürlich muß das, was in Fig. 5 dargestellt ist, lediglich als nicht-einschränkendes Beispiel verstanden werden.
  • Die verschiedenen Verbindungen erfolgen mit Hilfe elektrischer Kontakte 14, welche durch eine obere Schicht 15 des Siliziumoxids verlaufen.
  • Wie in Fig. 6 gezeigt ist, ist die Tasche 4 der Niederspannungstreiberstufe DR2 mit lateralen Oberflächenerweiterungen 20 und 21 mit P&supmin;bzw. P&supmin;-Dotierung ausgestattet, welche in die epitaktische Schicht 5 hinein implantiert sind und die Tasche selbst in Form von Ringen umgeben. Diese Erweiterungen oder Ringe 20 und 21 haben die Aufgabe, die Spannung der epitaktischen Schicht 5 in bezug auf die Isoliertasche 4 auf Massepotential zu halten, indem die elektrischen Feldlinien in der erwähnten epitaktischen Schicht modifiziert und damit der Durchbruch des NP-Übergangs zwischen dem Bereich 5 und dem benachbarten Bereich 41 der Tasche 4 verhindert wird. Bei Fehlen der Ringe 20 und 21 würde ein Durchbruch bei einer Spannung stattfinden, die geringer ist als die an das Bauelement angelegte Spannung.
  • Dieselbe Fig. 6 zeigt auch, daß die Basiszone 11 des Transistors T3 ebenfalls mit Erweiterungen oder Ringen 22 und 23 ausgestattet ist, deren Ziel es ist, die elektrischen Feldlinien in der epitaktischen Schicht 5 zu modifizieren und den Durchbruch des NP-Übergangs zwischen der Zone 5 und dem Bereich 11 zu vermeiden.
  • Fig. 7 wiederum bezieht sich auf die monolithische integrierte Ausführungsform der Treiberssysteme mit MOS-Komponenten, wie diese in Fig. 2 und 4 dargestellt sind.
  • Die Unterschiede bezüglich des Aufbaus nach Fig. 5 sind sehr gering und im Konzept nicht vorhanden. Wie zu sehen ist, sind lediglich schwimmende Gates 16 für die verschiedenen MOS-Komponenten vorhanden. Die Einzelheiten der Fig. 6 sind voll anwendbar auf die Fig. 7.
  • Es sollte beachtet werden, daß die Fig. 5 und 6 ersichtlich nur einen Teil der gesamten monolithischen integrierten Anordnung der Schaltungen nach den Fig. 1 und 4 darstellen, genauer gesagt, denjenigen Bereich, der sich auf den Transistor T3 und die benachbarten Enden der Treiberstufen DR1 und DR2 bezieht. Der übrige Teil bezüglich der Treiberstufen ist letztlich aus dem Stand der Technik bekannt und enthält keinen erfinderischen Gehalt.
  • Fig. 8 und 9 zeigen eine Variante des Aufbaus nach Fig. 6, bei der die Basiszone 11 und die Emitterzone 12 des Transistors T3 wiederum außerhalb der Tasche 4 angeordnet sind, jedoch innerhalb der Schutzringe 20 und 21, welche die Niederspannungs-Treiberstufe DR2 umgeben. In diesem Fall hat der Transistor T3 keine Ringe 22 und 23, da deren Schutzfunktion von den Ringen 20 und 21 übernommen wird.
  • Die in Fig. 8 und 9 dargestellte Ausführungsform, bei der der Transistor T3 sich am Umfang des Bereichs der Stufe DR2 befindet, ist die derzeit bevorzugte Ausführungsform der Erfindung. Dies bedeutet allerdings nicht, daß der Transistor T3 nicht auch in einer anderen Lage angeord net werden könnte, z. B. zwischen einer Stufe und der nächstenfolgenden, wie dies in den Fig. 5 bis 7 dargestellt ist, oder in einer eher zentraleren Lage der Treiberstufe DR2, oder gar an irgendeinem Punkt des Chips. Andererseits kann er nicht im Inneren der Treiberstufe DR1 angeordnet werden, da er dann nicht in der Lage wäre, den eine Rolle spielenden hohen Spannungen zu widerstehen.
  • Schließlich sei angemerkt, daß bislang monolithisch integrierte Strukturen basierend auf Komponenten vom Bipolar- oder vom MOS-Typ beschrieben wurden, daß es aber auch möglich ist, gemischte Strukturen sowohl mit Bipolar- als auch mit MOS-Komponenten vorzusehen.

Claims (11)

1. Monolithisch integriertes, zweistufiges Treibersystem mit einer Treibersignal-Pegelumsetzschaltungskomponente für Leistungstransistoren, umfassend ein Halbleitersubstrat (1) eines ersten Leitungstyps und eine erste epitaktische Schicht (2) des ersten Leitungstyps, die über dem Substrat (1) liegt, wobei die erste epitaktische Schicht solche Leitfähigkeitskennwerte besitzt, daß sie der maximalen, an das Treibersystem angelegten Versorgungsspannung standhält, mit einer ersten und einer zweiten Tasche (3, 4) eines zweiten Leitungstyps, ausgebildet in einzelnen Abschnitten der ersten epitaktischen Schicht (2) mit einem solchen seitlichen Abstand (d) voneinander, daß ein Zwischenbereich (25) der ersten epitaktischen Schicht (2) definiert wird, der eine Isolierung zwischen den Taschen (3, 4) bildet, mit zugehörigen eingebetteten Schichten (6, 7) des ersten Leitungstyps im Inneren der Taschen (3, 4), mit einer zweiten epitaktischen Schicht des ersten Leitungstyps auf der ersten epitaktischen Schicht und mit einem ersten und einem zweiten Abschnitt (8, 9), die jeweils auf der ersten bzw. der zweiten Tasche (3, 4) oberhalb der eingebetteten Schichten (6, 7) angeordnet und jeweils umgeben sind von vertikalen Abschnitten (19) des zweiten Leitungstyps in der Nachbarschaft des Randes der entsprechenden Tasche und sich durch die Dicke der zweiten epitaktischen Schicht hindurcherstreckend, und mit einem weiteren Abschnitt (5), der in einem weiteren Zwischenbereich zwischen den Taschen (3, 4) und oberhalb des Zwischenbereichs (25) der ersten epitaktischen Schicht (2) angeordnet ist, wobei die zweite epitaktische Schicht solche Leitfähigkeitskennwerte aufweist, daß sie den an die zwei Treiberstufen angelegten niedrigen Spannungspegeln standhält, mit dotierten Zonen für Schaltungskomponenten einer ersten, Hochspannungsstufe (DR1) des Treibersystems, ausgebildet in dem ersten Abschnitt (8) der zweiten epitaktischen Schicht, mit dotierten Zonen für Schaltungskomponenten einer zweiten, Niederspannungsstufe (DR2) des Treibersystems, ausgebildet in dem zweiten Abschnitt (9) der zweiten epitaktischen Schicht, mit einem ersten dotierten Abschnitt (11) des zweiten Leitungstyps, einem zweiten und einem dritten dotierten Abschnitt (12, 13) des ersten Leitungstyps, welche die Pegelumsetzschaltungskomponente (T3) bilden, die in dem weiteren Abschnitt (5) der zweiten epitaktischen Schicht ausgebildet ist, wobei erste laterale dotierte Oberflächen-Ringzonen des zweiten Leitungstyps (22, 23) den ersten Abschnitt (11) der Pegelumsetzschaltungskomponente (T3) umgeben und Verlängerungen des ersten Abschnitts (11) bilden, und wobei zweite laterale dotierte Oberflächenringzonen des zweiten Leitungstyps (20, 21) den vertikalen Abschnitt (19) der zweiten Tasche (4) der Niederspannungsstufe (DR2) umgeben und Verlängerungen der zweiten Tasche (4) bilden.
2. Monolithisch integriertes zweistufiges Treibersystem mit einer Treibersignal-Pegelumsetzschaltungskomponente für Leistungstransistoren, umfassend ein Halbleitersubstrat (1) eines ersten Leitungstyps und eine erste epitaktische Schicht (2) des ersten Leitungstyps, die über dem Substrat (1) liegt, wobei die erste epitaktische Schicht solche Leitfähigkeitskennwerte aufweist, daß sie der maximalen an das Treibersystem angelegten Versorgungsspannung standhält, mit einer ersten und einer zweiten Tasche (3, 4) eines zweiten Leitungstyps, ausgebildet in den jeweiligen Abschnitten der ersten epitaktischen Schicht (2) mit einem solchen gegenseitigen seitlichen Abstand (d), daß ein Zwischenbereich (25) der ersten epitaktischen Schicht (2) definiert wird, welcher eine Isolierung zwischen den Taschen (3, 4) bildet, mit eingebetteten Schichten (6, 7) des ersten Leitungstyps im Inneren der Taschen (3, 4), mit einer zweiten epitaktischen Schicht des ersten Leitungstyps auf der ersten epitaktischen Schicht und mit einem ersten und einem zweiten Abschnitt (8, 9) auf der ersten bzw. der zweiten Tasche (3, 4) oberhalb der eingebetteten Schichten (6, 7) und jeweils umgeben von vertikalen Abschnitten des zweiten Leitungstyps in der Nachbarschaft des Randes der entsprechenden Tasche, und sich durch die Dicke der zweiten epitaktischen Schicht hindurcherstreckend, und mit einem weiteren Abschnitt (5), der in einer weiteren Zwischenzone zwischen den Taschen (3, 4) und oberhalb des Zwischenbereichs (25) der ersten epitaktischen Schicht (2) angeordnet ist, wobei die zweite epitaktische Schicht solche Leitfähigkeitskennwerte aufweist, daß sie den an die zwei Treiberstufen (DR1, DR2) angelegten Niederspannungspegeln standhält, mit dotierten Zonen für Schaltungskomponenten einer ersten, Hochspannungsstufe (DR1) des Treibersystems, ausgebildet in dem ersten Abschnitt (8) der zweiten epitaktischen Schicht, mit dotierten Zonen für Schaltungskomponenten einer zweiten, Niederspannungsstufe (DR2) des Treibersystems, ausgebildet in dem zweiten Abschnitt (9) der zweiten epitaktischen Schicht, wobei eine Basiszone (11), eine Emitterzone (12) und eine Kollektorzone (13) die Pegelumsetzschaltungskomponente (T3) bilden, die in dem weiteren Abschnitt (5) der zweiten epitaktischen Schicht ausgebildet ist, und wobei die Basis- (11) und die Emitterzonen (12) der Pegelumsetzschaltungskomponente (T3) außerhalb der zweiten Tasche (4), jedoch innerhalb von lateralen, dotierten Oberflächenringzonen des zweiten Leitungstyps (20, 21) ausgebildet sind, die die Niederspannungsstufe (DR2) umgeben.
3. Monolithisches integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (1) aus N&spplus;-Silizium gebildet ist.
4. Monolithisches integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß die erste Tasche (3) der oberen Treiberstufe (DR1) an einen Anschluß (10) angeschlossen ist, der mit der Niederspannungsleitung L1m) der oberen Stufe (DR1) übereinstimmt.
5. Monolithisches integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Tasche (4) der unteren Treiberstufe (DR2) auf Masse gelegt ist.
6. Monolithisches integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß die Pegelumsetzschaltungskomponente (T3) vom Bipolar-Typ ist, wobei der erste, der zweite und der dritte dotierte Abschnitt (11, 12,13) die Basis-, Emitter- bzw. Kollektor- Zonen des Pegelumsetzers sind.
7. Monolithisches integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß die Pegelumsetzschaltungskomponente (T3) vom MOS-Typ ist, wobei der erste dotierte Abschnitt (11) die Kanalzone und der zweite und der dritte Abschnitt (11, 13) die Source- bzw. Drain-Zone des Pegelumsetzers sind.
8. Monolithisches integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß die Pegelumsetzschaltungskomponente (T3) ein Bipolartransistor ist, dessen Kollektor an die obere Stufe (DR1) angeschlossen ist, um ein Dioden-Leiten zwischen der Tasche (3) der oberen Stufe (DR1) und den epitaktischen Schichten (2, 5) außerhalb der Taschen auszuschließen.
9. Monolithisches integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß die Treiberstufen (DR1, DR2) durch integrierte Komponenten vom Bipolar-Typ ausgebildet sind.
10. Monolithisches integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß die Treiberstufen (DR1, DR2) durch integrierte Komponenten vom MOS-Typ ausgebildet sind.
11. Monolithisches integriertes System nach Anspruch 1, dadurch gekennzeichnet, daß die Treiberstufen (DR1, DR2) durch integrierte Komponenten vom Gemischt-MOS- und Bipolar-Typ sind.
DE69022262T 1989-02-27 1990-02-12 Monolithische integrierte Schaltkreisstruktur für Zwei-Etappen-Treibersystem mit Niveau-Translationsschaltkreis für das Treibersignal für Leistungstransistoren. Expired - Fee Related DE69022262T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8919570A IT1228900B (it) 1989-02-27 1989-02-27 Struttura integrata monolitica per sistema di pilotaggio a due stadi con componente circuitale traslatore di livello del segnale di pilotaggio per transistori di potenza.

Publications (2)

Publication Number Publication Date
DE69022262D1 DE69022262D1 (de) 1995-10-19
DE69022262T2 true DE69022262T2 (de) 1996-05-15

Family

ID=11159148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69022262T Expired - Fee Related DE69022262T2 (de) 1989-02-27 1990-02-12 Monolithische integrierte Schaltkreisstruktur für Zwei-Etappen-Treibersystem mit Niveau-Translationsschaltkreis für das Treibersignal für Leistungstransistoren.

Country Status (6)

Country Link
US (1) US5072278A (de)
EP (1) EP0385524B1 (de)
JP (1) JPH02253653A (de)
KR (1) KR900013643A (de)
DE (1) DE69022262T2 (de)
IT (1) IT1228900B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157281A (en) * 1991-07-12 1992-10-20 Texas Instruments Incorporated Level-shifter circuit for integrated circuits
DE69126618T2 (de) * 1991-11-25 1998-01-08 Cons Ric Microelettronica Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten
EP0580256B1 (de) * 1992-07-20 1997-10-08 Koninklijke Philips Electronics N.V. Halbleiteranordnung für hohe Spannungen
DE69207410T2 (de) * 1992-09-18 1996-08-29 Cons Ric Microelettronica Monolithisch integrierte Brückenschaltung mit Transistoren und entsprechendes Herstellungsverfahren
EP0709890B1 (de) * 1994-10-27 1999-09-08 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Treiberschaltung für elektronische Halbleiterbauelemente mit wenigstens einem Leistungstransistor
US5495123A (en) * 1994-10-31 1996-02-27 Sgs-Thomson Microelectronics, Inc. Structure to protect against below ground current injection
JP2896342B2 (ja) * 1995-05-04 1999-05-31 インターナショナル・レクチファイヤー・コーポレーション 半波ブリッジ構成における複数のパワートランジスタを駆動し、かつ出力ノードの過度の負の振動を許容する方法及び回路、並びに上記回路を組み込む集積回路
SG66453A1 (en) * 1997-04-23 1999-07-20 Int Rectifier Corp Resistor in series with bootstrap diode for monolithic gate device
US5834826A (en) * 1997-05-08 1998-11-10 Stmicroelectronics, Inc. Protection against adverse parasitic effects in junction-isolated integrated circuits
CN100339946C (zh) * 2004-12-22 2007-09-26 中国电子科技集团公司第二十四研究所 小比导通电阻的集成化大电流功率器件结构的设计方法
US9214457B2 (en) 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
JP6384201B2 (ja) * 2014-08-28 2018-09-05 セイコーエプソン株式会社 集積回路装置及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862242A (en) * 1983-12-05 1989-08-29 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
US4646124A (en) * 1984-07-30 1987-02-24 Sprague Electric Company Level shifting BIMOS integrated circuit
IT1214806B (it) * 1984-09-21 1990-01-18 Ates Componenti Elettron Dispositivo integrato monolitico di potenza e semiconduttore
US4742377A (en) * 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
JP2533500B2 (ja) * 1986-09-24 1996-09-11 株式会社日立製作所 半導体装置の製造方法
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
JPH07108093B2 (ja) * 1987-01-14 1995-11-15 松下電工株式会社 インバ−タ装置
JPS63198367A (ja) * 1987-02-13 1988-08-17 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
IT8919570A0 (it) 1989-02-27
EP0385524A2 (de) 1990-09-05
EP0385524B1 (de) 1995-09-13
EP0385524A3 (de) 1991-08-14
JPH02253653A (ja) 1990-10-12
US5072278A (en) 1991-12-10
IT1228900B (it) 1991-07-09
DE69022262D1 (de) 1995-10-19
KR900013643A (ko) 1990-09-06

Similar Documents

Publication Publication Date Title
DE2841429C2 (de) Polaritätsumkehrschaltung
DE69027240T2 (de) Steuerschaltung für einen MOS-Leistungstransistor mit induktiver Last
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE3720156A1 (de) Integrierte schaltung mit einem vertikal-mos
DE102006038860B4 (de) Halbleitervorrichtung
DE2556274A1 (de) Logische schaltung hoher schaltungsdichte
EP0099897B1 (de) Darlington-transistorschaltung
DE69022262T2 (de) Monolithische integrierte Schaltkreisstruktur für Zwei-Etappen-Treibersystem mit Niveau-Translationsschaltkreis für das Treibersignal für Leistungstransistoren.
DE69329097T2 (de) Neue Anordnung für eine Vorrichtung mit vielen HV-LDMOS Transistoren und einer Schaltung innerhalb einer schwebenden Wanne
DE19814675A1 (de) Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung
DE69420565T2 (de) Treiberschaltung für elektronische Halbleiterbauelemente mit wenigstens einem Leistungstransistor
DE2514466A1 (de) Integrierte halbleiteranordnung
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE112004002717T5 (de) Pufferschaltung mit elektrostatischem Entladeschutz
WO1989006048A1 (en) Integrated circuit with anti ''latch-up'' circuit obtained using complementary mos circuit technology
DE2940954A1 (de) Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
EP1284019B1 (de) Halbleiter-leistungsbauelement
DE2539967C2 (de) Logikgrundschaltung
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
DE2738810A1 (de) Integrierte anpasschaltung
DE2822094A1 (de) Monolithische integrierte cmos- schaltung
EP0391923B1 (de) Integrierte schaltung mit ''latch-up''-schutzschaltung in komplementärer mos-schaltungstechnik
DE3709124C2 (de) NPN-äquivalente Struktur mit erhöhter Durchschlagspannung
DE10249893A1 (de) Halbleiterschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee