DE69126618T2 - Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten - Google Patents

Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten

Info

Publication number
DE69126618T2
DE69126618T2 DE69126618T DE69126618T DE69126618T2 DE 69126618 T2 DE69126618 T2 DE 69126618T2 DE 69126618 T DE69126618 T DE 69126618T DE 69126618 T DE69126618 T DE 69126618T DE 69126618 T2 DE69126618 T2 DE 69126618T2
Authority
DE
Germany
Prior art keywords
region
type
regions
transistor
arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69126618T
Other languages
English (en)
Other versions
DE69126618D1 (de
Inventor
Natale Aiello
Mario Paparo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno, SGS Thomson Microelectronics SRL filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of DE69126618D1 publication Critical patent/DE69126618D1/de
Application granted granted Critical
Publication of DE69126618T2 publication Critical patent/DE69126618T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H02M7/2195—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

  • Diese Erfindung bezieht sich auf eine integrierte Brückeneinrichtung, die Übertragungsleistungsverluste optimiert.
  • Wenn ein elektrisches Signal von einem Wechsel- zu einem Gleichstrom gewandelt wird, wird im allgemeinen eine Graetz- Brückengleichrichterschaltung benutzt, die aus zwei Armen oder Halbbrücken besteht, von denen jede zwei diodengeschaltete Transistoren in Reihe aufweist. Beispiele von Graetz-Brückengleichrichterschaltungen sind in der DE 34 00 973 A gezeigt.
  • Eine von möglichen Anwendungen dieser Schaltung dient zum Beispiel zum Herstellen einer Verbindung zwischen den Elektronikschaltungen eines Telefonapparates eines Teilnehmers und einer Telefonleitung von zwei Drähten.
  • Obwohl diese Schaltung im allgemeinen benutzt wird, ist es bis jetzt nicht möglich gewesen, sie auf einer einzelnen Siliziumplatte mit vernünftigen Wandeleffektivitäten unter Benutzung traditioneller Integrationstechnologie zu konstruieren. Wenn sie in der Form einer integrierten Schaltung konstruiert ist, werden parasitäre Transistoren, die beträchtliche Leistungsverluste verursachen, zwischen den zwei Armen der Brücke gebildet.
  • Die JP 59-149046 A offenbart einen Aufbau zum Verhindern des Einstellens eines parasitären Tyristors durch Benutzung einer geeigneten Vorspannung.
  • Die Aufgabe dieser Erfindung ist es, eine Graetz-Brückeneinrichtung vorzusehen, die monolithisch auf einer einzelnen Platte eines Halbleitermateriales integriert ist, die mit hohen Strömen betrieben wird, die robust ist und eine hohe Wandeleffektivität aufweist.
  • Gemäß der Erfindung wird diese Aufgabe gelöst durch einen integrierten Brückeneinrichtungsaufbau, wie er in Anspruch 1 angegeben ist.
  • Zwischen den erwähnten P-, P&spplus;-Bereichen gibt es ebenfalls bevorzugte zweite Bereiche des P- bzw. P&spplus;-Types zum Wiedergewinnen verbleibender Stromverluste der parasitären Transistoren.
  • Auf diese Weise wird die Wirkung der parasitären Transistoren, die zwischen den P-, P&spplus;-Bereichen des ersten und zweiten Armes der Brücke gebildet sind, durch den Effekt der integrierten monolithischen Konstruktion verringert. Insbesondere gibt es eine Verringerung der Verlustleistung und eine Verringerung des Spannungsabfalles über die Diodentransistoren, die die beiden Arme der Brücke bilden.
  • Die Merkmale dieser Erfindung werden klarer aus einer praktischen Ausführungsformm, die als Mittel eines nichtbeschränkenden Beispieles in den beigefügten Zeichnungen dargestellt ist, in denen:
  • Fig. 1 eine integrierte bipolare Ausführungsform einer Graetz-Brückeneinrichtung nach dem Stand der Technik zeigt,
  • Fig. 2 das Ersatzschaltbild der bipolaren Konstruktion von Figur 1 zeigt,
  • Fig. 3 eine integrierte bipolare Ausführung der Graetz- Brückeneinrichtung gemäß der Erfindung zeigt,
  • Fig. 4 eine andere integrierte Ausführungsform der Einrichtung gemäß der Erfindung als Alternative zu der von Figur 3 zeigt,
  • Fig. 5 eine gemischte bipolare integrierte MOS-Ausführungsform der Einrichtung gemäß der Erfindung zeigt,
  • Fig. 6 das Äquivalentschaltbild der gemischten bipolaren MOS-Konstruktion von Fig. 5 zeigt.
  • Es wird Bezug genommen auf Figur 1, diese stellt eine integrierte bipolare Ausführungsform einer Graetz-Brückengleichrichterschaltung nach dem Stand der Technik dar, mit einem N&spplus;- Typ-Substrat 3, das einen Ausgangsanschluß K1 für ein positives Potential bildet, einer N&supmin;-Typ-Epitaxieschicht 4, einer N- Typ-Oberflächenepiedaxieschicht 19 und für jeden der zwei Arme 1, 2 der Brücke einen P-Typ-Bereich 5, 6, die in den Epitaxieschichten 4, 19 gebildet sind. Innerhalb der Bereiche 5, 6 gibt es Bereiche 7, 8 vom N-Typ, die entsprechend (auf eine Weise, die nicht gezeigt ist) mit den Bereichen 5, 6 und P- Typ-Bereichen 9, 10 innerhalb von denen kurzgeschlossen sind.
  • Der Bereich 9 stellt den Emitter eines ersten Transistors T11 des Armes 1 als auch die Anode einer Äquivalentdiode dar, die durch T11 durch den Effekt der Kurzschlußbereiche 5 und 7 gebildet ist, die den Kollektor und die Basis des Transistors T11 bilden und daher die Kathode der oben erwähnten Äquivalentdiode.
  • Der Bereich 5 zeigt auch die Basis eines zweiten Transistors T12 des Armes 1 zusammen mit der Anode einer Äquivalentdiode, die aus dem T12 durch die Wirkung der Kurzschlußbereiche 5 und 7 aufgebaut ist, die die Basis und den Emitter des Transistors T12 bilden. Der Kollektor des Transistors T12 und daher die Kathode der obengenannten Äquivalentdiode wird durch die Bereiche 3, 4 gebildet.
  • Der Bereich 10 stellt den Emitter eines ersten Transistors T21 des Armes 2 als auch die Anode einer Äquivalentdiode dar, die aus dem T21 durch die Wirkung der Kurzschlußbereiche 6 und 8 aufgebaut ist, die den Kollektor und die Basis des Transistors T21 und damit die Kathode der erwähnten Äquivalentdiode bilden.
  • Der Bereich 6 stellt auch die Basis eines zweiten Transistors T22 des Armes 2 als auch die Anode einer Äquivalentdiode dar, die aus T22 durch die Wirkung der Kurzschlußbereiche 6 und 8 gebildet ist, die die Basis und den Emitter des Transistors T22 bilden. Der Kollektor des Transistors T22 und daher die Kathode der erwähnten Äquivalentdiode wird durch die Bereiche 3, 4 gebildet.
  • Die elektrische Äquivalentschaltung des integrierten Aufbaus von Figur 1 ist in Figur 2 gezeigt und weist zwei Arme oder Halbbrücken 1, 2 auf, die jeweils aus einem ersten und einem zweiten Transistor T11 und T12 für den Arm 1 und T21 und T22 für den Arm 2 bestehen. Die Transistoren T11, T21 des ersten Armes 1 bzw. zweiten Armes 2 sind Diodengeschaltete bipolare PNP-Typ-Transistoren, d.h. Transistoren, deren Basis und Kollektor mittels entsprechender Widerstände R3, R4 verbunden sind, die dem integrierten Aufbau von Figur 1 eigen sind. Die Emitter der Transistoren T11, T21 sind beide mit einem Ausgangsanschluß A1 für ein negatives Potential verbunden, und die Kollektoren sind an Schaltungsknoten N1, N2, mit den Emittern T12, T22 des ersten bzw. zweiten Armes verbunden. Die letzteren sind diodengeschaltete bipolare NPN-Typ-Transistoren, d.h. Transistoren, deren Basis und Emitter miteinander durch entsprechende Widerstände R1, R2 verbunden sind, die dem integrierten Aufbau von Figur 1 eigen sind. Die Kollektoren der zweiten Transistoren T12, T22 sind mit einem Ausgangsanschluß K1 für ein positives Potential verbunden.
  • Bei der Ausführungsform der Brückeneinrichtung in der Form einer monolithischen integrierten Schaltung wie in Figur 1 werden parasitäre Transistoren TP1a, TP1b und zweite parasitäre Transistoren TP12, TP22 gebildet.
  • Die ersten parasitären Transistoren TP1a, TP1b sind seitliche bipolare PNP-Typ-Transistoren, die zweiten parasitären Transistoren TP12, TP22 sind vertikale bipolare PNP-Typ-Transistoren.
  • Die Basen der Transistoren TP1a, TP1b sind entsprechend durch die Epitaxieschicht 4 und den Bereich 19 gebildet, der zwischen den Bereichen 5 und 6 angeordnet ist, der Emitter des Transistors TP1a und der Kollektor des Transistors TP1b sind in dem Bereich 5 gebildet. Der Kollektor des Transistors TP1a und der Emitter des Transistors TP1b sind in dem Bereich 6 gebildet. Die Basen der zweiten parasitären Transistoren TP12, TP22 sind in den Bereichen 7 bzw. 8 gebildet, die Emitter in den Bereichen 9, 10 und die Kollektoren in den Bereichen 5, 6.
  • Es wird nun zu dem Schaltbild von Figur 2 zurückgekehrt. Die parasitären Transistoren TP1a, TP1b sind so dargestellt, daß ihre Basen miteinander und mit dem Ausgangsanschluß K1 für das positive Potential verbunden sind.
  • Der Kollektor des parasitären Transistors TP1a ist mit dem Emitter des parasitären Transistors TP1b und der Basis des Transistors T12 des Armes 1 verbunden.
  • Der Emitter des parasitären Transistors TP1a ist mit dem Kollektor des parasitären Transistors TP1b und der Basis des Transistors T22 des Armes 2 verbunden.
  • Die Emitter der parasitären Transistoren TP12 bzw. TP22 sind mit dem Ausgangsanschluß A1 für das negative Potential verbunden, ihre entsprechenden Kollektoren sind mit den Basen der Transistoren T12, T22 verbunden, ihre Basen sind mit Zwischenknoten N1, N2 zwischen den Kollektoren und den Emittern der Transistoren T11 und T12, T21 bzw. T22 und mit Wechselstromeingängen A3, A4 verbunden.
  • Während die diodengeschalteten Transistoren T12, T21 leitend sind (VA3, Spannung am Anschluß A3, viel größer als VA4, Spannung am Anschluß A4) sind die Hauptfaktoren, die für Übertragungsverluste verantwortlich sind, parasitäre Komponenten TP1b, die bewirkt, daß der Strom von dem Eingangsgenerator wieder zurückgeführt wird, und TP22, die bewirkt, daß der Transistor T22 aktiviert wird, wodurch der zur Verfügung stehende Ausgangsstrom verringert wird.
  • Wenn das Versorgungspotential umgekehrt wird (d.h. wenn VA4 viel größer als VA3 ist), tritt eine Situation ähnlich zu der obigen auf, bei der die parasitären Komponenten TP1a und TP12 entsprechend aktiviert werden.
  • Zum Überwinden dieser Nachteile weist die integrierte Ausführungsform der Einrichtung gemäß der Erfindung, die in Figur 3 dargestellt ist, zusätzlich zu den bereits unter Bezugnahme auf Figur 1 beschriebenen Bereichen innerhalb der Epitaxieschichten 19 und 4 zwischen den Bereichen 5 und 6 und entsprechenden vertikalen Flanken 45, 46 erste N&spplus;&spplus;-Bereiche 11, 12 zum Minimieren des Stromgewinnes der ersten parasitären Transistoren TP1a, TP1b und zweite P- und P&spplus;-Bereiche 13, 14, die die verbleibenden Verlustströme von den parasitären Transistoren TP1a, TP1b wiedergewinnen und diese an den Ausgang K1 höheren Potentiales eingeben, auf.
  • Innerhalb des Bereiches 7 gibt es P-Typ-Bereiche 15 und N&spplus;- Typ-Bereiche 16.
  • Innerhalb des Bereiches 8 gibt es P-Typ-Bereiche 17 und N&spplus;- Typ-Bereiche 18. Der Bereich 15 ist in der Lage, den Strom zu verringern, der zu dem Bereich 5, 45 fließt, der mit der Basis des Transistors T12 und der Anode der durch T12 vorgesehenen Äquivalentdiode übereinstimmt, so daß der Seiteneffekt des parasitären Transistors T12 minimiert wird.
  • Der Bereich 17 ist in der Lage, den Strom zu verringern, der zu dem Bereich 6, 46 fließt, der mit der Basis des Transistors T22 und auch mit der Anode des durch T21 vorgesehenen Äquivalentdiode übereinstimmt, so daß der Seiteneffekt des parasitären Transistors TP22 minimiert wird.
  • Der vertikale Effekt des parasitären Transistors TP12 und TP22 wird verringert durch stärkeres Dotieren der Bereiche 5, 6 auf solche Weise, daß die parasitären Widerstände R1 und R2 beeinflußt werden.
  • Die Oberfläche der Einrichtung ist mit einem Oxid 32 außerhalb der Bereiche bedeckt, die die Metallverbindungen vorsehen.
  • Insbesondere gibt es Metallverbindungen 31, die die Bereiche 11, 12, 14 mit dem Anschluß K1 für das positive Potential verbinden, eine Metallverbindung 33, die alle Bereiche 45, 15, 16 mit dem Eingang A3 verbindet, eine Metallverbindung 34, die alle Bereiche 46, 17, 18 mit dem Eingang A4 verbindet, und Metallverbindungen 35, 36, die die Bereiche 9, 10 mit dem Ausgangsanschluß A1 für das negative Potential verbindet.
  • Figur 4 unterscheidet sich von Figur 3 dadurch, daß sich die Bereiche 16, 18 in horizontalen Schichten 20, 21 zu einer Tiefe so erstrecken, daß die vertikale Komponente des Gewinnes der parasitären Transistoren TP22, TP12 verringert wird. Die seitlichen Komponenten der Gewinne werden mittels der Bereiche 16, 18 verringert.
  • Innerhalb der Bereiche 9, 10 gibt es Bereiche 22, 23, die die Umwandlungseffektivität der Diodengeschalteten Transistoren T11, T21 verbessern.
  • Der Bereich 22 und die Bereiche 9, 7 und 20 bilden die Emitter-Basis-Kollektorverbindung eines NPN-Typ-Transistors vertikalen Flusses, der die Schaltrate des diodengeschalteten Transistors T11 erhöhen kann. Das gleiche kann von dem Bereich 23 zusammen mit den Bereichen 10, 8 und 21 in Hinblick auf den diodengeschalteten Transistor T21 gesagt werden.
  • Die Metallverbindungen 35, 36 verbinden auch die Bereiche 22, 23 zu dem Anschluß A1 für das negative Potential.
  • Figur 5 zeigt eine gemischte integrierte bipolare MOS-Ausführungsform der Einrichtung gemäß der Erfindung.
  • Ihre in Figur 6 dargestellte elektrische Äquivalentschaltung unterscheidet sich von der in Figur 2 im wesentlichen dadurch, daß MOS-Transistoren M11, M21 für vertikalen Stromfluß vorhanden sind und ein isolierter Drain die bipolaren Transistoren T11, T12 ersetzt.
  • Die Transistoren M11, M22 werden an den Gates direkt und durch einen Inverter I1 einer Steuer- oder Treibereinrichtung D1 unter Benutzung bekannter Techniken gesteuert zum Bewirken, daß M11 bzw. M21 leiten, wodurch die Differenz VA3-VA4 der Eingangsspannungen der entsprechenden Inverterschaltungen gemessen werden. Die Sources der Transistoren M11, M22 sind mit dem Ausgang A1, die Drains mit den Emittern der Transistoren T12, T22 verbunden.
  • Bei der monolithischen integrierten Ausführungsform in Figur 1 bilden sich parasitäre Transistoren TP1a, TP1b, TP12, TP22, wie in dem elektrischen Äquivalentschaltbild in Figur 6 gezeigt ist, und ihre Effekte werden mittels der zuvor beschriebenen Techniken verringert.
  • Der Emitter des Transistors TP1b ist mit dem Kollektor des Transistors TP1a verbunden und durch Eigenwiderstände R5 bzw. R6 mit dem Kollektor und der Basis des parasitären Transistors TP12.
  • Der Kollektor des Transistors TP1b ist mit dem Emitter des Transistors TP1a verbunden und durch Eigenwiderstände R7 bzw. R8 mit der Basis und dem Kollektor des parasitären Transistors TP22.
  • Bei der integrierten Ausführungsform bilden sich weiter diodengeschaltete bipolare parasitäre Transistoren TP13, TP14, die zwischen der Source und dem Drain des entsprechenden MOS M11, M21 angeordnet sind. Die Anoden der durch die parasitären Transistoren TP13, TP 14 gebildeten Äquivalentdioden sind mit den Sources der MOS M11, M12 verbunden, die Kathoden mit den Drains dieser MOS.
  • Es wird Bezug genommen auf Figur 5. Diese unterscheidet sich von Figur 4 durch das Vorhandensein von Bereichen, die denen von MOS M11, M21 und dem parasitären Transistoren TP13, TP14 entsprechen und durch die Abwesenheit der Bereiche 22, 23.
  • Der MOS M11 ist durch N&spplus;-Typ-Sourcebereiche 24 gebildet, die in dem Bereich 9 enthalten sind, der den Körper bildet.
  • Der Drain wird durch einen schwach dotierten Bereich 25 und einen angereicherten Bereich 20 gebildet. Das Gate ist ein Bereich 27, der in dem Isolator eingebettet ist. Die Gateelektrode wird durch G1 bezeichnet.
  • Der MOS M21 ist durch die N&spplus;-Typ-Sourcebereiche 26 gebildet, die in dem Bereich 10 angeordnet sind, der den Körper bildet.
  • Der Drain ist durch einen schwach dotierten Bereich 30 und einen angereicherten Bereich 21 gebildet. Das Gate ist ein Bereich 28, der in dem Isolator eingebettet ist. Die Gateelektrode ist durch G2 bezeichnet.
  • Die Bereiche 9, 12 stellen die Basis dar, die mit dem Emitter und dem Kollektor des parasitären Transistors TP13 verbunden ist.
  • Die Bereiche 10, 21 stellen die Basis dar, die mit dem Emitter und dem Kollektor des parasitären Transistors TP14 verbunden ist.
  • Anstelle der Metailverbindungen 33, 34, 35, 36 gibt es Metall- Verbindungen 37, 38, die alle Bereiche 45, 16 und 46, 18 mit den entsprechenden Eingängen A3, A4 verbinden, und Metallverbindungen 39, 40, die alle Bereiche 9, 24 und 10, 26 mit dem Anschluß A1 für das negative Potential verbinden.
  • Bei dieser Schaltung bringt der niedrige Drain-Source-Widerstand, der mit den Transistoren M11, M21 verknüpft ist, wenn diese leiten, eine drastische Verringerung des Spannungsabfalles an den Verbindungen der Dioden geschalteten Transistoren TP13, TP14 mit sich.
  • Der Effekt der parasitären Transistoren TP12, TP22 wird nicht in Betracht gezogen, da er drastisch durch den Aufbau, der den MOS bildet, verringert ist.
  • Das Treiben der Einrichtung ist geeignet zum Vermeiden gleichzeitigen Leitens von M11 und M21 so, daß der Wandlungseffektivitätsverlust aufgrund von TP12, TP22 in der Anordnung von Figur 2 verringert ist, das System bildet somit einen asynchronen Detektor.
  • Die Treiberschaltung D1 benötigt keine weitere Versorgungsspannungen, da die Treiberspannung für die Gates G1, G2 kleiner sein kann, als die an dem Anschßuß K1 zur Verfügung stehende.
  • Der Aufbau, auf den sich die Erfindung bezieht, kann in allen ihren Ausführungskonfigurationen in Mehrphasenschaltungen benutzt werden, und die Brückenarme können von einem Minimum von zwei bis N variieren.
  • Die maximale wandelbare Leistung und die Gesamtzahl von Einheitsarmen, die integriert werden können, sind mit den Abmessungen der benutzten Platte verbunden.
  • Falls es gewünscht wird, kann auch der gleiche monolithische Aufbau einen oder mehreren P-, P&spplus;-Bereiche wie 5, 45 enthalten, die mit einem Potential verbunden sind, das nicht größer ist als das Potential des Substrates 3 ist. Eine oder mehrere Komponenten der Steuer- und Treibereinrichtung für die zwei Arme der Brücke sind in den weiteren Bereichen aufgenommen.

Claims (9)

1. Integrierter Brückeneinrichtungsaufbau mit zumindest einem ersten (1) und einem zweiten (2) Brückenarm, wobei jeder Arm aus einem ersten diodengeschalteten vertikalen PNP- oder MOS-Transistor (T11, T21; M11, M21) und aus einem zweiten diodengeschalteten vertikalen NPN-Transistor (T12, T22), die in Reihe geschaltet sind, gebildet ist,
einem N&spplus;-Substrat (3), das einen positiven Potentialausgabeanschluß (K1) der Brücke bildet, einer N&supmin;-Epitaxieschicht (4), die auf dem Substrat (3) gebildet ist, weiter mit seitlich mit einem Abstand voneinander angeordneten N-Epitaxiebereichen (19) einer N-Epitaxieschicht, die auf der N&supmin;-Epitaxieschicht (4) gebildet ist, und einem P-Typ-Bereich (5, 45; 6, 46) für jeden Brückenarm (1; 2), wobei jeder P-Typ-Bereich einen U- förmigen Querschnitt aufweist, der aus einem vergrabenen P-Bereich (5; 6), der einen Basisbereich des vertikalen NPN-Transistors darstellt, gebildet ist, und in der N&supmin;-Epitaxieschicht (4) zwischen den Epitaxiebereichen (19) gebildet ist und weiter aus P&spplus;-Flanken, die sich von der Oberfläche der N-Epitaxieschicht bis zu dem vergrabenen P-Bereich (5; 6) erstrecken, gebildet ist, wobei jeder P-Typ-Bereich einen N-Bereich (7; 8) enthält, der wiederum einen weiteren P-Bereich (9, 10), der einen negativen Potentialausgabeanschluß (A1) der Brücke bildet, enthält,
wobei N&spplus;&spplus;-Typ-Bereiche (11, 12) in einem ersten N-Epitaxiebereich (19) zwischen dem P-Typ-Bereich des ersten Brückenarmes (5, 45) und dem P-Typ-Bereich (6, 46) des zweiten Brückenarmes derart angeordnet sind, daß die Stomverstärkung von jedem parasitären Transistor (TP1a, TP1b), die zwischen den P-Typ-Bereichen (5, 45; 6, 46) und durch den ersten N-Epitaxiebereich (19) gebildet sind, minimiert wird.
2. Aufbau nach Anspruch 1, dadurch gekennzeichnet, daß zweite Bereiche (13, 14) des P- und P&spplus;-Typs, die jeweils den Reststromverlust von den parasitären Transistoren (TP1a, TP1b) zurückgewinnen, auch zwischen den P-Typ-Bereichen (5, 45; 6, 46) vorhanden sind.
3. Aufbau nach Anspruch 1, dadurch gekennzeichnet, daß in dem N-Bereich (7, 8), der innerhalb des P-Typ-Bereiches (5, 45; 6, 46) von jedem Arm (1, 2) enthalten ist, ein P-Bereich (15, 17) vorhanden ist, der zum Reduzieren des in den P-Typ- Bereich (5, 45; 6, 46) eingegebenen Stromes derart fähig ist, daß die Effekte eines weiteren parasitären Transistors (TP12; TP22), der eine in dem N-Bereich (7; 8), der zwischen den P&spplus;- Flanken (45, 46) enthalten ist, gebildete Basis, einen in der P&spplus;-Flanke gebildeten Kollektor und einen in dem weiteren P-Bereich (9; 10), der mit dem negativen Potentialausgabeanschluß (A1) verbunden ist, gebildeten Emitter aufweist.
4. Aufbau nach Anspruch 3, dadurch gekennzeichnet, daß der vergrabene P-Bereich (5; 6) von jedem Arm (1, 2) der Brücke stark dotiert ist.
5. Aufbau nach Anspruch 3, dadurch gekennzeichnet, daß zwischen dem vergrabenen P-Bereich (5, 45; 6, 46) und dem oberhalb liegenden N-Bereich (7; 8) von jedem Arm (1, 2) ein N&spplus;- Typ-Bereich (20; 21) angeordnet ist, der zur Reduzierung der vertikalen Komponente der Verstärkung des weiteren parasitären Transistors (TP12; TP22) fähig ist, wobei der N&spplus;-Typ-Bereich (20, 21), der sich zu der Aufbauoberfläche der N&supmin;-Epitaxieschicht in einem Paar von N&spplus;&spplus;-Typ-Bereichen (16; 18) erstreckt, zur Reduzierung der seitlichen Komponenten der Verstärkung des weiteren parasitären Transistors (TP12; TP22) fähig ist.
6. Aufbau nach Anspruch 5, dadurch gekennzeichnet, daß ein N&spplus;-Typ-Bereich (22; 23) innerhalb des weiteren P-Bereiches (9; 10), der mit dem negativen Potentialausgabeanschluß (A1) verbunden ist, angeordnet ist, wobei der N&spplus;-Bereich und ein weiterer P-Bereich (9, 22; 10, 23) zusammen mit dem unterhalb liegenden N&spplus;-Tpy-Bereich (20; 21) den Emitter, Basis und Kollektor eines Transistors mit vertikalem Stromfluß, der fähig ist, den Umwandlungswirkungsgrad des ersten diodengeschalteten PNP-Transistors (T11; T21) von jedem Arm zu verbessern, darstellen.
7. Aufbau nach Anspruch 1, dadurch gekennzeichnet, daß der erste Transistor von jedem Arm (1, 2) ein MOS-Typ-Transistor (M11; M21) mit einem vertikalen Stromfluß und einem getrennten Drain ist, der aus einem Paar von Source Bereichen (24; 26) des N&spplus;-Typs, die in dem weiteren P-Bereich (9; 10), der mit dem negativen Potentialausgabeanschluß (A1) verbunden ist, eingebettet sind und N- und N&spplus;-Typ-Drain-Bereichen (25, 20; 30, 21), die in den P-Typ-Bereichen (5, 45; 6, 46) enthalten sind, gebildet ist.
8. Aufbau nach Anspruch 1, dadurch gekennzeichnet, daß er eine Mehrzahl von Armen so aufweist, daß eine Mehrphasenschaltung gebildet wird.
9. Aufbau nach Anspruch 7, dadurch gekennzeichnet, daß er weiter P-, P&spplus;-Typ-Bereiche (5, 45), die in den Epitaxieschichten (4, 19) gebildet sind und so angepaßt sind, daß sie mit einem Potential, das nicht größer ist als das Potential des Substrates (3), verbunden sind, so aufweist, daß die Komponenten einer Steuer- und Treibereinrichtung für die zwei Arme (1, 2) der Brücke aufgenommen werden.
DE69126618T 1991-11-25 1991-11-25 Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten Expired - Fee Related DE69126618T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP91830513A EP0544048B1 (de) 1991-11-25 1991-11-25 Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten

Publications (2)

Publication Number Publication Date
DE69126618D1 DE69126618D1 (de) 1997-07-24
DE69126618T2 true DE69126618T2 (de) 1998-01-08

Family

ID=8208986

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69126618T Expired - Fee Related DE69126618T2 (de) 1991-11-25 1991-11-25 Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten

Country Status (4)

Country Link
US (1) US5444291A (de)
EP (1) EP0544048B1 (de)
JP (1) JPH05243504A (de)
DE (1) DE69126618T2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822399B2 (en) 2001-01-24 2004-11-23 Infineon Technologies Ag Half-bridge circuit
DE102021127308A1 (de) 2021-10-21 2023-04-27 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2769771B1 (fr) * 1997-10-15 1999-12-31 Valeo Equip Electr Moteur Dispositif pour le redressement synchrone d'un alternateur
EP0978143B1 (de) * 1997-10-28 2010-07-14 Nxp B.V. Halbleiterbauelement mit einem halbbrücken-schaltkreis
JP4610786B2 (ja) * 2001-02-20 2011-01-12 三菱電機株式会社 半導体装置
GB0308345D0 (en) * 2003-04-11 2003-05-14 Power Electronics Design Ct Power intregrated circuits
JP4749665B2 (ja) * 2003-12-12 2011-08-17 ローム株式会社 半導体装置
JP5270882B2 (ja) * 2007-08-30 2013-08-21 セイコーインスツル株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590345A (en) * 1969-06-25 1971-06-29 Westinghouse Electric Corp Double wall pn junction isolation for monolithic integrated circuit components
JPS5215278A (en) * 1975-07-28 1977-02-04 Hitachi Ltd Semiconductor device
JPS59149046A (ja) * 1983-02-15 1984-08-25 Matsushita Electric Ind Co Ltd モノリシツクプレナ−プロセス集積回路
DE3400973A1 (de) * 1984-01-13 1985-07-18 Philips Patentverwaltung Gmbh, 2000 Hamburg Monolithisch integrierte gleichrichterbrueckenschaltung
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
IT1228900B (it) * 1989-02-27 1991-07-09 Sgs Thomson Microelectronics Struttura integrata monolitica per sistema di pilotaggio a due stadi con componente circuitale traslatore di livello del segnale di pilotaggio per transistori di potenza.
IT1231541B (it) * 1989-07-25 1991-12-17 Sgs Thomson Microelectronics Dispositivo di protezione contro gli effetti parassiti provocati da impulsi negativi di tensione di alimentazione in circuiti integrati monolitici includenti un dispositivo di potenza per il pilotaggio di un carico induttivo ed un dispositivo di controllo per detto dispositivo di potenza.
IT1236667B (it) * 1989-11-07 1993-03-25 Sgs Thomson Microelectronics Dispositivo di protezione contro la rottura di una regione diffusa di tipo n+ inserita in una struttura integrata di potenza a semiconduttore di tipo verticale
IT1236797B (it) * 1989-11-17 1993-04-02 St Microelectronics Srl Dispositivo monolitico di potenza a semiconduttore di tipo verticale con una protezione contro le correnti parassite.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822399B2 (en) 2001-01-24 2004-11-23 Infineon Technologies Ag Half-bridge circuit
DE102021127308A1 (de) 2021-10-21 2023-04-27 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
DE102021127308B4 (de) 2021-10-21 2024-07-11 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses

Also Published As

Publication number Publication date
DE69126618D1 (de) 1997-07-24
EP0544048B1 (de) 1997-06-18
EP0544048A1 (de) 1993-06-02
US5444291A (en) 1995-08-22
JPH05243504A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
DE2554296C2 (de) Integrierte C MOS-Schaltungsanordnung
DE2901727C2 (de)
DE69212868T2 (de) Halbleiterbauelement mit n-dotiertem Gebiet niedriger Konzentration zur Verbesserung der dV/dt Eigenschaften
DE68905269T2 (de) MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE1211334B (de) Halbleiterbauelement mit eingelassenen Zonen
DE3838962C2 (de)
DE2538326A1 (de) Halbleiteraufbau
DE2166507A1 (de) Bezugsspannungsschaltung
DE102018113146B4 (de) Gleichrichtereinrichtung und Halbleitereinrichtung
DE3878655T2 (de) Dc-ac-brueckenschaltung.
DE3628857A1 (de) Halbleitereinrichtung
DE3214893A1 (de) Halbleiteranordnung
DE69213675T2 (de) Halbleiteranordnung bestehend aus mindestens einem Leistungstransistor und zu mindest einer Steuerschaltung die auf demselben Chip zusammen mit einer dynamischen Isolierschaltung monolitisch integriert ist
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE69126618T2 (de) Integrierte Brückenanordnung mit optimierten Übertragungsleistungsverlusten
DE2812785C2 (de)
DE69010724T2 (de) Brückenschaltkreis mit Schutzvorrichtung gegen Polaritätsumkehr, einen reduzierten Spannungsabfall implizierend.
DE3838964C2 (de)
DE2054863B2 (de) Spannungsverstaerker
DE2657293B2 (de) Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL)
DE69532315T2 (de) Halbleitervorrichtung zur Speisung, Rückleitung und Entmagnetisierung einer induktiven Last
DE68912415T2 (de) Integrierte Stromspiegelschaltung mit vertikalen Transistoren.
DE3104743C2 (de) Halbleiter-Schaltanordnung
DE3541038C2 (de) Direktgekoppelte Halbleiterlogikschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee