DE3709124C2 - NPN-äquivalente Struktur mit erhöhter Durchschlagspannung - Google Patents
NPN-äquivalente Struktur mit erhöhter DurchschlagspannungInfo
- Publication number
- DE3709124C2 DE3709124C2 DE3709124A DE3709124A DE3709124C2 DE 3709124 C2 DE3709124 C2 DE 3709124C2 DE 3709124 A DE3709124 A DE 3709124A DE 3709124 A DE3709124 A DE 3709124A DE 3709124 C2 DE3709124 C2 DE 3709124C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- npn
- collector
- field effect
- equivalent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 title description 17
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003503 early effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000002459 sustained effect Effects 0.000 description 2
- TVZRAEYQIKYCPH-UHFFFAOYSA-N 3-(trimethylsilyl)propane-1-sulfonic acid Chemical compound C[Si](C)(C)CCCS(O)(=O)=O TVZRAEYQIKYCPH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Die vorliegende Erfindung betrifft Halbleiter-Vorrichtungen,
die eine NPN-äquivalente Struktur mit einer Durchschlagspannung
aufweisen, die größer als die intrinsische Durchschlagspannung
von NPN-Transistoren ist, und betrifft insbesondere
integrierte Schaltungen, die komplementäre Transistoren vom
Bipolar-Typ enthalten und insbesondere NPN-Transistoren, für
die eine hohe Durchschlagspannung erforderlich ist.
Die wachsende Tendenz, den Integrationsgrad von elektronischen
Vorrichtungen ebenso wie die Integrationsdichte zum
offensichtlichen Zweck der Miniaturisierung und aus Wirtschaftlichkeitsgründen
zu erhöhen, schaffte die Notwendigkeit,
neue Lösungen für verschiedene Konstruktionsprobleme
zu suchen, die beim Versuch auftreten, die sich oft widersprechenden
oder jedenfalls verschiedenen Anforderungen an
unterschiedliche Schaltungsabschnitte miteinander zu vereinbaren,
welche immer häufiger auf demselben Chip aus Halbleitermaterial
gebildet werden.
Eines der sich oft stellenden Probleme bei der Konstruktion
einer integrierten Vorrichtung entsteht aus der Notwendigkeit,
daß ein bestimmter Schaltungsabschnitt, z. B. ein
Ausgangspuffer, einer bestimmten Überspannung, z. B. im
Bereich von 100 V, widersteht, wenn der übrige Teil der
integrierten Schaltung, der Dekodierungs- und Signalverarbeitungs-
Stufen beispielsweise aufweisen kann, vorteilhaft und
mit besseren Betriebseigenschaften durch einen Herstellungsprozeß
verwirklicht werden kann, der für eine Versorgungsspannung
von gerade 12 V beispielsweise entworfen ist. Unter
praktischen Gesichtspunkten bedeuten solche häufigen Fälle
oft, daß ein solcher Schaltungsabschnitt, der eine hohe
Durchschlagspannung verlangt und der oft nur einen minimalen
Anteil, hinsichtlich des eingenommenen Bereichs, an der
Gesamtfläche der ganzen integrierten Schaltung darstellt,
die Zuhilfenahme eines Herstellungsprozesses verlangt, der
für solch eine hohe Spannung für die gesamte Vorrichtung
geeignet ist.
Dies kann ebenso eine Vorrichtung mit erhöhten Abmessungen
bedeuten, da die Integrationsdichte eines Prozesses für hohe
Spannungen normalerweise kleiner als die Integrationsdichte
eines Prozesses für geringere Spannungen ist. Darüber hinaus
ist die Stromdichte in Vorrichtungen, die durch einen
Hochspannungs-Prozeß hergestellt werden, vergleichsweise
kleiner und dies bringt eine weitere Erhöhung des erforderlichen
Bereichs der Vorrichtung mit sich.
Eine typische Komponente solcher Ausgangs-Schaltungsabschnitte
in integrierten Schaltungen, welche hinsichtlich der
Durchschlagspannung bestimmend ist, ist der NPN-Transistor.
Bei der Aufgabe, solche durch die NPN-Strukturen auferlegten
Einschränkungen zu überwinden, sind eine Reihe von Beispielen
vorgeschlagen worden, um insbesondere die Durchschlagspannung
von NPN-Strukturen zu erhöhen, die zur Steuerung
von relativ hohen Spannungen im Vergleich zu ihrer intrinsischen
Durchschlagspannung entworfen sind, so daß ein
Herstellungsprozeß und integrierte Strukturen, die für im
allgemeinen geringere Spannungen entworfen sind, für die
gesamte integrierte Schaltung benutzt werden können.
Dem Stand der Technik entsprechend (vgl. DE 30 29 553 A1, US 4 395 812) wird ein solches Ergebnis
erhalten, indem man einen JFET (Junction type, Field Effect
Transistor) mit geerdeter Steuerelektrode in Reihe mit dem
Kollektor des in Frage stehenden NPN-Transistors schaltet,
wie schematisch in Fig. 1 gezeigt.
Auf diese Weise "dehnt sich" die Kollektor-Emitterspannung
(VCE) des NPN-äquivalenten Transistors über die Reihe von
Senken- und Quellenübergängen (JFET) und Kollektor- und
Emitter-Übergängen (NPN) aus, wodurch sich die maximale von
der NPN-äquivalenten Struktur ausgehaltene Spannung erhöht.
Diese bekannte Lösung hat jedoch insoweit einige Nachteile,
als der maximale Strom, der von dem NPN-äquivalenten Transistor
abgegeben werden kann, durch den maximal zulässigen
Strom durch den JFET-Transistor begrenzt ist.
In vielen Anwendungen, insbesondere in Ausgangsstufen einer
bestimmten Nennleistung, verursacht die Begrenzung des
abgebbaren Stroms ein Problem. Es ist daher eine Hauptaufgabe
der vorliegenden Erfindung, ein verbessertes System zur
Erhöhung der Durchschlagspannung eines NPN-äquivalenten
Transistors zu schaffen, verglichen mit der intrinsischen
Durchschlagspannung des NPN-Transistors, das frei von den
genannten Nachteilen ist.
Dies wird erfindungsgemäß erreicht
durch eine Schaltungsanordnung, die sich aus einem NPN-Transistor,
aus einem PNP-Transistor und aus einem Feldeffekt-
Transistor (JFET) vom Übergangstyp zusammensetzt, wobei der
Kollektor des PNP-Transistors mit dem Kollektor des NPN-
Transistors verbunden ist und der JFET-Transistor eine mit
den Kollektoren der beiden Bipolar-Transistoren verbundene
Quelle besitzt, wobei seine Senke mit der Basis des PNP-
Transistors und seine Steuerelektrode mit Erde verbunden
ist.
Wie nachfolgend im Detail beschrieben, ist der NPN-äquivalente
Transistor der Erfindung nicht gerade einfach integriert;
aber er läßt sich in einer besonders wirksamen und
kompakt-integrierten Form verwirklichen.
Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus
den Unteransprüchen.
Weitere Vorteile und Anwendungsmöglichkeiten der
vorliegenden Erfindung ergeben sich aus der nachfolgenden
Beschreibung von bevorzugten Ausführungsbeispielen in
Verbindung mit der Zeichnung. Darin zeigen:
Fig. 1 wie bereits in der Einleitung gesagt, eine
schaltungsmäßige Anordnung des Standes der Technik
zur Erhöhung der Betriebsspannung zeigt, die von
einem NPN-Transistor ausgehalten wird;
Fig. 2 eine schaltungsmäßige Anordnung oder Vorrichtung
der Erfindung;
Fig. 3 den äquivalenten, der schaltungsmäßigen Anordnung
von Fig. 2 entsprechenden Transistor;
Fig. 4 eine IC-VC Kennlinie des in Fig. 3 gezeigten
NPN-äquivalenten Transistors; und
Fig. 5 in schematischer Weise einen Schnitt eines
besonders bevorzugten Ausführungsbeispiels der
schaltungsmäßigen Vorrichtung der vorliegenden
Erfindung in einer integrierten Form.
In Fig. 1 ist die gewöhnlich verwendete Schaltung gezeigt,
die gemäß dem Stand der Technik zur Erhöhung der Durchschlagspannung
des NPN-Äquivalentes im Vergleich mit der
intrinsischen Durchschlagspannung verwendet wird. Anschlüsse
B, E und C bezeichnen jeweils den Basis-, Emitter- und
Kollektoranschluß des NPN-äquivalenten Transistors.
Wie bereits erwähnt, besteht der Hauptnachteil einer solchen
Schaltung in der Beschränkung, die dem maximalen Kollektorstrom
des äquivalenten Transistors auferlegt ist, welcher
zu:
ICMAX = IDSSJFET
bestimmt ist.
In Fig. 2 ist das Schaltungsdiagramm der erfindungsgemäßen
Vorrichtung gezeigt, wobei B, E und C jeweils den Basis-,
Emitter- und Kollektoranschluß des in Fig. 3 gezeigten
NPN-äquivalenten Transistors bezeichnen.
Die Vorteile einer solchen Vorrichtung sind vielfältig. An
erster Stelle ist die Stromverstärkung des äquivalenten
Transistors (hFEeq) im wesentlichen gleich der Verstärkung
des NPN-Transistors (hFEn). Die Durchschlagspannung des
äquivalenten Transistors LVCEOeq ist mehr oder weniger
gleich der Summe aus der intrinsischen Durchschlagspannung
des NPN-Transistors und der intrinsischen Durchschlagspannung
des PNP-Transistors, d. h.:
LVCEOeq = LVCEOn + LVCEOp
(die Suffixe n oder p zeigen jeweils die Bezugnahme auf den
NPN- oder den PNP-Transistor durch die ganze vorliegende
Beschreibung hindurch an, wo nicht anders gesagt). In
überraschenderweise wirkt sich ebenso die Frühwirkung der
NPN-äquivalenten Struktur außergewöhnlich gering und praktisch
vernachlässigbar aus.
Zum besseren Verständnis der Wirksamkeit der erfindungsgemäßen
Vorrichtung kann der Betrieb der Schaltung, z. B. mit
geerdetem Emitter, analysiert werden. Wie bekannt ist, sind
die fundamentalen Gleichungen:
Wobei die Symbole die gewöhnlich in der diesbezüglichen
Literatur benutzten sind, und wobei insbesondere Ap der
Emitterbereich bzw. die Emitterfläche des PNP-Transistors
und Jsp die umgekehrte Sättigungsstrom-Dichte des Emitter-
Basis-Übergang des PNP-Transistors ist.
Eine willkürliche Kennlinie für IB = konstant in der IC,VC-
Ebene ist in Fig. 4 gezeigt.
Zur Beschreibungsvereinfachung ist es möglich, eine solche
Ebene in fünf getrennte Zonen zu unterteilen, die durch
gerade Linien definiert sind, welche gegeben sind durch die
Gleichungen: VC = konstant = VBECUTINp, VC2, VC3, VC4 und
LVCEOp wie in dem Diagramm der Fig. 4 gezeigt.
Durch Festhalten des Basisstroms IB auf einem Wert IB ≦ωτ IDSS
und Erhöhen von VC mit Stetigkeit in der Halbebene VC 0
wird eine erste Zone I angetroffen, die zwischen dem Ursprung
und der Spannung VBECUTINp liegt, wobei IC = 0. Dies
bedeutet, daß der gesamte Kollektorstrom Null ist, bis die
Spannung VC die Spannung VBECUTINp des PNP-Transistors
erreicht und größer als sie wird (sie beträgt ungefähr 0.7 V
im Falle von Silicium).
Durch Erhöhen der Spannung VC über die Spannung VBECUTINp
beginnt der Kollektorstrom zu wachsen und die Spannung VC -
VBECUTINp verteilt sich so, daß sich beide Spannungen VS und
VDS, welche die Gleichungen (1) und (2) erfüllen, erhöhen.
Diese Sättigungzone II ist gekennzeichnet durch einen
Kollektorstrom, der mit der Kollektorspannung wächst und
aufhört, sobald die Spannung VS einen solchen Wert erreicht,
daß der NPN-Transistor aus seiner Sättigungszone herausgenommen
wird, d. h., wenn die Spannung VS einen minimalen Wert
erreicht hat, über den hinaus die Stromverstärkung des
NPN-Transistors (hFEn) unabhängig von VS ausfällt. Dies
bedeutet, daß die Zone II beendet ist, wenn:
wobei V der Punkt auf der JFET-Kennlinie ist, bei dem:
über diesen Punkt hinaus, d. h. für VC ≦λτ VC2, besteht eine
Zone III, in der jede Erhöhung der Spannung VC sich über die
Spannung VDS und VS verteilt, um den Strom IDS über eine
gerade Linie in die IDS,VDS-Ebene zu bewegen, welche
durch IDS = I = konstant gekennzeichnet ist.
Diese Zone III der Kennlinie ist durch den Umstand gekennzeichnet,
daß sowohl VS als auch VDS zusammen mit VC wachsen,
während IC konstant bleibt und gleich ist: IC = hFEn ×
IB.
Zone III endet wenn:
wobei Vp die Abschnürspannung zwischen Quelle und Senke des
JFET für eine Spannung VGS = 0 (d. h. mit geerdeter Steuerelektrode).
Wenn VC = VC3, hat der JFET seine Sättigungszone erreicht.
Über diesen Punkt hinaus, d. h. für VC ≦λτ VC3, arbeitet der
JFET in der Sättigungszone und daher ist seine Strom-Spannungskennlinie
durch die folgenden Gleichung gegeben:
wobei die Steuerelektrode des JFET geerdet ist.
Durch Kombination der Gleichung (7) mit der Gleichung (1)
erhält man die folgende Gleichung:
Daher ist die Zone IV durch den Umstand gekennzeichnet, daß
jede Erhöhung der Spannung VC die Spannung VDS erhöht,
während die Spannung VS konstant bleibt bei einem Wert, der
durch die Gleichung (8) bestimmt ist. Folglich ist der
NPN-Transistor wegen der gleichbleibenden Spannung VS keinen
Basis-Modulationen unterworfen und daher wird keine Frühwirkung
auf dem Ausgangsstrom IC beobachtet.
Diese Zone IV endet bei VC = VC4; wobei
VC4 = V + LVCEOp
Wenn die Spannung VC größer als VC4 wird, beginnt der
Kollektorstrom des PNP-Transistors durch einen Durchschlag-
Mechanismus, sich zu erhöhen, wogegen der Strom IC = hFEn ×
IB nicht unabhängig wachsen kann, insoweit er durch den
NPN-Transistor erzwungen ist.
Daher erhöht in dieser Zone V jede Spannung VC, welche VC4
übersteigt, die Spannung VS, welche den Basisstrom des
PNP-Transistors vermindert, wodurch der JFET-Kanal gedrosselt
wird.
In dieser Zone ist der Kollektorstrom IC weiterhin konstant
bis die Spannung VS so beschaffen ist, daß sie die Spannung
LVCEOn des NPN-Transistors erreicht.
Daher ist die effektive Durchschlagspannung des NPN-äquivalenten
Transistors durch die folgende Gleichung gegeben:
LVCEOeq ≃ LVCEOp + LVCEOn (9)
In Fig. 5 ist schematisch im Schnitt der Aufbau einer
NPN-äquivalenten Struktur gezeigt, die eine Aufgabe der
vorliegenden Erfindung in einer besonders bevorzugten
integrierten Form von ihr ist.
Die integrierte Struktur gemäß der Erfindung ist auf einem
monokristallinen Siliciumsubstrat 1 vom p-Typ gebildet,
welches geerdet ist. Die epitaxiale Schicht 2 mit geringem
Dotierungsniveau ist aus Silicium vom n-Typ.
Im Falle eines Ausführungsbeispiels in integrierter Form der
schaltungsmäßigen Vorrichtung gemäß der vorliegenden Erfindung
ist es wesentlich, einen PNP-Transistor mit einer
vertikalen Struktur und mit isoliertem Kollektor zu verwenden.
Dieses ist notwendig, weil ein PNP-Transistor mit einer
Struktur vom lateral-Typ nur einen einzigen Übergang zwischen
der Basisregion und dem Substrat zeigt, während im
Gegensatz dazu die vertikale PNP-Struktur in vorteilhafter
Weise zwei Übergänge in Reihe zwischen Basis und Substrat
zeigt.
Die Struktur des vertikalen PNP-Transistors mit isoliertem
Kollektor (ICV PNP) ist rechterhand in Fig. 5 gezeigt und
zusammengesetzt aus einer n⁺-Senkschicht 3 (Bottom-n-well)
zur Isolation des Kollektors von dem geerdeten Substrat 1,
aus einer p⁺-Senkschicht 4, welche oberhalb der Isolationsschicht
3 liegt und welche die Kollektorregion des Transistors
darstellt, wobei der Kontakt zur Oberfläche mit Hilfe
einer tiefen p⁺-Diffusion 5 entlang des Umkreises der
Senkregion 4 gebracht ist.
Eine Dotant-angereicherte Region 6 (Top-n-well) umgibt die
p⁺-Diffusion 7, welche die Emitterregion des ICV-PNP Transistors
darstellt, um den Basiswiderstand des Transistors zu
vermindern.
Die Bodenisolations- 8 und Dachisolations-p⁺ 9 -Diffusionen
umgeben die integrierte Struktur, wodurch die Wanne des
ICV-PNP-Transistors definiert wird.
Linkerhand des Schnitts kann die Struktur des NPN-Transistors
beobachtet werden, welche aus dem durch die n⁺-Senkschicht
10 dargestellten Kollektorkontakt und aus den
n⁺-Diffusionen 11 und 12 zur Oberflächenlegung des Kontaktes
zusammengesetzt ist.
Die Kollektorregion des NPN-Transistors ist durch die
n-epitaxiale Schicht, die Basisregion durch die p-Diffusionen
13 und die Emitterregion durch die n-Diffusion 14
dargestellt. Im Inneren der Wanne, welche den NPN-Transistor
enthält, sind eine p⁺-Diffusion 15 und eine n⁺-Diffusion 16
ebenso hergestellt (die p⁺-Diffusion 15 in bequemer Weise
während der Herstellung der p⁺-Dachisolations-Diffusionen 9
und der p⁺-Diffusion 5).
Durch Erdung der p⁺-Diffusion 15 durch die Dacherdungs-Metallisierungsschicht
der Vorrichtung ist die Struktur eines
Feldeffekt-Transistors (JFET) vom Übergangstyp innerhalb
derselben Wanne des NPN-Transistors verwirklicht.
Die JFET-Steuerelektrode ist dargestellt durch die p⁺-Diffusion
15 und durch das Substrat 1, wobei beide geerdet sind,
während die Quelle und die Senke jeweils dargestellt sind
durch die n⁺-Regionen 12 und 11 und durch die n⁺-Region 16.
Daher ist der Kanal des FET's die Region der n-Silicium-
Epitaxialschicht zwischen dem Substrat und der unteren
Spitze der p⁺-Diffusion 15.
Die Struktur ist vervollständigt durch die Metallisierung
der Vorrichtung. Die Verbindung 17 zwischen dem Kollektor
des NPN-Transistors, welche ebenso die Quelle des JFET
darstellt, und dem Kollektor des ICV-PNP-Transistors und die
Verbindung 18 zwischen der Senke des JFET und der Basis des
ICV-PNP-Transistors sind in Fig. 5 gezeigt. Eine n⁺-Kontaktdiffusion
19 gestattet die Bildung eines ohmischen Kontaktes
zwischen dem Metall und dem Silicium in der Basisregion des
ICV-PNP-Transistors.
In Fig. 5 sind ebenso mit den Buchstaben E, B und C jeweils
der Emitter-, Basis- und Kollektoranschluß der integrierten
NPN-äquivalenten Struktur bezeichnet, welche Aufgabe der
vorliegenden Erfindung ist.
Obwohl ein bevorzugtes Ausführungsbeispiel gemäß der vorliegenden
Erfindung bezogen auf den Fall von integrierten
Schaltungen im Detail beschrieben worden ist, weil in einem
solchen Anwendungsfeld die Erfindung die größten Vorteile
bietet, ist es beabsichtigt, daß die schaltungsmäßige
Vorrichtung, d. h. der NPN-äquivalente Transistor, welcher
Aufgabe der Erfindung ist, ebenso in anderen Fällen nützlich
ist, z. B. in Schaltungen, die ganz oder teilweise mit
diskreten Komponenten hergestellt sind.
Claims (3)
1. NPN-äquivalenter Transistor, bestehend aus einem
NPN-Transistor und einem PNP-Transistor, welche
durch die jeweiligen Kollektoren verbunden sind, und
einem Feldeffekt-Transistor vom Übergangstyp mit
geerdeter Steuerelektrode, dessen Quelle mit den
Kollektoren und dessen Senke mit der Basis des PNP-
Transistors verbunden ist, wobei
der Basisanschluß des NPN-äquivalenten Transistors der
Basis des NPN-Transistors entspricht, der Emitteranschluß
des NPN-äquivalenten Transistors dem Emitter des
NPN-Transistors entspricht, und der Kollektoranschluß
des NPN-äquivalenten Transistors dem Emitter des
PNP-Transistors entspricht.
2. Halbleiter-Vorrichtung, die eine Vielzahl von auf einem
einzigen monokristallinen Halbleitersubstrat gebildeten
schaltungsmäßigen Elemente aufweist, gekennzeichnet
durch einen NPN-äquivalenten-Transistor nach Anspruch 1.
3. Halbleiterstruktur, die einen NPN-äquivalenten Transistor
gemäß Anspruch 2 darstellt, welche ein geerdetes
monokristallines p-Silicium-Substrat und eine epitaxiale
Schicht aus n-Silicium aufweist, wobei ein NPN-Transistor
mit vertikaler Struktur und ein PNP-Transistor
mit vertikaler Struktur und isoliertem Kollektor im
Inneren jeweiliger Wannen gebildet sind, welche durch
Isolationsregionen aus stark dotiertem p⁺-Silicium
definiert sind, welche sich durch die gesamte Dicke der
epitaxialen Schicht erstrecken, dadurch gekennzeichnet,
daß
im Inneren der Wanne, welche die Struktur des NPN-Transistors enthält und außerhalb einer n⁺-Silicium-Kontaktregion des Kollektors des NPN-Transistors, welcher die Quelle des Feldeffekttransistors vom Übergangstyp darstellt, eine p⁺-Siliciumregion gebildet ist, welche durch eine tiefe Diffusion, welche sich von der Oberfläche der epitaxialen Schicht in Richtung auf das Substrat in einer Dicke erstreckt, welche wenigstens der Hälfte der Dicke der epitaxialen Schicht entspricht, und geerdet ist, daß
eine n⁺-Diffusion, welche die Senke des Feldeffekt- Transistors vom Übergangstyp bildet, an einer Stelle gebildet ist, die der tiefen p⁺-Diffusion benachbart ist, auf der Seite, welche der n⁺-Kontaktregion gegenüberliegt, welche die Quelle des Feldeffekt-Transistors vom Übergangstyp bildet, dessen Steuerelektrode durch die tiefe p⁺-Diffusion und durch das Substrat gebildet ist, die beide geerdet sind, und daß
ein elektrischer Zweig die n⁺-Kontaktregion des Kollektors des NPN-Transistors und der Quelle des Feldeffekt-Transistors mit dem Kollektor des PNP-Transistors verbindet; und daß
ein weiterer elektrischer Zweig die Senke des Feldeffekt- Transistors mit der Basis des PNP-Transistors verbindet.
im Inneren der Wanne, welche die Struktur des NPN-Transistors enthält und außerhalb einer n⁺-Silicium-Kontaktregion des Kollektors des NPN-Transistors, welcher die Quelle des Feldeffekttransistors vom Übergangstyp darstellt, eine p⁺-Siliciumregion gebildet ist, welche durch eine tiefe Diffusion, welche sich von der Oberfläche der epitaxialen Schicht in Richtung auf das Substrat in einer Dicke erstreckt, welche wenigstens der Hälfte der Dicke der epitaxialen Schicht entspricht, und geerdet ist, daß
eine n⁺-Diffusion, welche die Senke des Feldeffekt- Transistors vom Übergangstyp bildet, an einer Stelle gebildet ist, die der tiefen p⁺-Diffusion benachbart ist, auf der Seite, welche der n⁺-Kontaktregion gegenüberliegt, welche die Quelle des Feldeffekt-Transistors vom Übergangstyp bildet, dessen Steuerelektrode durch die tiefe p⁺-Diffusion und durch das Substrat gebildet ist, die beide geerdet sind, und daß
ein elektrischer Zweig die n⁺-Kontaktregion des Kollektors des NPN-Transistors und der Quelle des Feldeffekt-Transistors mit dem Kollektor des PNP-Transistors verbindet; und daß
ein weiterer elektrischer Zweig die Senke des Feldeffekt- Transistors mit der Basis des PNP-Transistors verbindet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT83611/86A IT1204244B (it) | 1986-03-21 | 1986-03-21 | Struttura npn equivalente con tensione di rottura maggiorata rispetto alla tensione di rottura intrinseca dell'npn |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3709124A1 DE3709124A1 (de) | 1987-09-24 |
DE3709124C2 true DE3709124C2 (de) | 1995-10-26 |
Family
ID=11323110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3709124A Expired - Fee Related DE3709124C2 (de) | 1986-03-21 | 1987-03-20 | NPN-äquivalente Struktur mit erhöhter Durchschlagspannung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4740821A (de) |
JP (1) | JPH0797553B2 (de) |
DE (1) | DE3709124C2 (de) |
FR (1) | FR2596202B1 (de) |
IT (1) | IT1204244B (de) |
NL (1) | NL8700663A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1232930B (it) * | 1987-10-30 | 1992-03-10 | Sgs Microelettronica Spa | Struttura integrata a componenti attivi e passivi inclusi in sacche di isolamento operante a tensione maggiore della tensione di rottura tra ciascun componente e la sacca che lo contiene |
US4939099A (en) * | 1988-06-21 | 1990-07-03 | Texas Instruments Incorporated | Process for fabricating isolated vertical bipolar and JFET transistors |
US4951115A (en) * | 1989-03-06 | 1990-08-21 | International Business Machines Corp. | Complementary transistor structure and method for manufacture |
EP0580254A3 (en) * | 1992-07-20 | 1996-01-03 | Philips Electronics Nv | Integrated semiconductor circuit |
US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
US6551869B1 (en) * | 2000-06-09 | 2003-04-22 | Motorola, Inc. | Lateral PNP and method of manufacture |
US7888768B2 (en) * | 2006-01-09 | 2011-02-15 | Fairchild Korea Semiconductor, Ltd. | Power integrated circuit device having embedded high-side power switch |
CN113823678A (zh) * | 2021-09-03 | 2021-12-21 | 无锡市晶源微电子有限公司 | 一种高压npn器件 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1406391A (en) * | 1973-02-17 | 1975-09-17 | Ferranti Ltd | Inverter circuit arrangements |
US4095252A (en) * | 1976-12-27 | 1978-06-13 | National Semiconductor Corporation | Composite jfet-bipolar transistor structure |
JPS5585135A (en) * | 1978-12-21 | 1980-06-26 | Sony Corp | Mos-fet switching circuit |
US4395812A (en) * | 1980-02-04 | 1983-08-02 | Ibm Corporation | Forming an integrated circuit |
DE3029553A1 (de) * | 1980-08-04 | 1982-03-11 | Siemens AG, 1000 Berlin und 8000 München | Transistoranordnung mit hoher kollektor-emitter-durchbruchsspannung |
FR2523370B1 (fr) * | 1982-03-12 | 1985-12-13 | Thomson Csf | Transistor pnp fort courant faisant partie d'un circuit integre monolithique |
JPH0693626B2 (ja) * | 1983-07-25 | 1994-11-16 | 株式会社日立製作所 | 半導体集積回路装置 |
-
1986
- 1986-03-21 IT IT83611/86A patent/IT1204244B/it active
-
1987
- 1987-03-05 US US07/022,273 patent/US4740821A/en not_active Expired - Lifetime
- 1987-03-20 NL NL8700663A patent/NL8700663A/nl not_active Application Discontinuation
- 1987-03-20 JP JP62067742A patent/JPH0797553B2/ja not_active Expired - Fee Related
- 1987-03-20 FR FR878703928A patent/FR2596202B1/fr not_active Expired - Lifetime
- 1987-03-20 DE DE3709124A patent/DE3709124C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4740821A (en) | 1988-04-26 |
FR2596202B1 (fr) | 1990-03-16 |
IT1204244B (it) | 1989-03-01 |
FR2596202A1 (fr) | 1987-09-25 |
NL8700663A (nl) | 1987-10-16 |
JPS62229967A (ja) | 1987-10-08 |
IT8683611A0 (it) | 1986-03-21 |
DE3709124A1 (de) | 1987-09-24 |
JPH0797553B2 (ja) | 1995-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69322963T2 (de) | Eine integrierte Vorrichtung mit einem bipolaren Transistor und einem MOSFET Transistor in Emittorschaltungsanordnung | |
DE2509530C2 (de) | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren | |
DE1211334B (de) | Halbleiterbauelement mit eingelassenen Zonen | |
DE3816002A1 (de) | Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer | |
DE69326543T2 (de) | Monolithisch integrierte Struktur einer elektronischen Vorrichtung mit einer bestimmten unidirektionalen Konduktionsschwellenspannung | |
DE2554296A1 (de) | Integrierte schaltung mit komplementaeren feldeffekttransistoren | |
DE69329097T2 (de) | Neue Anordnung für eine Vorrichtung mit vielen HV-LDMOS Transistoren und einer Schaltung innerhalb einer schwebenden Wanne | |
DE3628857A1 (de) | Halbleitereinrichtung | |
DE69525797T2 (de) | Integrierte Halbleiterschaltung mit einer Stromspiegelschaltung | |
EP0052860B1 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
DE68911809T2 (de) | Integrierbare, aktive Diode. | |
DE3881928T2 (de) | Integrierte Schaltung zum Treiben induktiver Lasten. | |
DE69511816T2 (de) | Struktur zum Schutz gegen Unter-Masse-Strominjektion | |
DE3526826A1 (de) | Statischer induktionstransistor und denselben enthaltenden integrierte schaltung | |
DE3709124C2 (de) | NPN-äquivalente Struktur mit erhöhter Durchschlagspannung | |
DE69414169T2 (de) | Dielektrisch isolierte Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2610122A1 (de) | Dreipolige halbleiteranordnung | |
DE2730373A1 (de) | Integrierte halbleiter-logikschaltung | |
DE10334780B3 (de) | Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben | |
DE2833068A1 (de) | Integrierte halbleitervorrichtung | |
DE102004015921B4 (de) | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation | |
DE69031610T2 (de) | Monolitisch integrierte Halbleitervorrichtung, die eine Kontrollschaltung und einen Leistungsteil mit vertikalem Stromfluss umfasst, und Verfahren zu ihrer Herstellung | |
DE2847822A1 (de) | Integrierte halbleitervorrichtung | |
EP1154490A2 (de) | Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor | |
DE3005367C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 27/06 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |