DE2554296A1 - Integrierte schaltung mit komplementaeren feldeffekttransistoren - Google Patents
Integrierte schaltung mit komplementaeren feldeffekttransistorenInfo
- Publication number
- DE2554296A1 DE2554296A1 DE19752554296 DE2554296A DE2554296A1 DE 2554296 A1 DE2554296 A1 DE 2554296A1 DE 19752554296 DE19752554296 DE 19752554296 DE 2554296 A DE2554296 A DE 2554296A DE 2554296 A1 DE2554296 A1 DE 2554296A1
- Authority
- DE
- Germany
- Prior art keywords
- zones
- field effect
- effect transistors
- zone
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 24
- 230000000295 complement effect Effects 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101150021395 JUND gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101710154508 Purine nucleoside phosphorylase 1 Proteins 0.000 description 1
- 101710084347 Purine nucleoside phosphorylase DeoD-type 1 Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Description
Aktenzeichen der Anmelderin: FI 971J 02o
Integrierte Schaltung mit komplementären Feldeffekttransistoren
Die Erfindung betrifft integrierte Schaltungen, die komplementäre Feldeffekttransistoren enthalten. Es ist bekannt, in Datenverarbeitungsgeräten
niedriger Leistung und relativ langsamer Geschwindigkeit, beispielsweise Handrechnern, tragbaren
Datenspeichern oder kleinen Computern, Schaltungen mit komplementären Feldeffekttransistoren vom MOS-Typ zu verwenden. Solche
Schaltungen sind wirtschaftlich sehr erfolgreich gewesen. Jedoch traten Schwierigkeiten dann auf, als es darum ging, solche
Anordnungen komplementärer Feldeffekttransistoren sehr dicht auf einem einzigen Halbleitersubstrat unterzubringen.
In einer üblichen Struktur wird bei einer solchen komplementären
Schaltung ein N-Kanal in einem P-Gebiet und ein P-Kanal in einen
N-Gebiet, das sich neben dem genannten P-Gebiet befindet, gebildet. Im P-Gebiet werden Kontakte vom P-Typ und im P-Gebiet Kontakte
vom N-Typ jeweils in den Bereichen zwischen den aktiven
N- und P-Kanalanordnungen hergestellt. Solch ein Aufbau ist beispielsweise
im US-Patent 3 712 995 gezeigt. In sehr dicht gepackten integrierten Schaltungen, bei denen diese Einzelanord-
609828/053'
ORfQINAL INSPECTED
2554298
nungen nur durch wenige μΐη Zwischenraum getrennt sind, wird dabei
eine PNPN-Struktur gebildet. Unter normalen Operationsbe-.dingungen
als Feldeffekttransistor-Schaltkreis kann diese Vierschicht-PNPN-Struktur
als gesteuerter Halbleitergleichrichter
jarbeiten, der unter bestimmten Umständen verriegelt und sogar
lin diesem Zustand verbleiben kann. Daraus resultiert eine
iFehlfunktion der Feldeffekttransistoren, wodurch der gesamte
!Schaltkreis unbrauchbar wird.
Bisher wurde diesem Problem durch die Konstrukteure so begegnet, ,daß die Feldeffekttransistoren weit genug voneinander angeordnet
wurden, so daß parasitäre Schaltungen vernachlässigbar wur-
den. Die damit erreichten geringen Schaltungsdichten ließen jedoch
die Bedeutung der komplementären FET-Schaltungen vom MOS-Typ gegen-j
über bipolaren und nicht-komplementären FET-Strukturen zurücktreten. Es sind jedoch auch andere integrierte Schaltungen handelsüblich,
bei denen dieses Problem überhaupt nicht gelöst wurde. : Hier ist eine sorgfältige Kontrolle der Eingangs- und Strom- j
versorgungsspannungen notwendig, um einer Verriegelung der Schal- !
tungen vorzubeugen. '■
Inzwischen ist das beschriebene Problem parasitärer Schaltungen |
erkannt worden und als wesentlicher Faktor für die Begrenzung J der Packungsdichte von komplementären FET-Strukturen herausge-
stellt worden. Es überschattet die bisher in der integrierten
Schaltungstechnik gegebenen Beschränkungen: exzessive Wärmeabgabe und die Unfähigkeit, während der Herstellung die individuellen
Bereiche innerhalb des Halbleitersubstrats exakt zu definieren.
Es ist demgemäß Aufgabe der Erfindung, die Dichte integrierter
Schaltungen mit komplementären Feldeffekttransistoren vom MOS-Typ
zu erhöhen, indem das Problem der parasitären Schaltungen beseitigt wird. Weiterhin soll durch die Erfindung erreicht
werden, daß solche verbesserten Halbleiterstrukturen ökonomisch
FI 974 020
609828/0535
unter Benutzung üblicher Techniken hergestellt werden können.
Diese Aufgabe löst die Erfindung dadurch, daß die aktiven P- und N-Kanalanordnungen ebenso wie die Kontaktbereiche voneinander
durch sogenannte Schutzzonen getrennt werden. Diese Schutzzonen sind vorzugsweise vom gleichen Leitfähigkeitstyp wie die benachbarten
Schaltungsteile, d.h., die P-Schutzzone ist der P-Kanal-Anordnung
und die N-Schutzzone der N-Kanal-Anordnung benachbart.
Diese Zonen dienen zur Reduzierung der Verstärkung der parasitären Schaltung, so daß die oben beschriebene Punktion und mögliche
Verriegelung der Vierschicht-PNPN-Struktur verhindert wird. Ein Teil des Kollektorstroms der parasitären NPN- und PNP-Schaltungen,
durch den die Anordnung als PNPN-Schaltungen wirksam wer-'den
kann, wird abgezogen, so daß die Verstärkung ira Kreis geriniger
als eins wird.
'In der nachfolgenden Beschreibung eines Ausführungsbeispiels der Erfindung wird auf Einzelheiten eingegangen werden. Auf den
zugehörigen Zeichnungen zeigen
Fig. 1 eine (handeis)-übliche Struktur aus komplementären Feldeffekttransistoren;
Fig. 2 die bei der in Fig. 1 gezeigten Schaltung auftretende Vierschicht-PNPN-Struktur;
Fig. 3 ein Ausführungsbeispiel der Erfindung;
Fig. 4 ein der Fig. 2 entsprechendes Schaltbild der
bei der Schaltung gemäß Fig. 3 auftretenden
. parasitären Schaltung;
ι Fig. 5 eine fertiggestellte Schaltung gemäß Fig. 3 im ·
Schnitt.
FI 974 020
609828/0535
Die in Fig. 1 gezeigte, dem Stand der Technik angehörende Schaltung
aus komplementären Feldeffekttransistoren ist empfindlich gegenüber einer "parasitären Blockierung", wenn sie in hoher
Dichte auf einem Halbleiterchip hergestellt wird. Die Schaltung in Fig. 1 enthält einen P-Kanal- und einen N-Kanal-FET, der in
einem Substrat 2 gebildet wird. Zur besseren Darstellung und Verständlichkeit sind die Metallisierungs- und Isolationsschichten,
die zur Bildung eines funktionierenden Schaltkreises notwendig wären, nicht gezeigt.
Die P-Kanal-Anordnung enthält die Source- und Drain-Zonen 7
und 8, die in einer epitaktisch aufgewachsenen Schicht 6 vom N-Typ liegen. Umgeben werden diese Zonen von einer N+-Diffusion
9, die als Schutzring zur Verhinderung parasitärer Ströme ebenso wie als Kontaktbereich für die Oberfläche des Halbleiterchips
dient.
Ein N-Kanal-Transistor wird im P-Bereich 4 gebildet und enthält Source- und Drain-Zonen 10 und 11, Der P+-Bereich 12 dient
- wie oben erwähnt - sowohl als Schutzring für den N-Kanal-Transistor
ebenso wie als Kontaktdiffusion von der Oberfläche des
Chips in den Bereich 4.
jWährend der normalen Operation dieser Schaltung sind die Zonen Wie gezeigt vorgespannt. Die Schutzbereiche können ohne Anschluß
oder, wenn sie als Substratkontakte verwendet werden, mit entsprechenden Vorspannpotentialen verbunden sein. Im P-Kanal-Transistor
wird die P+-Zone 8, die als Source wirkt, positiv mit der Spannung VH gegenüber der P+-Zone 7, die als Drain wirkt,
'Vorgespannt. Die N+-Zone 9 dient als Kontakt zum N-Substratbe-
|reich 2. Im N-Kanal-Transistor dient die N+-Zone 10 als Source
!und ist mit Masse (GND) verbunden. Die P+-Zone 12 dient als Kontakt
zum P-Bereich 4. Passende Verbindung zwischen diesen einzeljnen
Zonen sind in üblicher Weise durch Oberflächenmetallisierung, jdie nicht dargestellt wurde, hergestellt. Z.B. können in einem
FI 974 020
609828/0 535
lnormalen FET-Inverter die beiden Drains 7 und 11 mit der Ausgangsklemme
verbunden werden. Ebenfalls sind die Gate-Elektro-■
den nicht dargesellt, an denen die entsprechenden Steuersignale
'; für die Feldeffekttransistoren angelegt werden.
Es soll nicht unerwähnt bleiben, daß in üblicher Weise die Beigriffe
Source und Drain mehr oder weniger austauschbar sind, wie , 'es bei Feldeffekttransistoren üblich ist. In Schaltungen mit
!komplementären FET 1S ist es üblich, die aktive Zone der P-Kanal-'Anordnung,
die am meisten positiv vorgespannt ist, als Source zu bezeichnen, ebenso wie die aktive Zone der N-Kanal-Anordnung,
die am weitesten negativ vorgespannt ist. Dieser Konvention wurde auch hier gefolgt, obwohl die Erfindung nicht daran gebunden ist.
Anordnungen, wie die in der Fig. 1 gezeigte sind, wie bereits oben
;erwähnt wurde, dem Fachmann vertraut. Sie werden kommerziell hergestellt,
wobei die Transistoren auf dem Halbleiterchip soweit voneinander entfernt sind, daß die parasitären Ströme keine Probleme
aufwerfen.
So müssen beispielsweise die Abstände zwischen sowohl der P+-Zone 8 und dem P-Bereich 4 als auch zwischen dem N-Bereich 6 und der
N+-Zone 10 sehr viel weiter sein, als mit modernen Herstellungstechniken erzielbar wäre. Die dadurch erreichbare Dichte ist
im Vergleich zu bipolaren Anordnungen oder Schaltungen mit nichtkomplementären Feldeffekttransistoren zu niedrig. In anderen Fällen
sind kommerzielle Schaltungen der gezeigten Art angeboten worden, bei denen die Abstände zu gering waren; werden bei einer
solchen Schaltung die vorgeschriebenen Vorspannpotentiale nicht äußert sorgfältig kontrolliert, was oftmals unpraktisch ist,
fallen solche Schaltungen allzuoft aus.
Fig. 2 zeigt das entstehende Schaltungsproblem in der in Fig. 1 dargestellten Struktur, sobald die Abstände zwischen den starkdotierten P+- und N+-Zonen nicht ausreichen. Wenn sich die
FI 974 020
609828/0535
einzelnen Schaltungen nahe beieinander befinden, arbeiten die
mit den Nummern 8, 9, 10 und 12 bezeichneten Zonen als gesteuerter Halbleitergleichrichter oder Thyristor (SCR), da sie eine
Vierschicht-PNPN-Struktur bilden. Die Widerstände RN und RP, die in Fig. 1 als in den Bereichen 6 und 4 befindliche (Bahn)-Widerstände
eingezeichnet sind, vervollständigen die Gesamtschaltung des Thyristors in Fig. 2,
Zum besseren Verständnis sind die einzelnen Bestandteile der in Fig. 2 dargestellten Schaltung gleich bezeichnet wie die in
Fig. 1 gezeigten entsprechenden Zonen und Bereiche, Demnach bildet die P-Zone 8 die Anode und N-Zone 10 die Kathode des
Thyristors, Die N-Zone 9 und die P-Zone 12 sind die dazwischenliegenden Schichten. Als Zwei-Transistor-Struktur betrachtet,
stellen die Zonen 83 9 und 12 Emitter, Basis, Kollektor eines
PNP-Transistors dar. Ebenso bilden die Zonen 9, 12 und 10 Kollektor, Basis und Emitter eines NPN-Transistors. Das Potential VH
ist direkt mit P-Zone 8 und über den Widerstand RN mit der N-Zone 9 verbunden. Massepotential wird der N-Zone 10 direkt und der j
iP-Zone 12 über den Widerstand RP zugeführt. l
Sobald dieser Thyristor als gesteuerter Halbleitergleichrichter arbeitet, wenn also die genannten Zonen sich nahe beieinander
•befinden, werden die Anoden- und Kathoden-Grenzschichten durch die Widerstände RN und RP überbrückt. Wenn ein vorübergehender
!Impuls auf der Basis 12 den NPN-Transistor einschaltet, spannt der Strom die Basis 9 des PNP-Transistors vor, Der letztere
Transistor kann dann beginnen, Strom zu führen, wodurch wiederum die Basis 12 des NPN-Transistors vorgespannt wird. Jeder Transistor
macht daher den jeweils anderen leitfähig^ sobald nun die Kreis- oder Schleifenverstärkung der Schaltung größer als
■eins ist, kann der gesteuerte Halbleitergleichrichter verriegelt bleiben.
FI 974 020
609828/0535
- 7 -In Ausdrücken der Schaltungsgleichungen bedeutet dies, daß wenn
M 3NPN X ßPNP 1 1
treibt jeder Transistor den anderen in die Sättigung, alle Sperrschichten
sind durchgeschaltet und der GesamtSpannungsabfall über
den Gleichrichter nähert sich dem einer PN-Verbindung plus den Anschlußcharakteristika eines gesättigten Transistors (Vßg+vcESAT
Der Anodenstrom ist dann nur noch durch die äußeren Schaltungsbauteile bestimmt.
Zur Vermeidung dieses Problems muß die Kreisverstärkung geringer als eins gehalten werden:
(2) ßNPN X ßpNp
< 1
Eine mögliche Lösung besteht darin, die Werte der Widerstände RN uid RP auf einen Wert zu reduzieren, der verhindert, daß die
beiden Transistoren eingeschaltet werden.
!Diese Lösung ist offensichtlich für hochintegrierte Schaltungen inicht mehr brauchbar, da sie mehrere Kontakte zum P-Bereich 4
jund Substrat 6 erfordert, wobei die nutzbare Dichte der Schaltungen
reduziert wird.
(Alternativ hierzu könnten die P- und N-Kanal-Anordnungen durch
',große Abstände separiert werden, um die Wirkung als Thyristor dadurch zu vermeiden, daß die parasitären Ströme auf vernach-ίlässigbare
Werte verringert werden. Hierdurch wird aber auch die Schaltungsdichte wesentlich reduziert.
'Die vorgeschlagene Lösung des Problems erlaubt eine hohe Packungsjdichte,
die durch die konventionellen Fabrikationstechniken jnur dadurch beschränkt ist, daß die Dimensionen zwischen den
■ verschiedenen Zonen innerhalb der integrierten Schaltungen nicht beliebig klein gemacht werden können. Wie oben bereits
erwähnt, besteht der Grundgedanke der vorliegenden Erfindung
FI 974 020
609828/0535
!darin, einen Teil des Kollektorstroms der parasitären NPN- und
IPNP-Transistoren abzuführen, so daß die Kreisverstärkung immer
geringer als eins ist. Dies wird erreicht durch Separierung der aktiven Feldeffekttransistoren mittels Schutzzonen, die vom
gleichen Leitfähigkeitstyp wie der ihnen benachbarte Transistor sind. Demnach sind N- und P-Sehutzzonen in denjenigen Bereichen
plaziert, die die Transistoren vom gegenteiligen Leitfähigkeitstyp separieren. Die N-Zone ist demnach in der Nähe des N-Kanal-Transistors
und die P-Zone nahe beim P-Kanal-Transistor angeordnet.
Fig. 4 stellt die vorzugsweise Ausfuhrungsform der Erfindung dar.
Ebenso wie die in Fig. 1 dargestellte Schaltung weist der Schaltkreis komplementäre Feldeffekttransistoren auf, die in einem
Halbleitersubstrat 2 angeordnet sind. Metallisierungen und Isolationsschichten, die für die Funktionen natürlich notwendig
sind, wurden zum besseren Verständnis weggelassen.
,Die P-Kanal-Anordnung enthält die Source- und Drain-Zonen 17
[und 18, die in epitaktisch aufgewachsenem Material vom N-Typ liegen. Weiterhin ist eine Zone 14 vom N+-Typ vorgesehen, die
;sich nahe bei der P-Kanal-Anordnung befindet und als Kontakt \zur Schicht 6 dient.
Der Transistor mit dem N-Kanal ist in der P-Zone 4 angeordnet
und weist die Source- und Drain-Zonen 20 und 21 auf. Im gleichen Gebiet wie der N-Kanal-Transistor ist eine P+-Diffusion 23 angebracht,
die als Kontakt zum P-Gebiet 4 dient.
Der Bereich des Halbleitersubstrats oder -chips, der die P- und
;N-Kanal-Transistoren separiert, enthält eine P+-Zone 15 und eine N+-Zone 22, die beide in Form eines Ringes um die zugehörigen
Transistorkontaktzonen entsprechend der Erfindung angeordnet sind. Die Verbindungen zu den aktiven Zonen der Feldeffektransistoren
von den beiden Potentlaiquellen VH und Masse sind die
FI 974 020
609828/0535
j gleichen wie in Pig. 1 dargestellt. Zusätzlich werden die Vor- ]
I Spannungspotentiale den Schutzzonen 15 und 22 zugeführt, wobei IVH mit Zone 22 und Masse mit Zone 15 verbunden ist. Die Substrat- i
kontakte 14 und 23 sind mit VH und Masse in konventioneller Weise ;
verbunden. Obwohl die Substratkontakte 14 und 23 so dargestellt
sind, als wären sie möglichst entfernt von den Schutzzonen 15 und 22 angeordnet, können sie ebenso zwischen die entsprechenden Feld-;
effekttransistoren und die Schutzzonen gelegt werden. Eine solche (Plazierung hätte keinerlei Auswirkung auf die Operation der neu- j
!artigen Struktur.
,Die Zonen 6, 18, 20 und 4 in Fig. 3 bilden eine Vier-Schicht-PNPN-Struktur.
Die Widerstände RN1 und RP', die in Fig. 3 als Wider- :
stände innerhalb der .Schichten 6 und 4 dargestellt sind, vervoll- i
j ständigen einen äquivalenten Zwei-Transistor-Schaltkreis. Eennoch j
[erfolgt durch die Anordnung der P-Zone und der N-Zone und deren : J entsprechende Vorspannung eine derartige Verminderung der Kreisverstärkung
des potentiellen Thyristors, daß er in keinem Falle verriegelt werden kann.
Dies wird vielleicht anhand Fig. 4 besser verständlich, in der die P-Zone 18 die Anode und N-Zone 20 die Kathode des poteniellen
Thyristors bilden. Die N-Zone 6 und P-Zone 4 sind die dazwischenliegenden Schichten. Die Zonen 18, 6 und 4 stellen Emitter,
Basis und Kollektor eines PNP-Transistors dar, die Zonen 6, 4
;und2D bilden Kollektor, Basis und Emitter eines NPN-Transistors.
Die Schutzzone 15 vom P-Typ ist mit Massepotential und mit der N-Zone 6 verbunden. Die Schutzzone 22 vom N-Typ ist an das positive
Potential VH ebenso wie an die P-Zone 4 angeschlossen.
Zur Erläuterung der Operation sei angenommen, daß der NPN-Transistor
durch beispielsweise einen vorübergehenden Impuls an der Basis 4 eingeschaltet sei. Ein Teil des Kollektorstroms von der
Basis 4 zum Kollektor 6 wird trotzdem durch die N-Zone 22 abgenommen und an VH abgeführt. Dadurch erhält die Basis 6 des PNP-
FI 974 020
609828/0535
Transistors einen geringeren Basisstrom, so daß dieser weniger zum Einschalten tendiert und nicht in den Sattigungszustand ge-'
langt. Wäre der PNP-Transistor eingeschaltet, würde die Zone 15 als ein sekundärer Kollektor für den PNP-Transistor wirken; dadurch
flosse weniger Strom durch den Kollektor 4 der einen Basisstrom in der Basis 4 des NPN-Transistor bewirken könnte.
Demnach fungieren die Zonen 15 und 22 als sekundäre Kollektoren für den PNP- und NPN-Transistor. Infolge der Anwesenheit dieser
sekundären Subkollektoren wird der Emitterstrom, I„ jedes Transistors
in die Teilströme In. und Ino aufgeteilt. Nur der
Teilstrom T„. bildet den Basisstrom für den anderen Transistor,
der sonst zur Thyristor-Funktion tendieren würde. Die gleiche Überlegung bezieht sich des parasitären Basiss.troms trifft auf
'den anderen Transistor zu,
Unter Betrachtung der Fig. 4 sei angenommen, daß ein vorübergehender
Impuls den NPN-Transistor durchschaltet, wodurch ein Emitterstrom I„ zu fließen beginnt. Dieser Strom wird aufgeteilt
in die Teilströme Ί.Γ,Λ und In-,, die in den Kollektor 6 und i
den sekundären Kollektor 22 abfließen. Da nur IC1 den Basisstrom ;
für den parasitären PNP-Transistor im Bereich 6 bildet, wird : dieser PNP-Transistor eine geringere Tendenz zum Durchschalten '
zeigen. Doch sogar wenn er durchgeschaltet werden sollte, wird ' j sein Emitterstrom zwischen die Zonen 4 und 15 aufgeteilt, wodurch
nur ein geringer Basisstrom an der Basis 14 für regenera- , tive Aktion im NPN-Transistor vorhanden ist. Dadurch ist an ;
diesem Punkt weniger Strom als ursprünglich vorhanden, wodurch der Schaltvorgang aufhört und keine Thyristor-Funktion mehr auf- :
tritt. 1
Die Schutzzonen 15 und 22 sind vorzugsweise, jedoch nicht not- j wendigerweise, vollständig innerhalb der entsprechenden Substrat- :
bereiche β und 4 angeordnet. Die Zone 15 könnte sich beispielsweise
ohne Nachteil in den Bereich 4 erstrecken, da beide mit '
FI 974 020
60 982 8/0535
Masse verbunden sind. Ebenso könnte sich die Zone 22 in das Gebiet
6 erstrecken. Es ist sogar möglich, die beiden Zonen 15 und 22 an der Trennlinie zwischen den Bereichen 4 und 6 zu verbinden.
Eine derartige Überlappung wäre jedoch durch das Durchbruchspotential der so gebildeten P+/N+-Grenzschicht beschränkt.
Das wichtige Resultat dieser Erfindung besteht in der Reduktion der Abstände zwischen benachbarten Diffusionszonen. Dieser Abstand
ist nur nur noch durch die Fabrikationstechnik - also zur
Zeit ungefähr 4 um - beschränkt.
Fig. 5 zeigt eine Struktur aus komplementären MOS-Feldeffekttranssistoren,
die gemäß der Erfindung ausgelegt ist, wobei die ohmschen Kontakte und Metallisierungslagen weggelassen sind.
Das Substrat 2 vom N-Typ ist vorzugsweise in 100-Richtung
kristallographisch orientiert und hat einen Widerstand zwischen 1,8 und 2,4 P. cm. Der P-Bereich 4 ist vorzugsweise bordotiert,
das selektiv in das Substrat 2 diffundiert wird und während des epitaktischen AufWachsens der Schicht 6 ausdiffundiert. Der Bereich,
den man auch als P-Tasche ansprechen kann, wird durch Diffusion oder Ionenimplantation von Bor in die Oberfläche der
epitaktisch aufgewachsenen Schicht vervollständigt, so daß das ausdiffundierende Bor des Substrats 2 und die Oberflächendiffusion
der epitaktichen Schicht 6 sich zur Bildung des Bereichs 4 vereinigen. Als Dotierung für die epitaktische Schicht 6 hat sich
Arsen als besonders geeignet erwiesen, obwohl auch Phosphor akzeptabel ist.
Die aktiven Zonen der Feldeffekttransistoren sind ebenso wie die Kontaktzonen auf dem Substrat mittels konventioneller photolithojgraphischer
und Diffusionstechniken hergestellt. Der Abstand · jzwischen den Zonen 18 und 15 z.B. wird dann ungefähr 4 um bebragen.
FI 974 020
609828/0535
Eine einfache Technik, die ebenfalls die Anzahl der Prozeßschritte
und Masken, die benutzt werden müssen, vermindert, besteht,
darin, sämtliche Zonen vom N-Typ gleichzeitig zu bilden, wobei diejenigen Gebiete, in denen P-Zonen entstehen sollen, zur Verhinderung
von Diffusionen maskiert werden. Daran schließt sich die entsprechend umgekehrte Prozedur an, wobei die N-Zonen maskiert
und die P-Zonen durch öffnungen der Maske gleichzeitig hergestellt werden.
Solche Techniken wurden in der Fachliteratur bereits beschrieben und sind als Stand der Technik bekannt. Sie bilden keinen Teil
der Erfindung sondern illustieren die möglichen Wege, die von der Erfindung vorgeschlagenen Maßnahmen durchzuführen.
Beispielsweise kann auch eine Tasche vom N-Typ in einer epitaktisch
aufgewachsenen Schicht vom P-Typ mit einer entsprechenden Umkehrung des Leitfähigkeitstyps der aktiven Zonen hergestellt
werden. Darüberhinaus kann jeder beliebige Prozeß zur Bildung einer Zone eines Leitfähigkeitstyps innerhalb eines Substrats
■eines anderen Leitfähigkeitstyps zur Vorsehung einer Tasche
!oder eines Raums für einen Transistor Verwendung finden, wobei ider andere Transistor außerhalb dieser Tasche hergestellt wird.
PI 91k 020
609 828/0535
Claims (5)
1. ) Integrierter Schaltkreis mit mindestens zwei komplementären Peldeffektransxstoren insbesondere vom MOS-Typ,
die sich in Gebieten entgegengesetzten Leitfähigkeitstyps an der Oberfläche eines Halbleiterkörpers befinden3
dadurch gekennzeichnet, daß zumindest zwischen zwei benachbarten komplementären Feldeffekttransistoren (6, 17,
28 und 4, 20, 21) Schutzzonen (15 und 22) vom gleichen Leitfähigkeitstyp wie die ihnen am nächsten liegenden
Elektroden (18 und 20) der jeweiligen Feldeffekttransistoren angeordnet sind.
2. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet,
daß die Schutzzonen (155 22) jeweils vollständig innerhalb der Gebiete (6, 4) gleichen Leitfähigkeitstyps
liegen.
3. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet,
daß im Betrieb jede Schutzzone (15 bzw. 22) mit der Source-Elektrode (20 bzw. 18) des jeweils nicht
benachbarten Feldeffekttransistors verbunden ist.
4. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet,
daß innerhalb jeden Gebiets (4 und 6) wei-
; tere Kontaktzonen (14 und 23) gleichen Leitfähigkeits-
\ typs angeordnet sind.
5. Integrierter Schaltkreis nach Anspruch 4, dadurch gekennzeichnet,
daß die weiteren Kontaktzonen (14 bzw. 23) mit den Source-Elektroden (18 bzw. 20) der im gleichen
Gebiet (6 bzw. 4) liegenden Feldeffekttransistoren verbunden sind.
FI 9Γ4 020
609828/0535
Integrierter Schaltkreis nach den Ansprüchen 3 und 5S
dadurch gekennzeichnet, daß die mit den Source-Elektroden (18 bzw. 20) der Feldeffekttransistoren im gleichen Gebiet
(6 bzw. 4) verbundenen weiteren Kontaktzonen (14 bzw. 23)
an die im jeweils anderen Gebiet (4 bzw. 6) befindlichen Schutzzonen (22 bzw. 15) angeschlossen sind.
PI 9Γ4 020
609828/0535
/Γ
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/537,511 US3955210A (en) | 1974-12-30 | 1974-12-30 | Elimination of SCR structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2554296A1 true DE2554296A1 (de) | 1976-07-08 |
| DE2554296C2 DE2554296C2 (de) | 1985-11-28 |
Family
ID=24142953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2554296A Expired DE2554296C2 (de) | 1974-12-30 | 1975-12-03 | Integrierte C MOS-Schaltungsanordnung |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3955210A (de) |
| JP (1) | JPS5625027B2 (de) |
| CA (1) | CA1030664A (de) |
| DE (1) | DE2554296C2 (de) |
| FR (1) | FR2296938A1 (de) |
| GB (1) | GB1502130A (de) |
| IT (1) | IT1058321B (de) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1559583A (en) * | 1975-07-18 | 1980-01-23 | Tokyo Shibaura Electric Co | Complementary mosfet device and method of manufacturing the same |
| US4167747A (en) * | 1975-07-18 | 1979-09-11 | Tokyo Shibaura Electric Co., Ltd. | Complementary mosfet device and method of manufacturing the same |
| US4149176A (en) * | 1975-07-18 | 1979-04-10 | Tokyo Shibaura Electric Co., Ltd. | Complementary MOSFET device |
| US4209713A (en) * | 1975-07-18 | 1980-06-24 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated |
| US4168442A (en) * | 1975-07-18 | 1979-09-18 | Tokyo Shibaura Electric Co., Ltd. | CMOS FET device with abnormal current flow prevention |
| US4143391A (en) * | 1975-09-12 | 1979-03-06 | Tokyo Shibaura Electric Co., Ltd. | Integrated circuit device |
| GB1549130A (en) * | 1977-06-01 | 1979-08-01 | Hughes Microelectronics Ltd Cm | Monolithic integrated circuit |
| JPS5591162A (en) * | 1978-12-27 | 1980-07-10 | Fujitsu Ltd | Semiconductor device |
| JPS5618469A (en) * | 1979-07-24 | 1981-02-21 | Fujitsu Ltd | Semiconductor device |
| JPS56162860A (en) * | 1980-05-19 | 1981-12-15 | Toshiba Corp | Semiconductor device |
| US4458262A (en) * | 1980-05-27 | 1984-07-03 | Supertex, Inc. | CMOS Device with ion-implanted channel-stop region and fabrication method therefor |
| EP0076967B1 (de) * | 1981-10-09 | 1987-08-12 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einem schmelzbaren Element |
| JPS5873147A (ja) * | 1981-10-27 | 1983-05-02 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US4797724A (en) * | 1982-06-30 | 1989-01-10 | Honeywell Inc. | Reducing bipolar parasitic effects in IGFET devices |
| IT1234924B (it) * | 1982-09-20 | 1992-06-02 | Semi Processes Inc | Circuito integrato cmos con banda di guardia per la protezione contro il 'latch-up'. |
| JPS6016455A (ja) * | 1983-07-08 | 1985-01-28 | Seiko Epson Corp | 相補型ｍｉｓ半導体集積回路装置 |
| JPH0828480B2 (ja) * | 1983-09-30 | 1996-03-21 | 富士通株式会社 | 半導体集積回路装置 |
| WO1985002062A1 (en) * | 1983-10-31 | 1985-05-09 | Storage Technology Partners | Cmos integrated circuit configuration for eliminating latchup |
| DE3435751A1 (de) * | 1984-09-28 | 1986-04-10 | Siemens AG, 1000 Berlin und 8000 München | Integrierte halbleiterschaltung in komplementaerer schaltungstechnik mit ueberspannungsschutz-struktur |
| US4875151A (en) * | 1986-08-11 | 1989-10-17 | Ncr Corporation | Two transistor full wave rectifier |
| JPH0722193B2 (ja) * | 1986-11-24 | 1995-03-08 | 三菱電機株式会社 | 集積回路 |
| US5023689A (en) * | 1987-03-18 | 1991-06-11 | Nec Corporation | Complementary integrated circuit device equipped with latch-up preventing means |
| FR2623016B1 (fr) * | 1987-11-06 | 1991-06-14 | Thomson Semiconducteurs | Dispositif de fusion d'un fusible dans un circuit integre de type cmos |
| JPH05152523A (ja) * | 1992-05-18 | 1993-06-18 | Seiko Epson Corp | 相補型ｍｉｓ半導体集積回路装置 |
| US5828110A (en) * | 1995-06-05 | 1998-10-27 | Advanced Micro Devices, Inc. | Latchup-proof I/O circuit implementation |
| JP2002124580A (ja) * | 2000-10-18 | 2002-04-26 | Yamaha Corp | 入力保護回路 |
| JP2006013450A (ja) * | 2004-05-27 | 2006-01-12 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US8231056B2 (en) * | 2005-04-08 | 2012-07-31 | Authentec, Inc. | System for and method of protecting an integrated circuit from over currents |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3712995A (en) * | 1972-03-27 | 1973-01-23 | Rca Corp | Input transient protection for complementary insulated gate field effect transistor integrated circuit device |
| US3798512A (en) * | 1970-09-28 | 1974-03-19 | Ibm | Fet device with guard ring and fabrication method therefor |
| US3806371A (en) * | 1971-07-28 | 1974-04-23 | Motorola Inc | Method of making complementary monolithic insulated gate field effect transistors having low threshold voltage and low leakage current |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3673428A (en) * | 1970-09-18 | 1972-06-27 | Rca Corp | Input transient protection for complementary insulated gate field effect transistor integrated circuit device |
| US3916430A (en) * | 1973-03-14 | 1975-10-28 | Rca Corp | System for eliminating substrate bias effect in field effect transistor circuits |
-
1974
- 1974-12-30 US US05/537,511 patent/US3955210A/en not_active Expired - Lifetime
-
1975
- 1975-11-04 CA CA239,235A patent/CA1030664A/en not_active Expired
- 1975-11-17 GB GB47216/75A patent/GB1502130A/en not_active Expired
- 1975-11-28 FR FR7536911A patent/FR2296938A1/fr active Granted
- 1975-12-03 DE DE2554296A patent/DE2554296C2/de not_active Expired
- 1975-12-16 IT IT30341/75A patent/IT1058321B/it active
-
1976
- 1976-01-05 JP JP3876A patent/JPS5625027B2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798512A (en) * | 1970-09-28 | 1974-03-19 | Ibm | Fet device with guard ring and fabrication method therefor |
| US3806371A (en) * | 1971-07-28 | 1974-04-23 | Motorola Inc | Method of making complementary monolithic insulated gate field effect transistors having low threshold voltage and low leakage current |
| US3712995A (en) * | 1972-03-27 | 1973-01-23 | Rca Corp | Input transient protection for complementary insulated gate field effect transistor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| US3955210A (en) | 1976-05-04 |
| CA1030664A (en) | 1978-05-02 |
| JPS5625027B2 (de) | 1981-06-10 |
| DE2554296C2 (de) | 1985-11-28 |
| FR2296938B1 (de) | 1979-04-27 |
| JPS5193171A (de) | 1976-08-16 |
| GB1502130A (en) | 1978-02-22 |
| IT1058321B (it) | 1982-04-10 |
| FR2296938A1 (fr) | 1976-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2554296A1 (de) | Integrierte schaltung mit komplementaeren feldeffekttransistoren | |
| DE69832310T2 (de) | Ein bistabiler SCR-ähnlicher Schalter für den ESD-Schutz von Silizium-auf-einem-Isolator integrierten Schaltkreisen | |
| DE3834841C2 (de) | Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte | |
| DE2257846B2 (de) | Integrierte Halbleiteranordnung zum Schutz gegen Überspannung | |
| DE1211334B (de) | Halbleiterbauelement mit eingelassenen Zonen | |
| DE2217456B2 (de) | Transistorschaltung mit Antisättigungsschal tung | |
| DE2047166B2 (de) | Integrierte Halbleiteranordnung | |
| DE19654163A1 (de) | Schutzvorrichtung für eine Halbleiterschaltung | |
| WO1983002528A1 (en) | Darlington transistor circuit | |
| EP0052860B1 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
| DE2024824A1 (de) | Feldeffekttransistor | |
| DE2802799C2 (de) | Planartransistor und Verfahren zu seiner Herstellung | |
| DE2730373A1 (de) | Integrierte halbleiter-logikschaltung | |
| DE2615553C3 (de) | Schwellenschaltung mit Hysterese | |
| DE2822094C2 (de) | ||
| DE3709124C2 (de) | NPN-äquivalente Struktur mit erhöhter Durchschlagspannung | |
| DE2539967C2 (de) | Logikgrundschaltung | |
| DE3005367C2 (de) | ||
| DE69834451T2 (de) | Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten | |
| EP0391923A1 (de) | Integrierte schaltung mit ''latch-up''-schutzschaltung in komplementärer mos-schaltungstechnik. | |
| DE2742361C2 (de) | ||
| DE3210785A1 (de) | Halbleiterbauelement | |
| DE2953403C2 (de) | Hochleistungs-Schalter unter Verwendung eines torgesteuerten Diodenschalters | |
| DE2357332A1 (de) | Integrierte schaltung | |
| DE2718185A1 (de) | Halbleiter-verbundanordnung fuer hohe spannungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |