DE2217456B2 - Transistorschaltung mit Antisättigungsschal tung - Google Patents
Transistorschaltung mit Antisättigungsschal tungInfo
- Publication number
- DE2217456B2 DE2217456B2 DE2217456A DE2217456A DE2217456B2 DE 2217456 B2 DE2217456 B2 DE 2217456B2 DE 2217456 A DE2217456 A DE 2217456A DE 2217456 A DE2217456 A DE 2217456A DE 2217456 B2 DE2217456 B2 DE 2217456B2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- base
- circuit
- collector
- saturation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/088—Transistor-transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
Description
Die Erfindung betrifft Transistorschaltungen, insbesondere logische Schaltungen, bei denen eint Sättigung
verhindert werden soll.
Monolithische Transistor-Transistorlogikschaltungen finden weite Anwendung, da sie hinsichtlich Zuverlässigkeit,
Verlustleistung, Packungsdichte auf dem monolithischen Halbleiterkörper und logischer Flexibilität
wesentliche Vorteile bieten. Bei derartigen Schaltungen werden jedoch hohe Ströme dazu verwendet, um den
Ausgangstransistor möglichst schnell einzuschalten. Diese Tatsache hat zur Folge, daß überschüssige
Ladungen in dem stark gesättigten Ausgangstransistor gespeichert werden, was eine große Abschaltzeitverzögerung
bewirkt. Diese Abschaltzeitverzögerung ist auch die Ursache, daß beispielsweise Transistor-Transistorlogikschaltungen
in den Fällen nicht eingesetzt werden, in denen hohe Geschwindigkeiten verlangt werden.
Um die Einsatzmöglichkeit derartiger Schaltungen zu vergrößern, sind eine Reihe von Methoden bekanntgeworden,
die die hohe Sättigung des Ausgangstransistors vermeiden sollen. Bei der wirksamsten dieser bekannten
Methoden wird parallel zur Basis-Kollektorstrecke des Ausgangstransistors eine Schottky-Diode geschaltet,
die die Vorwärtsspannung an dieser Strecke auf einem relativ niedrigen Wert hält. Der Nachteil dieser
Methode besteht darin, daß der Herstellungsprozeß für die Schottky-Diode relativ umständlich ist, wenn andere
Metalle als Aluminium für die elektrischen Zwischenverbindungen verwendet werden, und darin, daß
gewisse Störspannungsprobleme auftreten, da die Eigenschaften der Transistoren der Transistor-Transistoriogikschaltung
und der Schottky-Diode nicht in ausreichendem Maße gleichlaufend siad.
s Es ist die der Erfindung zugrundeliegende Aufgabe, eine Antisättigungsschaltung anzugeben, die die aufgezeigten Nachteile nicht aufweist
s Es ist die der Erfindung zugrundeliegende Aufgabe, eine Antisättigungsschaltung anzugeben, die die aufgezeigten Nachteile nicht aufweist
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die Antisättigungsschaltung einen Transistor
enthält, dessen Emitter mit dem Kollektor und dessen
Kollektor mit der Basis eines in Emitterschaltung betriebenen, von einem Eingangstransistor gesteuerten
Ausgangstransistors verbundenen ist, und zwischen dessen Basis und Kollektor eine solche Vorspannung
angelegt ist, daß die Basis auf einem höheren Potential als die Emitter-Basisspannung des leitenden Ausgangstransistors
liegt, wobei das Potential einerseits groß genug ist, um die Einschaitzeit des Ausgangstransistors
nicht zu vergrößern, und andererseits klein genug ist, um
die Sättigung des Ausgangstransistors durch Leitendwerden des Transistors zu verhindern.
Weitere Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachstehenden Beschreibung
bevorzugte?, in der Zeichnung dargestellter Ausführungsbeispiele.
Es zeigt
F i g. 1 das Schaltbild einer Transistor-Transistorlogik,
die mit der erfindungsgemäßen Antisättigungsschaltung ausgestattet ist,
F i g. 2 eine Draufsicht eines topologischen Entwurfs des Eingangstransistors und des Antisättigungstransistors für die Schaltung gemäß F i g. 1 und
F i g. 2 eine Draufsicht eines topologischen Entwurfs des Eingangstransistors und des Antisättigungstransistors für die Schaltung gemäß F i g. 1 und
F i g. 3 eine Schnittansicht entlang der Schnittlinie 3-3 der Struktur gemäß F i g. 2.
F i g. 1 zeigt eine konventionelle Transistor-Transistorlogikschaltung, die erfindungsgemäß mit einem Transistor 7J zum Zwecke der Steuerung der Sättigung des Ausgangstransistors Ti ausgestattet ist Befindet sich einer oder mehrere der drei Eingänge A, B oder C auf einem unteren Pegel, so sind die mit diesen Eingängen gekoppelten Emitter ei, &t oder es in Durchlaßrichtung gepolt. Es sei beispielsweise angenommen, der Eingang B befinde sich auf einem unteren Pegel, während die Eingänge A und C auf einem oberen Pegel gehalten werden. Unter dieser Voraussetzung ist Emitter ei in Durchlaßrichtung und die Emitter ei und es sind Sperrichtung gepolt Der durch einen Widerstand R2 fließende Strom Ir 2 fließt über den Basis-Emitterübergang des Transistors T2 und den Eingang B ab. Das bedeutet daß der Strom Ir2 nicht über den Basis-KoI-lektorübergang des Transistors T2 die Basis des Transistors Ti erreicht. Der Transistor 71 bleibt somit gesperrt und die Ausgangsspannung Vo bleibt auf einem oberen Pegel. Sind dagegen sämtliche Eingänge A, B und C auf einem oberen Pegel, so sind die Emitter ei bis C3 des Transistors T2 gesperrt und der genannte Strom fließt zur Basis des Transistors 71. Dadurch wird dieser Transistor leitend und die Spannung am Ausgang abgesenkt. Ohne Einsatz des Transistors To wird der Ausgangstransistor 7Ί stark gesättigt, da über den Widerstand R2 ein extrem hoher Basisstrom zugeführt wird, um den Ausgangstransistor 7Ί schnell einzuschalten. Wenn dann einer der Eingänge A bis C auf einen unteren Pegel abgesenkt wird, benötigt der Transistor 71 eine relativ große Erholungs- bzw. Abschaltzeit.
F i g. 1 zeigt eine konventionelle Transistor-Transistorlogikschaltung, die erfindungsgemäß mit einem Transistor 7J zum Zwecke der Steuerung der Sättigung des Ausgangstransistors Ti ausgestattet ist Befindet sich einer oder mehrere der drei Eingänge A, B oder C auf einem unteren Pegel, so sind die mit diesen Eingängen gekoppelten Emitter ei, &t oder es in Durchlaßrichtung gepolt. Es sei beispielsweise angenommen, der Eingang B befinde sich auf einem unteren Pegel, während die Eingänge A und C auf einem oberen Pegel gehalten werden. Unter dieser Voraussetzung ist Emitter ei in Durchlaßrichtung und die Emitter ei und es sind Sperrichtung gepolt Der durch einen Widerstand R2 fließende Strom Ir 2 fließt über den Basis-Emitterübergang des Transistors T2 und den Eingang B ab. Das bedeutet daß der Strom Ir2 nicht über den Basis-KoI-lektorübergang des Transistors T2 die Basis des Transistors Ti erreicht. Der Transistor 71 bleibt somit gesperrt und die Ausgangsspannung Vo bleibt auf einem oberen Pegel. Sind dagegen sämtliche Eingänge A, B und C auf einem oberen Pegel, so sind die Emitter ei bis C3 des Transistors T2 gesperrt und der genannte Strom fließt zur Basis des Transistors 71. Dadurch wird dieser Transistor leitend und die Spannung am Ausgang abgesenkt. Ohne Einsatz des Transistors To wird der Ausgangstransistor 7Ί stark gesättigt, da über den Widerstand R2 ein extrem hoher Basisstrom zugeführt wird, um den Ausgangstransistor 7Ί schnell einzuschalten. Wenn dann einer der Eingänge A bis C auf einen unteren Pegel abgesenkt wird, benötigt der Transistor 71 eine relativ große Erholungs- bzw. Abschaltzeit.
Damit wird die Ansprechzeit der Gesamtschaltung wesentlich erhöht. Dieses Problem wird erfindungsgemäß
dadurch vermieden, daß ein Widerstand Ri und der
Transistor T0 in die Schaltung eingefügt werden. Das
Verhältnis der beiden den Widerstand A3 bildenden
Teilwiderstände R& und Rj\ wird dabei so gewählt, daß
bei leitendem Transitor Tj das Basispotential des Transistors T0 typisch etwa 100 Millivolt höher als die
Basis-Emitterspannung des Transistors Γν ist Durch
diese Maßnahme wird die Einschaltzeit des Transistors T\ flicht merklich beeinflußt, da bei dieser Vorspannung
der Transistor 71 so lange keinen wesentlichen Strom
zieht wie die Ausgangsspannung V0 höher als 200
Millivolt ist Sobald jedoch die Ausgangsspannung Vo geringer als 200 Millivolt wird, wird Transistor 7o leitend
und läßt den Strom Ir 2 vom Widerstand R2 über den
Kollektor zum Emitter des Transistors 7J fließen. Damit
wird die Basis-Kollektors trecke des Transistors Tj
überbrückt Der Transistor Tx kann durch den Treiberstrom nicht in die Sättigung gesteuert werden. Die
Erholzeit des Transistors Γι ist demnach nur kurz, wenn
einer der Eingänge A, B oder C auf den unteren Pegelwert gebracht wird.
Der topologische Entwurf für die aus den: Transistor
Ti, dem Transistor To und dem Widerstand A3
bestehende Schaltung kann so ausgelegt werden, daß sie, wie in den F i g. 2 und 3 dargestellt, innerhalb einer
Isolationswanne angeordnet werden kann. In ein P-leitendes Substrat 10 wird ein N+-leitender Subkollektor 12 eindiffundiert Anschließend wird eine
N-leitende Epitaxieschicht 14 aufgewachsen. Eine P+-leitende Isolationszone 16 wird rahmenförmig den
Subkollektor umgebend eindiffundiert. Der innerhalb dieser rahmenförmigen Isolationszone 16 liegende Teil
der N--leitenden Epitaxieschicht 18 dient als Kollektor sowohl für den Eingangstransistor 71 als auch für den
die Antisättigung bewirkenden Transistor T0. Eine
U-förmige, P--leitende Diffusionszone 20 innerhalb der Epitaxieschicht 18 liefert die Basen für beide Transistoren Γι und To und bildet außerdem die Widerstände Ä31
und R32. In dieser Basiszone werden vier N+-leitende Diffusionszonen 22 bis 28 eingebracht, die die Emitter
der Transistoren T\ und Ti bilden. Wie aus der F i g. 2 zu
ersehen ist, liegen die Emitter ei bis ea an einem Ende
des einen Schenkels der U-förmigen Basiszone, während der Emitter C0 des Transistors T0 in der Mitte
des anderen Schenkels angeordnet ist. Durch nachfolgende Metallisierung werden die Kontakte zu den
einzelnen Zonen der Transistoren hergestellt. Es sei
darauf hingewiesen, daß der Basiskontakt 30 des
Transistors T\ anschließend an die Emitter des Transistors T1 auf die Basiszone 20 aufgebracht ist Der
Kollektorkontakt 32 für beide Transistoren kontaktiert sowohl die Kollektorzone als auch den Schenkel der
Basiszone 20, der den Emitter 28 des Transistors 7J enthält Auf der Basiszone 20 ist außerdem ein,
metallischer Kurzschluß 34 angebracht, dessen Kontakte beidseitig der Emitterzone öd angeordnet sind. Auf
diese Weise erreicht man, daß der Teil der Basiszone 20
zwischen Basiskontakt 30 und dem Kontakt 36 des Kurzschlusses als Widerstand R31 dient, während der
Teil der U-förmigen Basiszone zwischen dem Kontakt 38 des Kurzschlusses und dem Kollektor 32 als
s Widerstand Ä32 verwendet wird. Die Kontakte 40 bis 46
kontaktieren die Emitter beider Transistoren. Der Transistor Γι, und die Widerstände R\ und R2 sind in
üblicher Weise in separaten Isolationsgebieten untergebracht
Es ist zu ersehen, daß die für die Antisättigungsschaltung erforderlichen Bauelemente keinen ins Gewicht
fallenden Aufwand mit sich bringen, da sie zusammen mit dem Eingangstransistor Γι herstellbar ist Die
beschriebene Transistorschaltung weist gegenüber
Antisättigungsschaltungen mit Schottky-Dioden den
Vorteil auf, daß die dort auftretenden Fabrikations- und Abgleichprobleme vermieden werden. Schließlich kann
der die Antisättigungsschaltung bildende Transistor 7J so gesteuert werden, daß am Kollektor des Transistors
T\ eine Klemmspannung erzeugt wird, die die erwähnten Störspannungsprobleme verhindert
Die Erfindung wurde in Verbindung mit einer Transistor-Transistorlogikschaltung beschrieben. Sie
kann mit demselben Erfolg bei anderen Schaltungen,
wie beispielsweise bei kreuzgekoppelten Multivibratoren und linearen Verstärkern, eingesetzt werden.
Bedingung ist auch beim Einsatz in diesen diversen Schaltungen lediglich nur, daß der Emitter des
sättigungsverhindernden Transistors mit dem Kollektor
und sein Kollektor mit der Basis eines vorgegebenen
Transistors verbunden ist und daß zwischen Kollektor und Basis des sättigungsverhindernden Transistors
Mittel vorgesehen sind, die den Arbeitspunkt des Transistors in der vorgegebenen Weise steuern.
Claims (4)
1. Transistorschaltung mit Antisättigungsschaltung, dadurch gekennzeichnet, daß die
Antisättigungsschaltung einen Transistor enthält dessen Emitter mit dem Kollektor und dessen
Kollektor mit der Basis eines in Emitterschaltung betriebenen, von einem Eingangstransistor gesteuerten
Ausgangstransistors verbundenen ist, und zwischen dessen Basis und Kollektor eine solche
Vorspannung angelegt ist, daß die Basis auf einem höheren Potential als die Emitter-Basisspannung des
leitenden Ausgangstransistors liegt, wobei das Potential einerseits groß genug ist, um die
Einschaltzeit des Ausgangstransistors nicht zu vergrößern, und andererseits klein genug ist, um die
Sättigung des Ausgangstransistors durcn Leitendwerden des Transistors zu verhindern.
2. Transistorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangstransistor ein
Muhiemitter-Transistor ist, dessen Kollektor mit der
Basis des Ausgangstransistors verbunden ist, dessen verschiedene Emitter die Eingänge der Schaltung
bilden und an dessen Basis eine Stromquelle angeschlossen ist, so daß eine UND-Schaltung
entsteht
3. Transistorschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Vorspannung an einem
zwischen Basis und Kollektor des Multiemitter-Transistors eingeschalteten Spannungsteiler abgenommen
wird.
4. Transistorschaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Multiemitter-Transistor
und der sättigungsverhindernde Transistor eine gemeinsame Basis- und Kollektorzone aufweisen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13670071A | 1971-04-23 | 1971-04-23 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2217456A1 DE2217456A1 (de) | 1972-10-26 |
DE2217456B2 true DE2217456B2 (de) | 1979-04-12 |
DE2217456C3 DE2217456C3 (de) | 1982-02-25 |
Family
ID=22473976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2217456A Expired DE2217456C3 (de) | 1971-04-23 | 1972-04-12 | Transistorschaltung mit Antisättigungsschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3676713A (de) |
JP (1) | JPS5315359B1 (de) |
DE (1) | DE2217456C3 (de) |
FR (1) | FR2134352B1 (de) |
GB (1) | GB1330605A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2923092A1 (de) * | 1979-06-07 | 1980-12-11 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zur verringerung der speicherzeit von halbleiterschaltungen |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS509635B1 (de) * | 1970-09-07 | 1975-04-14 | ||
CA997481A (en) * | 1972-12-29 | 1976-09-21 | International Business Machines Corporation | Dc testing of integrated circuits and a novel integrated circuit structure to facilitate such testing |
US3808457A (en) * | 1973-01-08 | 1974-04-30 | A Filippov | Dynamic logic device |
US3836789A (en) * | 1973-06-22 | 1974-09-17 | Ibm | Transistor-transistor logic circuitry and bias circuit |
US3986199A (en) * | 1974-02-19 | 1976-10-12 | Texas Instruments Incorporated | Bipolar logic having graded power |
US3971060A (en) * | 1974-07-12 | 1976-07-20 | Texas Instruments Incorporated | TTL coupling transistor |
US3978350A (en) * | 1975-03-11 | 1976-08-31 | Nasa | Dual mode solid state power switch |
GB1556169A (en) * | 1975-12-23 | 1979-11-21 | Ferranti Ltd | Transistor logic circuits |
US4055794A (en) * | 1976-05-10 | 1977-10-25 | Rohr Industries, Incorporated | Base drive regulator |
US4125412A (en) * | 1976-09-09 | 1978-11-14 | E. I. Du Pont De Nemours And Company | Process for the production of durable titanium dioxide pigment |
DE2657530C3 (de) * | 1976-12-18 | 1982-01-28 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Monolithisch integriertes NAND-Gatter |
DE3072002D1 (en) * | 1979-11-14 | 1987-09-10 | Fujitsu Ltd | An output transistor of a ttl device with a means for discharging carriers |
GB2080583B (en) | 1980-07-11 | 1985-01-09 | Fairchild Camera Instr Co | Cycle counter for microprocessor integrated circuit |
US4356416A (en) * | 1980-07-17 | 1982-10-26 | General Electric Company | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same |
US4376900A (en) * | 1980-10-20 | 1983-03-15 | Metzger Lenard M | High speed, non-saturating, bipolar transistor logic circuit |
JPS581330A (ja) * | 1981-06-26 | 1983-01-06 | Fujitsu Ltd | Ttl論理回路 |
GB2108097B (en) * | 1981-10-30 | 1985-01-03 | Tioxide Group Plc | Improved pigments and their preparation |
US4501976A (en) * | 1982-09-07 | 1985-02-26 | Signetics Corporation | Transistor-transistor logic circuit with hysteresis |
US4521700A (en) * | 1982-12-23 | 1985-06-04 | International Business Machines Corporation | TTL logic circuit employing feedback to improved the speed-power curve |
US4675548A (en) * | 1984-11-13 | 1987-06-23 | Harris Corporation | Antisaturation circuit for TTL circuits having TTL input and output compatibility |
US4700087A (en) * | 1986-12-23 | 1987-10-13 | Tektronix, Inc. | Logic signal level conversion circuit |
DE3871846T2 (de) * | 1987-04-14 | 1993-02-04 | Sgs Thomson Microelectronics | Einschaltstromrueckfuehrung durch einen eine induktive last treibenden leistungsschalttransistor. |
JP2768855B2 (ja) * | 1991-01-29 | 1998-06-25 | 株式会社東芝 | 半導体装置 |
US5184036A (en) * | 1991-08-09 | 1993-02-02 | Delco Electronics Corporation | Method of limiting output current from an interface drive circuit |
DE4133764C1 (de) * | 1991-10-11 | 1993-02-18 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
US5481216A (en) * | 1994-05-31 | 1996-01-02 | National Semiconductor Corporation | Transistor drive circuit with shunt transistor saturation control |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3483398A (en) * | 1966-05-24 | 1969-12-09 | Ibm | Non-saturating inhibit switching circuit |
US3555294A (en) * | 1967-02-28 | 1971-01-12 | Motorola Inc | Transistor-transistor logic circuits having improved voltage transfer characteristic |
-
1971
- 1971-04-23 US US136700A patent/US3676713A/en not_active Expired - Lifetime
-
1972
- 1972-02-29 FR FR7207626A patent/FR2134352B1/fr not_active Expired
- 1972-03-10 JP JP2407872A patent/JPS5315359B1/ja active Pending
- 1972-03-24 GB GB1381072A patent/GB1330605A/en not_active Expired
- 1972-04-12 DE DE2217456A patent/DE2217456C3/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2923092A1 (de) * | 1979-06-07 | 1980-12-11 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zur verringerung der speicherzeit von halbleiterschaltungen |
Also Published As
Publication number | Publication date |
---|---|
GB1330605A (en) | 1973-09-19 |
FR2134352A1 (de) | 1972-12-08 |
DE2217456A1 (de) | 1972-10-26 |
FR2134352B1 (de) | 1974-08-02 |
JPS4745173A (de) | 1972-12-23 |
US3676713A (en) | 1972-07-11 |
JPS5315359B1 (de) | 1978-05-24 |
DE2217456C3 (de) | 1982-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2217456C3 (de) | Transistorschaltung mit Antisättigungsschaltung | |
DE2262297C2 (de) | Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau | |
DE2554296C2 (de) | Integrierte C MOS-Schaltungsanordnung | |
DE2047166B2 (de) | Integrierte Halbleiteranordnung | |
DE1295647B (de) | Logische Schaltung mit einem mehrere Eingaenge aufweisenden Dioden-Eingangsgatter | |
EP0052860B1 (de) | Monolithisch integrierte Gleichrichter-Brückenschaltung | |
DE2054863C3 (de) | Spannungsverstärker | |
DE3838964C2 (de) | ||
DE2615553C3 (de) | Schwellenschaltung mit Hysterese | |
DE2913536A1 (de) | Halbleiteranordnung | |
DE2214993C3 (de) | Transistorschaltung mit Antisättigungsschal tung | |
DE2531367C2 (de) | ||
DE2852200C2 (de) | ||
DE2657293A1 (de) | Transistorschaltung | |
DE2344244A1 (de) | Logische schaltung | |
DE2033800A1 (de) | Mehrfachemitter Transistor Aufbau und Schaltung | |
DE1574651B2 (de) | Monolithisch integrierte Flip-Flop-Speicherzelle | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
DE7144935U (de) | Monolithischer transistor mit niedrigem saettigungswiderstand und geringer verlagerungsspannung | |
DE3005367C2 (de) | ||
DE2530288C3 (de) | Inverter in integrierter Injektionslogik | |
DE2237559A1 (de) | Monolithisch integrierte spannungsstabilisierungsschaltung | |
DE2004090B2 (de) | Monolithisch integrierter Transistor mit herabgesetztem inversem Verstärkungsfaktor | |
DE2756777C3 (de) | Digitalschaltungselement | |
DE2430416C3 (de) | Integrierte Koppelpunktschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |