DE2004090B2

DE2004090B2 - Monolithisch integrierter Transistor mit herabgesetztem inversem Verstärkungsfaktor

Info

Publication number: DE2004090B2
Application number: DE19702004090
Authority: DE
Inventors: Horst Heinz Dipl.-Ing. 7032 Sindelfingen Berger; Siegfried Kurt Dipl.-Ing. Dr. 7300 Esslingen Wiedmann
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1970-01-30
Filing date: 1970-01-30
Publication date: 1979-11-29
Also published as: JPS4935024B1; GB1334924A; FR2077406B1; DE2004090A1; FR2077406A1; DE2004090C3

Description

Ein Transistor mit drei Zonen alternierenden Leitfähigkeitstyps kann bekanntlich in vier verschiedenen Weisen betrieben werden, wobei die Betriebsweise von der jeweiligen Polung der beiden Übergänge abhängt Da insgesamt zwei Übergänge zu betrachten

sind und jeder Übergang in Sperr- oder in Durchlaßrichtung gepolt werden kann, ist jeder Transistor in vier verschiedenen Weisen betreibbar. In der normalen Arbeitsweise ist der Emitterübergang in Durchlaßrichtung und der Kollektorübergang in Sperrichtung gepolt Bei umgekehrter Polung erhält man die sog. inverse Betriebsweise, die sich meist wegen der Unsymmetrie der Transistorzonen stark von der normalen Betriebsweise unterscheidet, obwohl bei völlig symmetrischer Transistorstruktur bei beiden Betriebsweisen gleiche Verstärkungsfaktoren zu erwarten sind.

Sind beide Übergänge in Durchlaßrichtung gepolt so spricht man vom Sättigungsbetrieb. Bei der vierten Betriebsweise sind beide Übergänge gesperrt und der Transistor führt bei dieser Polung keinen wesentlichen Strom. Die vorliegende Erfindung betrifft eine monolithische Transistorstruktur, die im inversen Betrieb, bei welchem der Kollektor-Basisübergang Minoritätsladungsträger emittiert, die vom Emitter-Basisübergang gesammelt werden, nur einen geringen Verstärkungsfaktor aufweist. Seit dem Aufkommen der Technik der integrierten Schaltungen erlangten besonders im Zusammenhang mit logischen Schaltungen und integrierten Festkörperspeichern Mehremitterstrukturen, d. h. Transistoren mit mindestens zwei Emittern, eine gewisse Bedeutung. Bei diesen Transistorstrukturen ist nun, insbesondere wenn sie in monolithische Schaltungen eingegliedert sind, damit zu rechnen, daß sich zwischen den nicht völlig entkoppelten Zonen der in der Schaltung enthaltenen planaren aktiven Elemente

so Wechselwirkungen einstellen, welche zu parasitären Effekten führen und die Arbeitsweise der Schaltung teilweise erheblich beeinträchtigen können.

Bei derartigen monolithischen Schaltungen ist insbesondere die zu Anfang erwähnte inverse Stromverstärkung oft sehr störend, und es wurden in der Halbleitertechnik bereits nach besonderen Maßnahmen gesucht, die gestatten, die inverse Verstärkung auf ein vernachlässigbares Maß herabzusetzen. Es hat sich nun gezeigt, daß es grundsätzlich möglich ist, durch prozeßtechnische Maßnahmen den inversen Stromverstärkungsfaktor zu erniedrigen, jedoch ergeben sich hierbei meist Schwierigkeiten, die sich teilweise bereits aus der Tatsache erklären, daß es u. U. erwünscht sein kann, in bestimmten Teilbereichen einer monolithischen Schaltung über geringe Werte, in anderen Teilbereichen der Schaltung hingegen über höhere Werte des inversen Stromverstärkungsfaktors zu verfügen.
Eine meist störende inverse Verstärkung tritt z. B. bei

Transistorstrakturen mit mehreren Emittern immer dann auf, wenn mindestens eine der Einzeltransistorstrukturen in starker Sättigung betrieben wird, dies ist aber gerade bei den mit T²L benannten logischen Schaltungen der FaIL Diese "PL-Schaltaigen werden wegen ihres geringen Platzbedarfs besonders in Decodern für monolithische Schaltungen bevorzugt; infolgedessen ist auch hier eine geringe inverse Stromverstärkung erwünscht

Die bereits erwähnte Maßnahme zur Beeinflussung der Stromverstärkung einer in eine monolithische Schaltung eingegliederten Transistorstruktur bedienen sich im wesentlichen geeigneter, im Rahmen der monolithischen Prozeßführung liegender Maßnahmen. Die Freiheit in der Wahl des Prozesses ist jedoch ziemlich gering, weil fast immer eine große Anzahl von teilweise einander entgegenstehenden Faktoren berücksichtigt und Kompromisse geschlossen werden müssen.

Es ist bereits eine Reihe sogenanter NPNP-Vierschichtstrukturen bekannt, die im Ersatzschaltbild aus zwei komplementären Transistoren zusammengesetzt sind, indem jeweils die Sasis des einen mit dem Kollektor des anderen Transistors verbunden ist So ist aus der DE-OS 14 64984 eine Vierschichtstruktur bekannt, die als steuerbarer Schalter betrieben wird. Maßnahmen zur Herabsetzung der inversen Stromverstärkung eines Transistors sind jedoch nicht vorgesehen. Außerdem ist aus der FR-PS 15 04 781 eine NPN P-Vierschichtstruktur bekannt die im Ersatzschaltbild aus zwei komplementären Transistoren zusammengesetzt ist, indem der Basis-Kollektorübergang des NPN-Transistors parallel zum Einitter-Basisübergang des PNP-Transistors angeordnet ist Das zu lösende Problem besteht in der Erhöhung des Verstärkungsfaktors des PNP-Transistors. Maßnahmen zur Herabsetzung der inversen Stromverstärkung eines Transistor's sind auch dieser Struktur nicht zu entnehmen.

Der Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit zur Herabsetzung des inversen. Stromverstärkungsfaktors von in monolithischen Schaltungen integrierten Transistoren aufzuzeigen, ohne daß hierbei zusätzliche Bedingungen für die Prozeßführung berücksichtigt werden müssen.

Die Lösung dieser Aufgabe ist im Ansprrcl 1 niedergelegt.

Die Aufgabe wird nach der Lehre der Erfindung durch eine Maßnahme schalttechnischer Art gelöst, die allgemein gesprochen darin besteht, daß der Schaltaufwand durch Einfügung eines zusätzlichen Schaltelementes vergrößert wird und diese etwas komplexere und daher über mehr variable Parameter verfügende Schaltungen in geeigneter Weise dimensioniert wird.

Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

F i g. 1 ein aus zwei diskreten Transistoren bestehendes Ersatzschaltbild für die monolithische Transistorstruktur mit herabgesetztem inversem Verstärkungsfaktor,

F i g. 2 eine erste Auslegung zur Realisierung des Ersatzschaltbildes nach F i g. 1 in Planartechnik,

F i g. 3 eine weitere Realisierung des Ersatzschaltbildes von F i g. 1, bei der die Kollektorzone des Hilfstransistors die Haupttransistorstruktur völlig umschließt und mit der Isolationszone mindestens teilweise überlappt.

Fi g. 1 zeigt ein Ersatzschaltbild. Der Haupttransistor T mit der in der Reihenfolge Emitter, Basis und Kollektor (E, B, C) angenommenen Zonenfolge N + PN ist mit dem in gleicher Reihenfolge (E', B', C) eine PNP-Zonenfolge aufweisenden Hilfstransistor T so zusammengeschaltet, daß die Basis B und Kollektor C des Haupttransistors mit dem Emitter E' und der Basis B' in der genannten Reihenfolge galvanisch verbunden sind. In dieser den inversen Betrieb darstellendes Anordnung liegen der Kollektor des Haupttransistors

so bzw. die Basis des Hilfstransistors auf ErdpotentiaL der Emitter des Haupttransistors auf einem positiven und der Kollektor des Hilfstransistors auf einem geeigneten negativen HilfspotentiaL Die Ansteuerung im Inversbetrieb, bei welchem die Ladungsträgeremission von dem Kollektor-Basisübergang besorgt wird, erfolgt über die Basis des Haupttransistors Γ mittels des Steuerstromes h cn, der im Knotenpunkt K eine Verzweigung in die Komponenten I_Bj urd Ip erfährt Das den Transistor T wirklich invers ansteuernde Signal /β, ruft in diesem den von + ^einfließenden verstärkten Strom Iq hervor, so daß sich für den inversen Verstärkungsfaktor ßj der Quotient

ßi = h/U

(i)

ergibt

Die aus Haupttransistor T und Hilfstransistor T bestehende Gesamtschaltung liefert jedoch einen von 0, abweichenden effektiven Stromverstärkungsfaktor, der mit ßjeff bezeichnet sei. Aufgrund des auf den Knotenpunkt K angewendeten Kirchhoffschen Gesetzes der Stromverzweigung erhält man folgende Gleichungen:

Ir

Λ elf

BeSS

oder bei Berücksichtigung von (1)

Der im Nenner stehende Quotient
positiv, daher gilt immer:

>^{st stet}s

ßieSS < (¹I ■

Die Kombination aus Tund T' liefert somit stets einen kleineren (effektiven) Stromverstärkungsfaktor ßu.·als dies für den von T allein gelieferten wirklichen Stromverstärkungsfaktor /3,der Fall ist.

Die Erfindung beruht zwar auf der vorstehend gezeigten Möglichkeit, den inversen Stromverstärkungsfaktor durch im wesentlichen schaltungstechnische Maßnahmen herabzusetzen, aber erst die Kombination von Haupt- und Hilfstransistor in integrierter Schaltungstechnik bzw. die gemeinsame Eingliederung der beiden Transistoren in komplexere monolithische Schaltungsanordnungen bietet zusätzliche Vorteile. Diese sind in einer erheblichen Platzersparnis im Vergleich zu herkömmlichen Schaltungsanordnungen sowie darin zu erblicken, daß zur Realisierung des H^;lfstransistors in integrierten Schaltungen bei der Prozeßführung, abgesehen von einem zusätzlichen Fenster in der Diffusionsmaske, kein weiterer Aufwand erforderlich ist, da die zusätzliche Kollektorzone des Hilfstransistors T' im gleichen Diffusionsverfahrens-

schritt wie die Basis ßdes Haupttransistors Thergestellt werden kann.

Eine Realisierungsmöglichkeit des Ersatzschaltbildes nach F i g. 1 in Planartechnik oder in horizontaler Geometrie ist aus der F i g. 2 ersichtlich. Diese zeigt in Draufsicht zunächst den Haupttransistor T, der aus der zentral in die P-leitende Basiszone B eingebetteten Emitterzone E besteht, die selbst N+-leitend ist. Weiterhin besteht der Haupttransistor T aus dem restlichen peripheren Gebiet, welches N-Leitfähigkeit to aufweist, den Kollektor des Haupttransistors darstellt und mit einem N+-leitendem kontaktierenden Bereich versehen ist.

Da, wie aus den F i g. 1 und 2 zu ersehen ist, die Basiszone und die Kollektorzone des Haupttransistors T mit der Emitter- und der Basiszone des Hilfstransistors T* in der genannten Reihenfolge jeweils identisch sind, benötigt man zur Realisierung der Schaltungsanordnung nach F i g. 1 in Planartechnik lediglich noch einen P-leitenden Streifen innerhalb des peripheren Basisbereiches. Dieser Streifen bildet den Kollektor C" des Hilfstransistors und wird zweckmäßigerweise durch ein zusätzliches Fenster in der Diffusionsmaske im gleichen Diffusionsverfahrensschritt erstellt, in dem die P-leitende Basiszone ßdes Haupttransistors Γ erzeugt wird.

F i g. 3 stellt ein weiteres Ausführungsbeispiel für die Auslegung der Anordnung nach F i g. 1 in monolithischer Bauweise dar, bei welcher für den Hilfstransisior T' höchstens ein geringfügiger, im Grenzfall überhaupt kein räumlicher Mehraufwand erforderlich ist Dieses Ausführungsbeispiel unterscheidet sich von dem in F i g. 2 dargestellten in topologischer Hinsicht nur darin, daß der P-leitende den Kollektor C" des Transistors T bildende Streifen verlängert und so ringförmig deformiert wurde, daß er die Struktur des Haupttransistors T rahmenartig umgibt.

Der Haupttransistor T besteht ähnlich wie in F i g. 2 aus dem zentral gelegenen N+-leitenden Emitter £der in die P-leitende Basiszone B eingebettet is', die ihrerseits innerhalb der N-leitenden mit dem Koni iktierungsgebiet des Leitfähigkeitstyps N⁺ versenenen Kollektorzone Cliegt.

Die aus Transistor und Hilfstransistor bestehende Gesamtstruktur ist gegen ihre Umgebung durch ein wannenartiges P+-leitendes Gebiet isoliert. Durch mehr oder weniger vollständige Überlappung des Kollektorstreifens C" des Hilfstransistors mit der P+-leitenden Isolationszone läßt es sich erreichen, daß für die Eingliederung des Kollektorstreifens im Grenzfall kein zusätzlicher Platzbedarf besteht

Auch bei der Herstellung der monolithischen Struktur nach F i g. 3 wird es zweckmäßig sein, die Basiszone B des Haupttransistors T und die Kollektorzone C des Hilfstransistors bzw. die isolationszone / im gleichen Diffusionsverfahrensschritt zu erzeugen.

Schließlich sei darauf hingewiesen, daß trotz Vorliegens einer Vierschichtstruktur (NPNP) eine Tyristorwirkung (SCR-Effekt) beim Gegenstand der Erfindung nicht zu befürchten ist, da der Kollektor des PNP-Hilfstransistors negativ vorgespannt ist.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Monolithisch integrierter Transistor mit herabgesetztem inversen Stromverstärkungsfaktor, dadurch gekennzeichnet, daß in einer NPNP-Vierzonenstruktur der Basis-Kollektorübergang eines durch eine erste Dreier-Zonenfolge gebildeten Haupttransistors (T) und der Emitter-Basisübergang eines durch eine zweite Dreier-Zonenfolge des umgekehrten Leitungstyps gebildeten Hilfstransistors (T) parallel geschaltet sind, wobei die Basis des Haupttransistors und der Emitter des Hilfstransistors einerseits und der Kollektor des Haupttransistors und die Basis des Hilfstransistors andererseits jeweils durch eine gemeinsame Zone der Vierschichtstruktur gebildet sind, derart, daß ein den Haupttransistor ansteuernder Basisstrom (hen) bei nät einer in Sperrichtung gepolten Hilfsspannung vorgespanntem Kollektor des Hilfstransistors sowohl über den Basis-Kollektorübergang des Haupttransistors als auch über den Emitter-Basisübergang des Hilfstransistors fließt

2. Monolithisch integrierter Transistor in Planartechnik mit N+PN-Zonenfolge des Haupttransistors und mit PNP-Zonenfolge des Hilfstransistors nach Anspruch 1, dadurch gekennzeichnet, daß als Kollektor (C) des Hilfstransistors ein P-leitender Streifen in der Nähe der N+PN-Haupttransistorstruktur innerhalb des N-Kollektorgebietes des Haupttransistors eindiffundiert ist

3. Monolithisch integrierter Transistor nach Anspruch 2, dadurch gekennzeichnet, daß der die P-leitende Kollektorzone (C) des Hilfstransistors (T') bildende Streifen ringförmig erweitert und so innerhalb des N-leitenden Kollektorgebietes des Haupttrariaistors (T) eindiffundiert ist, daß er die Emitter- und die Basiszone (E, B) des Haupttransistors (T) rahmenartig umgibt.

4. Monolithisch integrierter Transistor nach Anspruch 3, dadurch gekennzeichnet, daß die P-leitende, ringförmige Kollektorzone (C) des Hilfstransistors (T) mit einem Kontaktierungsgebiet zum Anschluß an eine negative Hilfsspannung versehen ist.

5. Monolithisch integrierter Transistor nach Anspruch 3, dadurch gekennzeichnet, daß die P-leitende, ringförmige Kollektorzone (C) des Hilfstransistors (T) so innerhalb der N-leitenden Kollektorzone (C)des Haupttransistors (7^) angeordnet ist, daß sie über eine galvanische Verbindung mit dem N+-leitenden Kontaktierungsgebiet der Haupttransistorkollektorzone (C) deren negatives Potential erhält.

6. Monolithisch integrierter, in eine P+-Isolationszone eingeschlossener Transistor nach Anspruch 1 mit N + PN-Zonenfolge des Haupttransistors und mit PNP-Zonenfolge des Hilfstransistors, dadurch gekennzeichnet, daß die P-leitende Kollektorzone (C) des Hilfstransistors (T) den Haupttransistor (T) völlig umschließt und mit der P+-leitenden Isolationszone (I) mindestens teilweise überlappt und die Kollektorzone (C) des Hilfstransistors das negativste Potential der Schaltung erhält.

7. Monolithisch integrierter Transistor nach Anspruch 6, dadurch gekennzeichnet, daß für den Abstand zwischen Isolationszone (I) und Basiszone (B) des Haupttransistors (T) der gleiche Wert wie für

eine einzelne Transistorstruktur mit Haupttransistor (T) ohne Hilfstransistor (T') gewählt ist, so daß für die Kollektorzone (C) des Hilfstransistcrs (T) kern zusätzlicher Platz erforderlich ist

8. Monolithisch integrierter Transistor nach Anspruch 4, dadurch gekennzeichnet, daß die P-leitende Kollektorzone (C) des Hilfstransistors (T) und die P-leitende Basiszone des Haupttransistors (T) im gleichen Diffusionsverfahrensschritt hergestellt sind.