DE3709124A1 - Npn-aequivalente struktur mit erhoehter durchschlagspannung - Google Patents

Description

Die vorliegende Erfindung betrifft Halbleiter-Vorrichtungen, die eine NPN-äquivalente Struktur mit einer Durchschlagspannung aufweisen, die größer als die intrinsische Durchschlagspannung von NPN-Transistoren ist, und betrifft insbesondere integrierte Schaltungen, die komplementäre Transistoren vom Bipolar-Typ enthalten und insbesondere NPN-Transistoren, für die eine hohe Durchschlagspannung erforderlich ist.

Die wachsende Tendenz, den Integrationsgrad von elektronischen Vorrichtungen ebenso wie die Integrationsdichte zum offensichtlichen Zweck der Miniaturisierung und aus Wirtschaftlichkeitsgründen zu erhöhen, schaffte die Notwendigkeit, neue Lösungen für verschiedene Konstruktionsprobleme zu suchen, die beim Versuch auftreten, die sich oft widersprechenden oder jedenfalls verschiedenen Anforderungen an unterschiedliche Schaltungsabschnitte miteinander zu vereinbaren, welche immer häufiger auf demselben Chip aus Halbleitermaterial gebildet werden.

Eines der sich oft stellenden Probleme bei der Konstruktion einer integrierten Vorrichtung entsteht aus der Notwendigkeit, daß ein bestimmter Schaltungsabschnitt, z. B. ein Ausgangspuffer, einer bestimmten Überspannung, z. B. im Bereich von 100 V, widersteht, wenn der übrige Teil der integrierten Schaltung, der Dekodierungs- und Signalverarbeitungs- Stufen beispielsweise aufweisen kann, vorteilhaft und mit besseren Betriebseigenschaften durch einen Herstellungsprozeß verwirklicht werden kann, der für eine Versorgungsspannung von gerade 12 V beispielsweise entworfen ist. Unter praktischen Gesichtspunkten bedeuten solche häufigen Fälle oft, daß ein solcher Schaltungsabschnitt, der eine hohe Durchschlagspannung verlangt und der oft nur einen minimalen Anteil, hinsichtlich des eingenommenen Bereichs, an der Gesamtfläche der ganzen integrierten Schaltung darstellt, die Zuhilfenahme eines Herstellungsprozesses verlangt, der für solch eine hohe Spannung für die gesamte Vorrichtung geeignet ist.

Dies kann ebenso eine Vorrichtung mit erhöhten Abmessungen bedeuten, da die Integrationsdichte eines Prozesses für hohe Spannungen normalerweise kleiner als die Integrationsdichte eines Prozesses für geringere Spannungen ist. Darüber hinaus ist die Stromdichte in Vorrichtungen, die durch einen Hochspannungs-Prozeß hergestellt werden, vergleichsweise kleiner und dies bringt eine weitere Erhöhung des erforderlichen Bereichs der Vorrichtung mit sich.

Eine typische Komponente solcher Ausgangs-Schaltungsabschnitte in integrierten Schaltungen, welche hinsichtlich der Durchschlagspannung bestimmend ist, ist der NPN-Transistor.

Bei der Aufgabe, solche durch die NPN-Strukturen auferlegten Einschränkungen zu überwinden, sind eine Reihe von Beispielen vorgeschlagen worden, um insbesondere die Durchschlagspannung von NPN-Strukturen zu erhöhen, die zur Steuerung von relativ hohen Spannungen im Vergleich zu ihrer intrinsischen Durchschlagspannung entworfen sind, so daß ein Herstellungsprozeß und integrierte Strukturen, die für im allgemeinen geringere Spannungen entworfen sind, für die gesamte integrierte Schaltung benutzt werden können.

Dem Stand der Technik entsprechend wird ein solches Ergebnis erhalten, indem man einen JFET (Junction type, Field Effect Transistor) mit geerdeter Steuerelektrode in Reihe mit dem Kollektor des in Frage stehenden NPN-Transistors schaltet, wie schematisch in Fig. 1 gezeigt.

Auf diese Weise "dehnt sich" die Kollektor-Emitterspannung (VCE) des NPN-äquivalenten Transistors über die Reihe von Senken- und Quellenübergängen (JFET) und Kollektor- und Emitter-Übergängen (NPN) aus, wodurch sich die maximale von der NPN-äquivalenten Struktur ausgehaltene Spannung erhöht.

Diese bekannte Lösung hat jedoch insoweit einige Nachteile, als der maximale Strom, der von dem NPN-äquivalenten Transistor abgegeben werden kann, durch den maximal zulässigen Strom durch den JFET-Transistor begrenzt ist.

In vielen Anwendungen, insbesondere in Ausgangsstufen einer bestimmten Nennleistung, verursacht die Begrenzung des abgebbaren Stroms ein Problem.

Es ist daher eine Hauptaufgabe der vorliegenden Erfindung, ein verbessertes System zur Erhöhung der Durchschlagspannung eines NPN-äquivalenten Transistors zu schaffen, verglichen mit der intrinsischen Durchschlagspannung des NPN-Transistors, das frei von den genannten Nachteilen ist.

Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine verbesserte integrierte Struktur zur Herstellung eines integrierten NPN-äquivalenten Transistors zu schaffen, der eine hohe Durchschlagspannung und eine hohe Ausgangsstrom- Leistungsfähigkeit besitzt.

Ebenso ist es eine Aufgabe der vorliegenden Erfindung, einen NPN-äquivalenten Transistor zu schaffen, der im wesentlichen frei von Frühwirkung ist.

Diese Ziele und Vorteile werden erfindungsgemäß erreicht durch eine Schaltungsanordnung, die sich aus einem NPN-Transistor, aus einem PNP-Transistor und aus einem Feldeffekt- Transistor (JFET) vom Übergangstyp zusammensetzt, wobei der Kollektor des PNP-Transistors mit dem Kollektor des NPN- Transistors verbunden ist und der JFET-Transistor eine mit den Kollektoren der beiden Bipolar-Transistoren verbundene Quelle besitzt, wobei seine Senke mit der Basis des PNP- Transistors und seine Steuerelektrode mit Erde verbunden ist.

Wie nachfolgend im Detail beschrieben, ist der NPN-äquivalente Transistor der Erfindung nicht gerade einfach integriert; aber er läßt sich in einer besonders wirksamen und kompakt-integrierten Form verwirklichen.

Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von bevorzugten Ausführungsbeispielen in Verbindung mit der Zeichnung. Darin zeigen:

Fig. 1 wie bereits in der Einleitung gesagt, eine schaltungsmäßige Anordnung des Standes der Technik zur Erhöhung der Betriebsspannung zeigt, die von einem NPN-Transistor ausgehalten wird;

Fig. 2 eine schaltungsmäßige Anordnung oder Vorrichtung der Erfindung;

Fig. 3 den äquivalenten, der schaltungsmäßigen Anordnung von Fig. 2 entsprechenden Transistor;

Fig. 4 eine I _C -V _C Kennlinie des in Fig. 3 gezeigten NPN-äquivalenten Transistors; und

Fig. 5 in schematischer Weise einen Schnitt eines besonders bevorzugten Ausführungsbeispiels der schaltungsmäßigen Vorrichtung der vorliegenden Erfindung in einer integrierten Form.

In Fig. 1 ist die gewöhnlich verwendete Schaltung gezeigt, die gemäß dem Stand der Technik zur Erhöhung der Durchschlagspannung des NPN-Äquivalentes im Vergleich mit der intrinsischen Durchschlagspannung verwendet wird. Anschlüsse B, E und C bezeichnen jeweils den Basis-, Emitter- und Kollektoranschluß des NPN-äquivalenten Transistors.

Wie bereits erwähnt, besteht der Hauptnachteil einer solchen Schaltung in der Beschränkung, die dem maximalen Kollektorstrom des äquivalenten Transistors auferlegt ist, welcher zu:

I _CMAX = I _DSSJFET

bestimmt ist.

In Fig. 2 ist das Schaltungsdiagramm der erfindungsgemäßen Vorrichtung gezeigt, wobei B, E und C jeweils den Basis-, Emitter- und Kollektoranschluß des in Fig. 3 gezeigten NPN-äquivalenten Transistors bezeichnen.

Die Vorteile einer solchen Vorrichtung sind vielfältig. An erster Stelle ist die Stromverstärkung des äquivalenten Transistors (h _FEeq ) im wesentlichen gleich der Verstärkung des NPN-Transistors (h _FEn ). Die Durchschlagspannung des äquivalenten Transistors LVCEO _eq ist mehr oder weniger gleich der Summe aus der intrinsischen Durchschlagspannung des NPN-Transistors und der intrinsischen Durchschlagspannung des PNP-Transistors, d. h.:

LVCEO _eq = LVCEO _n + LVCEO _p

(die Suffixe n oder p zeigen jeweils die Bezugnahme auf den NPN- oder den PNP-Transistor durch die ganze vorliegende Beschreibung hindurch an, wo nicht anders gesagt). In überraschenderweise wirkt sich ebenso die Frühwirkung der NPN-äquivalenten Struktur außergewöhnlich gering und praktisch vernachlässigbar aus.

Zum besseren Verständnis der Wirksamkeit der erfindungsgemäßen Vorrichtung kann der Betrieb der Schaltung, z. B. mit geerdetem Emitter, analysiert werden. Wie bekannt ist, sind die fundamentalen Gleichungen:

h _FEn I _B = (h _FEp + 1) I _DS (1)

Wobei die Symbole die gewöhnlich in der diesbezüglichen Literatur benutzten sind, und wobei insbesondere A _p der Emitterbereich bzw. die Emitterfläche des PNP-Transistors und J _sp die umgekehrte Sättigungsstrom-Dichte des Emitter- Basis-Übergang des PNP-Transistors ist.

Eine willkürliche Kennlinie für I _B = konstant in der I _C ,V _C - Ebene ist in Fig. 4 gezeigt.

Zur Beschreibungsvereinfachung ist es möglich, eine solche Ebene in fünf getrennte Zonen zu unterteilen, die durch gerade Linien definiert sind, welche gegeben sind durch die Gleichungen: V _C = konstant = V _BECUTINp , V _C2, V _C3, V _C4 und LVCEO _p wie in dem Diagramm der Fig. 4 gezeigt.

Durch Festhalten des Basisstroms I _B auf einem Wert I _B ≦ωτ I _-DSS und Erhöhen von V _C mit Stetigkeit in der Halbebene V _C 0 wird eine erste Zone I angetroffen, die zwischen dem Ursprung und der Spannung V _BECUTINp liegt, wobei I _C = 0. Dies bedeutet, daß der gesamte Kollektorstrom Null ist, bis die Spannung V _C die Spannung V _BECUTINp des PNP-Transistors erreicht und größer als sie wird (sie beträgt ungefähr 0.7 V im Falle von Silicium).

Durch Erhöhen der Spannung V _C über die Spannung V _BECUTINp beginnt der Kollektorstrom zu wachsen und die Spannung V _C - V _BECUTINp verteilt sich so, daß sich beide Spannungen V _S und V _DS , welche die Gleichungen (1) und (2) erfüllen, erhöhen. Diese Sättigungzone II ist gekennzeichnet durch einen Kollektorstrom, der mit der Kollektorspannung wächst und aufhört, sobald die Spannung V _S einen solchen Wert erreicht, daß der NPN-Transistor aus seiner Sättigungszone herausgenommen wird, d. h., wenn die Spannung V _S einen minimalen Wert erreicht hat, über den hinaus die Stromverstärkung des NPN-Transistors (h _FEn ) unabhängig von V _S ausfällt. Dies bedeutet, daß die Zone II beendet ist, wenn:

wobei V der Punkt auf der JFET-Kennlinie ist, bei dem:

V _GS = - V _CESATn (5)

über diesen Punkt hinaus, d. h. für V _C ≦λτ V _C2, besteht eine Zone III, in der jede Erhöhung der Spannung V _C sich über die Spannung V _DS und V _S verteilt, um den Strom I _DS über eine gerade Linie in die I _DS ,V _DS -Ebene zu bewegen, welche durch I _DS = I = konstant gekennzeichnet ist.

Diese Zone III der Kennlinie ist durch den Umstand gekennzeichnet, daß sowohl V _S als auch V _DS zusammen mit V _C wachsen, während I _C konstant bleibt und gleich ist: I _C = h _FEn × I _B .

Zone II endet wenn:

wobei V _p die Abschnürspannung zwischen Quelle und Senke des JFET für eine Spannung V _GS = 0 (d. h. mit geerdeter Steuerelektrode).

Wenn V _C = V _C3, hat der JFET seine Sättigungszone erreicht. Über diesen Punkt hinaus, d. h. für V _C ≦λτ V _C3, arbeitet der JFET in der Sättigungszone und daher ist seine Strom-Spannungskennlinie durch die folgenden Gleichung gegeben:

wobei die Steuerelektrode des JFET geerdet ist.

Durch Kombination der Gleichung (7) mit der Gleichung (1) erhält man die folgende Gleichung:

Daher ist die Zone IV durch den Umstand gekennzeichnet, daß jede Erhöhung der Spannung V _C die Spannung V _DS erhöht, während die Spannung V _S konstant bleibt bei einem Wert, der durch die Gleichung (8) bestimmt ist. Folglich ist der NPN-Transistor wegen der gleichbleibenden Spannung V _S keinen Basis-Modulationen unterworfen und daher wird keine Frühwirkung auf dem Ausgangsstrom I _C beobachtet.

Diese Zone IV endet bei V _C = V _C4; wobei

V _C4 = V + LVCEOp

Wenn die Spannung V _C größer als V _C4 wird, beginnt der Kollektorstrom des PNP-Transistors durch einen Durchschlag- Mechanismus, sich zu erhöhen, wogegen der Strom I _C = h _FEn × I _B nicht unabhängig wachsen kann, insoweit er durch den NPN-Transistor erzwungen ist.

Daher erhöht in dieser Zone V jede Spannung V _C , welche V _C4 übersteigt, die Spannung V _S , welche den Basisstrom des PNP-Transistors vermindert, wodurch der JFET-Kanal gedrosselt wird.

In dieser Zone ist der Kollektorstrom I _C weiterhin konstant bis die Spannung V _S so beschaffen ist, daß sie die Spannung LVCEOn des NPN-Transistors erreicht.

Daher ist die effektive Durchschlagspannung des NPN-äquivalenten Transistors durch die folgende Gleichung gegeben:

LVCEOeq ≃ LVCEOp + LVCEOn (9)

In Fig. 5 ist schematisch im Schnitt der Aufbau einer NPN-äquivalenten Struktur gezeigt, die eine Aufgabe der vorliegenden Erfindung in einer besonders bevorzugten integrierten Form von ihr ist.

Die integrierte Struktur gemäß der Erfindung ist auf einem monokristallinen Siliciumsubstrat 1 vom p-Typ gebildet, welches geerdet ist. Die epitaxiale Schicht 2 mit geringem Dotierungsniveau ist aus Silicium vom n-Typ.

Im Falle eines Ausführungsbeispiels in integrierter Form der schaltungsmäßigen Vorrichtung gemäß der vorliegenden Erfindung ist es wesentlich, einen PNP-Transistor mit einer vertikalen Struktur und mit isoliertem Kollektor zu verwenden. Dieses ist notwendig, weil ein PNP-Transistor mit einer Struktur vom lateral-Typ nur einen einzigen Übergang zwischen der Basisregion und dem Substrat zeigt, während im Gegensatz dazu die vertikale PNP-Struktur in vorteilhafter Weise zwei Übergänge in Reihe zwischen Basis und Substrat zeigt.

Die Struktur des vertikalen PNP-Transistors mit isoliertem Kollektor (ICV PNP) ist rechterhand in Fig. 5 gezeigt und zusammengesetzt aus einer n⁺-Senkschicht 3 (Bottom-n-well) zur Isolation des Kollektors von dem geerdeten Substrat 1, aus einer p⁺-Senkschicht 4, welche oberhalb der Isolationsschicht 3 liegt und welche die Kollektorregion des Transistors darstellt, wobei der Kontakt zur Oberfläche mit Hilfe einer tiefen p⁺-Diffusion 5 entlang des Umkreises der Senkregion 4 gebracht ist.

Eine Dotant-angereicherte Region 6 (Top-n-well) umgibt die p⁺-Diffusion 7, welche die Emitterregion des ICV-PNP Transistors darstellt, um den Basiswiderstand des Transistors zu vermindern.

Die Bodenisolations- 8 und Dachisolations-p⁺ 9 -Diffusionen umgeben die integrierte Struktur, wodurch die Wanne des ICV-PNP-Transistors definiert wird.

Linkerhand des Schnitts kann die Struktur des NPN-Transistors beobachtet werden, welche aus dem durch die n⁺-Senkschicht 10 dargestellten Kollektorkontakt und aus den n⁺-Diffusionen 11 und 12 zur Oberflächenlegung des Kontaktes zusammengesetzt ist.

Die Kollektorregion des NPN-Transistors ist durch die n-epitaxiale Schicht, die Basisregion durch die p-Diffusionen 13 und die Emitterregion durch die n-Diffusion 14 dargestellt. Im Inneren der Wanne, welche den NPN-Transistor enthält, sind eine p⁺-Diffusion 15 und eine n⁺-Diffusion 16 ebenso hergestellt (die p⁺-Diffusion 15 in bequemer Weise während der Herstellung der p⁺-Dachisolations-Diffusionen 9 und der p⁺-Diffusion 5).

Durch Erdung der p⁺-Diffusion 15 durch die Dacherdungs-Metallisierungsschicht der Vorrichtung ist die Struktur eines Feldeffekt-Transistors (JFET) vom Übergangstyp innerhalb derselben Wanne des NPN-Transistors verwirklicht.

Die JFET-Steuerelektrode ist dargestellt durch die p⁺-Diffusion 15 und durch das Substrat 1, wobei beide geerdet sind, während die Quelle und die Senke jeweils dargestellt sind durch die n⁺-Regionen 12 und 11 und durch die n⁺-Region 16. Daher ist der Kanal des FET's die Region der n-Silicium- Epitaxialschicht zwischen dem Substrat und der unteren Spitze der p⁺-Diffusion 15.

Die Struktur ist vervollständigt durch die Metallisierung der Vorrichtung. Die Verbindung 17 zwischen dem Kollektor des NPN-Transistors, welche ebenso die Quelle des JFET darstellt, und dem Kollektor des ICV-PNP-Transistors und die Verbindung 18 zwischen der Senke des JFET und der Basis des ICV-PNP-Transistors sind in Fig. 5 gezeigt. Eine n⁺-Kontaktdiffusion 19 gestattet die Bildung eines ohmischen Kontaktes zwischen dem Metall und dem Silicium in der Basisregion des ICV-PNP-Transistors.

In Fig. 5 sind ebenso mit den Buchstaben E, B und C jeweils der Emitter-, Basis- und Kollektoranschluß der integrierten NPN-äquivalenten Struktur bezeichnet, welche Aufgabe der vorliegenden Erfindung ist.

Obwohl ein bevorzugtes Ausführungsbeispiel gemäß der vorliegenden Erfindung bezogen auf den Fall von integrierten Schaltungen im Detail beschrieben worden ist, weil in einem solchen Anwendungsfeld die Erfindung die größten Vorteile bietet, ist es beabsichtigt, daß die schaltungsmäßige Vorrichtung, d. h. der NPN-äquivalente Transistor, welcher Aufgabe der Erfindung ist, ebenso in anderen Fällen nützlich ist, z. B. in Schaltungen, die ganz oder teilweise mit diskreten Komponenten hergestellt sind.

Claims (3)

1. NPN-äquivalenter Transistor, gekennzeichnet durch einen NPN-Transistor und einen PNP-Transistor, welche durch die jeweiligen Kollektoren verbunden sind; und einen Feldeffekt-Transistor vom Übergangstyp mit geerdeter Steuerelektrode, dessen Quelle mit den Kollektoren und dessen Senke mit der Basis des PNP- Transistors verbunden ist, wobei der Basisanschluß des NPN-äquivalenten Transistors der Basis des NPN-Transistors entspricht, der Emitteranschluß des NPN-äquivalenten Transistors dem Emitter des NPN-Transistors entspricht, und der Kollektoranschluß des NPN-äquivalenten Transistors dem Emitter des PNP-Transistors entspricht.

2. Halbleiter-Vorrichtung, die eine Vielzahl von auf einem einzigen monokristallinen Halbleitersubstrat gebildeten schaltungsmäßigen Elemente aufweist, gekennzeichnet durch eine NPN-äquivalente Struktur, die gebildet wird aus einem NPN-Transistor und einem PNP-Transistor mit isoliertem Kollektor, welche durch die jeweiligen Kollektoren verbunden sind, und durch einen Feldeffekt- Transistor vom Übergangstyp mit geerdeter Steuerelektrode, dessen Quelle mit den Kollektoren und dessen Senke mit der Basis des PNP-Transistors verbunden ist, wobei der Basisanschluß der NPN-äquivalenten Struktur der Basis des NPN-Transistors entspricht, der Emitteranschluß der NPN-äquivalenten Struktur dem Emitter des NPN-Transistors entspricht und der Kollektoranschluß der NPN-äquivalenten Struktur dem Emitter des PNP-Transistors entspricht.

3. Halbleiterstruktur, die einen NPN-äquivalenten Transistor gemäß Anspruch 2 darstellt, welche ein geerdetes monokristallines p-Silicium-Substrat und eine epitaxiale Schicht aus n-Silicium aufweist, wobei ein NPN-Transistor mit vertikaler Struktur und ein PNP-Transistor mit vertikaler Struktur und isoliertem Kollektor im Inneren jeweiliger Wannen gebildet sind, welche durch Isolationsregionen aus stark dotiertem p⁺-Silicium definiert sind, welche sich durch die gesamte Dicke der epitaxialen Schicht erstrecken, dadurch gekennzeichnet, daß
im Inneren der Wanne, welche die Struktur des NPN-Transistors enthält und außerhalb einer n⁺-Silicium-Kontaktregion des Kollektors des NPN-Transistors, welcher die Quelle des Feldeffekttransistors vom Übergangstyp darstellt, eine p⁺-Siliciumregion gebildet ist, welche durch eine tiefe Diffusion, welche sich von der Oberfläche der epitaxialen Schicht in Richtung auf das Substrat in einer Dicke erstreckt, welche wenigstens der Hälfte der Dicke der epitaxialen Schicht entspricht, und geerdet ist; daß
eine n⁺-Diffusion, welche die Senke des Feldeffekt- Transistors vom Übergangstyp bildet, an einer Stelle gebildet ist, die der tiefen p⁺-Diffusion benachbart ist, auf der Seite, welche der n⁺-Kontaktregion gegenüberliegt, welche die Quelle des Feldeffekt-Transistors vom Übergangstyp bildet, dessen Steuerelektrode durch die tiefe p⁺-Diffusion und durch das Substrat gebildet ist, die beide geerdet sind; daß
ein elektrischer Zweig die n⁺-Kontaktregion des Kollektors des NPN-Transistors und der Quelle des Feldeffekt-Transistors mit dem Kollektor des PNP-Transistors verbindet; und daß
ein weiterer elektrischer Zweig die Senke des Feldeffekt- Transistors mit der Basis des PNP-Transistors verbindet.