DE2858190C2 - - Google Patents
Info
- Publication number
- DE2858190C2 DE2858190C2 DE2858190A DE2858190A DE2858190C2 DE 2858190 C2 DE2858190 C2 DE 2858190C2 DE 2858190 A DE2858190 A DE 2858190A DE 2858190 A DE2858190 A DE 2858190A DE 2858190 C2 DE2858190 C2 DE 2858190C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- gate
- driver
- sit
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002347 injection Methods 0.000 claims description 29
- 239000007924 injection Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000006698 induction Effects 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims description 4
- 239000002800 charge carrier Substances 0.000 claims 1
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 239000000758 substrate Substances 0.000 description 11
- 239000000969 carrier Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
- H01L27/0225—Charge injection in static induction transistor logic structures [SITL]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf eine I²L-Schaltungsanordnung
mit einem statischen Induktionstransistor als Schalttransi
stor, der in einem Halbleiterkörper des einen Leitfähigkeits
typs mit einer ersten und einer zweiten Oberfläche angeordnet
ist, und eine Kanalzone des einen Leitfähigkeitstyps, die im
wesentlichen senkrecht zur ersten Oberfläche verläuft und
durch eine Gateanordnung an der Kanalzone definiert ist, eine
Sourcezone und eine Drainzone des einen Leitfähigkeitstyps an
den Enden der Kanalzone aufweist, und mit einem Injektions
transistor, dessen Kollektor mit der Gateanordnung des Schalt
transistors verbunden ist.
Eine I²L-Schaltungsanordnung dieser Bauart ist bekannt aus
IEEE International Solid-State Circuits Conference, 18. Feb.
1977, Digest of Technical Papers, S. 222 und 223.
Ein Feldeffekttransistor, der zwei getrennte Gates aufweist
ist aus R. Paul, "Feldeffekttransistoren", Stuttgart, 1972,
S. 154, 155, 266, 267 bekannt.
Der Erfindung liegt die Aufgabe zugrunde, eine I²L-Schaltungs
anordnung gemäß dem Oberbegriff des Anspruchs 1 derart auszu
bilden, daß Schaltungsvorgänge mit einer höheren Geschwindig
keit ausführbar sind.
Zur Lösung dieser Aufgabe sieht die Erfindung bei der
I²L-Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1
die im kennzeichnenden Teil des Anspruchs 1 genannten Maß
nahmen vor. Bevorzugte Ausgestaltungen der Erfindung ergeben
sich aus den Unteransprüchen.
Fig. 1A und Fig. 1B
zeigen eine bekannte I²L-Schaltungsanordnung, die
wie gezeigt, ein stark dotiertes n⁺-Typ-
Halbleitersubstrat 11 und eine leicht dotierte n⁻-Typ-Halb
leiterlage 12 abgeschieden auf dem n⁺-Typ-Substrat 11 aufweist.
In dieser n⁻-Typ-Halbleiterlage 12 sind stark dotierte p⁺-Typ-
Zonen 14 und 50 ausgebildet. Die p⁺-Typ-Zone 14 umgibt zwei
gesonderte Teile der n⁻-Typ-Lage 12, wodurch zwei gesonderte
Stromkanäle eines statischen Induktionstransistors (SIT) gebildet werden.
In den oberen Teilen dieser beiden
Stromkanalteile sind stark dotierte n⁺-Typ-Zonen 13 ausge
bildet, die als die Drain-(oder Source-)Zonen des SIT arbeiten.
Auf den entsprechenden n⁺-, p⁺- und p⁺-Zonen 13, 14 und 50
sind Ohm'sche Kontaktelektroden 23, 24 und 60 abgeschieden.
Ferner ist eine weitere Ohm'sche Kontaktelektrode 21 an der
Unterseite des n⁺-Typ-Substrats 11 ausge
bildet. Bezugszeichen 16 bezeichnet eine Passivierungs
lage.
Die oben erwähnte Vorrichtung kann in einer Äquivalentschal
tung wie in Fig. 1C dargestellt werden, wobei ein SIT Q₁ mit zwei
Drains, einer Source und einem Gate sowie einem Bipolartran
sistor Q₂ mit einer Basis, einem Kollektor und einem Emitter
dargestellt ist. Der SIT Q₁ wird als ein Treiber- oder Inverter
transistor bezeichnet, wohingegen der Bipolartransistor Q₂
als ein Injektions- oder Last-Transistor bezeichnet wird. Der
Kollektor des Injektions- oder Injektor-Transistors Q₂ ist mit dem Gate des
Treiber-Transistors Q₁ vereinigt und verbunden, was im folgen
den im einzelnen beschrieben wird.
Zwischen den Fig. 1C und 1A sowie 1B besteht die folgende Be
ziehung. Der Injektor wird gebildet durch die Zone 50 (dient
als Emitterzone), die Zone 14 (dient als Kollektorzone) und
einen Teil der Lage angeordnet zwischen den Zonen 14 und 50
(dient als die Basiszone). Der Treiber, d. h. ein Zweikanal-SlT
wird gebildet durch: Substrat 11 (dient hier als die Source
zone); die Zone 14 (dient hier als Gatezone vereinigt mit
der Kollektorzone); die Zone 13 (dient als die Drainzone) und
diejenigen Teile der Lage 12, definiert durch die Gatezone
(die als Stromkanalzonen dienen).
Mit der oben beschriebenen einfachen Struktur erhält man eine
modifizierte I²L-Logikvorrichtung.
Bei einer derartigen modifizierten I²L-Logikvorrichtung wird
die Begrenzung der Betriebsgeschwindigkeit hauptsächlich be
wirkt durch eine Zeitverzögerung für das Aufladen der Gate
kapazität des Treiber-SIT und durch eine Zeitverzögerung in
folge des Minoritätsträger-Speichereffekts in dem Treiber-SIT.
Die Erfindung wird im Folgenden anhand von Ausführungsbeispielen
und der Zeichnung erläutert; in der Zeichnung
zeigt
Fig. 1A eine Draufsicht auf eine bekannte I²L-Logikvorrichtung, die einen
statischen Induktionstransistor
(SIT) verwendet, der als ein Treibertransistor bzw. Schalttransistor dient;
Fig. 1B einen Vertikalschnitt längs Linie 1 B-1 B ′ in Fig. 1A;
Fig. 1C eine Äquivalentschaltung der in den Fig. 1A und 1B ge
zeigten Vorrichtung;
Fig. 2A eine Draufsicht eines weiteren SIT;
Fig. 2B einen Vertikalschnitt längs der Linie 2 B-2 B′ in Fig. 2A;
Fig. 2C einen Vertikalschnitt zur Erläuterung einer Abwandlung
der Vorrichtung der Fig. 2A;
Fig. 3A eine schematische Draufsicht einer weiteren Ausführung
eines SIT;
Fig. 3B einen schematischen Vertikalschnitt längs Linie 3 B-3 B′
in Fig. 3A;
Fig. 3C einen schematischen Vertikalschnitt einer Abwandlung
der Vorrichtung der Fig. 3A und 3B;
Fig. 4A bis 4E und Fig. 5 schematische Draufsichten von jeweils unter
schiedlichen Ausführungen des SIT;
Fig. 6A eine beispielhafte Draufsicht auf ein Ausführungs
beispiel der I²L-Schaltungsanordnung gemäß der Erfindung;
Fig. 6B und 6C Vertikalschnitte längs der Linien 6 B-6 B′ und
6 C-6 C′ in Fig. 6A;
Fig. 7A schematische Draufsichten auf Abwandlungen des Aus
führungsbeispiels der Fig. 6A, 6B und 6C;
Fig. 7B einen Vertikalschnitt längs der Linien 7 B-7 B′ in
Fig. 7A;
Fig. 7C die Äquivalentschaltung des Ausführungsbeispiels
der Fig. 7A und 7B;
Fig. 8 ein Schaltbild zur Erläuterung einer Abwandlung des
Ausführungsbeispiels der Fig. 7A-7C;
Fig. 9A eine schematische Draufsicht eines weiteren Ausführungsbei
spiels der I²L-Schaltungsanordnung gemäß der Erfindung;
Fig. 9B einen schematischen Vertikalschnitt längs der Linien
9 B-9 B′ in Fig. 9A;
Fig. 10 eine schematische Draufsicht zur Darstellung einer Ab
wandlung des Ausführungsbeispiels der Fig. 9A und 9B;
Fig. 11A eine schematische Draufsicht eines Ausführungsbei
spiels der I²L-Schaltungsanordnung gemäß der Erfindung;
Fig. 11B einen schematischen Vertikalschnitt längs der Linie
11 B-11 B′ der Fig. 11A;
Fig. 11C eine schematische Draufsicht zur Erläuterung einer
Abwandlung des Ausführungsbeispiels der Fig. 11A und 11B;
Fig. 12A eine Draufsicht eines Ausführungsbei
spiels der I²L-Schaltungsanordnung gemäß der Erfindung;
Fig. 12B und 12C schematische Vertikalschnitte längs der
Linien 12 B-12 B′ und 12 C-12 C′ in Fig. 12A;
Fig. 13A eine schematische Draufsicht auf ein Ausführungsbei
spiel der I²L-Schaltungsanordnung gemäß der Erfindung;
Fig. 13B und 13C Vertikalschnitte längs der Linien 13 B-13 B′
bzw. 13 C-13 C′ in Fig. 13A;
Fig. 14A eine Draufsicht auf ein Ausführungsbeispiel der er
findungsgemäßen I²L-Schaltungsanordnung;
Fig. 14B, 14C und 14D schematische Vertikalschnitte längs
der Linien 14 B-14 B′ bzw. 14 C-14 C′ bzw. 14 D-14 D′ in
Fig. 14A;
Fig. 15A eine schematische Draufsicht auf ein Ausführungs
beispiel einer erfindungsgemäßen I²L-Schaltungsanordnung;
Fig. 15B und 15C schematische Vertikalschnitte längs der
Linien 15 B-15 B′ und 15 C-15 C′ in Fig. 15A;
Fig. 16A eine Draufsicht auf ein Ausführungsbeispiel der
I²L-Schaltungsanordnung gemäß der Erfindung;
Fig. 16B und 17 schematische Vertikalschnitte längs der
Linien 16 B-16 B′ und 16 C-16 C′ in Fig. 16A;
Fig. 18A eine schematische Draufsicht eines Ausführungsbei
spiels einer erfindungsgemäßen I²L-Schaltungsanordnung;
Fig. 18B bis 18D schematische Vertikalschnitte längs der
Linien 18 B- 18 B′, 18 C-18 C′ und 18 D-18 D′ in Fig. 18A;
Fig. 19A eine schematische Draufsicht auf ein Ausführungsbei
spiel der erfindungsgemäßen I²L-Schaltungsanordnung;
Fig. 19B, 19C und 19D schematische Vertikalschnitte längs
der Linien 19 B-19 B′, 19 C-19 C′ und 19 D-19 D′ in Fig. 19A.
Ein Beispiel eines "split gate"-SIT ist sche
matisch in Draufsicht in Fig. 2A dargestellt und sein Vertikal
schnitt längs Linie 2 B-2 B′ der Fig. 2A ist in Fig. 2B ge
zeigt. Dieser SIT weist ein stark
dotiertes n⁺-Typ-Halbleitersubstrat 211 mit hoher Störstellen
konzentration im Bereich von 10¹⁷ bis 10²¹ Atome/cm³ auf und
ferner eine leicht dotierte n⁻-Typ (oder im wesentlichen
Intrinsic-Typ)-Halbleiterlage 212 abgeschieden auf dem Substrat
211 und mit einer niedrigen Störstellenkonzentration zwischen
10¹² und 10¹⁶ Atomen/cm³. Das Substrat 211 arbeitet als eine
Sourcezone des SIT. Die Lage 212 besitzt darinnen eine als
Stromkanal definierte Zone. Diese Stromkanalzone des SIT wird
definiert durch einen Teil der Lage 212 angeordnet zwischen einem
Paar von stark dotierten p⁺-Typ-Halbleiterzonen 214 und 215,
die in der Lage 212 derart ausgebildet sind, daß sie aufeinander zu
weisen, und zwar über die gemeinsame Stromkanalzone.
Diese Zonen 214 und 215 bilden eine Split- oder Aufspaltungs
gatestruktur.
Eine Zone 214 dieser zwei Zonen dient als ein Steuer- oder Treibergate
zum Betreiben des SIT infolge eines Steuer- oder Treibersignals, welches da
ran angelegt ist, während die andere Zone 215 als ein Nicht-
Treibergate funktionieren soll, an welches kein Treibersignal
angelegt ist. Die Nicht-Treiber-Gatezone
(auch als weitere Gatezonge bezeichnet) 215 kann auf einem be
stimmten Potential oder schwebend (erdfrei) gehalten werden.
In diesem Ausführungsbeispiel ist die Nicht-Treiber-Gatezone
215 elektrisch verbunden mit dem Substrat 211 durch eine stark
dotierte n⁺-Typ-Zone 251, ausgebildet in der Lage 212, eine
Elektrode 225 in Ohm'schen Kontakt mit den Zonen 215 und 251
und der Lage 212. Die Nicht-Treiber-Gatezone 215 wird auf dem
gleichen Potential mit dem Sourcepotential gehalten.
In dem oberen von zwei Gatezonen 214 und 215 umgebenen Teil
der Lage 212 ist eine stark dotierte n⁺-Typ-Zone 213 vorge
sehen, die als eine Drainzone des SIT wirkt. Bezugszeichen 223
und 224 bezeichnen Elektroden für die Zonen 213 bzw. 214. Be
zugszeichen 216 bezeichnet eine Isolierschicht (Isolatorlage) zur Passivierung,
die mit einem Isolatormaterial, wie beispielsweise SiO₂,
Si₃N₄ oder Al₂O₃ gebildet ist.
Wie oben erwähnt, ist die Gatestruktur des
SIT in zwei gesonderte Gates aufgespalten
d. h. das Treibergate und das Nicht-Treibergate. Demgemäß be
sitzt das Treibergate, welches tatsächlich zur Steuerung des
Stromflusses im SIT dient, eine verminderte Abmessung und dem
gemäß ist der Wert der parasitären Kapazität am Treibergate,
d. h. die Gatekapazität, vermindert. Die Abmessung und auch die
parasitäre Kapazität des Treibergates sind offensichtlich klei
er als diejenigen Werte der gesamten Gatestruktur, die sowohl
Treibergate als auch Nicht-Treibergate enthält. Wenn ein der
artiges SIT mit einem bekannten SIT mit der glei
chen Abmessung der Gatestruktur verglichen wird, so ist der Wert
der Eingangskapazität, d. h. die Gatekapazität des hier beschriebenen
SIT, kleiner als die Hälfte des Werts beim bekannten
SIT. Eine solche Verminderung der Gatekapazität hat eine ge
ringere Zeitverzögerung, erforderlich für die Aufladung der
Gatekapazität, zur Folge, und somit kann eine höhere Schaltge
schwindigkeit erhalten werden.
Hinsichtlich des Ausführungsbeispiels der Fig. 2A und 2B sei
ein weiterer Vorteil erläutert.
Im leitenden Zustand des SIT, wenn das Treibergate in Vorwärts
richtung vorgespannt ist, wird eine bestimmte Menge an
Minoritätsträgern (Löchern) von dem Treibergate in den Strom
kanal injiziert. Diese Minoritätsträgerinjektion ruft, wie
zuvor erwähnt, einen hinreichenden Stromzufluß in einem Zustand
niedrigen Drainpotentials hervor, ist aber verantwortlich für
das Auftreten des Minoritätsträgerspeichereffekts im Stromkanal.
Dieser nachteilige Effekt in
folge der injizierten Minoritätsträger kann im wesentlichen
eliminiert werden. Die in den Stromkanal inji
zierten Minoritätsträger werden nämlich nach ihrem Lauf über
den Stromkanal in effektiver Weise in das Nicht-Treibergate
absorbiert, weil letzteres auf Sourcepotential gehalten wird,
welches niedriger ist als das Treibergatepotential. Wenn fer
ner die Vorwärtsvorspannung am Treibergate entfernt wird, so
werden die injizierten Minoritätsladungsträger schnell hinweg
in die Nicht-Treibergatezone und auch in die Treibergatezone
gefegt. Daher kann man einen Schaltbetrieb mit hoher Geschwin
digkeit erreichen.
Eine Abwandlung des SIT der Fig. 2A und 2B ist schematisch
in Fig. 2C im Vertikalschnitt gezeigt, wobei die Zone 251
zur Verbindung mit dem Substrat in Fig. 2B weggelassen ist
und das Nicht-Treibergate 215 in der Lage 212 schwebt, um so
keine Treiberspannung zu erhalten, wobei aber dafür eine Elek
trode 225 vorgesehen ist, für einen Fall, daß eine bestimmte
Spannung abhängig von dem Verwendungszweck angelegt werden soll.
Mit dieser Anordnung kann der SIT verwendet werden, während
an das Nicht-Treibergate ein gegebenes Potential angelegt wird,
und zwar ohne Berücksichtigung des Sourcepotentials und auch
des Treibergatepotentials. Es ist somit möglich, die Potential
verteilung im Stromkanal des SIT entsprechend einem an das
Nicht-Treibergate angelegten Potential zu ändern.
Ein weiteres Beispiel eines SIT wird
unter Bezugnahme auf Fig. 3A und 3B erläutert. Fig. 3A zeigt
eine schematische Draufsicht dieses Ausführungsbeispiels, wo
hingegen Fig. 3B ein Vertikalschnitt längs 3 B-3 B′ in Fig.
3A ist. In diesem Beispiel ist die Nicht-Treibergatezone
215 derart ausgebildet, daß sie eine kreisförmige, ringartige
Form in Draufsicht besitzt und um die Steuer- oder Treibergatezone 214
herum angeordnet ist. Daher wird ein zylindrischer oder kreis
ringförmiger Stromkanal zwischen der Treibergatezone 214 und
der Nicht-Treibergatezone 215, die aufeinander zuweisen, ge
bildet. Die Drainzone 213 erhält ebenfalls kreisringförmige Ge
stalt. Die Nicht-Treibergatezone 215 schwebt, kann aber elektrisch
mit der Sourcezone 211 verbunden sein. Die Nicht-Treiber
gatezone 215 kann mit ihrer Elektrode versehen sein.
Bei dieser Anordnung kann die Treiber
gatezone 214 auf die gesamte Fläche der Innenbegrenzung der
zylindrischen Stromkanalzone hinweisen. Demgemäß ist diese An
ordnung effektiver für den Erhalt einer höheren Steilheit,
verglichen mit der Anordnung des vorhergehenden Bei
spiels. Darüber hinaus kann die Abmessung der Treibergatezone
214 außerordentlich stark minimiert werden, während eine erfor
derliche Abmessung dem Stromkanal gegeben wird und auch der
Nicht-Treibergatedimension. Insofern ist es möglich, die Gate
kapazität in einem hohen Ausmaß zu minimieren, und man erhält da
her einen starken Anstieg der Betriebsgeschwindigkeit des SIT.
Eine Abwandlung der Fig. 3A und 3B
ist im Vertikalschnitt in Fig. 3C gezeigt, wobei sich beide
Gatezonen 214 und 215 zur Berührung der Sourcezone (Substrat)
211 und auch der Drainzone 213 erstrecken. Diese abgewandelte
Ausbildung bewirkt die weitere Reduzierung des Trägerspeicher
effekts im SIT.
In Fig. 3C ist die Nicht-Treibergatezone 215 elektrisch
verbunden mit der Sourcezone 211 dargestellt, und zwar mittels
einer stark dotierten n⁺-Typ-Zone 215, einer metallischen oder
einer einen niedrigen Widerstandswert aufweisenden Lage 225
und der Lage 212. Die Zone 215 kann jedoch schwebend angeord
net sein.
Die Fig. 4A bis 4E und 5 sind schematische Draufsichten von unter
schiedlichen Beispielen der Mehrkanal-Bauart.
Ein in Fig. 4A gezeigtes Beispiel repräsentiert eine Abwand
lung der Fig. 3A,
wobei hier vier Vorsprünge 215 ′ vorgesehen sind, die sich nach
innen erstrecken von der kreisringförmigen Nicht-Treibergate
zone 215 nahe der zentrierten Treibergatezone 214 aus, um so
vier gesonderte Stromkanalzonen zwischen diesen Gatezonen 214
und 215 zu bilden. Infolgedessen werden vier diskrete Drainzo
nen 213 für die entsprechenden Stromkanäle vorgesehen.
Ein in Fig. 4B gezeigtes Beispiel repräsentiert eine
Abwandlung des Beispiels der Fig. 4A und die
Nicht-Treibergatezone 215 besitzt eine oktagonale Begrenzungs
form in Draufsicht.
Fig. 4C ist eine weitere Abwandlung
der Fig. 4A, wobei aber die Nicht-
Treibergatezone 215 derart geformt ist, daß sie eine quadrati
sche Begrenzungsform in Draufsicht aufweist, und die Treiber
gatezone 214 ist ebenfalls mit vier Armteilen 214 ′ ausgestat
tet, die sich von der Mitte aus nach außen erstrecken, und
zwar anstelle der Vorsprünge 215 ′ in Fig. 4A. Jedes Paar
der benachbarten zwei Armteile 214 ′ definieren gemeinsam mit
der Nicht-Treibergatezone 215 einen Stromkanal.
Fig. 4D zeigt eine Abwandlung der Fig. 4C und besitzt eine
rechteckige Umrißgestalt.
Fig. 4E zeigt eine Abwandung der Fig. 4D,
wobei gleichartige Anordnungen in Serie integriert sind.
Fig. 5 zeigt eine Abwandlung der
Fig. 4E, wobei in dieser Figur die Treibergatezone 214 gebil
det wird durch eine geradlinige, stangenartige Gestalt in
Draufsicht, wohingegen die Vorsprünge 215 ′ sich von der Nicht-
Treibergatezone 215 anstelle der Armteile 214′, gezeigt in
Fig. 4E, aus erstrecken. Bei diesem Beispiel hat
jede der Stromkanalzonen eine Fläche, die nur ein Drittel ihrer
gesamten Grenzfläche, umgeben durch die Treibergatezone 214,
ist, so daß eine weitere Verminderung der Gatekapazität er
reicht wird.
Im folgenden werden einige Beispiele von I²L-Schaltungsanord
nungen beschrieben, die verbesserte Gatestrukturen gemäß der
Erfindung aufweisen.
Fig. 6A zeigt schematisch eine Teildraufsicht eines Ausführungs
beispiels einer erfindungsgemäßen Schaltungsanordnung oder Logikvorrichtung, wobei Fig.
6B und 6C schematisch Vertikalschnitte längs der Linien 6 B-6 B′
und 6 C-6 C′ in Fig. 6A zeigen. Diese Vorrichtung besitzt
einen Zwei-Kanal-SIT, welcher als Schalttransistor dient, und
einen Bipolar-Transistor, der als der Injektionstransistor dient.
Der Schalt- oder Treiber-SIT ist im wesentlichen äquivalent zum SIT der
Fig. 4D und ist längs seiner horizontalen Mittellinie der Fig. 4D
halbiert. Der Injektionstransistor besteht aus einer stark do
tierten p⁺-Typ-Zone 250, die als Emitterzone dient, einem sich
nach außen erstreckenden Teil 214 ′ der Steuer- oder Treibergatezone 214
(um als Kollektorzone zu dienen) und einem Teil der Lage 212
angeordnet zwischen den zwei Zonen (um als Basiszone zu dienen).
Bei diesem Beispiel ist eine stark dotierte n⁺-Typ-Zone 254
vorgesehen, um eine unerwünschte Trägerinjektion vom Emitter
in anderen Richtungen als zur Kollektorzone 214 ′ hin zu verhin
dern, um dadurch den Trägerinjektionswirkungsgrad zwischen
Emitter und Kollektor zu erhöhen. Das Bezugszeichen 260 bezeich
net eine Ohm'sche Kontaktelektrode für die Emitterzone 250. Die
ses Beispiel ist in der Lage, einen Schaltbetrieb mit hoher Ge
schwindigkeit vorzusehen, und zwar wegen der reduzierten Gate
kapazität und dem reduzierten Ladungsspeichereffekt des Trei
ber-SIT mit Split-Gatestruktur.
Eine Abwandlung des obigen Ausführungsbeispiels ist in Draufsicht
in Fig. 7A gezeigt und ein Vertikalschnitt längs Linie 7 B-7 B′
in Fig. 7A ist in Fig. 7B dargestellt. Bei diesem Ausführungs
beispiel sind zusätzlich Metallelektroden 255 vorgesehen, wel
che sowohl die Kollektor- oder Steuergatezone 214 ′ und die
Lage 212 kontaktieren, und somit zwei Schottky-Dioden an der
Steuergatezone 214 und der Sourcezone 211 bilden (vgl. Fig. 7B).
Wenn das Potential der Steuergatezone 214 ein bestimmtes Po
tential übersteigt, welches für eine adäquate Trägermenge, die
von der Steuergatezone 214 in die Stromkanalzonen injiziert
werden soll, angemessen ist, so gelangen diese Schottky-Dioden
in den leitenden Zustand, um dahindurch überschüssige Träger
umzuleiten, so daß die Möglichkeit für einen Ladungs
speichereffekt im Steuer-SIT weiterhin in effektiver Weise
verhindert wird.
Fig. 7C zeigt eine Äquivalentschaltung für die Vorrichtung der
Fig. 7A und 7B, wobei die erwähnten Schottky-Dioden allgemein
bei D s dargestellt sind.
Alternativ kann der gleiche Effekt, wie er durch die Schottky-
Dioden ausgeübt wird, erreicht werden durch eine Shuntverbin
dung des Steuergates mit der Source des Source-SIT mittels
eines SIT, dessen Gate mit der Drain verbunden ist, wie dies
in Fig. 8 gezeigt ist. Ein derartiger zusätzlicher SIT Q₃ kann
leicht durch Abwandlung des Steuer-SIT Q₁ in der Weise erhal
ten werden, daß eine der Drains des SIT mit dem Steuergate
verbunden wird. In einem solchen Fall kann einer der Stromkanäle,
verbunden mit der gategekoppelten Drain, vorzugsweise eine
etwas kleinere Breite erhalten als die anderen Stromkanäle.
Ein weiteres Beispiel der I²L-Schaltungsanordnung mit verbesser
ter Gatestruktur gemäß der Erfindung ist in Draufsicht in
Fig. 9A gezeigt, wobei in Fig. 9B ein Schnitt längs der Linie
9 B-9 B′ in Fig. 9A dargestellt ist. In diesem Ausführungsbei
spiel hat der Steuer- oder Treiber-SIT die gleiche Anordnung wie der SIT
gemäß Fig. 4D, wohingegen der Kollektor des Injektortransistors
durch eine stark dotierte p⁺-Typ-Zone 256 gebildet ist, die
gesondert von der Treibergatezone 214 des Treibertransistors
an einem Platz außerhalb der weiteren Gatezone 215 vorge
sehen ist. Die Kollektorzone 256 ist jedoch mit der Treiber
gatezone 214 durch ein leitendes Material (nicht gezeigt) ver
drahtet. Diese Anordnung kann, verglichen mit dem zuvor unter
Bezugnahme auf Fig. 6A erläuterten Ausführungsbeispiel, nicht
eine höhere Integrationsdichte vorsehen, und zwar infolge des
Abstandes zwischen der weiteren Gatezone 215 und der geson
derten Kollektorzone 256. Tatsächlich muß der Abstand zwischen
der weiteren Gatezone 215 und der gesonderten Kollektor
zone 256 derart ausreichend sein, daß das Auftreten eines
Punch-Through-Phänomens zwischen Kollektorzone 256 und der
weiteren Gatezone 215 verhindert wird. Dieser Abstand kann je
doch hinreichend minimiert werden durch das Vorsehen einer re
lativ hohen Störstellenkonzentrationszone oder einer geeigne
ten Isolatorlage zwischen diesen zwei Zonen. Dem
gemäß kann eine Verminderung der Integrationsdichte auf ein
annehmbares Maß erreicht werden.
Fig. 10 zeigt eine Abwandlung des Ausführungsbeispiels der
Fig. 9A, und zwar ist in diesem Ausführungsbeispiel die Kollek
torzone 256 mit der Steuergatezone 214 vereinigt durch ein
horizontal langgestrecktes Teil 214 ′, welches sich vom Steuer
gate 214 aus durch einen Ausschnitt-Teil der weiteren
Gatezone 215 erstreckt. Diese Anordnung gestattet in vorteil
hafter Weise die Weglassung der Verdrahtung zwischen der Kol
lektorzone und der Steuergatezone.
Ein bevorzugteres Ausführungsbeispiel der erfindungsgemäßen
I²L-Logikvorrichtung ist in den Fig. 11A und 11B gezeigt. In
diesem Ausführungsbeispiel wird der Steuer- oder Treiber-SIT in einer Struk
tur im ganzen ähnlich der des SIT gezeigt in Fig. 4A ausgebil
det, wie man ohne weiteres aus der Draufsicht der Fig. 11A
und auch dem Vertikalschnitt der Fig. 11B längs Linie 11 B-11 B′
in Fig. 11A erkennt. Das Steuergate 214 ist jedoch in
der Weise modifiziert, daß es eine kreisringförmige Gestalt
besitzt. Andererseits ist der Injektionstransistor derart aufge
baut, daß dessen Emitterzone 250 innerhalb der kreisförmigen
Steuergatezone 214, aber getrennt von dieser,
angeordnet ist. Wie man erkennt, ist die Kollektorzone des In
jektionstransistors vereinigt mit der Steuergatezone 214. Mit
dieser Anordnung werden die folgenden Vorteile erreicht. Die
Gesamtabmessung einer Einheit
eines Satzes aus Steuer- und Injektionstransistoren kann
leicht minimiert werden. Da die weitere Gatezone 215
als eine Trennzone zwischen benachbarten Einheiten
wirkt, können darüber hinaus die entsprechenden Einheiten
an Stellen dicht benachbart zueinander vorgesehen
werden, ohne irgendwelche dazwischenliegenden speziellen Iso
lationszonen vorzusehen. Auf diese Weise ist eine höhere Inte
grationsdichte ohne besondere Schwierigkeit möglich. Weil fer
ner die Emitterzone vollständig von der Kollektorzone umgeben
ist, trägt ein außerordentlich hoher Injektionswirkungsgrad
von Trägern aus der Emitterzone zur Kollektor- oder Steuergate
zone zu einer substantiellen Verminderung der Verlustleistung
der Vorrichtung bei.
Fig. 11C zeigt in Draufsicht eine Abwandlung des Ausführungs
beispiels der Fig. 11A. In diesem Beispiel ist der Steuer- oder Treiber-SIT
von im wesentlichen der gleichen allgemeinen Anordnung wie der
SIT in Fig. 4B, wobei aber ein Unterschied zu beachten ist, daß
nämlich die Steuergatezone 214 die Emitterzone 250 umgibt.
Die Fig. 12A zeigt die Draufsicht auf ein weiteres Ausführungs
beispiel der erfindungsgemäßen I²L-Schaltungsanordnung (I²L-Logikvorrichtung), wobei
Fig. 12B und 12C Vertikalschnitte längs der Linien 12 B-12 B′
und 12 C-12 C′' sind. Bei diesem Ausführungsbeispiel ist der
Steuer-SIT in einer Anordnung ähnlich dem in Fig. 4C gezeigten
SIT ausgebildet, wobei aber dessen Steuergatezone in vier ge
sonderte Zonen 214 A bis 214 D aufgeteilt ist. Die entsprechenden
Steuergatezonen 214 A-214 D sind gemeinsam verdrahtet und de
finieren vier gesonderte Stromkanalzonen in der Lage 212 zwi
schen diesen Zonen und der weiteren Gatezone 214. Die
Emitterzone 250 des Injektionstransistors ist am Mittelteil der
Einheit angeordnet und ist demgemäß durch die ent
sprechenden Steuergatezonen 214 A-214 D umgeben.
Es sei bemerkt, daß irgendein Satz von entgegengesetzt liegenden
zwei Zonen 214 B und 214 D oder Zonen 214 A und 214 C, wenn erforder
lich, als weitere Gatezonen verwendet werden können, und
zwar entweder in der Form, daß sie schwebend sind oder auf einem
bestimmten Potential gehalten werden. In diesem Falle können
die Zonen für die weiteren Gatezonen vorzugsweise getrennt
sein von der Emitterzone 250 durch Isolatorzonen oder relativ
stark dotierte n⁺-Typ-Zonen, um eine unerwünschte Injektion
von Trägern von der Emitterzone 250 zu verhindern. Dieses Kon
zept kann auch beim folgenden Ausführungsbeispiel verwendet wer
den.
In Fig. 13A ist in Draufsicht ein weiters Ausführungsbeispiel
der erfindungsgemäßen I²L-Logikvorrichtung gezeigt, und in den
Fig. 13B bzw. 13C sind Vertikalschnitte längs Linie 13 B-13 B′
bzw. 13 C-13 C′ dargestellt. Bei diesem Ausführungsbeispiel ist
das Steuergate in vier Zonen 214 A-214 D unterteilt. Diese Zo
nen 214 A-214 D können miteinander verdrahtet werden. Die zwei
Zonen 214 B und 214 D sind durch Einsetzzonen 212 aus einem Iso
latormaterial, wie beispielsweise SiO₂, Si₃N₄ oder Al₂O₃, ge
trennt, um den "Punch-Through" zwischen der Emitterzone 250 und
den Drainzonen 213 zu verhindern. Ferner sind die Steuergate
zonen 214 A-214 D von der weiteren Gatezone 215 getrennt
durch Einsatzzone 257 aus einem Isolatormaterial wie dem oben
genannten, und zwar zum Zwecke der Verhinderung des Auftretens
eines "Punch-Through" zwischen diesen Zonen. Es braucht nicht
darauf hingewiesen zu werden, daß die oben erwähnten Einsatz
zonen 257 durch relativ stark dotierte n⁺-Typ-Zonen ersetzt
werden können.
Eine weitere Abwandlung des Ausführungsbeispiels gemäß Fig. 11A
ist in Draufsicht in Fig. 14A gezeigt, und Vertikalschnitte
längs der Linien 14 B-14 B′, 14 C-14 C′ und 14 D-14 D′ sind
in den Fig. 14B bzw. 14C bzw. 14D dargestellt. Bei diesem Aus
führungsbeispiel sind jedoch sowohl die Steuergatezone 214
als auch die weitere Gatezone 215 in einer fast recht
eckigen Umrißform ausgebildet, die ähnlich der von Fig. 5 ist.
Die Steuergatezone 214 ist durch Einsatzzonen 257 aus einem
Isolatormaterial oder durch ein relativ stark dotiertes n-Typ-
Halbleitermaterial getrennt.
Ein weiteres Ausführungsbeispiel ist in Draufsicht in Fig. 15A
gezeigt, und Vertikalschnittansichten längs der Linien 15 B-15 B′
und 15 C-15 C′ in Fig. 15A sind in Fig. 15B bzw. 15C
dargestellt. Dieses Ausführungsbeispiel der I²L-Typ-Logik
vorrichtung besteht aus einem Steuer- oder einem Treiber-SIT mit im wesentlichen
der gleichen Anordnung wie in Fig. 9A, und ein Injektionsbipolar
transistor von Vertikalstruktur ist unter diesem Treiber-SIT
ausgebildet. Insbesondere weist der Injektionstransistor eine
stark dotierte p⁺-Typ-Halbleiterlage oder ein Substrat 270
(Emitterzone) ausgebildet unterhalb der n⁺-Typ-Lage 211 auf,
ferner eine relativ leicht dotierte n-Typ-Zone 271 (Basis
zone) ausgebildet in der Lage 113 unterhalb der Steuer- oder Treibergatezone
214 und mit einer Störstellenkonzentration im Bereich von
10¹³ bis 10¹⁶ Atomen/cm³, und der Zone 214 (Kollektorzone ver
einigt mit der Treibergatezone). Da das an der Grenzschicht
zwischen den Zonen 270 und 271 induzierte Diffusionspotential
niedriger ist als das an der Grenzschicht zwischen den Zonen 211
und 270 induzierte Potential, erfolgt die Trägerinjektion von
der Zone 270 nahezu ausschließlich in die Basiszone 271. Eine
stark dotierte n⁺-Typ-Zone 259 ist vorgesehen, um die Source
zone 211 auf der Oberseite der Vorrichtung zu führen. Die
weitere Gatezone 215 ist mit der Zone 259 durch eine
Elektrode 225 verbunden, um sich selbst auf dem
gleichen Potential wie dem der Sourcezone 211 zu halten, wobei
aber, wenn erforderlich, die weitere Gatezone 215 schwe
ben kann.
Fig. 16A zeigt eine Draufsicht eines Ausführungsbeispiels der
Erfindung, während die Fig. 16B und 17 Vertikalschnitte längs
der Linien 16 B-16 B′ und 16 C-16 C′ der Fig. 16A zeigen. In
diesem Ausführungsbeispiel besteht der Injektionstransistor aus
einem Bipolartransistor einer Vertikalstruktur und wird aufge
baut durch eine stark dotierte p⁺-Typ-Zone 250 eingebettet
unter der Steuer- oder Treibergatezone 214 (Emitterzone), der Zone 214
(Kollektorzone vereinigt in die Treibergatezone des Steuer- oder Treiber-
SIT) und einem Teil der Lage 212 sandwichartig angeordnet
zwischen dem Emitter- und Kollektorzonen (Basiszone). Ein Teil
der Emitterzone 250 erstreckt sich vertikal nach oben zu
einem oberen Oberflächenteil der Lage 212 außerhalb der Nicht-
Treibergatezone 215 hin und berührt eine Elektrode 260. Diese
Anordnung hat den Vorteil, daß irgendeine spezielle Verdrahtung
über der weiteren Gatezone 215 für die Emitterzone 250
nicht erforderlich ist.
Ein weiteres Ausführungsbeispiel der I²L-Typ-Logikvorrichtung
gemäß der Erfindung ist Draufsicht in Fig. 18A gezeigt, während
Vertikalschnitte längs der Linien 18 B-18 B′, 18 C-18 C′ und
18 D-18 D′ in Fig. 18A in den Fig. 18B bzw. 18C bzw. 18D darge
stellt sind. Bei dieser Anordnung hat der Treiber-SIT die
gleiche Anordnung wie bei Fig. 4D. Hingegen ist ein als Injektor
dienender Bipolartransistor ausgebildet durch die p⁺-Typ-
Zone 214 (Kollektorzone vereinigt in die Treibergatezone des
Treiber-SIT), eine relativ leicht dotierte n-Typ-Zone 271
(Basiszone) abgeschieden auf der Kollektor (Treibergate-)-Zone
214, und eine stark dotierte p⁺-Typ-Zone 250 (Emitterzone)
abgeschieden auf der Basiszone 271. Die n- oder n⁺-Typ-Zonen
274, die zur Verhinderung des Auftretens des "Punch-Through"
zwischen der Steuergatezone 214 und der weiteren Gate
zone 215 vorgesehen sind, können durch Isolatorlagen ersetzt
sein.
Eine Abwandlung des obigen Ausführungsbeispiels ist in Drauf
sicht in Fig. 19A gezeigt, und Vertikalschnittansichten längs
der Linien 19 B-19 B′, 19 C-19 C′ und 19 D-19 D′ der Fig. 19A
sind in den Fig. 19B bzw. 19C bzw. 19D dargestellt. In diesem
Ausführungsbeispiel ist der Injektionstransistor in der Lage 212
ausgebildet und die Emitterzone 250 ist koplanar mit der oberen
Oberfläche der Lage 212 ausgebildet.
Claims (8)
1. I²L-Schaltungsanordnung mit
- a) einem statischen Induktionstransistor als Schalttransistor, der in einem Halbleiterkörper des einen Leitfähigkeitstyps mit einer ersten und einer zweiten Oberfläche angeordnet ist, und eine Kanalzone des einen Leitfähigkeitstyps, die im wesentlichen senkrecht zur ersten Oberfläche verläuft und durch eine Gateanordnung (214, 215) an der Kanalzone definiert ist, eine Sourcezone (211) und eine Drainzone (213) des einen Leitfähigkeitstyps an den Enden der Kanalzone aufweist, und mit
- b) einem Injektionstransistor, dessen Kollektor mit der Gateanordnung des Schalttransistors verbunden ist,
dadurch gekennzeichnet,
- daß
die Gateanordnung aus einem mit dem Kollektor des Injektions
transistors verbundenen Steuergate (214) und einer weiteren
Gatezone (215) des zum Leitfähigkeitstyp der Kanalzone
entgegengesetzten Leitfähigkeitstyps besteht,
daß die Abmessung des Steuergates (214) kleiner als die Abmessung der weiteren Gatezone (215) ist, und
daß im Betrieb die weitere Gatezone (215) ein solches Potential erhält, daß Minoritätsladungsträger aus der Kanalzone in die weitere Gatezone (215) gelangen.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die
weitere Gatezone (215) das Steuergate (214) umgibt.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der
Emitter des Injektionstransistors von der Basis des Injektionstransistors umgeben ist.
4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das
Steuergate an der ersten Oberfläche angeordnet ist und daß
Basis und Emitter des Injektionstransistors zwischen dem
Steuergate und der zweiten Oberfläche angeordnet sind.
5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die
Basis des Injektionstransistors auf der ersten Oberfläche
angeordnet ist und das Steuergate kontaktiert, wobei der
Emitter des Injektionstransistors auf der Basis des
Injektionstransistors angeordnet ist.
6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß
Basis und Emitter des Injektionstransistors zwischen der
ersten Oberfläche und dem Steuergate angeordnet sind.
7. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß
Basis, Emitter und Kollektor des Injektionstransistors in der
ersten Oberfläche angeordnet sind.
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8179677A JPS6020910B2 (ja) | 1977-07-07 | 1977-07-07 | 静電誘導トランジスタ及び半導体集積回路 |
JP52090018A JPS5931989B2 (ja) | 1977-07-27 | 1977-07-27 | 半導体メモリ |
JP9169977A JPS5425681A (en) | 1977-07-29 | 1977-07-29 | Semiconductor memory |
JP11091477A JPS5444486A (en) | 1977-09-14 | 1977-09-14 | Semiconductor memory and semiconductor ic |
JP11431677A JPS5447587A (en) | 1977-09-22 | 1977-09-22 | Semiconductor memory |
JP15419777A JPS5912017B2 (ja) | 1977-12-20 | 1977-12-20 | 半導体集積回路 |
JP52156149A JPS5921176B2 (ja) | 1977-12-24 | 1977-12-24 | 静電誘導トランジスタ半導体集積回路 |
JP52157629A JPS598068B2 (ja) | 1977-12-31 | 1977-12-31 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2858190C2 true DE2858190C2 (de) | 1990-05-03 |
Family
ID=27572732
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2829966A Expired DE2829966C2 (de) | 1977-07-07 | 1978-07-07 | Halbleiterspeichervorrichtung |
DE2858191A Expired DE2858191C2 (de) | 1977-07-07 | 1978-07-07 | |
DE2858190A Expired - Lifetime DE2858190C2 (de) | 1977-07-07 | 1978-07-07 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2829966A Expired DE2829966C2 (de) | 1977-07-07 | 1978-07-07 | Halbleiterspeichervorrichtung |
DE2858191A Expired DE2858191C2 (de) | 1977-07-07 | 1978-07-07 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4284997A (de) |
DE (3) | DE2829966C2 (de) |
FR (1) | FR2397070A1 (de) |
GB (1) | GB2000908B (de) |
NL (1) | NL191914C (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4985738A (en) * | 1978-01-06 | 1991-01-15 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor switching device |
US5175598A (en) * | 1978-01-06 | 1992-12-29 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor switching device |
US5227647A (en) * | 1978-01-06 | 1993-07-13 | Zaidan Hojin Handotai Kenkyu Shinkokai | Semiconductor switching device |
JPS5598871A (en) * | 1979-01-22 | 1980-07-28 | Semiconductor Res Found | Static induction transistor |
JPS5598872A (en) * | 1979-01-22 | 1980-07-28 | Semiconductor Res Found | Semiconductor device |
JPS55124259A (en) * | 1979-03-19 | 1980-09-25 | Semiconductor Res Found | Semiconductor device |
JPS56165473A (en) * | 1980-05-24 | 1981-12-19 | Semiconductor Res Found | Semiconductor pickup device |
JPH077844B2 (ja) * | 1981-11-30 | 1995-01-30 | 財団法人半導体研究振興会 | 静電誘導型半導体光電変換装置 |
JPS5895877A (ja) * | 1981-12-01 | 1983-06-07 | Semiconductor Res Found | 半導体光電変換装置 |
JPS5943581A (ja) * | 1982-09-03 | 1984-03-10 | Junichi Nishizawa | 半導体光電変換装置 |
JPS5945781A (ja) * | 1982-09-09 | 1984-03-14 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
JPS59107578A (ja) * | 1982-12-11 | 1984-06-21 | Junichi Nishizawa | 半導体光電変換装置 |
JPS59107570A (ja) * | 1982-12-13 | 1984-06-21 | Fuji Photo Film Co Ltd | 半導体撮像装置 |
DE3345212A1 (de) * | 1983-12-14 | 1985-06-27 | Telefunken electronic GmbH, 7100 Heilbronn | Unipolartransistor |
JPS62105478A (ja) * | 1985-11-01 | 1987-05-15 | 新技術開発事業団 | 半導体装置 |
US4791462A (en) * | 1987-09-10 | 1988-12-13 | Siliconix Incorporated | Dense vertical j-MOS transistor |
JP2538984B2 (ja) * | 1988-04-20 | 1996-10-02 | 株式会社豊田自動織機製作所 | 静電誘導形半導体装置 |
EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US5581100A (en) * | 1994-08-30 | 1996-12-03 | International Rectifier Corporation | Trench depletion MOSFET |
US5910665A (en) * | 1995-12-29 | 1999-06-08 | Texas Instruments Incorporated | Low capacitance power VFET method and device |
US6330181B1 (en) * | 1998-09-29 | 2001-12-11 | Texas Instruments Incorporated | Method of forming a gate device with raised channel |
US20030030051A1 (en) * | 2001-08-09 | 2003-02-13 | International Rectifier Corporation | Superjunction device with improved avalanche capability and breakdown voltage |
WO2004070849A1 (de) * | 2003-02-06 | 2004-08-19 | Siemens Aktiengesellschaft | Sperrschicht-feldeffekttransistor |
US7166890B2 (en) | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
WO2006085267A2 (en) * | 2005-02-08 | 2006-08-17 | Nxp B.V. | Semiconductor device with trench field plate |
KR100747657B1 (ko) * | 2006-10-26 | 2007-08-08 | 삼성전자주식회사 | 매크로 및 마이크로 주파수 튜닝이 가능한 반도체 소자 및이를 갖는 안테나와 주파수 튜닝 회로 |
US7691734B2 (en) * | 2007-03-01 | 2010-04-06 | International Business Machines Corporation | Deep trench based far subcollector reachthrough |
US8274128B2 (en) | 2007-03-23 | 2012-09-25 | Siliconix Technology C. V. Ir | Semiconductor device with buffer layer |
US9722041B2 (en) | 2012-09-19 | 2017-08-01 | Vishay-Siliconix | Breakdown voltage blocking device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2930950A (en) * | 1956-12-10 | 1960-03-29 | Teszner Stanislas | High power field-effect transistor |
FR1527828A (fr) * | 1967-02-21 | 1968-06-07 | Dispositifs à effets de champ à canaux multiples intégrés | |
JPS5217720B1 (de) * | 1971-07-31 | 1977-05-17 | ||
GB1543363A (en) * | 1975-02-26 | 1979-04-04 | Nippon Electric Co | Dual-gate schottky barrier gate field effect transistors |
JPS5811102B2 (ja) * | 1975-12-09 | 1983-03-01 | ザイダンホウジン ハンドウタイケンキユウシンコウカイ | 半導体集積回路 |
JPS5838938B2 (ja) * | 1976-08-03 | 1983-08-26 | 財団法人半導体研究振興会 | 半導体集積回路 |
GB1602361A (en) * | 1977-02-21 | 1981-11-11 | Zaidan Hojin Handotai Kenkyu | Semiconductor memory devices |
DE2820913A1 (de) * | 1977-05-15 | 1978-11-23 | Zaidan Hojin Handotai Kenkyu | Integrierte halbleitervorrichtung |
JPS5466080A (en) * | 1977-11-05 | 1979-05-28 | Nippon Gakki Seizo Kk | Semiconductor device |
-
1978
- 1978-06-29 US US05/920,542 patent/US4284997A/en not_active Expired - Lifetime
- 1978-07-04 NL NL7807236A patent/NL191914C/xx not_active IP Right Cessation
- 1978-07-05 GB GB7828927A patent/GB2000908B/en not_active Expired
- 1978-07-07 DE DE2829966A patent/DE2829966C2/de not_active Expired
- 1978-07-07 FR FR7820381A patent/FR2397070A1/fr active Granted
- 1978-07-07 DE DE2858191A patent/DE2858191C2/de not_active Expired
- 1978-07-07 DE DE2858190A patent/DE2858190C2/de not_active Expired - Lifetime
Non-Patent Citations (2)
Title |
---|
DE-B.: R. Paul, "Feldeffekttransistoren", Stuttgart 1972, S. 154,155,266,267 * |
US-Z.: "IEEE Int. Solid-State Circ. Conf." 18.02.77, Dig. of Techn. Pap., S. 222/223 * |
Also Published As
Publication number | Publication date |
---|---|
GB2000908B (en) | 1982-09-02 |
NL7807236A (nl) | 1979-01-09 |
NL191914B (nl) | 1996-06-03 |
FR2397070B1 (de) | 1984-06-15 |
DE2829966C2 (de) | 1985-11-14 |
FR2397070A1 (fr) | 1979-02-02 |
GB2000908A (en) | 1979-01-17 |
DE2858191C2 (de) | 1989-02-02 |
NL191914C (nl) | 1996-10-04 |
US4284997A (en) | 1981-08-18 |
DE2829966A1 (de) | 1979-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2858190C2 (de) | ||
DE3942640C2 (de) | MOS-Halbleitervorrichtung | |
DE102014110366B4 (de) | Mos-leistungstransistor mit integriertem gatewiderstand | |
DE2939193C2 (de) | ||
DE4209148A1 (de) | Sperrschichtgesteuerte halbleitervorrichtung | |
DE3533478C2 (de) | Monolithisch integrierte Halbleiter-Leistungsvorrichtung | |
DE2730373A1 (de) | Integrierte halbleiter-logikschaltung | |
DE3123239A1 (de) | Mos-halbleitervorrichtung | |
DE19647398B4 (de) | Bipolarer Transistor mit isoliertem Gate | |
EP1284019B1 (de) | Halbleiter-leistungsbauelement | |
DE2913536A1 (de) | Halbleiteranordnung | |
DE1937853C3 (de) | Integrierte Schaltung | |
DE102004015921A1 (de) | Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation | |
DE3709124C2 (de) | NPN-äquivalente Struktur mit erhöhter Durchschlagspannung | |
DE2033800A1 (de) | Mehrfachemitter Transistor Aufbau und Schaltung | |
DE2904254A1 (de) | Halbleiteranordnung | |
DE69834451T2 (de) | Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten | |
WO2000033380A1 (de) | Steuerbares halbleiterbauelement mit einem gatevorwiderstand | |
DE2848576C2 (de) | ||
DE3871908T2 (de) | Lateraler hochspannungstransistor. | |
DE3632642C2 (de) | Halbleiter-Leistungs-Bauelement | |
DE2820913C2 (de) | ||
DE2447867A1 (de) | Halbleiteranordnung | |
DE69210393T2 (de) | Leistungsfeldeffekttransistor mit abgeschimten kanälen | |
DE3340012A1 (de) | Schalttyristoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
Q172 | Divided out of (supplement): |
Ref country code: DE Ref document number: 2829966 |
|
8181 | Inventor (new situation) |
Free format text: NISHIZAWA, JUN-ICHI, PROF., SENDAI, MIYAGI, JP |
|
8110 | Request for examination paragraph 44 | ||
AC | Divided out of |
Ref country code: DE Ref document number: 2829966 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |