DE2858191C2 - - Google Patents

Description

Die Erfindung bezieht sich auf einen statischen Induktionstransistor gemäß dem Oberbegriff des Anspruchs 1.

Statische Induktionstransistoren (SIT) wurden zuerst vom Er­ finder des vorliegenden Patents vorgeschlagen und sie werden bereits auf einigen Gebieten der Elektronik verwandt, wie beispielsweise bei Verstärkerschaltungen, integrierten Logik­ vorrichtungen, Halbleiterspeichern, usw. Vergleiche dazu: IEEE Transactions on Electron Devices, Band ED-22, 1975, Seiten 185-197. Der SIT hat bekannt­ lich zahlreiche Vorteile gegenüber üblichen bipolaren und uni­ polaren Transistoren, und zwar hinsichtlich der hohen Betriebs­ geschwindigkeit, der hohen Steilheit, der niedrigen Verlust­ leistung, des einfachen Herstellungsverfahrens sowie der Inte­ gration mit hoher Dichte, usw. Diese Vorteile des SIT können in effektiver Weise auf integrierte Halbleitervorrichtungen angewandt werden, wie beispielsweise den modifizierten I²L-Lo­ gikvorrichtungen, wie sie in folgenden Literaturstellen be­ schrieben sind: DE-OS 26 55 917 und 27 34 997. Solche modifizierten IIL-Type-Logikvorrichtungen haben eine Grundanordnung gemäß den Fig. 1A und 1B.

Fig. 1A ist eine teilweise weggebrochene Draufsicht auf IIL-Typ-Logikvorrichtungen der obenerwähnten Art und Fig. 1B zeigt einen Vertikalschnitt längs der Linie 1 B-1 B′ in Fig. 1A. Die Vorrichtung weist, wie gezeigt, ein stark dotiertes n⁺-Typ- Halbleitersubstrat 11 und eine leicht dotierte n^--Typ-Halb­ leiterlage 12 abgeschieden auf dem n⁺-Typ-Substrat 11 auf. In dieser n^--Typ-Halbleiterlage 12 sind stark dotierte p⁺-Typ- Zonen 14 und 50 ausgebildet. Die p⁺-Typ-Zone 14 umgibt zwei gesonderte Teile der n^--Typ-Lage 12, wodurch zwei gesonderte Stromkanäle eines SIT gebildet werden, was im folgenden im einzelnen erläutert wird. In den oberen Teilen dieser beiden Stromkanalteile sind stark dotierte n⁺-Typ-Zonen 13 ausgebildet, die als die Drain-(oder Source)Zonen des SIT arbeiten. Auf den entsprechenden n⁺-, p⁺- und p⁺-Zonen 13, 14 und 50 sind Ohm'sche Kontaktelektroden 23, 24 und 60 abgeschieden. Ferner ist eine weitere Ohm'sche Kontaktelektrode 21 an der Unterseite des n⁺-Typ-Substrats 11 ausge­ bildet. Bezugszeichen 16 bezeichnet eine Passivierungslage.

Die oben erwähnte Vorrichtung kann in einer Äquivalentschal­ tung wie in Fig. 1C dargestellt werden, wobei ein SIT Q₁ mit zwei Drains, einer Source und einem Gate sowie einem Bipolartran­ sistor Q₂ mit einer Basis, einem Kollektor und einem Emitter dargestellt ist. Der SIT Q₁ wird als ein Treiber- oder Inverter­ transistor bezeichnet, wohingegen der Bipolartransistor Q₂ als ein Injektor- oder Last-Transistor bezeichnet wird. Der Kollektor des Injektor-Transistors Q₂ ist mit dem Gate des Treiber-Transistors Q₁ vereinigt und verbunden, was im folgenden im einzelnen beschrieben wird.

Zwischen den Fig. 1C und 1A sowie 1B besteht die folgende Be­ ziehung. Der Injektor wird gebildet durch die Zone 50 (dient als Emitterzone), die Zone 14 (dient als Kollektorzone) und einen Teil der Lage angeordnet zwischen den Zonen 14 und 50 (dient als die Basiszone). Der Treiber, d. h. ein Zweikanal-SIT wird gebildet durch: Substrat 11 (dient hier als die Source­ zone); die Zone 14 (dient hier als Gatezone vereinigt mit der Kollektorzone); die Zone 13 (dient als die Drainzone) und diejenigen Teile der Lage 12, definiert durch die Gatezone (die als Stromkanalzonen dienen).

Mit der oben beschriebenen einfachen Struktur erhält man eine modifizierte I²L-Logikvorrichtung, die ein minimiertes Leistungs­ verzögerungsprodukt bis hinunter zu 0,002 pJ bei niedrigen Strombetriebsbedingungen sowie eine minimale Fortpflanzungs­ verzögerungszeit von 13,8 Nanosekunden oder weniger bei einer Verlustleistung von 230 Mikrowatt vorsieht. Ferner konnte mit einigen zusätzlichen Abwandlungen, wie sie beispielsweise in den beiden jap. Pat. Anm. 51-143698 u. 51-147253 beschrieben sind, ein Muster einer solchen I²L-Logikvorrichtung vorgesehen werden, deren minimale Verzögerungszeit einige wenige Nanosekunden oder weniger beträgt.

Bei einer derartigen modifizierten I²L-Logikvorrichtung wird die Begrenzung der Betriebsgeschwindigkeit hauptsächlich be­ wirkt durch eine Zeitverzögerung für das Aufladen der Gate­ kapazität des Treiber-SIT und durch eine Zeitverzögerung in­ folge des Minoritätsträger-Speichereffekte in dem Treiber-SIT. Dies sei im folgenden noch erläutert. Um ein schnelles Einschalten des Treiber-SIT zu ereichen, ist es notwendig, daß das Gatepotential schnell auf eine bestimmte Spannung (typischerweise 0,4 bis 0,8 V) ansteigt, und zwar bezüglich der Source, um so den Stromkanal leitend zu machen. Da der Treiber-SIT eine Kapazität am Gate besitzt, ist mit dem Treiber- SIT von Natur aus eine Zeitverzögerung für den Treiber­ betrieb verbunden, d. h. für die Aufladung der Gatekapazität desselben. Diese Gatekapazität des SIT ist in signifikanter Weise klein, aber bewirkt eine Beschränkung der maximalen Betriebs­ geschwindigkeit. Wenn sich andererseits der Treiber-SIT im leitenden Zustand befindet, so wird eine bestimmte Menge an Minoritätsträgern vom in Vorwärts- oder Durchlaßrichtung vorgespannten Gate in den Stromkanal injiziert. Die injizierten Minoritätsträger entwickeln ein elektrisches Feld, welches die Anziehung der Majoritätsträger von der Source in den Stromkanal bewirkt. Diese Wirkung der injizierten Minoritätsträger wird für den SIT als effektiv angesehen, um eine hinreichende Drain­ stromgröße zu liefern, selbst dann, wenn die Drain auf einem relativ niedrigen Potential (typischerweise 0,1 bis 0,2 V) bezüglich der Source gehalten wird. Die Minoritätsträger im Stromkanal bewirken jedoch einen nachteiligen Speichereffekt beim Ab­ schalten des SIT, was zu einer verzögerten Abschaltwirkung dieses SIT führt.

Der Erfindung liegt die Aufgabe zugrunde, einen statischen Induktionstransistor gemäß dem Oberbegriff des Anspruchs 1 derart auszubilden, daß die Betriebsgeschwindigkeit, d. h. die Schaltgeschwindigkeit erhöht wird.

Zur Lösung dieser Aufgabe sieht die Erfindung die im kennzeichnenden Teil des Anspruchs 1 genannten Maßnahmen vor.

In diesem Zusammenhang sei noch auf Paul R., Feldeffekt­ transistoren, Stuttgart 1972, Seiten 71-75, 154, 155, 266-271 hingewiesen. Hier wird für Sperrschicht-Feldeffekttransistoren beschrieben, das Gate in zwei getrennte Zonen aufzuspalten und eine der Zonen im Betrieb an festes Potential zu legen oder auf schwimmendem Potential zu belassen.

Hinsichtlich bevorzugter Ausgestaltung der Erfindung sei auf die Unteransprüche verwiesen.

Ausführungsbeispiele der Erfindung werden nachstehend anhand der Fig. 2 bis 5 der Zeichnung erläutert; in der Zeichnung zeigt:

Fig. 1A eine Draufsicht auf eine IIL-Logikvorrichtung, die einen SIT verwendet, der als ein Treibertransistor dient;

Fig. 1B einen Vertikalschnitt längs Linie 1B-1B′ in Fig. 1A;

Fig. 1C eine Äquivalentschaltung der in den Fig. 1A und 1B gezeigten Vorrichtung:

Fig. 2A eine Draufsicht eines erfindungsgemäßen SIT;

Fig. 2B einen Vertikalschnitt längs der Linie 2B-2B′ in Fig. 2A;

Fig. 2C einen Vertikalschnitt zur Erläuterung einer Abwandlung des Ausführungsbeispiels der Fig. 2A und 2C;

Fig. 3A eine schematische Draufsicht eines Ausführungsbeispiels eines erfindungsgemäßen SIT;

Fig. 3B einen schematischen Vertikalschnitt längs Linie 3B-3B′ in Fig. 3A;

Fig. 3C einen schematischen Vertikalschnitt einer Abwandlung des Ausführungsbeispiels der Fig. 3A und 3B;

Fig. 4A bis 4F schematische Draufsichten von jeweils unter­ schiedlichen Ausführungsbeispielen des erfindungsgemäßen SIT;

Fig. 5A, 5B und 5C schematische Vertikalschnitte von jeweils anderen Ausführungsbeispielen des erfindungsgemäßen SIT.

Ein Beispiel eines erfindungsgemäß verbesserten SIT ist sche­ matisch in Draufsicht in Fig. 2A dargestellt und sein Vertikal­ schnitt längs Linie 2B-2B′ der Fig. 2A ist in Fig. 2B ge­ zeigt. Dieses Ausführungsbeispiel eines SIT weist ein stark dotiertes n⁺-Typ-Halbleitersubstrat 211 mit hoher Störstellen­ konzentration im Bereich von 10¹⁷ bis 10²¹ Atome/cm³ auf und ferner eine leicht dotierte n^--Typ (oder im wesentlichen Intrinsic-Type)-Halbleiterlage 212 abgeschieden auf dem Substrat 211 und mit einer niedrigen Störstellenkonzentration zwischen 10¹² und 10¹⁶ Atomen/cm³. Das Substrat 211 arbeitet als eine Sourcezone des SIT. Die Lage 212 besitzt darinnen eine als Stromkanal definierte Zone. Diese Stromkanalzone des SIT wird definiert durch einen Teil der Lage 212 angeordnet zwischen einem Paar von stark dotierten p⁺-Typ-Halbleiterzonen 214 und 215, die in der Lage 212 derart ausgebildet sind, daß sie aufeinanderzu­ weisen, und zwar über die gemeinsame Stromkanalzone. Die Stör­ stellenkonzentration dieser jeweiligen Zonen 214, 215 hängt von mehreren Faktoren ab, und zwar beispielsweise den Abmessungen, der Störstellenkonzentration der Lage 212 und der erforderlichen Betriebsart des SIT, üblicherweise besitzt die Störstel­ lenkonzentration aber einen Wert im Bereich von 10¹⁷ bis 10²¹ Atome/cm³. In dem Falle jedoch, wo ein normalerweise "Aus"-Typ, d. h. ein Enhancement-Mode-SIT erforderlich ist, werden die Stör­ stellenkonzentration und auch die Abmessungen für die Zonen 214 und 215 derart bestimmt, daß die Zonen 214 (Steuergate) und 215 (Gatezone) einen hinrei­ chenden Wert des Diffusionspotentials zwischen diesen Zonen zeigen und daß die Stromkanalzone im wesentlichen vollständig verarmt wird, d. h. die Stromkanalzone wird durch die Verarmungslagen abgeschnürt (pinched off). Es sei darauf hingewiesen, daß in einem solchen Falle der Minimalabstand zwischen den Zonen 214 und 215 bestimmt werden muß, um so das Auftreten des sogenannten Punch-Through-Phänomens zwischen diesen Regionen zu verhindern. Dieses Erfordernis kann so lange erfüllt werden, als der Abstand L folgender Bedingung genügt:

dabei ist N _D und ε die Störstellenkonzentration bzw. die Di­ elektrizitätskonstante der Stromkanalzone; e ist die Elektro­ nenladung; V _bi ist das eingebaute (Diffusions-) Potential induziert an der Grenzschicht zwischen den Gatezonen 214 und 215 und der Stromkanalzone, und V ist eine typische zwischen den Gatezonen 214, 215 und der Kanalzone anzulegende Spannung. Um diese Bedingungen zu erfüllen, kann denjenigen Teilen der Lage 212, wo die Möglichkeit des Auftretens des Punch-Through- Phämomens besteht, eine höhere Störstellenkonzentration gegeben werden, und zwar durch Verwendung des Ionen-Implantations­ verfahrens oder des selektiven Diffusionsverfahrens oder alternativ kann irgendeine geeignete Isolationslage in diese Teile eingesetzt werden.

Diese Zonen 214 und 215 bilden eine Aufspaltungs­ gatestruktur. Eine Zone 214 dieser zwei Zonen dient als ein Treibergatter zum Betreiben des SIT infolge eines Treibersignals, welches da­ ran angelegt ist, während die andere Zone 215 als ein Nicht- Treibergatter funktionieren soll, an welches kein Treibersignal angelegt ist. Die Nicht-Treiber-Gatezone 215 kann auf einem be­ stimmten Potential oder schwimmend (erdfrei) gehalten werden. In diesem Ausführungsbeispiel ist die Nicht-Treiber-Gatezone 215 elektrisch verbunden mit dem Substrat 211 durch eine stark dotierte n⁺-Typ-Zone 251, ausgebildet in der Lage 212, eine Elektrode 225 in Ohm'sche Kontakt mit den Zonen 215 und 251 und der Lage 212. Die Nicht-Treiber-Gatezone 215 wird auf dem gleichen Potential mit dem Sourcepotential gehalten.

In dem oberen von zwei Gatezonen 214 und 215 umgebenen Teil der Lage 212 ist eine stark dotierte n⁺-Typ-Zone 213 vorgesehen, die als eine Drainzone des SIT wirkt. Bezugszeichen 223 und 224 bezeichnen Elektroden für die Zonen 213 bzw. 214. Be­ zugszeichen 216 bezeichnet eine Isolatorlage zur Passivierung, die mit einem Isolatormaterial, wie beispielsweise SiO₂, Si₃N₄ oder Al₂O₃ gebildet ist.

Wie oben erwähnt, ist die Gatestruktur des erfindungsgemäßen SIT in zwei gesonderte Gates aufgespalten oder gesplittet, d. h. das Treibergate und das Nicht-Treibergate. Demgemäß besitzt das Treibergate, welches tatsächlich zur Steuerung des Stromflusses im SIT dient, eine verminderte Abmessung und dem­ gemäß ist der Wert der parasitären Kapazität am Treibergate, d. h. die Gatekapazität, vermindert. Die Abmessung und auch die parasitäre Kapaziät des Treibergates sind offensichtlich kleiner als diejenigen Werte der gesamten Gatestruktur, die sowohl Treibergate als auch Nicht-Treibergate enthält. Wenn ein der­ artiges SIT der Erfindung mit einem bekannten SIT mit der gleichen Abmessung der Gatestruktur verglichen wird, so ist der Wert der Eingangskapazität, d. h. die Gatekapazität des erfindungs­ gemäßen SIT, kleiner als die Hälfte des Werts beim bekannten SIT. Eine solche Verminderung der Gatekapazität hat eine ge­ ringere Zeitverzögerung, erforderlich für die Aufladung der Gatekapazität, zur Folge, und somit kann eine höhere Schaltge­ schwindigkeit beim erfindungsgemäßen SIT erhalten werden.

Hinsichtlich des Ausführungsbeispiels der Fig. 2A und 2B sei ein weiteter Vorteil der Erfindung im folgenden erläutert. Im leitenden Zustand des SIT, wenn das Treibergate in Vorwärts­ richtung vorgespannt ist, so wird eine bestimmte Menge an Minoritätsträgern (Löchern) von dem Treibergate in den Stromkanal injiziert. Diese Monoritätsträgerinjektion ruft, wie zuvor erwähnt, einen hinreichenden Stromfluß in einem Zustand niedrigen Drainpotentials hervor, ist aber verantwortlich für das Auftreten des Minoritätsträgerspeichereffekts im Stromkanal. Gemäß der Erfindung kann jedoch dieser nachteilige Effekt infolge der injizierten Minoritätsträger im wesentlichen aus dem folgenden Grunde eliminiert werden. Die in den Stromkanal inji­ zierten Minoritätsträger werden nämlich nach ihrem Lauf über den Stromkanal in effektiver Weise in das Nicht-Treibergate absorbiert, weil letzteres auf Sourcepotential gehalten wird, welches niedriger ist als das Treibergatepotential. Wenn ferner die Vorwärtsvorspannung am Treibergate entfernt wird, so werden die injizierten Minoritätsladungsträger schnell hinweg in die Nicht-Treibergatezone und auch in die Treibergatezone gefegt. Daher kann man einen Schaltbetrieb mit hoher Geschwindigkeit erreichen.

Durch die Anordnung gemäß den Fig. 2A und 2B erhält man einen SIT, dessen Leistungsverzögerungsprodukt und Fortpflanzungs­ verzögerung ungefähr 0,6 pJ bzw. 4,2 Nanosekunden beträgt. In diesem SIT hat die Kanalzone eine Abmessung von 22 × 4,5 Mikrometer in einer Querschnittsfläche und eine Störstellen­ konzentration von 1 ∼ 2 × 10¹³ Atome/cm³, wobei die Diffusions­ tiefe der Gatezonen 2 Mikrometer beträgt, die Diffusionstiefe der Drainzone 0,5 Mikrometer ist und die Drainzone 6 Mikrometer breit ist, während die Oberflächenstellenkonzentration der Treibergatezone 1 × 10¹⁹ Atome/cm³ ist und die Dicke der Lage 212 4 Mikrometer beträgt. Im Gegensatz dazu liefert ein entsprechender SIT mit im wesentlichen den gleichen Konstruktionsdaten, mit Ausnahme der Gatestruktur, die durch eine einzige kontinuierliche (nicht gespaltene) Zone gebildet ist, ein Leistungsverzögerungsprodukt von 2 pJ und eine Fort­ pflanzungsverzögerung von 8 Nanosekunden.

Eine Abwandlung des SIT der Fig. 2A und 2B ist schematisch in Fig. 2C im Vertikalschnitt gezeigt, wobei die Zone 251 zur Verbindung mit dem Substrat in Fig. 2B weggelassen ist und das Nicht-Treibergate 215 in der Lage 212 schwimmt, um so keine Treiberspannung zu erhalten, wobei aber dafür eine Elek­ trode 225 vorgesehen ist, für einen Fall, daß eine bestimmte Spannung abhängig von dem Verwendungszweck angelegt werden soll. Mit dieser Anordnung kann der SIT verwendet werden, während an das Nicht-Treibergate ein gegebenes Potential angelegt wird, und zwar ohne Berücksichtigung des Sourcepotentials und auch des Treibergatepotentials . Es ist somit möglich, die Potential­ verteilung im Stromkanal des SIT entsprechend einem an das Nicht-Treibergate angelegten Potential zu ändern. Es braucht nicht darauf hingewiesen zu werden, daß der SIT mit schwimmendem Nicht-Treibergate betrieben werden kann, d. h. mit offenge­ lassener oder sogar weggelassener Elektrode 225.

Es sei hier darauf hingewiesen, daß die Drainzone 213 und die Sourcezone 211 in den Fig. 2A und 2B miteinander in ihrer Funk­ tion austauschbar sind. Wenn jedoch dieser Funktionsaustausch erforderlich ist, so ist es im allgemeinen vorzuziehen, daß die unteren Enden von sowohl der Treibergatezone 214 als auch der Nicht-Treibergatezone 215 angehoben werden können weiter weg in der Position von der Oberseite des Substrats 211, das als Drainzone dient. Diese Diskussion ist nicht allein auf dieses Ausführungsbeispiel beschränkt, sondern bezieht sich auch auf sämtliche anderen Ausführungsbeispiele.

Ein weiteres Ausführungsbeispiel der Erfindung wird nunmehr unter Bezugnahne auf Fig. 3A und 3B erläutert. Fig. 3A zeigt eine schematische Draufsicht dieses Ausführungsbeispiels, wo­ hingegen Fig. 3B ein Vertikalschnitt längs 3B-3B′ in Fig. 3A ist. In diesem Ausführungsbeispiel ist die Nicht-Treibergatezone 215 derart ausgebildet, daß die eine kreisförmige, ringartige Form in Draufsicht besitzt und um die Treibergatezone 214 herum angeordnet ist. Daher wird ein zylindrischer oder kreis­ ringförmiger Stromkanal zwischen der Treibergatezone 214 und der Nicht-Treibergatezone 215, die aufeinander zuweisen, ge­ bildet. Die Drainzone 213 erhält ebenfalls kreisringförmige Ge­ stalt. Die Nicht-Treibergatezone 215 schwebt, kann aber elektrisch mit der Sourcezone 211 verbunden sein. Die Nicht-Treiber­ gatezone 215 kann mit ihrer Elektrode versehen sein.

Bei dieser Anordnung des Ausführungsbeipsiels kann die Treiber­ gatezone 214 auf die gesamte Fläche der Innenbegrenzung der zylindrischen Stromkanalzone hinweisen. Demgemäß ist diese An­ ordnung effektiver für den Erhalt einer höheren Steilheit, verglichen mit der Anordnung des vorhergehenden Ausführungsbei­ spiels. Darüber hinaus kann die Abmessung der Treibergatezone 214 außerordentlich stark minimiert werden, während eine erfor­ derliche Abmessung dem Stromkanal gegeben wird und auch der Nicht-Treibergatedimension. Insofern ist es möglich, die Gate­ kapazität in einem hohen Maße zu eleminieren, und man erhält da­ her einen starken Anstieg der Betriebsgeschwindigkeit des SIT.

Eine Abwandlung des Ausführungsbeispiels der Fig. 3A und 3B ist im Vertikalschnitt in Fig. 3C gezeigt, wobei sich beide Gatezonen 214 und 215 bis zur Berührung der Sourcezone (Substrat) 211 und auch der Drainzone 213 erstrecken. Diese abgewandelte Ausbildung bewirkt die weitere Reduzierung des Trägerspeicher­ effekts im SIT). In dieser Fig. 3C ist die Nicht-Treibergatezone 215 elektrisch verbunden mit der Sourcezone 211 dargestellt, und zwar mittels einer stark dotierten n⁺-Type-Zone 251, einer metallischen oder einer einen niedrigen Widerstandswert aufweisenden Lage 255 und der Lage 212. Die Zone 215 kann jedoch schwebend angeordnet sein.

Die Fig. 4A bis 4F sind schematische Draufsichten von unter­ schiedlichen Ausführungsbeispielen der Mehrkanal-Bauart.

Ein in Fig. 4A gezeigtes Beispiel repräsentiert eine Abwand­ lung des vorhergehenden Ausführungsbeispiels der Fig. 3A, wobei hier vier Vorsprünge 215′ vorgesehen sind, die sich nach innen erstrecken von der kreisringförmigen Nicht-Treibergate­ zone 215 nahe der zentrierten Treibergatezone 214 aus, um so vier gesonderte Stromkanalzonen zwischen diesen Gatezonen 214 und 215 zu bilden. Infolgedessen werden vier diskrete Drainzonen 213 für die entsprechenden Stromkanäle vorgesehen.

Ein in Fig. 4B gezeigtes Ausführungsbeispiel repräsentiert eine Abwandlung des obigen Ausführungsbeispiels in Fig. 4A und die Nicht-Treibergatezone 215 besitzt eine oktagonale Begrenzungs­ form in Draufsicht.

Ein Ausführungsbeispiel in Fig. 4C ist eine weitere Abwandlung des Ausführungsbeispiels gemäß Fig. 4A, wobei aber die Nicht- Treibergatezone 215 derart geformt ist, daß sie eine quadratische Begrenzungsform in Draufsicht aufweist, und die Treiber­ gatezone 214 ist ebenfalls mit vier Armteilen 214′ ausgestat­ tet, die sich von der Mitte aus nach außen erstrecken, und zwar anstelle der Vorsprünge 215′ in Fig. 4A. Jedes Paar der benachbarten zwei Armteile 214′ definierten gemeinsam mit der Nicht-Treibergatezone 215 einen Stromkanal.

Fig. 4D zeigt eine Abwandlung der Fig. 4C und besitzt eine rechteckige Umrißgestalt. So lange die Kanalzone zwischen dem langen Armteil 214′ und der Nicht-Treibergatezone 215 abgeschnürt (pinched off) werden kann, kann die Kanalzone nahezu willkürlich durch Vergrößerung der Vertikalkanal­ länge in der Figur vergrößert werden.

Fig. 4E zeigt ein abgewandeltes Ausführungsbeispiel der Fig. 4D, wobei gleichartige Anordnungen in Serie integriert sind.

Fig. 4F zeigt eine Abwandlung des Ausführungsbeispiels der Fig. E, wobei in dieser Figur die Treibergatezone 214 gebil­ det wird durch eine geradlinige, stangenartige Gestalt in Draufsicht, wohingegen die Vorsprünge 215′ sich von der Nicht- Treibergatezone 215 anstelle der Armteile 214′, gezeigt in Fig. 4F, aus erstrecken. Bei diesem Ausführungsbeispiel hat jede der Stromkanalzonen eine Fläche, die nur ein Drittel ihrer gesamten Grenzfläche, umgeben durch die Treibergatezone 214, ist, so daß eine weitere Verminderung der Gatekapazität er­ reicht wird.

Es seien nunmehr einige weitere Ausführungsformen der Treiber­ gateanordnungen unter Bezugnahme auf die Fig. 5A, 5B und 5C beschrieben.

In Fig. 5A ist die Treibergatezone 214 an einem Seitenwand­ teil einer in der Lage 212 einschließlich eines Teils des Substrats 211 ausgebildeten Ausnehmung 252 in der Weise vor­ gesehen, daß die Zone 214 zur Nicht-Treibergatezone 215 durch eine Isolatorlage 253 durchdringt. Bei dieser Anordnung kann die Treibergatezone 214 ohne weiteres in einer außerordentlich winzigen Dimension ausgebildet werden, beispielsweise durch An­ wendung des Diffusionsverfahrens durch eine in der Seitenwand geöffnete Öffnung. Infolgedessen kann zusammen mit der Split­ gatestruktur der Erfindung eine große Reduktion der Gatekapa­ zität erhalten werden.

Fig. 5B zeigt ein Beispiel, wo das Steuer- oder Treibergate in der Form eines Schottky-Kontaktes vorgesehen ist, und zwar durch Kontaktierung von sowohl der Stromkanalzone als auch einem Teil der Gate­ elektrode 224 damit.

Ein weiteres Beispiel zeigt Fig. 5C, wo das Treibergate in der Form einer MIS (Metall-Isolator-Halbleiter)-Struktur oder einer MOS (Metall-Oxid-Halbleiter)-Struktur aufgebaut ist durch einen Teil der Gateelektrode 224, der Stromkanalzone und einem Dünn­ filmteil 253′ der Isolatorlage 253.

Claims (11)

1. Statischer Induktionstransistor mit einem Halbleiterkörper des einen Leitfähigkeitstyps mit einer ersten und einer zweiten Oberfläche, mit einer Kanalzone, des einen Leitfähigkeitstyps die im wesentlichen senkrecht zur ersten Oberfläche verläuft und durch eine Gateanordnung an der Kanalzone definiert ist, und mit einer Sourcezone und einer Drainzone des einen Leit­ fähigkeitstyps an den Enden der Kanalzone, dadurch gekennzeichnet, daß die Gateanordnung aus einem Steuergate (214) und einer weiteren Gatezone (215) des zum Leitfähigkeitstyp der Kanalzone (213) entgegengesetzten Leitfähigkeitstyps besteht, daß die Abmessung des Steuergates (214) kleiner als die Abmessung der weiteren Gatezone (215) ist und daß im Betrieb die weitere Gatezone (215) ein solches Potential erhält, daß Minoritätsladungs­ träger aus der Kanalzone (213) in die weitere Gatezone (215) gelangen.

2. Statischer Induktionstransistor nach Anspruch 1 dadurch gekennzeichnet, daß das Steuergate aus einer Zone mit dem Leit­ fähigkeitstyp der weiteren Gatezone (215) besteht.

3. Statischer Induktionstransistor nach Anspruch 2 dadurch gekennzeichnet, daß die weitere Gatezone (215) die Kanalzone (213) und das Steuergate (214) umgibt (Fig. 3 und 4).

4. Statischer Induktionstransistor nach Anspruch 3 dadurch gekennzeichnet, daß eine Gatezone Vorsprünge (214′, 215′) aufweist, die sich in Richtung zur jeweils anderen Gatezone erstrecken und die Kanalzone (213) in eine Vielzahl von Kanalzonen aufteilen (Fig. 4).

5. Statischer Induktionstransistor nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper mindestens eine von der ersten Oberfläche her sich erstreckende Vertiefung (252) aufweist und daß das Steuergate an einer Seitenwand der Ver­ tiefung angeordnet ist (Fig. 5).

6. Statischer Induktionstransistor nach Anspruch 5, dadurch gekennzeichnet, daß das Steuergate aus einer Halbleiterzone des zum Leitfähigkeitstyp der Kanalzone entgegengesetzten Leit­ fähigkeitstyps besteht (Fig. 5A).

7. Statischer Induktionstransistor nach Anspruch 5, dadurch gekennzeichnet, daß das Steuergate aus einem Schottky-Kontakt besteht (Fig. 5B).

8. Statischer Induktionstransistor nach Anspruch 5, dadurch gekennzeichnet, daß das Steuergate aus einem isolierten Gate besteht (Fig. 5C).

9. Statischer Induktionstransistor nach einem der Ansprüche 2 bis 4 oder 6, dadurch gekennzeichnet, daß die Kanalzone eine Störstellenkonzentration zwischen 10¹² und 10¹⁶ Atome/cm³ besitzt, daß Drain- und Sourcezone eine Störstellenkonzentration zwischen 10¹⁷ und 10²¹ Atome/cm³ besitzen und daß das Steuergate und die weitere Gatezone eine Störstellenkonzentration zwischen 10¹⁷ und 10²¹ Atome/cm³ aufweisen.

10. Statischer Induktionstransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die weitere Gatezone elektrische mit der Sourcezone verbunden ist.

11. Statischer Indikationstransistor nach Anspruch 10, dadurch gekennzeichnet, daß ein Widerstand zwischen der weiteren Gatezone und der Sourcezone angeordnet ist.