DE2730373C2 - - Google Patents

Info

Publication number
DE2730373C2
DE2730373C2 DE2730373A DE2730373A DE2730373C2 DE 2730373 C2 DE2730373 C2 DE 2730373C2 DE 2730373 A DE2730373 A DE 2730373A DE 2730373 A DE2730373 A DE 2730373A DE 2730373 C2 DE2730373 C2 DE 2730373C2
Authority
DE
Germany
Prior art keywords
zone
semiconductor
transistor
type semiconductor
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2730373A
Other languages
English (en)
Other versions
DE2730373A1 (de
Inventor
Jun-Ichi Sendai Miyagi Jp Nishizawa
Yasunori Mochida
Terumoto Nonaka
Takashi Hamamatsu Shizuoka Jp Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of DE2730373A1 publication Critical patent/DE2730373A1/de
Application granted granted Critical
Publication of DE2730373C2 publication Critical patent/DE2730373C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0225—Charge injection in static induction transistor logic structures [SITL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine integrierte Halbleiter- Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.
Allgemein betrifft die Erfindung das Gebiet der MTL (Merged Transistor Logic)-Schaltungen, bei denen Eingangsklemmen und Ausgangsklemmen von Invertertransistoren jeweils in logischer Weise derart verbunden sind, daß sie die erforderlichen logi­ schen Operationen durchführen und eine Vielzahl von Injek­ tions-Transistoren zum Injizieren von Ladungsträgern in die Invertertransistoren (vgl. beispielsweise US-PS 37 36 477 vorgesehen sind. Eine derartige MTL-Anordnung erreicht eine hohe Packungsdichte und einen geringen Leistungsverbrauch. Da jedoch sowohl die Inverter- als auch die Injektions-Transistoren der bekannten MTL-Schaltungen mit bipolaren Transistoren gebildet werden, so verbleiben Probleme hinsichtlich der Schaltge­ schwindigkeit. Fig. 1 zeigt ein Beispiel der üblichen MTL-Schaltung, die oft­ mals auch als I²L-Schaltung bezeichnet wird. Invertertransi­ storen Qd1, Qd2 und Qd3 werden durch bipolare npn-Transistoren gebildet, wobei jeder der drei Transistoren drei Kollektoren (als Logikausgänge) und eine Basis (als ein Logikeingang) aufweist, und zwar jeweils ver­ bunden mit vorbestimmten darauffolgenden Stufen und einer nach­ folgenden Stufe. Injektortransistoren Qi1, Qi2, . . . werden von pnp-Bipolartransistoren gebildet, deren Kollektoren C mit den entsprechenden Basen B der Inverter­ transistoren Qd2, Qd3, . . . verbunden sind. Die Injektortransisto­ ren Qi1, Qi2, . . . gehören zur pnp-Bauart, während die Inverter­ transistoren Qd1, Qd2, . . . zur pnp-Bauart gehören. Die Kollektor­ zonen der Injektortransistoren Qi1, Qi2, . . . sind vereinigt mit den Basiszonen der jeweiligen Invertertransistoren Qd2, Qd3, . . ., und die Basis­ zonen der Injektortransistoren Qi1, Qi2, . . . sind vereinigt mit den Emitterzonen der jeweiligen Invertertran­ sistoren Qd2, Qd3, . . .
Bei einer derartigen konventionellen I²L-Schaltung hängt die Gesamtschaltgeschwindigkeit von der Schaltgeschwindigkeit der entsprechenden Invertertransistoren Qd1, Qd2, . . . und Injektor­ transistoren Qi1, Qi2, . . . ab. Die Abschaltgeschwindigkeit der Invertertransistoren Qd1, Qd2, . . . ist begrenzt durch den Trägerspeichereffekt derselben, da es sich um bipolare Transistoren handelt. Zur Ver­ besserung der Einschaltgeschwindigkeit der Invertertransistoren Qd1, Qd2, . . . sollten die Injektortransistoren hinreichend viele Träger in den Basisbereich der Invertertransistoren Qd1, Qd2, . . . inji­ zieren, um so das Basispotential schnell zum Ansteigen zu bringen. Der Trägerinjektionswirkungsgrad α des In­ jektortransistors der üblichen I²L-Schaltung ist niedrig und nimmt weiterhin schnell ab, wenn der Injektionsstrom Ii den Wert von ungefähr 100 Mikroampère übersteigt, wie dies in Fig. 7 dargestellt ist. Da­ her steigt der Leistungsverlust beim Injizieren hinreichend vieler Ladungsträger in den Invertertransistor hinein an. Selbst wenn hinreichend viele Ladungsträger injiziert werden können, so verringert der sich ergebende Ladungsspeichereffekt in dem Invertertransistor weiterhin die Abschaltgeschwindigkeit.
Fig. 2 zeigt einen Teil eines Querschnitts einer Anordnung in konventioneller I²L-Technik mit einer Schaltungsverbindung gemäß Fig. 1. In Fig. 2 wird ein Halbleiterplättchen 10 durch das Aufwachsen einer n-Halbleiterlage 12 mit rela­ tiv hohem Widerstandswert gebildet, und zwar geschieht das Aufwachsen auf einem Halbleitersubstrat 11 des n-Typs (n⁺-Typ) von niedrigem Widerstandswert. In der n-Typ-Halbleiterlage oder Halbleiterschicht 12 werden p-Halb­ leiterzonen 13 und 14 mit einem relativ niedrigen Widerstandswert, beispielsweise durch das selektive Diffusions­ verfahren, ausgebildet. In der p-Halbleiterzone 14 werden n-Typ (n⁺-Typ)-Halbleiterzonen 15, 16 und 17 mit einem weiteren niedrigen Widerstandswert ausgebildet, und zwar beispielsweise durch das selektive Diffusionsverfahren. Entsprechende Elektroden 18, 19, 20, 21, 22 und 23 werden auf den freiliegenden Oberflächen des Substrats 11 und den Halbleiterzonen 13, 14, 15, 16 und 17 ausgebildet. Eine Oxidschicht 24 passiviert die Oberfläche des Plättchens 10 mit Ausnahme der Elektrodenteile. Die Halbleiterzonen 12, 13 und 14 bilden Basis bzw. Emitter bzw. Kollektor des pnp-Injektortransistors Qÿ, wohingegen die Halbleiterbereiche 12, 14 und 15-16-17 die Emitter bzw. Basis bzw. Kollektoren des npn-Mehrfachkollektor-Invertertransistors Qd2 bilden. Die Basis­ zone 12 des Injektortransistors Qi1 dient auch als der Emitter des Invertertransistors Qd2, und die Kollektorzone 14 des pnp-Injektionstransistors dient ebenfalls als die Basis des npn- Invertertransistors Qd2. Die Basiszone 12 des Injektortransi­ stors Qi1 dient auch als der Emitter des Invertertransistors Qd2, und die Kollektorzone 14 des pnp-Injektionstransistors dient ebenfalls als die Basis des npn-Invertertransistors Qd2.
Wie man ohne weiteres aus der oben beschriebenen Anordnung er­ kennt, müßte man zur Verminderung des Ladungsspeichereffekts des Invertertransistors Qd2 die Dicken t₁ und t₂ der Teile der Halb­ leiterzonen 12 und 14, wie in der Figur gezeigt, beträchtlich reduzieren. Von einem praktischen Standpunkt aus gesehen, ist es sehr schwer, diese Bedingungen zu erfüllen im Hinblick auf die Herstellung.
Ein Teil der vom Emitter 13 des Injektortransistors Qi1 inji­ zierten Träger wird durch den Kollektor gesammelt und wiederum injiziert (oder doppelt injiziert), und zwar in den Emitter. Um das Verhältnis der Ladungsträger, gesammelt durch den Kollektor 14, zur Gesamtheit der injizierten (emittierten) Träger zu erhöhen, sollte die Basisbreite WB in der Zeichnung auf eine Breite so schmal als möglich vermindert werden. Es be­ steht hier jedoch im Hinblick auf die Herstellung bei der Vermin­ derung dieser Breite der Basis WB in dem lateralen bipolaren Transistor eine Grenze. Dies bildet den Hauptgrund für den nie­ drigen Trägerinjektionsgrad α. Da ferner die Anzahl der durch den Kollektor 14 gesammelten Ladungsträger ansteigt, während der Invertertransistor der vorhergehenden Stufe abgeschaltet ist, wird das Potential am Kollektor 14 sich erhöhen, um das Entstehen einer Rückwärts- oder Umkehr-Injektion vom Kollektor zur Basis hervor­ zurufen. Ferner ist die Emitter-Basis-PN-Sperrschicht in Durch­ laßrichtung und tief vorgespannt, und somit wird der Effekt des Basiswiderstandes eine größere Rolle spielen, um das Verhältnis der zum Halbleitersubstrat laufenden Träger anzuheben. Dies ist der Grund für das oben erwähnte Phänomen, daß der Trägerinjektions­ wirkungsgrad α abnimmt, wenn der Injektionsstrom Ii über einen bestimmten Wert hinaus ansteigt.
Aus der Zeitschrift "Electronics" vom 6. Februar 1975, Seiten 83 bis 90 ist eine integrierte Halbleiterschaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1 bekannt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde eine in­ tegrierte Halbleiterschaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1 derart weiter zu verbessern, daß die Schaltge­ schwindigkeit des Invertertransistors bei sehr geringer Ver­ lustleistung erhöht wird.
Zur Lösung dieser Aufgabe sieht die Erfindung die im kenn­ zeichnenden Teil des Anspruchs 1 genannten Maßnahmen vor.
Zum Stand der Technik sei ferner noch auf die "IBM Technical Disclosure Bulletin Vol. 18, Nr. 6, November 1975, Seiten 1760 und 1761" hingewiesen, wo vertikale Sperrschicht-Feldeffekt­ transistoren gezeigt sind, bei denen die Gate-Zone und die Drain-Zone entsprechend Merkmal f) des Anspruchs 1 ausgeführt sind. Aus der "IEEE Transactions on Electron Devices, Vol. ED-22, 1975, Nr. 11, Seiten 1047 bis 1048" sind ferner Sperr­ schicht-Feldeffekttransistoren bekannt, bei denen der Kanal­ bereich entsprechend den im Merkmal f) angegebenen Dimensionen ausgeführt ist.
Ausführungsbeispiele der Erfindung werden anhand der Zeichnung beschrieben; in der Zeichnung zeigt:
Fig. 1 eine konven­ tionelle integrierte Injektionslogik (IIL) - Schaltung;
Fig. 2 einen Teilquerschnitt eines Anordnungsbeispiels der kon­ ventionellen I²L-Schaltung der Fig. 1;
Fig. 3 eine integrierte Halbleiterlogikschaltung;
Fig. 4 einen Teilquerschnitt eines Anordnungsbeispiels der inte­ grierten Halbleiter-Logikschaltung der Fig. 3;
Fig. 5 eine schematische Draufsicht der I²L-integrierten Halbleiterlogikschaltung der Fig. 3 und 4;
Fig. 6 einen Teilquerschnitt eines anderen Ausführungsbeispiels der integrierten Halbleiterlogikschaltung der Fig. 3;
Fig. 7 eine grafische Darstellung des Injektionsstromes, abhängig vom Trägerinjektionswirkungsgrad α für den Injektortran­ sistor der konventionellen I²L-Halbleitervorrichtung und der integrierten Halbleiterlogikschaltung des Ausführungs­ beispiels der Fig. 8;
Fig. 8 ein Schaltbild einer durch Vorrichtungen gemäß der Erfindung gebildete Logikschaltung;
Fig. 9 das Logikschaltbild der in Fig. 11 gezeigten Schaltung.
Es sei nunmehr auf bevorzugte Ausführungsbeispiele der Erfin­ dung eingegangen. Fig. 3 zeigt eine integrierte Halbleiterlogik­ schaltung, wobei ähnliche Symbole verwendet werden, um Schaltungskomponenten mit ähnlichen Funktionen zu bezeichnen. Gemäß dem vorliegenden Aus­ führungsbeispiel wird jeder Invertertransistor Qd1, Qd2, . . . durch einem N-Kanal-Sperrschichtfeldeffekttransistor gebildet, der drei Drainelektroden aufweist, wohingegen jeder der Lasttransistoren aus einem Bipolartransistor besteht. Die Verbindung zwischen den Invertertransistoren Qd1, Qd2, . . . und den Last­ transistoren Qi1, Qi2, . . . kann ähnlich wie bei der konventionel­ len I²L-Vorrichtung sein.
Die Fig. 4 und 5 zeigen Beispiele einer Teilquerschnittsanord­ nung und einer Elektrodenausbildung der Halbleiterschaltung mit der Schaltungsverbindung der Fig. 3.
In Fig. 4 wird ein Halbleiterplättchen (wafer) so gebildet durch epitaxiales Aufwachsen einer n-Typ-Halbleiterschicht 52 mit relativ hohem Widerstandswert auf ein n-Typ-Halbleitersubstrat 51 mit einem niedrigen Widerstandswert. Die Halbleiterschicht 52 kann auch durch das übliche Diffusionsverfahren ausgebildet werden. In der Halbleiterschicht 52 des n-Typs werden Halbleiterzonen 53, 54 und 55 des p-Typs durch das selektive Diffusionsverfahren und ähn­ liche Verfahren ausgebildet. In denjenigen Oberflächenteilen der n-Typ-Halbleiterschicht 52, die zwischen den benachbarten p-Typ- Halbleiterzonen 53 liegen, werden n-Typ (n⁺-Typ)-Halbleiter­ zonen 56, 57, 58 von niedrigem Widerstandswert ausgebildet, und zwar durch das selektive Diffusionsverfahren und ähnliche Ver­ fahren. In ähnlicher Weise werden in denjenigen Oberflächen­ teilen der n-Typ-Halbleiterschicht oder -lage 52, die zwischen benachbarten p-Typ-Halbleiterzonen 55 liegen, n-Typ (n⁺-Typ)-Halbleiter­ zonen 59, 60 und 61 mit einem niedrigen Widerstandswert ausge­ bildet, und zwar durch das selektive Diffusionsverfahren und andere Verfahren. Elektroden 62, 63, 64, 65, 66, 67, 68, 69 und 70 werden auf den p-Typ-Halbleiterzonen 53, 54 und 55 bzw. den n-Typ-Halbleiterzonen 56, 57, 58, 59, 60 und 61 ausgebildet, und zwar durch das Verdampfungsverfahren oder ähnliche Verfahren. Es wird ebenfalls eine Elektrode 71 an der Unterseite des n-Typ- Halbleitersubstrats 51 ausgebildet. Die verbleibenden Oberflächen des Halbleiterplättchens 50 werden durch einen Oxidfilm 72 passi­ viert. In der Praxis kann dieser Oxidfilm 72 zuerst ausgebildet werden, und sodann werden die den Elektroden entsprechenden Teile des Oxidfilms entfernt, und die Elektroden können auf den sich ergebenden Oberflächenteilen ausgebildet werden.
Das n-Typ-Halbleitersubstrat 51 und die Halbleiterzonen 52, 53, 56, 57 und 58 bilden in Kombination einen vertikalen n-Kanal-Mehr­ fach-Drain-Feldeffekttransistor, der als ein Invertertransistor Qd1 dient. Dabei dienen die p-Typ-Halbleiterzonen 53 als ein Gate, das n-Typ-Halbleitersubstrat 51 und ein Teil der n-Typ- Halbleiterlage 52 benachbart zum n-Typ-Halbleitersubstrat 51 dient als eine Source, Teile der n-Typ-Halbleiterlage 52 sand­ wichartig angeordnet zwischen den Halbleiterzonen 53 dienen als die Kanäle, und die n-Typ-Halbleiter 56, 57 und 58 und Teile der n-Typ-Halbleiterlage 52 benachbart zu den n-Typ-Halbleiter­ zonen 56, 57, 58 dienen als die Drains.
Das n-Typ-Halbleitersubstrat 51 und die Halbleiterzonen 52, 54 und 55 bilden in Kombination einen pnp-Bipolartransistor, der als der Lasttransistor Qi1 dient. Dabei bildet die p-Typ-Halb­ leiterzone 54 einen Emitter (Injektionszone), die p-Typ-Halb­ leiterzone 55 nahe der p-Typ-Zone 54 dient als ein Kollektor, und das p-Typ-Halbleitersubstrat 51 und ein Teil der p-Typ-Halbleiterzone 52 angeordnet zwischen den p- Typ-Halbleiterzonen 54 und 55 dient als eine Basis.
Das p-Typ-Halbleitersubstrat 51 und die Halbleiterzonen 52, 55, 59, 60 und 61 bilden in Kombination einen vertikalen n-Kanal- Sperrschichtfeldeffekttransistor, der als Invertertransistor Qd2 dient. Dabei dienen die p-Typ-Halbleiterzonen 55 als ein Gate, das n-Typ-Halbleitersubstrat und ein Teil der p-Typ-Halbleiter­ schicht 52 benachbart zum n-Typ-Substrat dienen als die Source, und Teile der p-Typ-Halbleiterlage 52 sandwichartig angeordnet zwischen p-Typ-Halbleiterzonen 53 dienen als die Kanäle, wobei schließlich die p-Typ-Halbleiterzonen 59, 60 und 61 und Teile der p-Typ-Halbleiterschicht benachbart dazu als die Drains dienen.
Die Metallelektroden 62, 63, 64, 65, 66 und 67 können eine Form der in Fig. 5 gezeigten Art besitzen. Daher können die Halbleiterzonen 53, 54, 55, 56, 57 und 58, mit denen die Elektroden 62, 63, 64, 65, 66 und 67 Ohmschen Kontakt haben, Formen und gegenseitige Ausbildungen aufweisen entsprechend zu den zugehörigen Elektroden.
Die Abmessungen und Trägerkonzentrationen sind derart ausge­ wählt, daß sie innerhalb bestimmter Wertebereiche liegen, um die beabsichtigte Arbeitsweise sicherzustellen. Beim Ausfüh­ rungsbeispiel der Fig. 4 besitzt die Substratzone oder der Substratbereich eine Störstellenkonzentration von 10²⁴ bis 10²⁷ Atome/m³. Die n⁻-Zone 52 besitzt eine Dicke von 2 bis 10 µm und eine Störstellenkonzentration von 10¹⁸ bis 10²¹ Atome/m³. Der Injektionsbereich 54 und der extrahierende Bereich/Gate-Bereich 55 weisen eine Tiefe von 1 bis 3 µm auf und eine Störstellenkonzentration von 10²4 bis 10²⁶ Atome/m³.
Der sandwichartig zwischen den Zonen 54 und 55 sich befindende Bereich 52 hat eine Dicke (Horizontalrichtung in Fig. 4) von ungefähr 5 µm oder weniger. Der Abstand zwischen den Gate-Be­ reichen 55 ist 2 bis 10 µm, um die Kanalbreite des Inverter­ transistor zu definieren. Der Kanalbereich, d. h. der Teil des Bereichs 52, der zwischen den Gate-Bereichen 55 existiert, besteht aus einem einen hohen Widerstand aufweisenden n⁻-Halb­ leiter mit einer Störstellenkonzentration von 10¹⁸ bis 10²¹ Atomen/m³, wobei sich die Raumladungszonen stark von den Gate-Zonen (p-n-Sperrschicht) aus erstrecken, um die Kanalzone bei der Gate-Spannung Null im wesentlichen abzuschnüren und um zu schrumpfen und den Kanal dann zu öffnen, wenn das Gate-Po­ tential angehoben wird.
Als nächstes sei die Arbeitsweise der Schaltung beschrieben. Als erstes sei ein Beispiel betrachtet, wo der Lasttransistor Qi1 und der Invertertransistor Qd2 der vorausgehenden Stufe ausgeschaltet sind. In einem solchen Fall sind die Kanäle der Invertertransistoren Qd1 und Qd2 durch das Wachsen der Raumladungsschicht und deren Erstrecken von den entsprechenden Gates aus abgeschnürt. Wenn eine positive Spannung an die Elektrode I des Lasttransistors Qi1 angelegt wird, so werden Träger (Löcher) vom Lasttransistor Qi1 zum Gate des In­ vertertransistors Qd2 injiziert. Infolge dieser Lochinjektion erhöht sich das Gate-Potential des Invertertransistors Qd2 und ruft das Schrumpfen oder Kontrahieren der Raumladungszone hervor, die sich von der Gate-Kanal-Grenzschicht aus erstreckt. Dadurch wird der Kanal geöffnet und stellt die Leitung zwischen Source 51 und Drains 59, 60 und 61 her. In jedem der Invertertransisto­ ren sind die Abmessungen und die Störstellenkonzentrationen in den entsprechenden Zonen derart bestimmt, daß das Ein-Aus-Schalten entsprechend der Variation des Gate-Potentials erreicht wird, und zwar vom Erdpotential (Null Volt) zum eingeprägten Potential (annähernd 0,3 bis 0,7 Volt) der Gate-Kanal-Sperrschicht.
Wenn eine positive Spannung an die Gate-Elektrode 62 des Inverter­ transistors Qd1 der vorausgehenden Stufe angelegt wird, um den Invertertransistor Qd1 einzuschalten, wobei der Invertertransistor Qd2 bereits eingeschaltet ist, so werden Träger (Löcher), die in das Gate des Invertertransistors Qd2 injiziert sind, absorbiert, und zwar in die Drain des Invertertransistors Qd1 der vorhergehen­ den Stufe durch eine Verbindungsverdrahtung L. Sodann wird das Gate-Potential des Invertertransistors Qd2 der darauffolgenden Stufe veranlaßt, auf einen niedrigen Wert abzufallen, der den Invertertransistor Qd2 abschaltet. Dabei hat jeder der Inverter- Transistoren einen derartigen internen (Source-zu-Drain) Ein- Widerstand, daß der Drain-zu-Source-Spannungsabfall im leiten­ den Zustand unterhalb der Schwellen-Gate-Spannung liegt, um den Invertertransistor (der nächsten Stufe) einzuschalten.
Wie man aus der obigen Beschreibung erkennt, ist der Inverter­ transistor der Halbleiterschaltung gemäß dem obigen Ausführungs­ beispiel ausgebildet mit einem Sperrschicht-Feldeffekttransistor, der Anreicherungsbetriebsart (enhancement) und so­ mit ist hier kein Trägerspeichereffekt vorhanden, so daß die Arbeits­ geschwindigkeit mit sehr wenig Verlustleistung verbessert werden kann.
Fig. 6 zeigt ein weiteres Ausführungsbeispiel der integrierten Halbleiterschaltung der Fig. 3. Bei dieser Anordnung werden Halb­ leiterzonen 153, 154 und 155 des p-Typs von einem niedrigen Wider­ standswert in einem n-Typ-Halbleiterplättchen 151 von niedrigem Widerstandswert ausgebildet, und zwar durch das selektive Diffu­ sionsverfahren. Als nächstes werden p-Typ Störstellen in das p-Typ-Halbleiterplättchen 151 dotiert, und zwar von der Oberseite desselben aus durch das Ionenimplantations­ verfahren zur Bildung kompensierter p-Typ-Halbleiterzonen 156, 157, 158, 159, 160 und 161 mit hohem Widerstandswert. Sodann wer­ den Elektroden 168, 169, 170, 174, 171, 172, 173 und 175, 176, 177 ausgebildet, und zwar auf den p-Typ-Halbleiterzonen 153, 154 und 155, dem p-Typ-Halbleiterplättchen 151 und Teilen 162, 163, 164, 165, 166 und 167 des p-Typ-Halbleiterplättchens, die von p-Typ-Halbleiterzonen 153 und 155 und durch die p-Typ-Halbleiter­ zonen 156, 157, 158, 159, 160 und 161 umgeben sind. Bezugs­ zeichen 178 bezeichnet einen Oxidfilm.
Bei der oben beschriebenen erfindungsgemäßen Anordnung dienen die p-Typ-Halbleiterzonen 153, die einen niedrigen Widerstands­ wert aufweisenden n-Typ-Halbleiterzonen 162, 163, 164 und die einen hohen Widerstandswert aufweisenden n-Typ-Halbleiterzonen 156, 157, 158 als das Gate bzw. die Drains bzw. die Kanäle eines Sperrschicht-Feldeffekttransistors, der seinerseits als der In­ vertertransistor Qd1 dient. Die geerdete Source dieses Inverter­ transistors Qd1 wird mit dem verbleibenden Teil des n-Type- Halbleiterplättchens 151 gebildet.
In der nächsten Stufe dienen p-Typ-Halbleiterzone 154, die p-Typ- Halbleiterzone 155 nahe der p-Typ-Halbleiterzone 154 und der Teil des p-Typ-Halbleiterplättchens 151, der sandwichartig zwi­ schen den p-Typ-Halbleiterzonen 155 und 154 liegt, als Emitter bzw. Kollektor bzw. Basis des Lasttransistors Qi1.
Ferner dienen die p-Typ-Halbleiterzonen 155, die einen niedrigen Widerstandswert aufweisenden p-Typ-Halb­ leiterzonen 165, 166 und 167 und die einen hohen Widerstandswert aufweisenden p-Typ-Halbleiterzonen 159, 160 und 161 und der verbleibende Teil des p-Typ-Halbleiterplättchens 151 als Gate bzw. Drains bzw. Kanäle bzw. Source des Invertertransistors Qd2. Die Arbeitsweise dieses Ausführungsbeispiels ist im wesentlichen identisch mit derjenigen der Anordnung gemäß Fig. 4. Dieses Aus­ führungsbeispiel hat die Vorteile, daß die Herstellungsschritte einfacher sind als die bei der Anordnung gemäß Fig. 4, und daß die Anzahl der hochpräzisen Maskenausrichtschritte vermindert werden kann, wobei darauf hinzuweisen ist, daß es sich bei den letztgenannten Schritten um eine der schwierigsten Schritte bei der Herstellung einer integrierten Halbleiterschaltung han­ delt.
Die gemäß den erfindungsgemäßen Ausführungsbeispielen herge­ stellten Halbleiterschaltungen sind für verschiedene Logikarten zweckmäßig. Mehrfach-Drains eines Invertertransistors sehen un­ abhängig isolierte Ausgänge vor, die mit unterschiedlichen darauf­ folgenden Schaltungen verbunden werden. Wenn die Drains von Mehr­ fach-Invertertransistoren (eine Drain pro einen Invertertran­ sistor) miteinander verbunden sind in der Art eines WIRED-AND, wie in Fig. 8 gezeigt, so wird eine Logikschaltung gebildet, deren äquivalentes Logikdiagramm in Fig. 9 dargestellt ist. Man erhält somit eine NOR-Logikschaltung.

Claims (3)

1. Integrierte Halbleiterschaltungsanordnung, bestehend aus einem, eine Emitterzone, eine Basiszone und eine Kollek­ torzone aufweisenden Bipolartransistor als Injektionstran­ sistor und aus einem Invertertransistor mit
  • a) einem Substrat (51) eines ersten Leitfähigkeitstyps mit hoher Störstellenkonzentration,
  • b) einer Halbleiterschicht (52) des ersten Leitfähigkeits­ typs mit kleiner Störstellenkonzentration, die auf dem Substrat (51) angeordnet ist,
  • c) in der Oberfläche der Halbleiterschicht (52) angeord­ neten zweiten und dritten Halbleiterzonen, (54, 55) vom zweiten - dem ersten Leitfähigkeitstyp entgegengesetzten - Leitfähigkeitstyp, die einander gegenüberliegen,
  • d) einer in der Oberfläche der Halbleiterschicht (52) ange­ ordneten vierten Halbleiterzone (59) vom ersten Leit­ fähigkeitstyp, die von der dritten Halbleiterzone (55) umgeben ist und die eine Tiefe aufweist, die geringer ist als die der dritten Halbleiterzone (55),
  • e) wobei die zweite Halbleiterzone (54) die Emitterzone des Bipolartransistors, das Substrat (51) und die Halblei­ terschicht (52) die Basiszone des Bipolartransistors und die dritte Halbleiterzone (55) die Kollektorzone des Bi­ polartransistors bilden,
dadurch gekennzeichnet, daß
  • f) der Invertertransistor ein vertikaler Sperrschicht-Feld­ effekttransistor ist, dessen Source-Zone vom Substrat (51) und der Halbleiterschicht (52) gebildet ist, dessen Gate-Zone von der dritten Halbleiterzone (55) gebildet ist, dessen Drain-Zone von der vierten Halbleiterzone (59) gebildet ist und dessen Kanalbereich eine derartige Abmessung und eine derartige Störstellenkonzentration aufweist, daß Raumladungen den Kanalbereich im wesentli­ chen abschnüren, wenn die an den Gate-Bereich angelegte Spannung Null ist.
2. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch ge­ kennzeichnet, daß der Invertertransistor ein Mehrfach­ Drain-Transistor ist.
DE19772730373 1976-07-05 1977-07-05 Integrierte halbleiter-logikschaltung Granted DE2730373A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51079578A JPS608628B2 (ja) 1976-07-05 1976-07-05 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE2730373A1 DE2730373A1 (de) 1978-01-19
DE2730373C2 true DE2730373C2 (de) 1992-04-30

Family

ID=13693860

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772730373 Granted DE2730373A1 (de) 1976-07-05 1977-07-05 Integrierte halbleiter-logikschaltung

Country Status (7)

Country Link
US (1) US4700213A (de)
JP (1) JPS608628B2 (de)
CA (1) CA1118531A (de)
DE (1) DE2730373A1 (de)
FR (1) FR2358025A1 (de)
GB (1) GB1580471A (de)
NL (1) NL7707382A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5838938B2 (ja) * 1976-08-03 1983-08-26 財団法人半導体研究振興会 半導体集積回路
CH631298A5 (de) * 1977-01-10 1982-07-30 Kremlev V J Integrierte logische schaltung.
JPS5389687A (en) * 1977-01-18 1978-08-07 Handotai Kenkyu Shinkokai Electrostatic induction transistor ic
NL191525C (nl) 1977-02-02 1995-08-21 Shinkokai Zaidan Hojin Handot Halfgeleiderinrichting omvattende een stroomkanaalgebied van een eerste geleidingstype dat wordt omsloten door een van een stuurelektrode voorzien stuurgebied van het tweede geleidingstype.
DE2858820C2 (de) * 1977-02-02 1996-09-19 Zaidan Hojin Handotai Kenkyu I·2·L-Schaltungsstruktur
JPS5466080A (en) * 1977-11-05 1979-05-28 Nippon Gakki Seizo Kk Semiconductor device
JPS5546548A (en) * 1978-09-28 1980-04-01 Semiconductor Res Found Electrostatic induction integrated circuit
FR2457605A2 (fr) * 1979-05-21 1980-12-19 France Etat Perfectionnements aux portes logiques a transistors mos multidrains
JPS607228A (ja) * 1983-06-25 1985-01-16 Toshiba Corp 半導体論理回路
JPS6453443A (en) * 1988-07-30 1989-03-01 Semiconductor Res Found Gaas semiconductor device
FR2640829B1 (fr) * 1988-12-20 1991-02-08 Thomson Hybrides Microondes Dispositif pour la modulation ou la demodulation directe en hyperfrequences
JP3086713B2 (ja) * 1991-05-10 2000-09-11 株式会社豊田自動織機製作所 静電誘導形半導体装置
US5321283A (en) * 1991-07-30 1994-06-14 Microwave Technology, Inc. High frequency JFET
EP0654827A1 (de) * 1993-05-26 1995-05-24 Texas Instruments Incorporated Integrierte Leistungskaskode
FI20160183L (fi) * 2016-07-14 2016-07-15 Artto Mikael Aurola Parannettu puolijohdekokoonpano

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU47903A1 (ru) * 1935-07-13 1936-07-31 Н.И. Жохов Лыжные шасси дл самолета
US3401319A (en) * 1966-03-08 1968-09-10 Gen Micro Electronics Inc Integrated latch circuit
NL7107040A (de) * 1971-05-22 1972-11-24
US3969632A (en) * 1971-07-06 1976-07-13 Thomson-Csf Logic circuits-employing junction-type field-effect transistors
JPS5217720B1 (de) * 1971-07-31 1977-05-17
US3924265A (en) * 1973-08-29 1975-12-02 American Micro Syst Low capacitance V groove MOS NOR gate and method of manufacture
JPS5811102B2 (ja) * 1975-12-09 1983-03-01 ザイダンホウジン ハンドウタイケンキユウシンコウカイ 半導体集積回路
JPS52128082A (en) * 1976-04-20 1977-10-27 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture
JPS5923114B2 (ja) * 1976-06-17 1984-05-30 松下電器産業株式会社 半導体装置
JPS6022504B2 (ja) * 1976-06-18 1985-06-03 松下電器産業株式会社 半導体装置の製造方法
JPS5325375A (en) * 1976-07-31 1978-03-09 Nippon Gakki Seizo Kk Semiconductor integrated circuit devi ce

Also Published As

Publication number Publication date
CA1118531A (en) 1982-02-16
US4700213A (en) 1987-10-13
FR2358025B1 (de) 1983-04-01
JPS535585A (en) 1978-01-19
NL7707382A (nl) 1978-01-09
FR2358025A1 (fr) 1978-02-03
JPS608628B2 (ja) 1985-03-04
DE2730373A1 (de) 1978-01-19
GB1580471A (en) 1980-12-03

Similar Documents

Publication Publication Date Title
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE2730373C2 (de)
DE2858191C2 (de)
DE2707744A1 (de) Halbleiteranordnung mit sicherungsschaltung
DE2939193C2 (de)
DE2613692A1 (de) Bistabiler feldeffekttransistor
DE3737790C2 (de)
DE2009102A1 (de) Integrierte Halbleiterschaltungen
DE4110369A1 (de) Halbleitergeraet des mos-typs
DE3214893A1 (de) Halbleiteranordnung
DE69938418T2 (de) Graben-gate-halbleiteranordnung
DE2655917A1 (de) Integrierte schaltung
DE2734539A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE2654677A1 (de) Elektronische schaltungseinheit
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2024824A1 (de) Feldeffekttransistor
DE2734997C2 (de)
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE2850864A1 (de) Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung
DE19521751A1 (de) MOS-gesteuerter Thyristor
DE2804500A1 (de) Halbleitervorrichtung
DE2734509A1 (de) Integrierte halbleiterschaltung
DE2847822A1 (de) Integrierte halbleitervorrichtung
DE2555002A1 (de) Gleichstromstabile speicherzelle mit einem transistor

Legal Events

Date Code Title Description
OAR Request for search filed
OC Search report available
OD Request for examination
8176 Proceedings suspended because of application no:

Ref document number: 2655917

Country of ref document: DE

Format of ref document f/p: P

8127 New person/name/address of the applicant

Owner name: YAMAHA CORP., HAMAMATSU, SHIZUOKA, JP

8178 Suspension cancelled
D2 Grant after examination
8364 No opposition during term of opposition