DE2654677A1

DE2654677A1 - Elektronische schaltungseinheit

Info

Publication number: DE2654677A1
Application number: DE19762654677
Authority: DE
Inventors: Shojiro Asai; Kenji Kaneko; Toshiaki Masuhara
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1975-12-05
Filing date: 1976-12-02
Publication date: 1977-06-08
Also published as: NL7613529A; JPS5751952B2; JPS5268382A; US4089022A

Description

PATENTANWÄLTE
SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBB1NGHAUS

MARIAW'LFPLATZ S ·!· 3, MÖNCHEN 9O POSTADRESSE: POSTFACH 95 O1 6O₁ D-8OOO MÖNCHEN 95

HITACHI, LTD. 2. Dezember I976

DA-12 375

Elektronische Schaltungseinheit

Die Erfindung betrifft eine elektronische Schaltungseinheit und insbesondere eine elektronische Schaltungseinheit, bzw. eine elektronische Schaltung und einen Halbleiteraufbau für eine elektronische Schaltung, die zusammen mit einem Halbleiterelement oder als Teil eines Halbleiterelementes Verstärkungen, Oszillationen und andere Vorgänge durchführt.

Integrierte Schaltungen, die mit geringer Leistungsaufnahme arbeiten, sind als sogenannte komplementäre MOS (CMOS) Schaltungen bekannt, bei denen Isolierschicht-Feldeffekttransistoren zweier Typen von η-Kanal- und p-Kanal-Arten integriert werden. Weiterhin sind sogenannte integrierte Injektions-Logik-Schaltungen (IIL -Logik-Schaltungen)bekannt, die bipolare integrierte Schaltungen darstellen. Obgleich beide Schaltungsarten ausgezeichnete Eigenschaften aufweisen, so sind sie dennochnicht ganz' zufriedenstellend. Die Herstellung der \ CMOS-Schaltung ist schwierig und kompliziert und es ist schwierig, die Packungs- oder Integrationsdichte bei diesen Schaltungen zu erhöhen. Bei den IIL-Logik-Schaltungen ist es

70S823/0768

äusserst schwierig, diese mit kleineren Arbeitsspannungen als etwa 0,7 V zu betreiben, da es sich hierbei um bipolare Halbleiterschaltungen handelt.

Der Erfindung liegt daher die Aufgabe zugrunde, Nachteile und Schwierigkeiten der bekannten Schaltungen zu vermeiden und eine elektronische Schaltungseinheit oder eine Halbleiterschaltung zu schaffen, die durch Verwendung von Halbleiterelementen Verstärkungen, Oszillationen, eine Speicherung, logische Verknüpfungen und Schaltfunktionen und andere Aufgaben und Funktionsweisen übernehmen kann, wobei die Integrationsdichte hoch, die Arbeits-Versorgungsspannung sehr klein und die Leistungsaufnahme bzw. der Leistungsverbrauch sehr .gering sein soll.

Diese Aufgabe wird erfindungsgemäss durch die elektronische Schaltungseinheit des Anspruchs 1 gelöst. Die Zone mit schwacher Inversion ist eine Zone, in der ein Strom zwischen der Zone B und der Zone C fliesst, auf Grund des Aufbaus bzw. der Anordnung einschliesslich des Elementes und der Schaltungsteile, wobei dieser Strom exponentiell von der Spannungsdifferenz zwischen der Gate-Elektrode und der Zone B abhängt.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Erfindungsgemäss wird also eine elektronische Schaltungseinheit geschaffen, die die Verstärkung, Oszillation und andere Arbeitsweisen und Funktionen mit einem Halbleiterelement und als Halbleiterelement vornehmen kann, wobei die Arbeits- bzw. Versorgungsspannung und die Leistungsaufnahme ausserordentlich gering ist. Die erfindungsgemässe Schaltungsanordnung oder die erfindungsgemässe Halberleiterschaltung kann eine Verstärkung, eine Oszillation und andere Aufgaben und Funktionen durch Ver-Wendung von Halbleiterelementen durchführen, die eine hohe Integrationsdichte bei ausser-gewöhnlich kleiner Versorgungsbzw. Arbeitsspannung und einer sehr geringen Leistungsaufnahme ermöglichen.

709823/0768

(σ

Der Halbleiterkörper des Halbleiterelenientes besteht gewöhnlich aus Silicium, obwohl dies nicht notwendigerweise so sein muss.

Die Zone A des Halbleiterelements, das bei der elektronischen Schaltungseinheit verwendet wird, kann aus einem Halbleitersubstrat des ersten Leitfähigkeitstyps bestehen. In diesem Falle werden die Zonen B unf G in den Oberflächenbereichen des Halbleitersubstrates aud einer Seite desselben ausgebildet. Wenn das verwendete Halbleitersubstrat vom zweiten Leitfähigkeitstyp ist, wird die Zone A aus einer Zone vom ersten Leitfähigkeit styp gebildet, die von der Oberfläche des Substrates von einer Seite desselben her in Form einer Wanne oder eines Troges ausgebildet wird. Die Zonen B und C vom zweiten Leitfähigkeitstyp befinden sich in Oberflächenbereichen innerhalb der trog- bzw. wannenförmigen Zone A oder in einem Bandoberflächenbereich der Zone A (d. h., in den Bereichen, die sich jeweils über einen ^überflächenbereich der Zone A und einen Oberflächenbereich des Substrats vom zweiten Leitfähigkeitstyp erstrecken). Um eine Verbindung mit der Zone A herzustellen, ist üblicherweise eine Zone mit hoher Konzentration vom ersten Leitfähigkeitstyp in einem Oberflächenbereich innerhalb, oder einem Randflächenbereich der trogförmigen Zone A vorgesehen.

Der geeignete, an die Gate-Elektrode anzulegende Spannungswert ist verschieden und hängt von der Fremdatom-Konzentration der Zone A, sowie von der Art und Dicke der Isolierschicht, die unter der Gate-Elektrode liegt, ab. Wenn der angelegte Spannungswert praktisch gleich dem Potential der Zone B ist, kann die Gate-Elektrode direkt mit der Zone B verbunden werden. Im Falle, dass der an der Gate-Elektrode anliegende Spannungswert praktisch gleich dem Potential der Zone A, der Zone C oder einer Yersorgungsspannung ist, kann die Gate-Elektrode direkt, mit der Zone A, der Zone C oder der Versorgungspannungsquelle verbunden werden.

Selbstverständlich können mehrere derartiger Halbleiterelemente integriert, bzw. auf einem einzigen Halbleiterchip zusammen-

709823/0768

gefasst werden.

Ein geeigneter Spannungswert für die Vorspannung in Vorwärtsrichtung, die zwischen die Zone A und die Zone B angelegt wird, ist unterschiedlich und hängt vom Halbleitermaterial ab, aus dem der Halbleiterkörper des Halbleiterelements besteht. Wenn als Halbleitermaterial Silicium verwendet wird, sollte die Vorspannung in Vorwärtsrichtung 0,6 V oder kleiner sein. Wenn die Vorspannung grosser als 0,6 V ist, steigt die Injektion der Minoritätsträger auf der gesamten Fläche der Zone A, die der Zone B benachbart ist, an und es ergeben sich dann im wesentlichen dieselben Kennlinien und Eigenschaften wie bei einem herkömmlichen, bipolaren Transistor. Die Vorspannung in Vorwärtsrichtung kann von einer Versorgungsquelle und/oder einem Eingangssignal bereitgestellt werden.

Die Gate-Elektrode kann aus einem metallischen Material hergestellt werden. Sie kann jedoch auch aus polykristallinem Silicium hergestellt werden, wie dies bei MOS-Transistoren der Fall ist.

Wenn mehrere trog- oder wannenförmige Zonen A in einem einzigen Sil'iciumsubstrat vom zweiten Leitfähigkeitstyp ausgebildet sind, kann eine Zone mit hoher Konzentration vom zweiten Leitfähigkeitstyp in einem Flächenbereich des Siliciumsubstrates zwischen den trogförmigen Zonen A gebildet werden, um eine Leitung auf Grund eines Oberflächenkanals zwischen den Zonen A zu verhindern. Um in der Oberfläche der trogförmigen Zone eine Inversion zu verhindern, kann eine Zone hoher Konzentration vom ersten Leitfähigkeitstyp in einem Oberflächenbereich des Siliciumsubtrats um die trogförmige Zone herum vorgesehen werden.

Um die tatsächliche, benötigte Ladungsträger-Diffusionszeit in der Zone A zu verkürzen, kann auch eine Zone vom ersten Leit-¹ fähigkeitstyp ausgebildet werden, die mit der Zone B in Kontakt steht und sich auf der der Zone C zugewandten Seite der Zone B befindet, und die dennoch von der Zone C isoliert ist. Die in

709823/076

diesem Falle auszubildende Premdatomkonzentration der Zone vom ersten Leitfähigkeitstyp sollte dabei höher als die Premdatomkonzentration der Zone A sein.

Die besagten Halbleiterzonen A, B und C können auch auf einem Saphir-Substrat (sapphire substrate) ausgebildet werden. Diese Massnahme führt zu einer starken Verringerung der parasitären Kapazitäten und zu einer Erhöhung der Arbeitsgeschwindigkeit.

Wenn man beispielsweise Silicium als Material für das Halbleiterelement verwendet, kann die erfindungsgemässe, in der zuvor beschriebenen Veise aufgebaute, elektronische Halbleitereinheit auch bei Arbeits- bzw. Versorgungsspannungen bis herunter zu 0,25 V arbeiten, während bis jetzt immer eine Arbeits- bzw. Versorgungsspannung von wenigstens etwa 0,7 V erforderlich war. Daher wird auch nur eine geringe Leistung verbraucht, bzw. es geht auch nur eine geringe Leistung verloren. Darüberhinaus ist mit der vorliegenden, erfindungsgemässen Schaltungseinheit eine hohe Integration- und Packungsdichte vom Aufbau her möglich.

Es sei noch erwähnt, dass die Schaltungseinrichtung zur Aufrechterhaltung einer Spannung in der Gate-Elektrode so ausgebildet oder gewählt wird, dass das Potential der Minoritätsträger im Oberflächenbereich der Zone A unterhalb der Gate-Elektrode kleiner als das Potential in einem inneren Teil der Zone A werden kann.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:

Pig. 1 ein Halbleiterelement in perspektivischer Darstellung, anhand der das Grundpr-inzip und die Arbeitsweise des Halbleiterelementes erläutert wird, welches ein Bestandteil der erfindungsgemässen elektronischen Schaltungseinheit ist,

Pig. 2 und 3 Darstellungen in ler Vogelperspektive, die die Potentialverteilung der Minoritätsträger in dem HaIb-

709823/0768

leiterelement wiedergeben,

Pig. 4 eine Schaltungsanordnung, die der Erläuterung des erfindungsgemässen Arbeitsprinzipes dient,

I¹Xg. 5 und 8 Diagramme, die jeweils Beispiele für die Funktionsund Arbeitskennlinien der erfindungsgemässen elektronischen Schaltungseinheit wiedergeben,

Fig. 6 und 7 Diagramme, die den Zusammenhang zwischen der an einer Gate-Elektrode auftretenden Spannung und dem zwischen den Zonen B und C fliessenden Strom wiedergeben,

Fig. 9, 18, 19, 21, 22, 25, 28 und 34 Querschnitte, die jeweils ein Halbleiterelement oder mehrere Halbleiterelemente gemäss jeweils einer erfindungsgemässen Ausführungsform zeigen,

Fig.10, 12, 13, 15, 16, 23, 26, 29, 31, 35, 36, 37a und 38 Schaltungen bei den erfindungsgemässen Ausführungsformen,

Fig.11, 14, 20, 24, 27, 30, 32 und 33 Aufsichten auf Halbleiterelemente gemäss den erfindungsgemässen Ausführungsformen,

Fig.17 ein Diagramm der Arbeitskennlinie bei dem in Fig. 14 dargestellten Ausführungsbeispiel und

Fig.37b ein Diagramm, das die Eingangs-Ausgangs-Übergangskenn-

linie bei dem in Fig. 37a dargestellten Ausführungs- ^: -. bei spiel wiedergibt.

Die Arbeitsweise der erfindungsgemässen, elektronischen Einrichtung besteht darin, dass, ein Trägerinjektions-Phänomen ausgenutzt wird, welches vom Feldeffekt in einem Halbleiterelement wesentlich intensiviert wird. Das Trägerinjektions-Phänomen bzw. der Zuführungsvorgang von Ladungsträgern wurde von den Erfindern der vorliegenden Erfindung festgestellt und untersucht, und soll nachfolgend zunächst erläutert werden.

Fig. 1 zeigt den Aufbau eines Halbleiterelementes, bei dem das Phänomen festgestellt v/erden kann. Der Aufbau besteht aus einer Halbleiterzone 1 mit einer ersten Leitfähigkeit, den Halbleiterzonen 2 und 3 mit einer zweiten Leitfähigkeit, die an die Halbleiterzone 1 angrenzen, sowie einer Gate-Elektrode 41, die der Steuerung einer Oberflächenspannung dient und auf einer

709823/0768

AO

Oberfläche der Zone 1 so ausgebildet ist, dass sie sich von der Zone 2 zur Zone 3 und über einer Isolierschicht 4 erstreckt. Die Anordnung kann als Isolierschicht-Feldeffekttransistor angesehen werden, bei dem die Zone 1 das Substrat, die Zone 2 die Source-Elektrode und die Zone 3 die Drain-Elektrode_ ist, und der die Isolierschicht 4 und die Gate-Elektrode 41 aufweist. Wenn die Anordnung als Isolierschicht-Feldeffekttransistor verwendet wird, wird zwischen die Gate-Elektrode und die Source-Elektrode eine entsprechende Spannung angelegt, wenn das Substrat 1 direkt mit der Source-Elektrode 2 verbunden oder in Sperrichtung vorgespannt ist. Auf diese Weise wird die Spannung für die Minoritätsträger des Substrates 1 in einem Oberflächenbereich des Substrates ausreichend klein gemacht, so dass der Oberflächenbereich in den sogenannten Inversionszustand gebracht wird, bei dem die Zahl der Minoritätsträger die der Majoritätsträger übersteigt. Auf diese Weise wird die Source-Elektroden-Zone 2 und die Drain-Elektroden-Zone 3 in den leitenden Zustand versetzt. Gleichzeitig damit wird die Leitfähigkeit mit einer Signalspannung verändert bzw. moduliert, die zwischen der Gate- und der Source-Elektrode liegt. Im Falle, dass eine geeignete Spannung zwischen der Source- und der Drain-Elektrode liegt, so dass ein Strom zwischen diesen Elektroden fliessen kann, wird jetzt die Potentialverteilung der Minoritätsträger der Zone 1 in einer Vogelschau-Perspektive bei dem Halbleiterelement der in Fig. 1 gezeigten Anordnung betrachtet. Man erhält dann die in Fig. 2 dargestellte Ansicht. In der Oberfläche 42 des Substrates 1 ist das Minoritätsträger-Potenti al deutlich niedrig und es bildet sich eine Inversionsschicht oder ein sogenannter Kanal aus. Daher können die Ladungsträger, d. h. die Majoritätsträger in den Zonen 2 und 3 und die Minoritätsträger in der Zone 1, zwischen dem Emitter ( der Source-Elektrode) und dem Kollektor (der Drain-Elektrode) ohne Störung und ohne Schwierigkeiten wandern. Dieser Vorgang ist das Arbeitsprinzip eines Isolierschicht-Feldeffekttransistors. Jetzt wird dann der Gate-Elektrode ein Potential angelegt, das so gewählt ist, dass es einerseits nicht so klein ist, dass die Oberfläche der Zone 1 ausreichend invertiert ist, und andererseits gross

709823/0768

genug ist, um die Oberfläche der Zone 1 nahe an den Eigenleitungszustand bringt, d. h. das Potential soll gross genug sein, dass das Minoritätsträgerpotential in der Oberfläche der Zone 1 kleiner gemacht wird als in einem inneren Bereich derselben. Darüberhinaus muss zwischen den Zonen 2 und 3 eine geeignete Spannungsdifferenz vorgesehen sein. Venn die Verteilung der Ladungsträgers-Potentials der Zone 1 unter diesen Voraussetzungen im Halbleiterelement der in Fig. 1 dargestellten Anordnung angesehen wird, so weist die Potentialverteilung die in Fig. 3 dargestellte Form auf.

Das durch den Feldeffekt verstärkte Injektionsphänomen, das bei der vorliegenden Erfindung ausgenützt wird, liegt dann vor, wenn unter den zuvor genannten Bedingungen zwischen den Zonen 1 und 2 mit entgegengesetzter Leitfähigkeit eine Vorspannung in Vorwärtsrichtung angelegt wird. Oder genauer ausgedrückt, die Majoritätsträger der Zone 2, d. h. die Minoritätsträger der Zone 1 werden durch die Vorspannung in Vorwärtsrichtung aus der Zone 2 in die Zone 1 gebracht. Diese Ladungszuführung bzw. diese Injektion geht entlang der Oberfläche sehr intensiv von statten, weil eine Potentialschwelle 12' in der Oberfläche, wie dies in Fig. 3 dargestellt ist, i.m Vergleich zur Spannungsschwelle 12 im Innenbereich klein ist, oder mit anderen Worten ausgedrückt, die Oberfläche befindet sich näher am Eigenleitungs-Halbleiter als der innere Bereich. die injizierten Minoritätsträger diffundieren unter Zwang in die Nähe der Oberfläche der Zone 1. Da sich die Umgebung der Oberfläche nahe beim Eigenleitungszustand befindet, besitzen die Minoritätsträger eine vergleichsweise geringe Möglichkeit zur Rekombination. Daher gelangen sie in hohem Masse zur Zone 3<

Fig. 4- zeigt eine Schaltungsanordnung, die zur quantitativen Messung des Injektionsvorgangs verwendet wird. In Fig. 4- wird das Bauelement gemäss Fig. 2 durch Symbole dargestellt, die der Konvention halber einen bipolaren Transistor entsprechen. D. h. die Zone 1 in Fig. 1 wird als Basis, die Zone 2 als Emitter (der η-leitend ist, und bei dem ein nach aussen zeigender Pfeil in Fig. 4 eingezeichnet ist), und die Zone 3 als

_f 709823/0768

Kollektor betrachtet. Das Schaltungsymbol für die Gate-Elektrode 41 wird-den Symbolen des bipolaren Transistors, der aus den zuvor genannten Zonen besteht, zugefügt. Die Bezugszeichen für die Anschlüsse in Fig. 4 entsprechen den Bezugszeichen für die Anschlüsse der in Fig. 1 dargestellten Teile. D.ie dem bipolaren Transistor entsprechenden Symbole werden hier herangezogen, um zum Ausdruck zu bringen, dass die Minoritätsträgerinjektion bei dem Betrieb betrachtet wird.

Fig. 5 zeigt ein Beispiel für Kennlinien des Halbleiterelements mit einem η-leitenden Emitter, einer p-leitenden Basis, einem η-leitenden Kollektor und einer Gate-Elektrode, wobei das Halbleiterelement mit der in Fig. 4 dargestellten Schaltung gemessen wurde. Das Halbleiterelement wies zwischen dem Emitter und dem Kollektor einen Abstand von etwa 6,5 l*^m auf. Die Breite des Emitters und die Breite des Kollektors betrug etwa 20 um. Wie aus Fig. 5 zu ersehen ist, ist bei diesem Halbleiterlement dann, wenn zwischen der Gate-Elektrode und dem Emitter keine Spannungsdifferenz besteht, d.h., wenn V_&E = 0 ist, der Emitterstrom I_E praktisch gleich dem Basisstrom I-g, d. h. es tritt keine Stromverstärkung auf. Wenn jedoch die Gate-Elektroden-' Emitter spannung V^g ansteigt, fliesst der Emitterstrom I-g, der um Vieles grosser ist als der Basisstrom I-g, und bewirkt dadurch die Stromverstärkung. Wenn beispielsweise V^-g = 1,6 V ist, so ergibt sich für den Stromverstärkungsfaktor ß = Ij/^B ^ein Wert von 1000 bis 2000 in einem Bereich, in dem die Ströme I_x, und I-D einander praktisch proportional sind, d. h. in einem

— 1? —Q

Bereich von 10~ A <Ϊ_Β <Ίθ A. Wenn man in diesem Falle . die Βεο-s-Emitter-Spannung betrachtet, wenn Υ_&Ε = 1,6 V ist, entspricht I_ß = 10" A praktisch dem Spannungswert V-n-g = 0,6 V. Daher ergibt sich bei ausserordentlich kleiner Spannung in Vorwärtsrichtung eine sehr hohe Stromverstärkung. Wenn die Gateelektrodenspannung weiter auf V_GE = 2,0 V oder auf einen noch höheren Spannungswert erhöht wird, wird der Emitterstrom praktisch nur von der Gate-Elektrodenspannung V_&E gesteuert und hängt nicht stark vom Basisstrom ab, wie dies aus Fig. 5 zu ersehen ist. Dies ist deshalb so, weil die Leitfähigkeit auf Grund des Oberflächen-Inversionsschicht-Kanals, wie dies be-

709823/0768

reits erwähnt wurde, ausgeprägt und stark ist, und das Halbleiterelement kann bezüglich seiner Arbeitsweise als Isolierschicht-Feldeffekttransistor angesehen werden.

Auf diese Weise wird bei dem in Fig. 5 dargestellten Beispiel der Stromverstärkungsfaktor, der ausserordentlich gross ist, mit Gate-Elektroden-Emitter-Spannungen Y^ zwischen etwa 1 V und 2 V und in einem Bereich vergleichsweise niederer Basisspannungen und Basisströme erreicht. Dies beruht auf dem'durch den Feldeffekt intensivierten Minoritätsträger-Injektionsphänomen, das bereits anhand von Fig. 3 erläutert wurde. Übrigens wurden die Drain-Elektrodenströme bei Betrieb des Elementes als Isolierschicht-Feldeffekt-Transistor gemessen, wobei die in Fig. 5 aufgezeichneten Messergebnisse erhalten wurden. Die Zone 1 (das Substrat) wurde dabei direkt mit der Zone 2 (der Source-Elektrode) in Fig. 1 verbunden. Die Quadratwurzel der Drain-Elektrodenströme wurde über den Gate-Elektroden-Source-Elektrodenspannungen aufgetragen und es wurde eine lineare Extrapolation durchgeführt. Die sogenannte Schwellwertsspannung Vm, die also als Gate-Elektroden-Source-Elektroden-Spannung bei einem Drain-Elektrodenstrom von 0 A definiert ist, betrug etwa 2 V. Die experimentellen Ergebnisse gemäss Fig. 5 werden im Zusammenhang mit den nachfolgenden Erläuterungen noch klarer verständlich.

Normalerweise besteht zwischen den Drain-Elektroden-Souree-Elektrodenstrom I_n und der Gate-Elektroden-Source-Elektrodenspannung V^-g eines Isolierschicht-Feldeffekttransistors der in den Fig. 6 und 7 dargestellte Zusammenhang. Fig. 6 zeigt die Abhängigkeit der Quadratwurzel von I_c (auf der Ordinate aufgetragen) von V_GE (auf der Abszisse aufgetragen). Der Kurvenverlauf besteht aus einem linearen und einem gebogenen Teil bei kleinen "^I^-Werten. Der Punkt, bei dem sich die Verlängerung des linaren Kurventeils mit der Abszisse schneidet, ist Vrp. Fig. 7 zeigt die Beziehung zwischen log Iq (auf der Ordinate aufgetragen) und V_GE (auf der Abszisse aufgetragen). In Fig. 7 ist der dem gekrümmten Teil von Fig. 6 entsprechende

709823/0768

Bereich ein linearer Kurventeil. V^ in Fig. 7 entspricht einem Punkt, bei dem der lineare Kurventeil nahe an den Krümmungspunkt herankommt. In. Fig. 7 ist die Vorspannung V-g_E auf die Werte +0,5 V, OV und -0,5 V eingestellt. Me Gate-Elektroden-Source-Elektrodenspannungen V_GE, die bei der erfindungsgemässen Schaltungseinheit wirksam werden, d. h. bei denen der StromverStärkungsfaktor gross wird, liegen in einem Bereich, der dem linearen Kurventeil in Fig. 7 entspricht. Mit anderen Worten, die Spannungen V_GE, bei denen ein zwischen den Zonen B und C fliessender Strom exponentiell von der Spannungsdifferenz zwischen der Gate-Elektrode und der Zone B abhängt, sind vorzugsweise die Gate-Elektrodenspannungen. Wenn die Spannung V_GE in diesem Bereich liegt, wird der Oberflächenbereich der Zone A unterhalb der Gate-Elektrode der Bereich mit schwacher Inversion.

Bei einem Element, dessen Abmessungen dem im Zusammenhang mit Fig. 5 verwendeten Halbleiterelement entsprachen und dessen Schwellwertspannung V™ etwa Λ V betrug^ wurden die anhand der in Fig. 4- gezeigten Messungen durchgeführt. Die Fig. 5 entsprechenden, sich dabei ergebenden Kurvenverläufe sind in 'Fig. 8 dargestellt. Wie aus Fig. 8 zu ersehen ist, tritt die verstärkte Injektion auf Grund des Feldeffekts bei dem Element mit kleiner Schwellwertspannung V^ bei einer kleinen Spannung V_GE auf.

Wie durch die vorangegangenen Erläuterungen deutlich wird, weist die Arbeitsweise des Transistors, bei dem die verstärkte Injektion auf Grund des Feldeffekts ausgenutzt wird, das Merkmal auf, dass die Injektion vom Emitterbereich in den Basisbereich, dessen Oberfläche durch den Feldeffekt in den Verarmungszustand oder den Zustand mit schwacher Inversion gebracht wird, durch die Spannung verursacht wird, die (im Falle von Silicium) kleiner als 0,7 V ist, und die die übliche Diodenstrom-Anstiegsspannung ist. Diese Arbeitsweise unterscheidet sich von der Arbeitsweise des üblichen bipolaren Transistors grundsätzlich, bei dem die Injektion praktisch über den gesamten Bereich der Basiszone von statten geht. Auf Grund der Tatsache,

709823/0768

dass die Betriebsweise mit intensivierter Injektion in einen Bereich niederer Spannung und niederen Stromes durchgeführt wird, ergibt sich eine geringe Leistungsaufnahme bzw. ein geringer Leistungsverbrauch, der erfindungsgemässen, integrierten Schaltung. Es sei noch angemerkt, dass die erfindungsgemässe Halbleiterschaltung sich von einem Tetroden-Halbleiterelement mit einer Oberflachenspannungs-Steuerelektrode, welche C. T. Sah in "Proceedings of IEE", Band 49, ßeite 1623, 1961', beschrieben hat, grundsätzlich unterscheidet. Erstens bedeckt die Gate-Elektrode bei dem von Sah vorgeschlagenen Element nur einen Teil auf der Emitterseite einer Basiszonenoberfläche vom Emitter zum Kollektor. Auch wenn die Minoritätsträgerinjektion entlang der Oberfläche vom Emitter aus auftritt, ist es daher schwierig, dass die Minoritätsträger bis zum Kollektor diffundieren, ohne dass sie rekombinieren. Zweitens ist die Metallelektrode an der Basisoberfläche angebracht. Daher rekombinieren Minoritätsträger in diesem Bereich und sie haben es schwierig, zum Kollektor zu gelangen. Tatsächlich konnte auch der sehr grosse Stromverstärkungsfaktor, der im Zusammenhang mit der erfindungsgemässen Schaltung und Anordnung erreicht wird, bei dem Element von Sah nicht festgestellt werden.

Durch die vorausgegangene Beschreibung wurde die grundsätzliche Arbeitsweise der Halbleiterschaltung erläutert, bei der das Oberflächenpotential der Minoritätsträger der Basis durch die' Gate-Elektrode verringert wird, der Basis-Emitterkreis in Vorwärtsrichtung vorgespannt wird, die starke Injektion der Minoritätsträger entland der Basisoberfläche auftritt und die Minorität sträger zum Kollektor gelangen. "

Bei der erfindungsgemässen Halbleiterschaltung ist-es nachteilig, wenn der Emitter und der Kollektor bereits miteinander in elektrisch-leitender Verbindung stehen, bevor die Vorspannung in Vorwärtsrichtung zwischen die Basis vom ersten Leitfähigkeit styp und den Emitter vom zweiten Leitfähigkeitstj^p angelegt wird. Natürlich ist der Strom im leitenden Zustand der HaIb-

709823/0768

leiterschaltung von einer Grosse, dass er durch die an der Gate-Elektrode anliegende Spannung gesteuert werden kann. Es treten jedoch bei der Anwendung der Schaltung Nachteile auf, dahingehend, dass auch dann, wenn keine Spannungsdifferenz zwischen der Gate-Elektrode und dem Emitter, sowie zwischen der Basis und dem Emitter auftritt, der Kollektor-Emitter-Kreis sich im leitenden Zustand befindet. Um den Emitter-Kollektorstrom im kurzgeschlossenen Basis-Emitterkreis kleiner als

—11
10 A oder auf einem entsprechenden Wert zu halten, muss die Basiskonzentration und die Dicke der Isolationsschicht daher so gewählt werden, dass, dann wenn die Basis, vom Emitter aus gesehen, in Durchlassrichtung vorgespannt ist, dieselbe Spannungsdifferenz an der Gate-Elektrode auftreten muss. Oder anders ausgedrückt, wenn die erfindungsgemässe Schaltungseinheit als Isolierschicht-Feldeffekttransistor betrachtet wird, indem die Basis als Substrat, der Emitter als Source-Elektrode und der Kollektor als Drain-Elektrode bezeichnet wird, so hat die Gate-Elektroden-Schwellwertsspannung V_m im kurzgeschlossenen Substrat-Source-Elektrodenkreis dasselbe Vorzeichen wie die Substrat-Source-Elektrodenvorspannung in Vorwärtsrichtung; mit anderen Worten, der Transistor ist vom Anreicherungstyp. Für die nachfolgende Verwendungsweise des Ausdrucks "Schwellwertspannung¹¹ oder "V_m" soll diese Bezeichnung definiert werden als die Gate-Elektroden-Source-Elektrodenspannung zu dem Zeitpunkt, wenn die einheitliche, erfindungsgemässe Halbleiterschaltung als Isolierschicht-Feldeffekttransistor betrachtet wird, wie dies zuvor erläutert wurde, wobei die Gate-Elektroden-Source-Elektrodenspannung bei bestimmten Stromwerten erforderlich ist, damit der Strom zwischen der Drain-Elektroden vom zweiten Leitfähigkeitstyp und der Source-Elektrode vom zweiten Leitfähigkeitstyp in dem Falle zu fliessen beginnen kann, bei dem das Substrat vom ersten Leitfähigkeitstyp mit der Source-Elektrode kurzgeschlossen ist (oder ins einzelne gehend, die einem Strom Null entsprechende Gate-Elektroden-Source-Elektrodenspannung, die durch Extrapolation unter der Annahme erhalten wird, dass die Quadratwurzel des zwischen der Drain-Elektrode und der Source-Elektrode fliessenden Stromes proportional der Gate-

709823/0768

Elektroden-Source-Elektrodenspannung ist).

Nachfolgend wird die Erfindung in Verbindung mit erfindungsgemässen Ausführungsformen im einzelnen beschrieben.

Beispiel 1

Fig. 9 zeigt einen Querschnitt durch einen Halbleiteraufbau zur Erläuterung des ersten erfindungsgemässen Ausführungsbeispiels. Das Herstellungsverfahren einer integrietten Schaltung dieser Ausführungsform soll kurz beschrieben werden. Zu aller erst werden in einem η-leitenden Halbleitersubstrat 1 mit einem spezifischen Widerstand von 2 SLcm schacht- bzw. wannenförmige (well-shaped), p-leitende Zonen 2, 2' und 2" bis zu einer Tiefe von etwa 6 um durch Ionenimplantation von B⁺ und einer nachfolgenden Wärmebehandlung ausgebildet. Danach werden p-leitende Zonen mit hoher Konzentration (nachfolgend kurz als "p⁺-Zonen" bezeichnet) 21, 22, 23 und 24 am Rand der p-leitenden Wannen (wells) eindiffundiert. Danach wird eine Oxidschicht 4 mit einer Dicke von 1000 S. aufwachsen gelassen und darauf dann polykristalline Siliciumbereiche 41, 42 usw. -aufgebracht. Unter Verwendung des polykristallinen Siliciums als Maske wird eine Phosphorionen-Implantation ausgeführt und es werden η-leitende Zonen mit hoher Konzentration (nachfolgend kurz als "n⁺-Zonen" bezeichnet) 31, 32, 33» 34, 35, 36 ... innerhalb der p-leitenden Wannen und in Bereichen ausgeführt, die mit dem η-leitenden Substrat in Berührung stehen. An den erforderlichen Stellen werden Metallelektroden 51, 52, 53, 54, 56, 57 ··· vorgesehen. Auf diese Weise wird die integrierte Schaltung fertiggestellt. Bei dem zuvor beschriebenen Verfahren werden dicke Oxidschichten 40 mit darin enthaltenen Phsophor an verschiedenen Stellen ausgebildet. In Fig. 9 dient die η -Zone (beispielsweise die Zone 33) dazu, eine Leitung zu verhindern, die einem Oberflächenkanal zwischen den p-leitenden Wannen (2 und 2¹) zuzuschreiben ist« Die Ausbildung der ρ -Zone (beispielsweise die p⁺-Zone 22) um die p-leitende Wanne herum dient dazu, zu verhindern, dass die p-leitende Wanne in eine η-leitende Wanne invertiert. Bei der vorliegenden

70 9823/0768

Ausführungsform sind sehr viele erfindungsgemässe unitäre Halbleiterschaltungen bzw. Halbleiterschaltungs-Einheiten als laterale npn-Transistoren mit Oberflächen-Potentialsteuerelektroden, beispielsweise ein lateraler npn-Transistor mit einem Emitter 31, einem Kollektor 32 und einer Basis 2 und mit einer Oberflächen-Potentialsteuerelektrode 4-1 integriert. Es ist weiterhin möglich, die elektronische Schaltungseinheit durch Anlegen eines Eingangssignals an die Oberflächen-Potentialsteuerelektrode 4-1 zu betreiben.

An einer Stelle der in Fig. 9 dargestellten, integrierten Schaltung befindet sich ein Ringoszillator, der aus Lastwiderst and s-Inv er tern, die in der in Fig. 10 dargestellten Weise geschaltet sind, besteht. Als Lastwiderstände R^ in Fig. 10 werden Widerstände der polykristallinen Siliciumschichten oder p-leitende, eindiffuendierte Widerstände verwendet. Das Substrat 1 wird über die n⁺-Zone 36 (vgl. Fig. 9) auf einer Versorgungsspannung Vq_C gehalten. Zusätzlich zur Versorgungsspannung Vqq wird eine Gate-Elektroden-Versorgungsspannung Vqq angelegt. Wenn dann ein bezüglich des an Masse liegenden Emitters positives Eingangssignal an einer Basis jeder Inverter-'stufe in Fig. 10 anliegt, tritt am Kollektor als Ausgangssignal ein Signal mit dem Pegel UuIl auf. Wenn dagegen an der Basis ein Signal mit dem Null-Pegel anliegt,tritt, als Kollektorausgangssignal ein positiver Pegel auf. Daher kann die Schwingung oder Oszillation auf die Weise hervorgerufen werden, dass das Ausgangssignal einer Verbindung, die aus einer ungeraden Anzahl von Invertern besteht, an den Eingang der ersten Stufe zurückgeführt wird. Gleichzeitig wird eine Spannung, die bezüglich des Emitters positiv ist, an eine Gate-Elektrode gelegt, so dass das Potential der Elektronen, die Minoritätsträger der Basis sind, an der Oberfläche der Basis kleiner als im Innenbereich der Basis werden kann. Die zuvor beschriebene Schaltung stellt also _ein konkretes erfindungsgemässes Ausführungsbeispiel dar.

709823/0768

265Λ677

Die-Schwingungsform der zuvor beschriebenen Oszillation des Vorganges wurde durch Verwendung einer Probe und eines Oszilloskops gemessen. Die Verzögerungszeit t -, pro Inverterstufe in Pig. 10 wurde aus der Schwingungsfrequenz und die Leistungsaufnahme bzw. der Leistungsverbrauch p^ pro Stufe wurde aus der Ver sorgungssp annung V^ und dem Lastwiderstand'Ej- errechnet. Es ergaben sich die Werte p_d = 3 x 10" V und t -,. = 0,7 jns und das Produkt von Leistungsaufnahme und Verzögerungszeit, nämlich der Wert t -jP^. war 0,02 ρJ. Bei Untersuchung der Arbeitsspannung wurde festgestellt, dass eine logische Operation bis zu den kleinsten* Versörgungsspannungen V_cc von 0,25 V hinab durchgeführt werd-ea konnten. Dieser kleine Spannungswert konnte bei herkömmlichen integrierten Schaltungen niemals für die Versorgungsspannungen erreicht werden und die Möglichkeit, mit solch kleinen Betriebsspannungen zu arbeiten, beruht auf der Tatsache, öass die erfindungsgemässe Halbleiterschaltung, die die Injektion von Minoritäts-Ladungsträgern entlang der Oberfläche äurch den Feldeffekt in stark intensivierter Weise ausnützt, bei einer relativ kleinen Spannung und damit mit einem geringen leistungsνerbrauch arbeitet.

Damit die erfindungsgemässe Schaltungseinheit unter optimalen Bedingungen, beispielsweise bei einem möglichst kleinen Produkt aus Leistungsaufnahme und Verzögerungszeit arbeiten kann, muss eine geeignete Gate-Elektroden-Versorgjsiigsspannung V_fiG gewählt werden. Es wurde bereits erwähnt, dass die optimale Gate-

OPT Elektroden-Versorgungsspannung Yq^ Eur Ausbildung des Oberflächenkanals mit der SchwellwertspannBug Vm in Beziehung steht Experimentell wurde festgestellt, dass bei einer Schaltungs-

QPT einheit mit ν_φ = 1,3 V sich für V_rr der Wert 1,0 V und im Falle eines Elementes mit V_T = 0,3 V, sich für Vqq ein Wert von 0 (Null) V ergibt. Im letzteren Falle war der Betrieb bei V_cc = 0,25 V am besten. Daher kann dann, wenn die Schaltung gemäss der vorliegenden Ausführungsförm als Isolierschicht-Feldeffekttransistor betrachtet und die entsprechenden Ausdrücke verwendet werden, gesagt werüen, dass die Schaltung durch Anlegen von Signalen betrieben wiffirde, so dass das Sub-

709823/0768

strat bis zu etwa 0,25 V in einem Zustande in Vorwärtsrichtung vorgespannt wurde, bei dem die Gate-Elektrodenspannung um etwa 0,3 V kleiner als der Schwellwert ist. Im vorliegenden Falle ist unter dem Ausdruck "Substrat" die p-leitende Wanne zu verstehen. . ■ :

Das vorliegende Beispiel zeigt, dass die erfindungsgemässe. Halbleiterschaltung mit einer sehr kleinen Versorgungsspannung und einer sehr kleinen Leistungsaufnahme arbeitet, wie dies bisher noch nicht möglich war. Bei d?r zuvor beschriebenen Schaltung, die auf Vm = 0,3 V eingestellt oder einreguliert wurde, betrug die optimale Gate-Elektroden-Emittervorspannung 0 (Null) V. Daher können die Verbindungen bzw. Anschlüsse auf oder an dem Schaltungsplättchen oder dem Chip durch vorheriges Verbinden der Gate-Elektrode mit dem Emitter in bzw. auf der Schaltung sehr einfach hergestellt und ausgeführt werden.

Beispiel 2

In Fig. 11 ist eine zweite Erfindungsgemässe Ausführungsform, in der der' zuvor beschriebene Erfindungsgedanke realisiert wurde, in Aufsicht dargestellt. Der Herstellungsvorgang bei der vorliegenden Ausführungsform entspricht im wesentlichen dem Herstellungsvorgang bei der ersten Ausführungsform. Ein Unterschied besteht jedoch darin, dass eine sehr geringe P -Ionenimplantation nur in der Oberfläche des aktiven Elementes zusätzlich zur B⁺-Ionenimplantation, die die Premdatomkonzentration der p-leitenden Wanne festlegt, vorgenommen wird, um die Schwellwertspannung V™ gleich 0,3 V zu machen, oder genauer ausgeführt, sind in einem η-leitenden Substrat 1 eine p-leitende Wanne 2, p⁺-Zonen 21 und 22, n⁺-Zonen 31 und 32 und eine polykristalline Silicium-Gate-Elektrode 41 ausgeführt (vgl. Fig. 11). Der Emitter 3I, der Kollektor 32 und die Basis 2, oder eine Zone 22 der Basis 2 mit hoher Konzentration sind über metallische Leiter 51> 53 und 52 jeweils über Kontaktfenster 6 verbunden. Die Gate-Elektrode 41 ist direkt mit einer Emitterleitung 51 über ein Kontaktfenster 61 verbunden. Die

709823/0768

p^-Zone 22 wird als Kanal-Stopper, Kanal-Begrenzer oder Schutzband bezeichnet und dient dazu, die p~Inversion der Oberfläche des Substrats 1 zu verhindern.

Die Schaltgeschwindigkeit und die Leistungsaufnahme bzw. der Leistungsverbrauch werden auch bei der vorliegenden'Ausführungsform mit einer Schaltung ermittelt, die der von Fig. 10 entspricht. Dabei konnten im wesentlichen die gleichen Eigenschaften und Werte, wie bei der ersten Ausführungsform festgestellt werden. Da die Spannungs- bzw. Stromversorgungsleitungen für die Gate-Elektroden bei der vorliegenden Ausführungsform auf dem Halbleiterplättchen weggelassen werden können, ist die Herstellung und die Ausbildung der vorliegenden Schaltung einfacher und die Zahl der Elemente pro Flächeneinheit konnte um 20 % gegenüber der ersten Ausführungsform erhöht werden. Fig. zeigt das Ersatzschaltbild der Schaltungseinheit gemäss der vorliegenden Ausführungsform und die dabei verwendeten Bezugszeichen entsprechen den Bezugszeichen, die im Zusammenhang mit Fig.· 11 verwendet wurden.

Beispiel 3

Fig. 13 zeigt eine Schaltungsanordnung, die der Erläuterung der dritten erfindungsgemässen Ausführungsform dient. Der Querschnitt durch den Halbleiteraufbau bei der vorliegenden Ausführungsform entspricht dem in Fig. 9 dargestellten Querschnitt. Die Fremdatomkonzentration der p-leitenden Wanne wurde so gewählt und eingestellt, dass V™ etwa 1,0 V betragen kann. Bei dem vorliegenden Ausführungsbeispiel sind, wie in Fig. 13 dargestellt ist, die Gate-Elektroden direkt mit der Spannungsbzw. Stromversorgungsleitung auf dem Plättchen verbunden, so dass die Gate-Elektrodenspannung gleich der Hauptversorgungsspannung ist. Da am Substrat selbst beim vorliegenden Ausführungsbeispiel (vgl. Fig. 9i das Substrat 1) die Versorgungsspannung anliegt, kann der Anschluss oder die Verbindung der Leitung auf einfache Weise dadurch vorgenommen werden, dass ein Gate-Elektrodenanschluss in Berührung mit dem Substrat an einer Stelle gebracht wird, an der der Anschluss gerade aus

709823/0768

2654R77

der p-ieisenden Wanne herauskommt. Dies ermöglicht eine grössere Packungsdichte als bei dem zweiten Ausführungsbeispiel. Der in Fig. 13 dargestellte Ringoszillator, der bei Versorgungsspannungen T_n„ von 0,3 V bis 1,5 V oder bei entsprechenden Werten betrieben wird, zeigte für das Produkt von Leistungsaufnahme und Verzögerungszeit einen Wert von 0,03 pJ·

Beispiel 4

Die vierte erfindungsgemässe Ausführungsform soll anhand von Fig. 14 beschreiben werden. Auch diese Ausführungsform kann im Querschnitt denselben Aufbau besitzen, der anhand von Fig. 9 erläutert wurde und der Halbleiteraufbau soll anhand von Fig. 14- unter Bezugnahme auf Fig. 9 beschrieben werden. Der Schaltungsaufbau geaiäss der vorliegenden Ausführungsform besitzt eine p-leitende Wannenbasis 2¹ , eine mit der Basis 2¹ in Kontakt stehende p⁺-Zone 231 die die Basis 2¹ umgibt und in einem η-leitenden Substrat 1 ausgebildet ist, einen Emitter 34- und einen Kollektor 35? die in der p-leitenden Wanne 2' ausgebildete η -Zonen sind, eine polykristalline Silicium-Gate-Elektrode 42, die über einer Isolierschicht eine Basisoberfläche bedeckt, die sich vom Emitter zum Kollektor erstreckt, sowie Elektrodenleitungen 54, 55 und 56 für den Emitter, die Basis und eine Gate-Elektrode, sowie Kontaktfenster 6 für diese Elektrodenleitungen. Dieser Aufbau weist dabei das Merkmal auf, dass die Basis-Metallverbindung 55 über ein Kontaktfenster 62 direkt mit der Gate-Elektrode 42 verbunden ist. Die Schaltung ist gemäss einem Ersatzschaltbild in Fig. 15 dargestellt. Die Bezugszahlen für die Anschlüsse in Fig. 15 entsprechen den Bezugszahlen von Fig. 14, so dass Fig. 15 nicht weiter beschrieben zu v/erden braucht. Die Kennwerte und Kennlinien der Schaltungseinheit gemäss der vorliegenden Ausführungsform wurden mit der in Fig. 16 dargestellten Schaltung gemessen und die Messergebnisse sind in Fig. 17 aufgetragen. Man erhielt für die Stromverstärkungsfaktoren die Werte 50 oder grössere Werte bei

—12
Basisströaen Ig von 10 A oder grösseren Basisströmen. Die vorliegende Schaltung weist das wichtige Merkmal auf, dass

70982 3/0768

gleichzeitig ein Eingangssignal an die Basis zum Vorspannen des Emitters in Vorwärtsrichtung an die Gate-Elektrode angelegt wird. Das Eingangssignal dient dazu, die Minoritätsträger aus dem Emitter in die Basis zu injizieren und weiterhin auch dazu, die Ladungsträger auf die Basisoberfläche begrenzt zu halten. Wenn der an der Basis angelegte Strom klein ist, oder anders ausgedrückt, wenn die Basis-Einitter-Spannung klein ist, wird daher das Minoritätsträger-Potential der Basisoberfläche auf einem vergleichsweise hohen Wert gehalten. Der Strom, der zwischen dem Kollektor und dem Emitter im "ausgeschalteten" Zustand bzw. im nicht-leitenden Zustand der erfindungsgemässen Schaltung fliesst, kann daher auf einen sehr kleinen Wert begrenzt werden. Bei einem Inverter, der aus Halbleiterschaltungseinheiten gemäss dem vorliegenden Ausführungsbeispiel bestand, ergab sich für die Leistungsaufnahme pro Stufe p-, ein

-8
Wert von 2 χ 10 W und für die Yerzögerungszeit t, ein Wert von 0,2 us. Die Schaltung gemäss dem vorliegenden Ausführungsbeispiel besitzt eine schärfere Strom-Abschaltkennlinie, wie dies bereits zuvor besehrieben wurde, und darüberhinaus ist, wie aus Fig. 14- zu ersehen ist, keine eigene, unabhängige Gate-Elektroden-Verdrahtung erforderlich, so dass dadurch auch die Packungsdichte erhöht werden kann.

Das zuvor beschriebene Ausführungsbeispiel der erfindungsgemässen Schaltung ermöglicht nicht nur eine Verkleinerung der Verdrahtungsfläche bzw. der Leiterfläche und eine Erhöhung der Packungsdichte, sondern dabei liegen auch die bei dem 2., 3. und 4-. Ausführungsbeispiel erläuterten Schaltungseigenschaften vor, nämlich dass die Gate-Elektroden direkt mit den Emittern, den Basen, den Versorgungsspannungsanschlüssen oder den Kollektoren auf dem Halbleiterplättchen verbunden sind.

Beispiel 5

Die fünfte Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand des in Fig. 18 dargestellten Querschnitts beschrieben. Die vorliegende Ausführungsform ist aus Grundschal -

709823/0768

tungen aufgebaut,, die folgende Teile oder Bereiche besitzen: Eine p-leitende Wanne 2 mit einer Tiefe von 6 um und einer

1fi — ⁷I

°berflächen-Akzeptorkonzentration von 1 χ 10 cm" , wobei diese p-leitende Wanne 2 in einem Substrat eines ersten Leitfähigkeit styps, beispielsweise einem η-leitenden Siliciumsubstrat 1 mit einem spezifischen Widerstand von 5 SL cm ausgebildet ist, p-Zonen 21 und 22 mit vergleichsweise hoher Konzentration, n-Zonen 31 und 32 mit hohen Konzentration, eine Gate-Elektrode 4-1, die auf einer Oberfläche über einem 1000 §. dicken Oxidfilm 4 ausgebildet ist, eine dicke Isolierschicht 40, sowie Metall elektroden 51₅ 52und 53· I¹¹¹ vorliegenden lalle ist die p-Zone 21 mit vergleichsweise hoher Konzentration durch Diffusion durch dasselbe Diffusionsfenster wie auf der rechten Hälfte der n-Zone 31 ausgebildet worden. Wenn dieser Aufbau als Isolierschicht-Fedleffekttransistor angesehen wird, weist dieses auf diese Weise hergestellte Element einen Aufbau auf, der als Diffusions-Selbstausrichtungs-MOS-Transistor (diffusion-selfaligned MOS transistor) oder als doppelt-diffundierter MOS-Transistor (double-diffused MOS transistor) bezeichnet wird, und der in einem Aufsatz von Tarui et al. in "Journal of Japan Society of Applied Physics", Supplement zu Band 40, Seite 193» beschrieben ist. Auch bei Verwendung eines derartigen Aufbaus im Zusammenhang mit der erfindungsgemässen Schaltung kann dadurch die benötigte Diffusionszeit der Ladungsträger durch die Basiszone verkürzt werden.· "Die Gründe hierfür sollen nachfolgend erläutert werden. Wenn in Fig. 18 die Zone 31 der Emitter und die Zone 32 der Kollektor ist, bestehen die zwischen den beiden Zonen 31 und 32 liegenden Basiszonen aus der p-Zone 21. mit vergleichsweise hoher Konzentration und der p-Zone 2 mit vergleichsweise geringer Konzentration. Daher kann das Minoritätsträger-Potential durch das elektrische PeId der Gate-Elektrode vergleichsweise einfach und leicht in der Oberfläche der Zone 2 verringert werden. Wenn das Minoritätsträger-Potential der Oberfläche der Zone 21 durch die Gate-Elektrodenspannung auf einen Wert verringert ist, der ausreicht, die erfindungsgemässe Schaltung zu betreiben, so tritt der Inversionszustand· von in der Oberfläche der Zone 2 auf und die Inversionszone wirkt praktisch so, als ob sie der Kollektor sei. Abge-

709823/076«

sehen davon,kann die Breite der Zone 21 durch doppelte Diffusion von Akzeptor-Fremdatomen und Donator-Fremdatomen so ausgebildet werden, dass sie ausreichend klein ist und eine Abmessung von etwa 1 /um aufweist. Es ist weiterhin möglich, das Element durch Anlegen eines Eingangssignales an die_;Gate-Elektrode 41 zu betreiben.

Bei dem vorliegenden Ausführungsbeispiel wurde der Ringoszillator, 'der aus bis zu elf Inverterstufen besteht, wie diesin Fig. 10 dargestellt ist, unter Verwendung der erfindungsgemässen, in Fig. 18 gezeigten Schaltungseinheiten aufgebaut. Bei diesem Beispiel war als Gate-Elektroden-Versorgungsspannung Yqq ein Wert von 2,5 V und als Hauptversorgungsspannung Y_rn ein Wert

-8 von 0,4 V erforderlich. Die Verzögerungszeit betrug 6 χ 10 s

und die Leistungsaufnahme betrug 1 χ 10 W pro Inverterstufe. Daher erhielt man für das Produkt aus Leitungsaufnahme und Ver-

-15
zögerungszeit den Wert 6 χ 10 J.

Beispiel 6

Das sechste erfindungsgemässe Ausführungsbeispiel wird anhand der Fig. 19 und 20 beschrieben. Fig. 19 zeigt einen Teil des Querschnitts durch die vorliegende Ausführungsform. Der Aufbau bei dieser Ausführungsform soll nachfolgend anhand der Herstellungsschritte erläutert werden. Als Ausgangsmaterial wird sogenanntes SOS-Material (silicon on sapphire-Material) verwendet, bei dem eine epitaxiale p-leitende SiIieiumschicht 2 mit einer

16 -3 Ladungskonzentration gon 1 χ 10 cm ^ auf ein Saphir- bzw. Quarzsubstrat aufwachsen gelassen wird. In einer Zone 21 wird eine p-Diffusion mit hoher Konzentration durchgeführt (vgl. Fig. 20), wobei Silicium entfernt wird, so dass ein Inselbereich I übrigbleibt. Wie aus Fig. 19 zu ersehen ist, wird auf einer °berflächen-Siliciumoxid-Schicht 4 eine polykristalline Silicium-Gate-Elektrode 41 ausgebildet. Danach wird zur Ausbildung der Zonen 31 und 32, die η-Zonen mit hoher Konzentration darstellen, durch Ionenimplantation ausgebildet. Dann wird eine dicke Isolationsschicht 40 aufgebracht (vgl. Fig. 19) und es

709823/0768

werden Hetalleiter 511 52 und 53 durch die Kontaktfenster 6 hergestellt (vgl. Fig. 20). Nunmehr ist das Schaltungselement fertig. Bei der vorliegenden Ausführungsform wurde der in Fig. 10 dargestellte Eingoszillator mit den in den Fig. 19 und 20 dargestellten Schaltungseinheiten aufgebaut. Durch Verwendung des SOS-Materials beim vorliegenden Ausführungsbeispiel wird die Arbeitsgeschwindigkeit der erfindungsgemässen Schaltung wesentlich verbessert und es zeigte sich tatsächlich auch, dass beim vorliegenden Beispiel eine Verzögerungszeit

-9
pro Inverterstufe von 8 χ 10 s und eine Leistungsaufnahme bzw. ein Leistungsverbrauch von 5 x 10~ W erreicht wurde. Die erfindungsgemässe Halbleiterschaltung arbeitet nicht mit sehr hoher Geschwindigkeit. Einer der Gründe hierfür liegt darin, dass parasitäre Kapazitäten auf Grund des Schaltungsaufbaus bzw. auf Grund der Halbleiterstruktur ziemlich gross sind. Wie aus dem Querschnitt von Fig. 19 bei dem vorliegenden Ausführungsbeispiel zu ersehen ist, steht die Basis, die den Signaleingang darstellt, nur an einem Teil der Seitenwand mit dem an Masse liegenden Emitter oder dem den Signalsusgang bildenden Kollektor in Verbindung, und die Basis liegt nicht mit einem Teil unterhalb dem Emitter und dem Kollektor, wie dies bei dem • ersten bis vierten erfindungsgemässen Ausführungsbeispiel der Fall war, deren Querschnitte in Fig. 9 dargestellt sind. Auf Grund des Halbleiteraufbaus gemäss der in den Fig. 19 und 20 dargestellten Ausführungsform ergeben sich wesentlich kleinere parasitäre Kapazitäten und eine wesentliche Erhöhung der Arbeitsgeschwindigkeit. Weiterhin ist es möglich, das erfindungsgemässe Schaltungselement durch Anlegen eines Eingangssignals an die Gate-Elektrode 4-1 zu betreiben.

Beispiel 7

Ein siebentes Ausführungsbeispiel der vorliegenden Erfindung wird anhand von Fig. 21 beschrieben. Die vorliegende Ausführungsform gemäss Fig. 21 unterscheidet sich von der ersten bis vierten Ausführungsform der Erfindung, die anhand von Fig. 9 beschrieben wurden, in folgenden Punkten nicht; Auch das vorliegende Aus-

709823/0768

■ ■ ■

führungsbeispiel besitzt ein n-ieitendes Substrat 1, eine pleitende Wanne 2, eine p⁺-Zone 21, einen n⁺-Emitter 31, einen n⁺-Kollektor 32, einen dünnen Isolierfilm 4, eine polykrxstalline Siliciumschicht 4-1, eine dicke Isolierschicht 40 und Metallelektroden 51, 52 und 53. Diese vorliegende Erfindung weist jedoch das Merkmal auf, dass eine dünne η-Zone T mit vergleichsweise hoher Konzentration, einer Dicke von 0,1 /im und einer Konzentration von Λ χ 10 cm ^ in einem Bereich vorgesehen ist, der einem Abschnitt direkt unterhalb der Gate-Elektrode und die Kollektorzone 32 verbindet. Das Ausbilden einer solchen dünnen η-Zone dient dem Zweck, die Stehspannung in einem Isolier schicht-FeldeffektransiEtor zu erhöhen. Bei der vorliegenden Erfindung ist es jedoch wichtiger, den Durchgriff zwischen dem Emitter und dem Kollektor und dadurch einen Strom, der nicht durch die. Spannung an der Gate-Elektrode oder der Basis gesteuert werden kann, zu verhindern, als die Stehspannung zu vergrössern, die durch den Lawinendurchbruch bzw. den Lawinendurchschlag festgelegt ist. Insbesondere dann, wenn die Gate-Elektrodenlänge klein ist, ist es vom zuvor beschriebenen Standpunkt her von Bedeutung, nur eine flache, nicht tiefe η-Zone, beispielsweine die Zone T in Kontakt mit der Kollektorzone zu bringen. Es ist in diesem Falle auch möglich, das Schaltungselement durch Anlegen eines Eingangssignals an die Gate-Elektrode 41 zu betreiben.

Bei dem vorliegenden Ausführungsbeispiel könnte die Gate-Elektrodenlänge klein - bis zu 1 /um - durch Verwendung des in Fig. 19 gezeigten Aufbaus gemacht werden, und dementsprechend

—8 könnte die Schaltgeschwindigkeit bis zu etwa 3 x 10~ s erhöht werden. Bei der erfindungsgemässen Haltleiterschaltung unterscheiden sich Emitter und Kollektor praktisch nicht, sie sind vielmehr einander gleich. Bei dem hier verschriebenen Ausführungsbeispiel und,bei dem fünften, in Fig. 18 dargestellten Ausführungsbeispiel besteht keine Symmetrie zwischen Emitter und Kollektor. Die offentsichtlich nicht vorhandene Symmetrie kann jedoch beim fünften Ausführungsbeispiel dadurch wieder hergestellt werden, dass eine p-Zone mit vergleichsweise hoher Konzentration auch vom Kollektor-Diffusionsloch eindiffundiert wird,

709823/0768

und dass diese p-Zone mit der p-Zone mit derselben Konzentration vom Emitter-Diffusionsloch her in Kontakt gebracht wird; und beim siebenten Ausführungsbeispiel ist dies dadurch möglich, dass die dünnen, nicht sehr tiefen η-leitenden Schichten T auf beiden Seiten der Gate-Elektrode 41 symmetrisch ausgebildet werden.

Beispiel 8

Die achte, erfindungsgemässe Ausführungsform 'wird anhand eines in Fig. 22 dargestellten Querschnitts, einer in Fig. 23 dargestellten Schaltung und einer in Fig. 24 dargestellten Aufsicht erläutert. Das in Fig. 22 dargestellte Ausführungsbeispiel besitzt ein η-leitendes Substrat 1, eine p-leitende Wanne 2, eine p⁺-Zone 21, n⁺-Zonen 31, 32 und 331 einen dünnen Isolierfilm 4, polykristalline Gate-Elektroden-Siliciumschichten 41 und 42, eine dicke Isolierschicht 40 und Metallelektroden und Metallleitungen 51 und 52. Bei dieser Ausführungsform sind mehrere Gate-Elektroden 41 und 42 für die einzige p-leitende Wanne vorgesehen und die n⁺-Elektrode 31 erstreckt sich über den Rand der p-leitenden Wanne nach aussen, so dass sie mit dem n-leiten-■ den Substrat 1 in Verbindung steht. Das Herstellungsverfahren bei der vorliegenden Ausführungsform unterscheidet sich nicht vom Herstellungsverfahren der anhand des in Fig. 9 dargestellten Querschnitts erläuternden ersten Ausführungsform. -Das Beispiel einer gemäss der vorliegenden Ausführungsform aufgebauten Schaltung ist durch die Schaltungsanordnung in Fig. 23 und die Aufsicht in Fig. 24 dargestellt. Diese Schaltung ist ein NOR-Glied mit zwei Eingängen IW1 und IN2. Eine Treiberstufe Q1 ist ein erfindungsgemässes Halbleiter-Schaltungselement, bei dem der Emitter die n-Zone 31 in Fig. 22, der Kollektor die n-Zone 32, die Gate-Elektrode die Schicht 41 und die Basis die p-Zone 2 mit der p-⁺-Zone als Ausgangszone ist, und das eine externe, positive Gate-Elektroden-Versorgungsspannung Vnn* und eine Eingangssignal quelle IN1 zum Spannen des Basis-Eaiitterkreises in Vorwärtsrichtung aufweist, wobei das Eingangssignal zwischen einem positiven Spannungswert und einem Spannungswert Null wech-

709823/0768

aelt. Anhand von Pig. 24- ist leicht ersichtlich., dass die Treiberstufe Q2 der Treiberstufe Q1 entspricht.

Andererseits ist eine Laststufe T1 ein Feldeffekttransistor, bei 'dem (vgl. Fig. 22 und 23) die Source-Elektrode aus der n⁺-Zone 32, die Drain-Elektrode aus der n⁺-Zone 33» das Substrat aus der p-leitenden Wanne 2 und die Gate-Elektrode aus der Schicht 42 besteht. Die Laststufe T2 entspricht der Laststufe T1. Da die Laststufen T1 usw. in denselben p-leitenden Wannen, wie die Treiberstufen Q1 usw. liegen, bilden sie auch Schaltungselemente der erfindungsgemässen Schaltung. Sie werden jedoch absichtlich als Feldeffekttransistoren bezeichnet und auch in Fig. 23 als solche dargestellt. Der Grund hierfür liegt darin, dass die Oberfläche eines aktiven Bereiches des Lastelementes bzw.. der Last stufe, beispielsweise der Laststufe T1 normalerweise durch die Versorgungsspannung Vnnp i^Q einemiintensiven Inversionszustand gehalten wird und es kann gesagt werden, dass das Lastelement sich nicht von einer blossen MOS-Last vom Anreicherungstyp unterscheidet. In diesem Falle ist es auch möglich, die erfindungsgemässe Schaltungseinheit durch Anlegen des Eingangssignals an die Gate-Elektrode-41 zu betreiben.

Wie in Fig. 24- dargestellt ist, werden beim NOR-Glied gemäss der vorliegenden Ausführungsform die Eingangssignale über die p⁺-diffundierten Schichten 21, 21' angelegt und über die p⁺-Schicht 22 bereitgestellt. Obgleich zwei Systeme für die Gate-Elektroden-Versorgungsleitungen vorhanden sind, führen die Verbindungen und Anschlüsse auf dem Haltleiterplättchen daher nicht zu grösseren Schwierigkeiten und Unklarheiten. Bei den Konzepten der herkömmlichen integrierten Schaltungen wurden die Signale mit den Spannungen, die bezüglich des als Masseleiters verwendeten, η-leitenden Substrates positiv sind, nicht durch das Innere der p⁺-leitenden Schicht geführt. Da die Gate-Elektrode bei der vorliegenden Ausführungsform mit einer sehr kleinen Versorgungsspannung von nur 0,25 V bis 0,4 V oder mit ähnlichen Spannungswerten beaufschlagt wird*, sind solche Verbindungen möglich. Es muss nicht extra noch betont zu werden, dass die polykristallinen Siliciumschichten oder die Metallver-

7098 2 3/0768

bindungen auch als Eingangs- oder Ausgangsanschlüsse benutzt werden können.

Beispiel 9

Das neunte Ausführungsbeispiel gemäss der vorliegenden Erfindung wird nachfolgend anhand des Querschnitts in Fig. 25, der Schaltungsanordnung in Fig. 26 und der Aufsicht in Fig. 27 beschrieben. Fig. 25 zeigt einen Aufbau mit einem η-leitenden Siliciumsubstrat 1, p-leitenden Wannen 2 und 2¹, p⁺-Zonen 21 und 22, n⁺- Zonen 31, 32, 33, 34- und 35, einen Isolierfilm 4, einer dicken Isolierschicht 40, polykristalinen Silicium-Gate-Elektroden 41 und 42, einer polykristallinen SiIieiumleitung 43 und Metallelektrodenleitungen 51, 52, 53 und 54. Das Herstellungsverfahren bei der vorliegenden Ausführungsform unterscheidet sich nicht wesentlich von dem Herstellungsverfahren, das im Zusammenhang mit dem ersten Ausführungsbeispiel beschrieben wurde. Mit diesem Halbleiteraufbau wurde die in Fig. 26 dargestellte Schaltung gebildet. Die Funktionen und die Arbeitsweise der Schaltung soll anhand der Aufsicht in Fig. 27 erläutert werden. Die in Fig. 26 dargestellte Schaltung ist ein Inverter, bei dem eine Treiberstufe Q1 ein Bestandteil der erfindungsgemässen Halbleiterschaltung ist. Die Treiberstufe Q1 ist in der p-leitenden Wanne 2 ausgebildet und deren Eingang oder Basis, an die ein Yorspannungssignal in Vorwärtsrichtung bezüglich des als η -Zone 31 vorliegenden Emitters angelegt wird, ist die p-leitende Wanne 2 mit der p⁺-Zone 21 als Herausführanschluss und der Kollektor ist die η -Zone 32. Darüberhinaus ist die seitliche Breite des Elementes, d. h. die Breite der einander gegenüberliegenden Linien des Emitters und des Kollektors (vgl. Fig. 27) vergleichsweise gross ausgebildet, um den Widerstand während des leitenden Zustande der Treiberstufe Q1 klein zu halten. Die Laststufe T1 ist dagegen ein Feldeffekttransistor, der in der pleitenden Wanne 2' ausgebildet ist, in der sich nicht das Element Q1 befindet. Das Lastelement T1 besitzt als Source-Elektrode die n⁺-Zone 33 und als Drain-Elektrode die n⁺-Zone 34 sowie die Gate-Elektrode 42. Der Kollektor des Treiberelementes Q1 steht mit der Source-Elektrode 33 des Lastelementes T1 über

709823/0768

die Metallleitung 51 in Verbindung, die weiterhin mit der Metall eitung 53 und der polykristallinen Silicium-Leitung 43 in Verbindung steht, um für die nachfolgende Stufe ein Eingangssignal bereitzustellen. Die Gate-Elektrode des Lastelementes T1 steht mit der p⁺-Zone 22 in Verbindung. Gleichzeitig ist die p⁺-Zone 22 über die Leitung 52 mit der n⁺-Zone kurzgeschlossen, so dass die p⁺-Zone 22 an Masse liegt. Die Drain-Elektrode 34 des Lastelementes T1 wird über die Spannungsversorgungsleitung 54 mit einer Versorgungsspannung von 3 V beaufschlagt.

Wenn an der Eingang ski e tame EING (vgl.Fig. 26), d. h. an der p⁺- Zone 21 in Pig. 25 oder Fig. 27 ein Eingangssignal von 0,25 V anliegt, geht das Treiberelement Q1 in den leitenden Zustand über und die Spannung an der Ausgangsklemme ATJSG in Fig. 26, d.h. die Spannung an den Leitern 53 und 43 in den Fig. 25 oder 27 fällt ab. Die Spannung kann hier etwa zu Null gemacht werden, weil die Stromleitung des Treiberelementes Q1 auf einen grossen Wert eingestellt ist. Wenn die Spannung an der Eingangsklemme EING Null ist, tritt an der Ausgangsklemme AUSG also eine Spannung von etwa 3 V auf. Auf diese Weise kann das erfindungsgemässe, in einer p-leitenden Wanne ausgebildete Schaltungselement Q1 die Ausgangsspannung bereitstellen, die ausreicht, um die herkömmliche N-Kanal-MOS-Schaltung, die in der anderen p-leitenden Wanne ausgebildet ist, anzusteuern. Es muss nicht extra noch betont werden, dass die Anordnung gemäss der vorliegenden Ausführungsform selbst als loses MOS-Lastelement eingesetzt werden kann, das in einer isolierten p-leitenden Wanne getrennt von einem Treiberelement ausgebildet ist. Es ist im vorliegenden Falle auch möglich, die Schaltungseinheit durch Anlegen des Eingangssignals an die Gate-Elektrode zu betreiben. Diese vorliegende Ausführungsform zeigt, dass die erfindungsgemässe Schaltung-zusammen mit einer MOS-Schaljtung vom N-Typ oder einer MOS-Schaltung von P-Typ auf einem Halbleiterplättchen zusammen ausgebildet werden kann. Die erste erfindungsgemasse Ausführungsform, die durch Anlegen der Versorgungsspannung an das η-leitende Substrat betrieben itfird, kann natürlich zusammen

' 709823/0768

mit einem kouipleoientäi'en KOS (CHOS)-Sclialtkreis ausgebildet und betrieben werden. Es ist weiterhin möglich, die erfindungsgemässe Halbleiterschaltung zusammen mit herkömmlichen bipolaren integrierten Schaltungen auszubilden und zu betreiben. Dies kann dadurch verwirklicht werden, dass die p-leitende Wanne des zuvor beschriebenen Ausführungsbeispiels bei Diffusion einer Basis und eine n⁺-Zone bei Diffusion eines Emitters in einer nleitenden Schicht ausgebildet werden kann, die normalerweise als Kollektor verwendet und in vielen Fällen epitaxial gebildet wird.

Beispiel 10

Das zehnte erfindungsgemässe Ausführungsbeispiel wird nachfolgend anhand der Fig. 28 bis 55 erläutert. Der Querschnitt in Fig. zeigt den Grundaufbau des vorliegenden Ausführungsbeispieles mit einem η-leitenden Siliciumsubstrat 1, einer p-leitenden Wanne 2, p- (p⁺)-Zonen 21 und 22 mit hoher Konzentration, η (n⁺)-Zonen 31 und 52 mit hoher Konzentration, einem dünnen Isolierfilm 4, einer dicken Isolierschicht 40, polykristallinen Silicium-Gate-Elektroden, die auch als Leitungen 41 und 42 ,dienen, sowie mit einer Metallelektrode und Leitung 5· Die Einzelheiten 'des Herstellungsvorgangs werden nicht beschrieben und die Ausführung ist die gleiche wie bei dem in Fig. 9 dargestellten ersten Ausführungsbeispiel. Das wesentliche Merkmal bei einer Schaltung mit der Anordnung gemäss der vorliegenden Ausführungsform besteht darin, dass auch eine Gate-Elektrode, die in Fig. 26 mit dem Bezugszeichen 42 versehen ist, an der Oberfläche des η-leitenden Substrates vorgesehen ist und dass eine Schaltungseinheit aus der Gate-Elektrode, dem n-leitenden Substrat 1 und den p⁺-Zonen 21 und 22 besteht und als Last oder Stromquelle einer in der p-leitenden Wanne ausgebildeten Treiberstufe verwendet wird. Oder genauer ausgeführt, ist in einem Ringoszillat'or, der durch eine mehrstufige Verbindun g von Invertern - vgl. Fig. 29 - , ein Element Q1, beispielsweise eines der Elemente 0/1, Q2 ... und Q_n, die in den p-leitenden Wannen ausgebildete Treiberstufen sind, ein Bestandteil der erfindungsgemässen Halbleiterschaltung, bei der der Emitter

' 709823/0768

die n⁺-Zone 31, der Kollektor die n⁺-Zone 32, die Basis die p-leitende Wanne 2 mit der Ableitung-η -Zone 22 und die Gate-Elektrode die polykristalline Siliciumschicht 41 ist, und wobei die erfindungsgemüsse Halbleiterschaltung mit Einrichtungen zum Anlegen einer Spannung ausgerüstet ist, die bezüglich des Emitters der Basis 2 als Eingangssignal' in Vorwärtsrichtung angelegt wird. Ein Element T1, beispielsweise eines der Elemente T1, T2, ... und Tn, die auf dem η-leitenden Substrat ausgebildete Lastelemente sind, ist auch ein Bestandteil der erfindungsgemässen Halbleiterschaltung, was aus der Tatsache zu erkennen ist, dass diese Halbleiterschaltung die ρ Zone 21 als Emitter, die p⁺-Zone 22 als Kollektor, das Substrat 1 als Basis und die polykristalline Siliciumschicht 42 als Gate-Elektrode utafasst, und dass sie mit Einrichtungen zum. Anlegen einer Spannung an die Basis 1 ausgerüstet ist, wobei die Spannung bezüglich des Emitters 21 negativ, d. h. also im vorliegenden Falle eine Vorspannung in Vorwärtsrichtung ist.

Der in Fig. 29 dargestellte Ringoszillator weist in Aufsicht die in Fig. 30 dargestellte Anordnung auf. Die Treiberstufen .Q2, Q3i ··· bestehen aus Teilen, die mit entsprechenden Bezugszeichen versehen sind, wobei die Bezugszeichen, die die entsprechenden, zuvor genannten Teile des Elements Q1 bezeichnen, nacheinander mit Strichen versehen sind. Die Treiberstufen Q1, Q2, Q3 .·· besitzen gemeinsam die Gate-Elektrode 41. Die Laststufen T2, T3 ·.. weisen zusammen mit der Laststufe T1 das Substrat 1, die Gate-Elektrode 42 und den Emitter 21 auf und besitzen Kollektoren 22', 22", ... .Nachfolgend sollen Untersuchungen und Messungen an diesem Ringoszillator beschrieben werden. Wenn der Ringoszillator bei einer Gate-Elektroden-Versorgungsspannung von Vq_G./. = ImO V und ν~_&ρ ⁼ -0,65 V, sowie einer Hauptversorgungsspannung V_CG = 0,25 V betrieben wurde, betrug die Leistungsaufnahme pro Inverterstufe ρ_Λ gleich 4 χ 10~' W, die Zeitverzögerung t , gleich 2 χ 10~ s. und das Produkt t_üdP_d betrug 8 χ 1C

¹-? J.

' 709823/0768

Bei der vorliegenden Ausführungsform war die Schwellwertspannung J₁J, des Last element es -1 V. Wenn die Gate-Elektroden-Versorgungsspannung Ynnp kleiner als -0,75 V gemacht wird, oder deren Absolutwert in negativer Richtung grosser wird, befindet sich das Lastelement als ein p-Kanal-Isolierschicht-Feldeffekttransistor schon im leitenden Zustand. Dieser Fall kann so angesehen werden, als ob die vorliegende Erfindung als PMOS-Last dient. Auch in diesem Falle arbeitet die Schaltung zufriedenstellend und weist einen Wirkungsgrad bzw. eine Wirkungsweise auf, die gleich den zuvor genannten Messwerten ist.

Hinzugefügt wird hier noch folgendes. Beim Herstellungsverfahren für die vorliegenden Ausführungsform wurde auch ein Aufbau untersucht und versucht, bei dem die Gate-Elektrode 42 für das Lastelement weggelassen wurde, d. h., es wurde versucht, beine Anordnung zu schaffen, in der eine Last ein lateraler pnp-Transistor mit der p⁺-Zone 21 als Emitter, dem Substrat 1 als Basis und der p⁺-Zone 22 als Kollektor war. Dann erhielt man bei einer Spannung von Y_rr = 1,0 Y pro Inverter-

—8 —6

stufe die Werte t , = J> χ Λ0 s und p^ = 10 W; dabei war jedoch eine Hauptversorgungsspannung Yhq von 0,5 Y erforderlich.

Betrachtet man nun wieder die vorliegende Ausführungsform, bei der das Lastelement die Gate-Elektrode aufweist, so zeigen die Fig. 31 die Schaltungsanordnung und die Fig. 32 eine Aufsicht des Grundelementes zum Aufbau einer logischen Schaltung unter Verwendung der erfindungsgemässen Schaltung.

Das Grundelenient bzw. die Grundeinheit bei diesen beiden Figuren besteht aus einer Stromquelle ( Last), die einen p⁺-Emitter 21, einen p⁺-Kollektor 22, eine Gate-Elektrode 42 und eine η-leitende Basis (Substrat) 1 aufweist, sowie aus einer Treiberstufe, die n⁺-Emitter 31, 32 und 33 (auf dem gemeinsamen Substrat), n⁺-Kollektoren 34, 35 und 36, eine Gate-Elektrode 41 und eine p-leitende Basis 22 (oder 2) aufweist. Dieses Grundelement besitzt einen einzigen Eingang EIiTG, und mehrere Ausgänge AUSG1, AUSG2 und AUSG3. Wie bei einer Schaltung mit IIL-Logik (integrated injection logic) ist es auch hier so,

' 709823/0768

dass cine logische Schaltung, aus Sohaltungsstufen oder aus Schaltungen einer bestimmten Art aufgebaut werden kann. Tatsächlich unterscheidet sich die Schaltungsanordnung gemäss dem vorliegenden Ausführungsbeispiel nicht von der IIL-Schaltung, mit Ausnahme, dass Gate-Elektrodenleitungen vorgesehen sind. Unterschiede der vorliegenden Ausführungsform gegenüber der IIL-Schaltungsanordnung bestehen darin, dass die erfindungsgemässe Ausführungsform bei geringen Spannungen bis herunter zu 0,25 "V" arbeitet, die kleiner sind als bei den IIL-Schaltungen, da bei der vorliegenden Ausführungεform der durch den Feldeffekt der Gate-Elektrode intensivierte Injektionseffekt ausgelöst wurde. Die vorliegende Ausführungsform unterscheidet sich von der IIL-Schaltungsanordnung auch dadurch, dass die erfindungsgemässe Ausführungsform trotz kleiner Leistungsaufnahme mit vergleichsweise hoher Geschwindigkeit betrieben werden kann, da die Minoritätsträger-Akkumulation, die die Geschwindigkeit bei der IIL-Schaltung begrenzt, nur in einem äusserst begrenzten Bereich in der Nähe der Basisoberfläche auftritt .

In Fig. 53 ist die Aufsicht eines EXCLUSIVE-ODER-Gliedes dargestellt, welches auf einem Aufbau beruht, bei dem die vorliegende Ausführungsform etwas abgewandelt ist. In dieser Figur wird durch die Angaben p⁺ und n⁺ oder ρ und η die Leitfähigkeiten der einzelnen Teile angegeben. Die Bezugszeichen G1 und G2 bezeichnen die polykristallinen Silicium-Gate-Elektroden. Mit den Angaben EIKG1 und EING2 sind die Eingänge und mit der Angabe AUSG ist der Ausgang bezeichnet, an dem der Wahrheitswert, bzw. die Bool'sehe Verknüpfungsgrösse Ä«B + A-S, nämlich die EXCLUSIVE-ODER-Funktion erhalten wird, wenn an den Eingängen EING1 und EING2 der Wahrheitswert A bzw. B auftritt. Der Aufbau dieser Schaltung in Aufsicht unterscheidet sich von den in den Fig. JO und 32 dargestellten Schaltungen nur darin, dass alle Gate-Elektroden G1 der Treiberstufen mit der Basis kurzgeschlossen sind, so dass die Basis bei dieser Darstellung weg- · gelassen wurde, una sie unter Verwendung von angebrachten Bezugszeichen für die einzelnen Teile im einzelnen zu erläutern. Bei der vorliegenden Ausführungsform kann der Masseleitungswider-

709823/0768

stand durch Verwendung einet, Ausgangsmateriais verringert werden, bei dem das η-leitende Silicium auf n⁺-Silicium epitaxial aufgewachsen ist.

Beispiel 11

Das elfte Ausführungsbeispiel der vorliegenden Erfindung soll anhand der Querschnittsdarstellung in Fig. 34 und der Schaltungen in den Fig. 35 und 36 erläutert werden. Die vorliegende Ausführungsfora ergibt eine Speicherschaltung durch Ausnützen der Tatsache, dass das erfindungsgemässe Halbleiter-Schaltungselement grundsätzlich zwei unterschiedliche Eingänge für die Gate-Elektrode und die Basis hat. Die in Fig. 3^· dargestellte Schaltungseinheit besteht aus einem η-leitenden Siliciumsubstrat 1, einer als Basis dienenden, p-leitenden Wanne 2, einem p⁺- Basis-Ausgangsanschluss, der auch als Schutzband oder Kanalbegrenzer 21 und 22 dient, n^-Zonen 31 und 32, die als Emitter und Kollektor dienen, einen dünnen 0xifilm4, einer polykristallinen Silicium-Gate-Elektrode 4-1, die auch als Wortleitung dient, einer Erdungselektrode 42 aus polykristallinem Silicium für die elektrostatischen Kapazitäten, eine dicke Oxidschicht 40, ein Metalleiter 51» der als Bit-Leitung dient, und ein Basis-Elektrodenleiter 52. Das Herstellungsverfahren bei der vorliegenden Ausführungsform unterscheidet sich nicht wesentlich vom Herstellungsverfahren bei der ersten "erfindungsgemässen Ausführungsform, die im Zusammenhang mit Fig. 9 beschrieben wurde. Beim vorliegenden Ausführungsbeispiel wurde die in Fig. 35 dargestellte Speicherschaltung durch Verwendung des in Fig. 34 dargestellten Halbleiteraufbaues realisiert. Bei der Schaltungsanordnung gemäss Fig. 35 sind die Schaltungsteile, bei denen ein im Zusammenhang mit 3?ig. 34 erläutertes Schaltungselement in jeder Wanne ausgebildet ist, in Form einer Matrix T₁₁, T₁₂, ...; T₂₁, T₂₂, ...; T₅₁, T₅₂, ..; ... angeordnet. Die Kapazitäten C₁₁, C₁₂, ...; C₅₁, C₂₂, ...; C₅₁, C₅₂, ...; ..., die die Information,je nachdem ob Ladung vorhanden ist oder nicht, die Information speichern, sind die Kapazitäten zwischen den n⁺-Zonen 32 und den polykristallinen Silicium-Erdungselektroden 42, wenn dies anhand von Fig. 34 erläutert und beschrieben wird.

7098-2370788

Da man sich, die Aufsicht der Matrix in Fig. 35 aus dieser Figur und aus Fig. 34 her leicht vorstellen kann, wurde eine Darstellung in Aufsicht weggelassen. In Fig. 35 werden mit den Bezugszeichen C1, C2, ... die Anschlässe bezeichnet, über die der Schreibvorgang und die Kompensation bzw. Wiederauffüllung der auf Grund von Leckströmen herrührenden Verluste der Speicherladungen gesteuert werden. Die Bezugszeichen A1, A2, ... bezeichnen die Verstärker, die dazu dienen, die Kompensation bzw..die Wiederauffüllung und die Überwachung der Ladungen durchzuführen. Die Metalleiter B1, B2, ..., die die n⁺-Zonen verbinden, werden Bit-Leitungen genannt. Die durch die Vorsprünge der polykristallinen Silicium-Gate-Elektroden gebildeten Leiter W1, W2 werden als Wortleitungen bezeichnet. Im vorliegenden Fall liegt das Substrat 1 auf einer positiven, ■festen Spannung. Hilfswortleitungen W"1, W¹2, ... stehen mit den Basis-Elektroden in Verbindung. Mit Ausnahme davon, dass Hilfswortleitungen W¹I, W'2, ... vorgesehen sind, unterscheidet sich die Schaltung von Fig. 35 nicht vom sogenannten 1 MOS-Speicher. Da die vorliegende Schaltung jedoch zwei Gruppen oder Systeme von Wortleitungen aufweist, kann sie den Schreibvorgang und den Lese- oder Wiederauffüllungsvorgang über getrennte Wortleitungssysteme durchführen. Beim Schreibvorgang wird die Spannung an der Wortleitung W_n so angelegt, dass sie ausreichend weit über der Schwellwertspannung liegt, wobei gleichzeitig die Spannung an den Hilfswortleitungen W¹I, W¹2 auf den Wert Null gehalten wird; und die Spannung an der Bit-Leitung B wird erhöht oder verringert, so dass die vorgegebene Kapazität C_mn aufgeladen oder entladen wird. Hierbei wird die Schaltungseinheit T als Fedleffekttransistor verwendet. Infolgedessen kann die Spannung an der Hilfswortleitung W' etwa 0,3 V betragen und der Überwachungs- bzw. Detektionsverstärker A

m kan v/irksam gemacht werden, wenn die Information des speziellen Bits ausgelesen v/erden soll. In diesem Falle wirkt die Schaltungseinheit T_mn als erfindungsgemässes Schaltungselement und zeigt einen grossen Stromverstärkungsfaktor.» Daher ist ein sicheres und effektives Auslesen bei kleinen Signalpegel möglich. Darüberhinaus ergeben sich auch weitere Vorteile, beispielsweise

709823/0768

26^4677

der Vorteil, dass es ohne weiteres und leicht möglich ist, während des Einschreibens einer vorgegebenen Adresse in eine bestimmte Spalte in Fig. 35 eine Adresse aus einer anderen Spalte ausgelesen werden kann. Mit dem in Fig. 35 dargestellten Aufbau wurde ein 256-Bit-Random-Speicher hergestellt und er ergab sich eine Wiederauffüllungs- oder Kompensationszeit der durch Leckströme verloren gegangene Ladungsteile von 2 Sekunden und eine mittlere Zugriffszeit von 200 ns. Bei dieser Ausführungsform ändert sich die Arbeitsweise und Funktion als Speicher auch nicht, wenn die Hilf swortleitungen 1/Ί, W 2, ... direkt mit den Wortleitungen W1, W2, ..., verbunden werden.

Fig. 36 zeigt eine Abwandlung der vorliegenden Ausführungsform. In dieser Figur sind alle Schaltungseinheiten ^ ^p ^T21' ^T31' *** einer Spalte in einer einzigen p-leitenden Wanne ausgebildet. Dasselbe gilt auch für die anderen Spalten. Wie bei einem gewöhnlichen 1 MOS-Speicher kann der SchreibVorgang durch Auswählen der Kombination zwischen den Wortleitungen W1, W2, ... und den Bit-Leitungen B1, B2, ... in derselben V/eise wie bei der Schaltung gemäss Fig. 35? und der Auslesevorgang für jeden Bit durch den umgekehrten Vorgang durchgeführt werden. Der Unterschied besteht darin, dass auf Grund der Tatsache, dass alle Speicherzellen einer Spalte in derselben p-leitenden Wanne liegen, die abgewandelte Ausführungsform eine spezielle Funktionsweise aufweist, bei der durch Vorspannen, d. h. durch Beaufschlagen der Hilfs-Bit-Leitung ΒΊ mit einer Spannung von etwa 0,3 V die Ladungssummen, die in den Kapazitäten der Speicherzellen T-i/p ^21 i ^T *** vorliegen, vom Nachweis- bzw. Detektionsverstärker A1 überwacht bzw. festgestellt werden kann. Diese Funktionsweise ist auch bei einem Digital/Analog-Uinsetzer usw. anwendbar. Im vorliegenden Falle können die in den Kapazitäten ^11' ^21' ^3V *** ^en"kka-ltenen Ladungen durch Verwendung einer in der Bit-Leitung B1 verursachten Phasenverzögerung seitlich nacheinander ohne Taktimpulse bzw. ohne Taktsteuerung durch den Nachweis- bzw. Detektionsverstärker ausgelesen werden. Diese Arbeitsweise ist insbesondere bei derartigen Vorgängen sehr vorteilhaft und effektiv, bei denen der gespeicherte Inhalt

709823/0768

eines Random-Speichers als Ganzes einer anderen Schaltungseinheit übertragen wird.

Beispiel Λ2

Die Fig. 37a und 37b zeigen das zwölfte erfindungsgemässe Ausführungsbeispiel. Diese Ausführungsform verhindert oder kompensiert eine Streuung der Gate-Elektroden-Schwellwertspannung Vm und eine Beeinflussung durch TemperaturSchwankungen, so dass die erfindungsgemässe Schaltung stabil arbeitet. Die Transistoren T_x, - T, und Q_x, - Q^ sind in einem einzigen Chip integriert und haben denselben Aufbau wie in Fig. 29· Der Transistor T^ liefert den Transistoren T_x, und T^ eine Vorspannung und der Transistor Q₇ liefert den Transistoren Q^ und Q2 ebenfalls eine Vorspannung. Mit dem Bezugszeichen I^ und H^ sind Konstantstromquellen auf dem Chip oder ausserhalb des Chips versehen. Eine Batterie V^q stellt eine Versorgungsspannung bereit. Eine Spannung Vnn? ^-^eS^ äen Ubergangspunkt bzw. den Umschaltpunkt zwischen dem hohen und dem niederen Pegel einer Eingangs-Ausgangs-übertragungskennlinie fest und beispielsweise ist Vqqo ⁼ Vqq/2. Daher tritt am Schaltungspunkt A eine Gate-Elektrodenspannung, die einen STrom I_x, durch den Transistor Q₇. fliessen lässt, auf, wenn die Spannung ^cq/2 an der Basis des Transistors Q, anliegt. In entsprechender Weise wird am Schaltungspunkt B eine Spannung erzeugt, die einen Strom I₀ durch den Transistors T, fliessen lässt. Wenn angenommen wird, dass I_x, = Io ist, wobei eine Spannung, die .etwas höher als V"_cc/2 ist, an einem Eingang C anliegt, tritt am Schaltungspunkt D ein niederer Pegel und am Ausgang E ein hoher Pegel auf. Wenn dagegen eine Spannung, die etwas niedriger als Vqq/2 ist, an den Eingang C angelegt wird, tritt am Schaltungspunkt D ein hoher Pegel und am Ausgang E ein niederer Pegel auf. Daher ist es möglich, die Eingangs-Ausgangs-Übergangscharakteristik pro Stufe gemäss der in Fig. 37b dargestellten Art zu bewirken. Wenn nur die Gas-Elektroden-Schwellwertspannungen Vrp innerhalb des Chips gleich sind, so sind die Eingangs-Ausgangs-Übergangskennlinien unabhängig voa Absolutwert der Schwellwertspannung V™ konstant. Durch Ausbilden wenig-

709823/0768

stens der Transistoren T. - T^ und Q. - Q* der vorliegenden Schaltung auf einem einzigen Chip ist eine stabile, sichere Arbeitsweise bei einer Streuung oder Verschiebung von V^ und bei Temp eratur schwankun'gen und -änderungen möglich. Das hier vorliegende Ausführungsbeispiel wurde geniäss Pig. 37a anhand eines einfacher Inverters mit einer Zweistufen-Kaskadenverbindung erläutert. Selbstverständlich kann die Schaltung, bei der Spannungs- und TemperaturSchwankungen kompensiert werden sollen, auch irgendeine andere Schaltung, beispielsweise eine komplizierte, digitale Speicherschaltung sein.

Im Falle, dass die Gate-Elektroden-Schwellwert spannung | IT^ j des p-Kanal- oder n-Kanal-FETs in Fig. 37a kleiner als Vqq ist, können die Konstantstromquellen durch die Transistoren des erfindungsgemässen Aufbaues ersetzt werden, wie dies in Fig. 38 dargestellt ist. Die Konstantstromquelle I^ in Fig. 37a wird in Fig. 38 durch einen Transistor T^ und die Konstantstromquelle Ip durch einen Transistor Q/j. ersetzt. Eine Batterie V-£ steuert einen Strom bzw. stellt einen Strom ein, der durch den Transistor Q^, fliesst. Die Funktionen und Arbeitsweisen der anderen Schaltungsteile sind gleich den entsprechenden Schaltungsteilen in Fig. 37a.

Wie zuvor erläutert wurde, ist es mit der vorliegenden Erfindung möglich, eine Vielfalt von vorteilhaften integrierten Schaltungen für digitale und logische Stufen, Glieder, Speicher usw. zu schaffen, die bei niederen Spannungen betrieben werden können, was bisher noch nicht möglich war, und die eine geringe Leistungsaufnahme bzw. einen geringen Leistungsνerbrauch sowie eine hohe Packungsdichte aufweisen.

709823/0768

¹M

Leerseite

Claims

Patentansprüche

. ) Elektronische Schaltungseinheit, gekennzeichnet durch ein Halbleiterelement mit einer Halbleiterzone A (1) von einem ersten Leitfähigkeitstyp, einer Halbleiterzone B (2) von einem zweiten Leitfähigkeitstyp, die an die Zone A (1) angrenzt und einer Halbleiterzone C (3) vom zweiten Leitfähigkeitstyp, die an die Zone A (1) angrenzt und von der Zone B (2) durch die Zone A (1) isoliert ist, wobei auf einer Fläche des Halbleiterelementes sich eine Gate-Elektrode (41) von der Zone B (2) über die Zone A (1) zur Zone C (3), durch eine Isolierschicht (4) isoliert, erstreckt, durch Schaltungsteile, die zwischen die Zone A (1) und die Zone B (2) eine Vorspannung in Vorwärtsrichtung anlegen, durch Schaltungsteile, die die Zone C (3) mit einer Spannung beaufschlagen, durch die ein Potential für die in der Zone A (1) enthaltenen Minoritätsträger in der Zone C (3) kleiner als in der Zone B (2) wird, und durch Schaltungsteile, die in der Gate-Elektrode (41) ein Potential aufrechterhalten, durch das ein Oberflächenbereich der Zone A (1) direkt unterhalb der Gate-Elektrode (41) zu einer Zone mit schwacher Inversion wird.
2. Elektronische Schaltungseinheit nach Anspruch 1, dadurch gekennzeichnet, dass die Zonen A, B und C (1, 2, 3) aus einem einzigen Siliciumkristall hergestellt sind.
3. Elektronische Schaltungseinheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Zone A (1) aus einem Halbleitersubstrat von einem ersten Leitfähigkeitstyp und die Zonen B und C (2, 3) in Oberflächenbereichen des Halbleitersubstrats ausgebildet sind.
4. Elektronische Schaltungseinheit nach einem der Ansprüche 1 bis 3> dadurch gekennzeichnet, dass die Zone A (1) eine Zone (2,2') vom ersten Leitfähigkeityp ist, die in Wannenform von einer Oberfläche eines Halbleitersubstrates (1) vom zweiten Leitfähigkeitstyp her gebildet wird und die

709823/076«

Zonen B (31) und C (32) so gebildet sind, dass wenigstens ein Teil dieser Zonen (31, 32) in einem Oberflächenbereich der wannenförmigen Zone A (2, 2¹) liegen (Fig. 9).
5. Elektronische Schaltungseinheit nach Anspruch 4, dadurch gekennzeichnet, dass eine Zone (21) mit hoher Konzentration vom ersten Leitfähigkeitstyp vorgesehen ist, die wenigstens teilweise in einem Oberflächenbereich der Zone A (2, 2¹) vorliegt (Fig. 9)·
6. Elektronische Schaltungseinheit nach einem der Ansprüche 1 bis 5* dadurch gekennzeichnet, dass die Gate-Elektrode (4-1) mit der Zone B (31) verbunden ist (Fig. 12).
7· Elektronische Schaltungseinheit nach einem der Ansprüche 1 bis 5i dadurch gekennzeichnet, dass die Gate-Elektrode (4-1) mit der Zone A (1, in Fig. 1 ; 2, 2¹ in Fig. 9) verbunden ist (Fig. 15)·
8. Elektronische Schaltungseinheit nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Gate-Elektrode mit der Zone C (3, 32) verbunden ist.
9- Elektronische Schaltungseinheit nach einem der Ansprüche 1 bis 5i dadurch gekennzeichnet, dass die Gate-Elektrode

(41) mit einer Spannungsquelle (V ) verbunden ist (Fig. 10),

CC
10. Elektronische Schaltungseinheit nach einem der Ansprüche 1 bis 9i dadurch gekennzeichnet, dass die Vorspannung in Vorwärtsrichtung höchstens 0,6 V beträgt.
11. Elektronische Schaltungseinheit nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Gate-Elektrode (41) aus polykristallinem Silicium besteht.
12. Elektronische Schaltungseinheit nach einem der Ansprüche

1 bis 11, dadurch gekennzeichnet, dass mehrere der besagten

09823/0760

Halbleiterelemente integriert sind.
13. Elektronische Schaltungseinheit nach einem der Ansprüche

4 bis 12, dadurch gekennzeichnet, dass in einem Oberflächenbereich des Halbleitersubstrates (1) eine Zone (33) mit hoher Konzentration vom zweiten Leitfähigkeitstyp zwischen den Zonen A (2, 2') vorgesehen ist (Fig. 9)·
14. Elektronische Schaltungseinheit nach einem der Ansprüche

4- bis 13i dadurch gekennzeichnet, dass in einem Oberflächenbereich des Halbleitersubstrates (1) eine Zone (23) mit hoher Konzentration vom ersten Leitfähigkeitstyp um die Zone A (2¹) herum vorgesehen ist (I^ig. 9).
15. Elektronische Schaltungseinheit nach einem der Ansprüche

1 bis 14, dadurch gekennzeichnet, dass die Zonen A, B und C auf einem Saphir-Substrat ausgebildet sind.
16. Elektronische Schaltungseinheit nach einem der Ansprüche 1 bis 15', dadurch gekennzeichnet, dass eine leitende Elektrode (42) auf einer Oberfläche der Zone C (32), durch eine Isolierschicht (40) getrennt, vorgesehen ist (Pig. 34).

17· Elektronische Schaltungseinheit nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass eine Zone (21) mit mittlerer Konzentration vom ersten Leitfähigkeitstyp vorgesehen ist, die mit der Zone B (31) in Berührung steht und auf der Seite zur Zone C (32) hin liegt, jedoch von der Zone C (32) isoliert ist (Fig. 18).

709823/0763