JP5019850B2 - カレントミラー回路の利得制御装置 - Google Patents
カレントミラー回路の利得制御装置 Download PDFInfo
- Publication number
- JP5019850B2 JP5019850B2 JP2006301210A JP2006301210A JP5019850B2 JP 5019850 B2 JP5019850 B2 JP 5019850B2 JP 2006301210 A JP2006301210 A JP 2006301210A JP 2006301210 A JP2006301210 A JP 2006301210A JP 5019850 B2 JP5019850 B2 JP 5019850B2
- Authority
- JP
- Japan
- Prior art keywords
- current mirror
- mirror circuit
- terminal
- current
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
このカレントミラー回路は、入力側のpMOSトランジスタTr1のソース端子とバルク端子が電源(定電圧Vc)に接続され、フォトダイオードPDが接続されるドレイン端子にゲート端子が接続されている。また、出力側のpMOSトランジスタTr2のソース端子とバルク端子が同じく電源(定電圧Vc)に接続され、ゲート端子がpMOSトランジスタTr1のゲート端子に接続されて構成されている。そして、この回路は、入力側のpMOSトランジスタTr1を介してフォトダイオードPDに流れる光電流IinをA倍増幅した電流(A×Iin)を、出力側のpMOSトランジスタTr2に流す。尚、図15中の抵抗Roは、出力電流(A×Iin)を電圧Voに変換して出力するためのものである。
また、請求項3の構成において、請求項4のように、前記第1MOSトランジスタのバルク端子と第1端子を、共通の可変電圧源に接続する構成とするとよい。また、請求項5のように、前記第1MOSトランジスタのバルク端子と第1端子を、別の可変電圧源にそれぞれ接続する構成としてもよい。
また、請求項6構成において、請求項7のように、前記第2MOSトランジスタのバルク端子と第1端子を、共通の可変電圧源に接続する構成とするとよい。
請求項8のように、カレントミラー回路は、前記第1MOSトランジスタと前記第2MOSトランジスタを、サブスレショルド領域で動作させるとよい。
図1に、本発明に係るカレントミラー回路の利得制御装置に適用するカレントミラー回路の一例を示す回路図を示す。
図1において、このカレントミラー回路は、第1MOSトランジスタとして例えば4端子の第1pMOSトランジスタTr1と、第2MOSトランジスタとして例えば4端子の第2pMOSトランジスタTr2とを備える。
このカレントミラー回路は、第1pMOSトランジスタTr1の基板バイアス電圧Vcntを可変することで、電流利得Aを変更可能とした回路である。この回路では、図2に示すように、第1pMOSトランジスタTr1のドレイン電流ID1とゲート−ソース間電圧|VGS1|の関係は、基板バイアス効果によりVcnt(図中のV1がVcntに対応する)に応じて変化し、ゲート−ソース間電圧|VGS1|に対してドレイン電流ID1は、Vcnt=Vcの時(図中のV1=5.0Vの時)を基準とすれば、Vcntが電源電圧Vcより大きいとき(Vcnt>Vc)では減少し、Vcntが電源電圧Vcより小さいとき(Vcnt<Vc)では増加する。
従って、かかる構成のカレントミラー回路によれば、フォトダイオードPDの検出する光量に応じてVcntを可変して電流利得Aを調整することで、電流利得Aのダイナミックレンジを拡大できる。従って、例えばイメージセンサの回路面積を大きくすることなく、微弱光から強い光までの広い範囲の光量の検出が可能になる。
このカレントミラー回路は、第1pMOSトランジスタTr1のソース端子Sをバルク端子Bと共通の可変電圧源に接続して可変電圧Vcntを印加する構成を除いては、第1実施形態と同様である。
図5に、第1及び第2pMOSトランジスタTr1,Tr2の各ドレイン電流ID1(=Iin),ID2(=Iout)とゲート−ソース間電圧|VGS1|,|VGS2|との関係を示す。第1pMOSトランジスタTr1のゲート−ソース間電圧|VGS1|は、ドレイン電流ID1に応じて変化する。第1pMOSトランジスタTr1と第2pMOSトランジスタTr2のゲート端子Gは共通であるので、第2トランジスタpMOSTr2のゲート電圧VG2は、第1トランジスタpMOSTr1のゲート電圧VG1と等しい。
従って、以下の関係が成立する。
VGS1=VG1−Vcnt
VG1=VG2
VGS2=VG2−Vc
これにより、第2トランジスタpMOSTr2のゲート−ソース間電圧VGS2は、
VGS2=VG2−Vc=VG1−Vc=VGS1+Vcnt−Vc
また、上記各カレントミラー回路では、フォトダイオードの光電流の増幅に適用した例を示したが、フォトダイオードの光電流に限らず、入力信号の形態はどのようなものでもよいことは言うまでもない。
図10に、利得制御装置の参考例の構成図を示し、例えばイメージセンサの各フォトダイオードの受光信号をカレントミラー回路で増幅する場合の適用例を示す。
図10において、本参考例の利得制御装置は、イメージセンサの各フォトダイオードPD1〜PDnの受光信号(光電流)を増幅するカレントミラー回路の出力値が所定範囲内か否かを判定する出力判定処理部11−1〜11−nと、各出力判定処理部11−1〜11−nの判定結果に基づいてカレントミラー回路の出力が所定範囲となるようカレントミラー回路の利得制御出力を生成する利得制御部12−1〜12−nと、各利得制御部12−1〜12−nの前記利得制御出力をDA変換するDA変換部13−1〜13−nと、を備え、DA変換された各アナログ信号がVcnt1〜Vcntnとして各出力判定処理部11−1〜11−nに入力される。また、各利得制御部12−1〜12−nの利得制御情報を利得受光量変換処理部15に出力し、利得受光量変換処理部15は各利得制御値から各フォトダイオードPD1〜PDnの受光量を算定する。ここで、利得制御部12−1〜12−nとDA変換部13−1〜13−nが可変電圧源として機能する。
図11において、出力判定処理部11−1は、フォトダイオードPD1に受光量に応じて流れる光電流Iin(入力信号)を増幅する利得可変のカレントミラー回路21と、カレントミラー回路21の出力Voを予め設定した下限閾値VLと比較する第1比較器22と、前記出力Voを予め設定した上限閾値VHと比較する第2比較器23とを備える。
光を受光したフォトダイオードPD1には受光量に応じた光電流Iinが流れ、この光電流Iinは出力判定処理部11−1内のカレントミラー回路21で増幅され、電圧Voに変換されて第1及び第2比較器22,23に入力する。第1及び比較器22,23は、入力電圧Voをそれぞれ閾値VL,VHと比較し、その比較結果をVx1,Vy1の2値信号に変換して利得制御部12−1に出力する。利得制御部12−1では、入力したVx1,Vy1のH,Lレベル状態に基づいて制御電圧Vcnt1の値を設定し、設定値に応じた利得制御出力をディジタル信号としてDA変換部13−1に出力する。
また、受光量の変化が少ない場合、カレントミラー回路21の出力VoをAD変換器に入力する構成では信号伝達経路のノイズが問題となるが、本参考例では、前記出力Voを同じチップ内で2値信号に変換し、2値化された信号を引き回すので、ノイズの問題が低減される利点がある。
尚、利得受光量変換処理部15における利得受光量変換処理は、例えば、出力Voの所定範囲(VL≦Vo≦VH)を狭く設定すると共に、所定範囲内の出力Voが得られるときの入力(受光量)と利得の関係を予め求めて変換テーブルとして記憶させ、利得制御部12−1〜12−nからの利得情報から変換テーブルを用いて受光量を算定する等の方法が考えられる。
図14において、本実施形態の利得制御装置は、各出力判定処理部11−1〜11−nの各出力Vx1,Vy1〜Vxn,Vynを単一の利得制御部12に選択的に切替え接続するマルチプレクサ16と、利得制御部12の制御出力を取込む単一のDA変換部13からの出力Vcntを各出力判定処理部11−1〜11−n内のカレントミラー回路に選択的に切替え入力するスイッチ手段としての切替えスイッチSW1〜SWnを備える。また、利得制御部12は、マルチプレクサ16と各切替えスイッチSW1〜SWnを切替える切替え制御機能を備え、マルチプレクサ16と各切替えスイッチSW1〜SWnに対して切替え制御信号を発生する。ここで、本実施形態の利得制御部12は、切替え制御手段の機能を備える。尚、マルチプレクサ16は、切替えスイッチSW1〜SWnと同様なスイッチ回路でもよい。
12、12−1〜12−n 利得制御部
13、13−1〜13−n DA変換部
16 マルチプレクサ
21 カレントミラー回路
22 第1比較器
23 第2比較器
PD1〜PDn フォトダイオード
SW1〜SWn 切替えスイッチ
Tr1,Tr2 pMOSトランジスタ
Claims (8)
- 第1端子とバルク端子が電圧源に接続され、ゲート端子と第2端子が互いに電気的に接続され、入力電流が流れる第1MOSトランジスタと、第1端子とバルク端子が電圧源に接続され、ゲート端子が前記第1MOSトランジスタのゲート端子に接続され、前記入力電流に応じた出力電流が流れる第2MOSトランジスタとを備え、前記第1MOSトランジスタと第2MOSトランジスタのいずれか一方の第1端子とバルク端子の少なくとも一方を、電圧が可変できる可変電圧源に接続して構成されるカレントミラー回路の電流利得を制御する利得制御装置であって、
前記カレントミラー回路の出力電流値が予め設定した閾値範囲内か否かを判定する判定手段と、
該判定手段の判定結果に基づいて前記出力電流値が前記閾値範囲内になるよう前記可変電圧源を制御する制御手段と、を備え、
前記カレントミラー回路が複数である時、単一の前記可変電圧源の出力を各カレントミラー回路に選択的に切替え入力する複数のスイッチ手段と、
前記各カレントミラー回路に対応させて複数設けた前記判定手段の判定結果を選択的に切替えて単一の前記制御手段に出力するマルチプレクサと、
該マルチプレクサと前記複数のスイッチ手段に切替え信号を出力する切替え制御手段と、
を備えて構成したことを特徴とするカレントミラー回路の利得制御装置。 - 前記カレントミラー回路が、前記第1MOSトランジスタと第2MOSトランジスタのいずれか一方の少なくともバルク端子を、前記可変電圧源に接続する構成である請求項1に記載のカレントミラー回路の利得制御装置。
- 前記第1MOSトランジスタの少なくともバルク端子を、可変電圧源に接続する構成とした請求項2に記載のカレントミラー回路の利得制御装置。
- 前記第1MOSトランジスタのバルク端子と第1端子を、共通の可変電圧源に接続する構成とした請求項3に記載のカレントミラー回路の利得制御装置。
- 前記第1MOSトランジスタのバルク端子と第1端子を、別の可変電圧源にそれぞれ接続する構成とした請求項3に記載のカレントミラー回路の利得制御装置。
- 前記第2MOSトランジスタの少なくともバルク端子を、可変電圧源に接続する構成とした請求項2に記載のカレントミラー回路の利得制御装置。
- 前記第2MOSトランジスタのバルク端子と第1端子を、共通の可変電圧源に接続する構成とした請求項6に記載のカレントミラー回路の利得制御装置。
- 前記カレントミラー回路は、前記第1MOSトランジスタと前記第2MOSトランジスタを、サブスレショルド領域で動作させる請求項1〜7のいずれか1つに記載のカレントミラー回路の利得制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006301210A JP5019850B2 (ja) | 2006-11-07 | 2006-11-07 | カレントミラー回路の利得制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006301210A JP5019850B2 (ja) | 2006-11-07 | 2006-11-07 | カレントミラー回路の利得制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008118497A JP2008118497A (ja) | 2008-05-22 |
JP5019850B2 true JP5019850B2 (ja) | 2012-09-05 |
Family
ID=39504059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006301210A Expired - Fee Related JP5019850B2 (ja) | 2006-11-07 | 2006-11-07 | カレントミラー回路の利得制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5019850B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5320841B2 (ja) * | 2008-06-17 | 2013-10-23 | 住友電気工業株式会社 | 増幅器および光モジュール |
JP4937375B2 (ja) * | 2010-04-19 | 2012-05-23 | 株式会社東芝 | 受光回路および受光回路を備える電子機器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5268382A (en) * | 1975-12-05 | 1977-06-07 | Hitachi Ltd | Semiconductor circuit unit |
JPS6477307A (en) * | 1987-09-18 | 1989-03-23 | Toshiba Corp | Automatic gain control circuit |
JPH04225238A (ja) * | 1990-12-26 | 1992-08-14 | Sony Corp | ラテラルトランジスタ及びそれを用いたカレントミラー回路 |
JP3325396B2 (ja) * | 1994-08-19 | 2002-09-17 | 株式会社東芝 | 半導体集積回路 |
JP3159254B2 (ja) * | 1998-08-29 | 2001-04-23 | 日本電気株式会社 | チューニング可能なmos型otaおよびそれを用いた周波数ミキサ回路 |
JP2001352281A (ja) * | 2000-06-08 | 2001-12-21 | Fujitsu Ltd | Cdma受信装置 |
JP3852906B2 (ja) * | 2000-11-06 | 2006-12-06 | 株式会社東芝 | 温度補償回路及び可変利得増幅回路 |
-
2006
- 2006-11-07 JP JP2006301210A patent/JP5019850B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008118497A (ja) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7477299B2 (en) | Imaging device | |
EP0709794B1 (en) | Semiconductor device, and operating device, signal converter, and signal processing system using the semiconductor device | |
JP2882163B2 (ja) | 比較器 | |
US7999875B2 (en) | Solid-state imaging device | |
US8836313B2 (en) | Constant current source and solid imaging apparatus using the same | |
US7088180B2 (en) | Programmable gain current amplifier | |
US7405594B1 (en) | Current mode driver with constant voltage swing | |
KR20190022467A (ko) | 샘플-앤드-홀드 기반 시간적 대비 비전 센서 | |
US8139134B2 (en) | Complementary metal-oxide semiconductor (CMOS) image sensor | |
KR100656431B1 (ko) | 트랜지스터를 이용한 온도 감지 장치 | |
US8466718B2 (en) | Semiconductor device | |
JP2008167427A (ja) | D/a変換器 | |
US20180294784A1 (en) | Amplifier and semiconductor apparatus using the same | |
KR101841639B1 (ko) | 열 병렬 싱글-슬로프 아날로그-디지털 변환기를 위한 다이나믹 바이어싱을 갖는 캐스코드 비교기 | |
JP2003163556A (ja) | 信号強度検出回路 | |
US11283460B2 (en) | A/D converter and electronic equipment | |
US7714264B2 (en) | Semiconductor integrated circuit device | |
US20080061218A1 (en) | Image Sensor, Module and Electronic Device | |
KR100732068B1 (ko) | 지수적인 선형성을 갖는 가변 이득 증폭기 | |
JP5019850B2 (ja) | カレントミラー回路の利得制御装置 | |
US7161419B2 (en) | Sensor device and a signal amplification device of a small detection signal provided by the sensor | |
US4701048A (en) | Input circuit for distance measuring apparatus | |
US7397265B2 (en) | MOS transistor characteristic detection apparatus and CMOS circuit characteristic automatic adjustment apparatus | |
JP2007159020A (ja) | 電流電圧変換回路 | |
US7683671B2 (en) | Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120612 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |