JP2882163B2 - 比較器 - Google Patents
比較器Info
- Publication number
- JP2882163B2 JP2882163B2 JP4039837A JP3983792A JP2882163B2 JP 2882163 B2 JP2882163 B2 JP 2882163B2 JP 4039837 A JP4039837 A JP 4039837A JP 3983792 A JP3983792 A JP 3983792A JP 2882163 B2 JP2882163 B2 JP 2882163B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- mirror circuit
- current mirror
- output terminal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000470 constituent Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
Description
【０００１】
【産業上の利用分野】本発明は、二つの電流の大小関係
を判定する比較器に関するものである。
を判定する比較器に関するものである。
【０００２】
【従来の技術】従来、二つの電流の大小関係を判定する
比較器として、図９に示すものが知られている（特願平
３−２５８９９２号明細書）。この比較器は、第１の定
電圧源１に一端が接続された第１の抵抗負荷Ｒ1 と第１
の抵抗負荷Ｒ1 の他端と第２の定電圧源２との間に接続
され、入力電流Ｉinに比例した電流Ｉ1 を流す第１の定
電流源３と、第１の定電圧源１に一端が接続された第２
の抵抗負荷Ｒ2 と、第２の抵抗負荷Ｒ2 の他端と第２の
定電圧源２との間に接続され、参照電流Ｉｒを流す第２
の定電流源４と、第１の抵抗負荷Ｒ1 の他端の電位Ｖ1
と第２の抵抗負荷Ｒ2 の他端の電位Ｖ2 とを比較し、そ
の大小関係を判定した結果を出力端子６に出力する比較
部５とから構成されている。
比較器として、図９に示すものが知られている（特願平
３−２５８９９２号明細書）。この比較器は、第１の定
電圧源１に一端が接続された第１の抵抗負荷Ｒ1 と第１
の抵抗負荷Ｒ1 の他端と第２の定電圧源２との間に接続
され、入力電流Ｉinに比例した電流Ｉ1 を流す第１の定
電流源３と、第１の定電圧源１に一端が接続された第２
の抵抗負荷Ｒ2 と、第２の抵抗負荷Ｒ2 の他端と第２の
定電圧源２との間に接続され、参照電流Ｉｒを流す第２
の定電流源４と、第１の抵抗負荷Ｒ1 の他端の電位Ｖ1
と第２の抵抗負荷Ｒ2 の他端の電位Ｖ2 とを比較し、そ
の大小関係を判定した結果を出力端子６に出力する比較
部５とから構成されている。
【０００３】この比較器は、抵抗での電圧降下が抵抗を
流れる電流値に比例することを利用して、電流の大小関
係を電圧の大小関係に置きなおして比較を行う比較器で
ある。
流れる電流値に比例することを利用して、電流の大小関
係を電圧の大小関係に置きなおして比較を行う比較器で
ある。
【０００４】
【発明が解決しようとする課題】従来の比較器では、電
流を一度電圧に変換して比較部で電圧比較動作を行うこ
とで電流の比較を行っている。電流−電圧変換は電流ミ
ラー回路を用いて行っている。比較器の動作時間は、電
流ミラー回路を用いた電流−電圧変換に要する時間と比
較部での電圧比較動作時間の和になる。一般的に電流ミ
ラー回路で要する時間は比較部で要する時間に比べて十
分短いため、比較器の動作時間は比較部での動作時間で
制限され高速化が困難である。また、比較器のハード量
は２組の電流ミラー回路と２個の抵抗、および比較部が
必要であり、ハード量が大きい。
流を一度電圧に変換して比較部で電圧比較動作を行うこ
とで電流の比較を行っている。電流−電圧変換は電流ミ
ラー回路を用いて行っている。比較器の動作時間は、電
流ミラー回路を用いた電流−電圧変換に要する時間と比
較部での電圧比較動作時間の和になる。一般的に電流ミ
ラー回路で要する時間は比較部で要する時間に比べて十
分短いため、比較器の動作時間は比較部での動作時間で
制限され高速化が困難である。また、比較器のハード量
は２組の電流ミラー回路と２個の抵抗、および比較部が
必要であり、ハード量が大きい。
【０００５】本発明の目的は、上述のような問題を解決
した比較器を提供することにある。
した比較器を提供することにある。
【０００６】
【課題を解決するための手段】第１の発明の比較器は、
第１の入力端子が電流入力端に接続された第１の電流ミ
ラー回路と、第２の入力端子が電流入力端に接続され、
電流出力端が前記第１の電流ミラー回路の電流出力端に
接続され、前記第１の電流ミラー回路を構成するトラン
ジスタと異なる導電性のトランジスタで構成された第２
の電流ミラー回路と、前記第１の電流ミラー回路と前記
第２の電流ミラー回路の接続接点に電流入力端が接続さ
れた第３の電流ミラー回路と、前記第３の電流ミラー回
路の電流出力端と定電圧源との間に接続された抵抗とか
ら構成され、出力端子が前記第３の電流ミラー回路の電
流出力端と前記抵抗との接続接点に接続され、前記抵抗
の抵抗値が可変であることを特徴とする。
第１の入力端子が電流入力端に接続された第１の電流ミ
ラー回路と、第２の入力端子が電流入力端に接続され、
電流出力端が前記第１の電流ミラー回路の電流出力端に
接続され、前記第１の電流ミラー回路を構成するトラン
ジスタと異なる導電性のトランジスタで構成された第２
の電流ミラー回路と、前記第１の電流ミラー回路と前記
第２の電流ミラー回路の接続接点に電流入力端が接続さ
れた第３の電流ミラー回路と、前記第３の電流ミラー回
路の電流出力端と定電圧源との間に接続された抵抗とか
ら構成され、出力端子が前記第３の電流ミラー回路の電
流出力端と前記抵抗との接続接点に接続され、前記抵抗
の抵抗値が可変であることを特徴とする。
【０００７】第２の発明の比較器は、第１の入力端子が
電流入力端に接続された第１の電流ミラー回路と、第２
の入力端子が電流入力端に接続され、電流出力端が前記
第１の電流ミラー回路の電流出力端に接続され、前記第
１の電流ミラー回路を構成するトランジスタと異なる導
電性のトランジスタで構成された第２の電流ミラー回路
と、前記第１の電流ミラー回路と前記第２の電流ミラー
回路の接続接点に電流入力端が接続された第３の電流ミ
ラー回路と、前記第３の電流ミラー回路の電流出力端に
接続されたスイッチと、前記スイッチと定電圧源との間
に接続された抵抗とから構成され、出力端子が前記スイ
ッチと前記抵抗との接続接点あるいは前記スイッチと前
記第３の電流ミラー回路の電流出力端との接続接点に接
続され、前記抵抗の抵抗値が可変であることを特徴とす
る。
電流入力端に接続された第１の電流ミラー回路と、第２
の入力端子が電流入力端に接続され、電流出力端が前記
第１の電流ミラー回路の電流出力端に接続され、前記第
１の電流ミラー回路を構成するトランジスタと異なる導
電性のトランジスタで構成された第２の電流ミラー回路
と、前記第１の電流ミラー回路と前記第２の電流ミラー
回路の接続接点に電流入力端が接続された第３の電流ミ
ラー回路と、前記第３の電流ミラー回路の電流出力端に
接続されたスイッチと、前記スイッチと定電圧源との間
に接続された抵抗とから構成され、出力端子が前記スイ
ッチと前記抵抗との接続接点あるいは前記スイッチと前
記第３の電流ミラー回路の電流出力端との接続接点に接
続され、前記抵抗の抵抗値が可変であることを特徴とす
る。
【０００８】
【０００９】第３の発明の比較器は、第１の発明におい
て、前記抵抗の代りにトランジスタを用い、このトラン
ジスタのオン，オフをクロックで制御することを特徴と
する。
て、前記抵抗の代りにトランジスタを用い、このトラン
ジスタのオン，オフをクロックで制御することを特徴と
する。
【００１０】第４の発明の比較器は、第１の入力端子が
電流入力端に接続された第１の電流ミラー回路と、第２
の入力端子が電流入力端に接続され、電流出力端が前記
第１の電流ミラー回路の電流出力端に接続され、前記第
１の電流ミラー回路を構成するトランジスタと異なる導
電性のトランジスタで構成された第２の電流ミラー回路
と、前記第１の電流ミラー回路と前記第２の電流ミラー
回路の接続接点に電流入力端が接続された第３の電流ミ
ラー回路と、前記第３の電流ミラー回路の電流出力端と
定電圧源との間に接続された、第１のトランジスタと第
２のトランジスタとの直列回路とから構成され、出力端
子が前記第１のトランジスタと第２のトランジスタとの
接続接点に接続され、前記第１および第２のトランジス
タのオン，オフが同一のクロックで制御されることを特
徴とする。
電流入力端に接続された第１の電流ミラー回路と、第２
の入力端子が電流入力端に接続され、電流出力端が前記
第１の電流ミラー回路の電流出力端に接続され、前記第
１の電流ミラー回路を構成するトランジスタと異なる導
電性のトランジスタで構成された第２の電流ミラー回路
と、前記第１の電流ミラー回路と前記第２の電流ミラー
回路の接続接点に電流入力端が接続された第３の電流ミ
ラー回路と、前記第３の電流ミラー回路の電流出力端と
定電圧源との間に接続された、第１のトランジスタと第
２のトランジスタとの直列回路とから構成され、出力端
子が前記第１のトランジスタと第２のトランジスタとの
接続接点に接続され、前記第１および第２のトランジス
タのオン，オフが同一のクロックで制御されることを特
徴とする。
【００１１】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【００１２】図１は本発明の第１の参考例の回路図であ
る。この比較器は、第１の入力端子１が電流入力端に接
続された第１の電流ミラー回路３と、第２の入力端子２
が電流入力端に接続され電流出力端が第１の電流ミラー
回路３の電流出力端に接続され第１の電流ミラー回路３
を構成するトランジスタと異なる導電性のトランジスタ
で構成された第２の電流ミラー回路４と、第１の電流ミ
ラー回路３と第２の電流ミラー回路４の接続接点に電流
入力端が接続された第３の電流ミラー回路５と、第３の
電流ミラー回路５の電流出力端と定電圧源６との間に接
続された抵抗Ｒとから構成され、出力端子７が第３の電
流ミラー回路５の電流出力端と抵抗Ｒとの接続接点に接
続されている。なお、電流ミラー回路として、図１では
図２に示すような最も基本的な電流ミラー回路を用いて
いるが、本参考例はそれに限定されるわけではなく、図
３（ａ）に示すカスコード電流ミラー回路や、図３
（ｂ）に示すアクティブフィードバック電流ミラー回路
などを用いることができる。
る。この比較器は、第１の入力端子１が電流入力端に接
続された第１の電流ミラー回路３と、第２の入力端子２
が電流入力端に接続され電流出力端が第１の電流ミラー
回路３の電流出力端に接続され第１の電流ミラー回路３
を構成するトランジスタと異なる導電性のトランジスタ
で構成された第２の電流ミラー回路４と、第１の電流ミ
ラー回路３と第２の電流ミラー回路４の接続接点に電流
入力端が接続された第３の電流ミラー回路５と、第３の
電流ミラー回路５の電流出力端と定電圧源６との間に接
続された抵抗Ｒとから構成され、出力端子７が第３の電
流ミラー回路５の電流出力端と抵抗Ｒとの接続接点に接
続されている。なお、電流ミラー回路として、図１では
図２に示すような最も基本的な電流ミラー回路を用いて
いるが、本参考例はそれに限定されるわけではなく、図
３（ａ）に示すカスコード電流ミラー回路や、図３
（ｂ）に示すアクティブフィードバック電流ミラー回路
などを用いることができる。
【００１３】まず、電流ミラー回路について説明する。
図２は、ＮＭＯＳトランジスタを用いて構成した基本的
な電流ミラー回路の一例である。この電流ミラー回路は
電流入力端１００と、電流出力端１０１と、ＮＭＯＳト
ランジスタ１０２および１０３と、定電圧源１０４とか
ら構成される。図２の電流ミラー回路は原則的には、入
力側ＮＭＯＳトランジスタ１０２のチャンネル長をＬｉ
チャンネル幅をＷｉ、出力側ＮＭＯＳトランジスタ１
０３のチャンネル長をＬｏ、チャンネル幅をＷｏ、電流
入力端１００に入力された電流をＩｉとすると、電流出
力端１０１に、電流Ｉｏ＝（Ｗｏ／Ｌｏ）／（Ｗｉ／Ｌ
ｉ）×Ｉｉを出力する回路である。ただし、このとき、
出力側トランジスタが飽和領域にあることが前提条件で
ある。
図２は、ＮＭＯＳトランジスタを用いて構成した基本的
な電流ミラー回路の一例である。この電流ミラー回路は
電流入力端１００と、電流出力端１０１と、ＮＭＯＳト
ランジスタ１０２および１０３と、定電圧源１０４とか
ら構成される。図２の電流ミラー回路は原則的には、入
力側ＮＭＯＳトランジスタ１０２のチャンネル長をＬｉ
チャンネル幅をＷｉ、出力側ＮＭＯＳトランジスタ１
０３のチャンネル長をＬｏ、チャンネル幅をＷｏ、電流
入力端１００に入力された電流をＩｉとすると、電流出
力端１０１に、電流Ｉｏ＝（Ｗｏ／Ｌｏ）／（Ｗｉ／Ｌ
ｉ）×Ｉｉを出力する回路である。ただし、このとき、
出力側トランジスタが飽和領域にあることが前提条件で
ある。
【００１４】今、簡単化のために各電流ミラー回路のト
ランジスタサイズ比（Ｗｏ／Ｌｏ）：（Ｗｉ／Ｌｉ）を
１：１に設定して考える。この場合、出力電流Ｉｏは入
力電流Ｉｉに等しくなる。トランジスタサイズ比がＡ：
１などになる場合は、以下の説明に比例係数Ａが導入さ
れるだけなので、簡単化のために以下の説明ではトラン
ジスタサイズ比を１：１で考える。
ランジスタサイズ比（Ｗｏ／Ｌｏ）：（Ｗｉ／Ｌｉ）を
１：１に設定して考える。この場合、出力電流Ｉｏは入
力電流Ｉｉに等しくなる。トランジスタサイズ比がＡ：
１などになる場合は、以下の説明に比例係数Ａが導入さ
れるだけなので、簡単化のために以下の説明ではトラン
ジスタサイズ比を１：１で考える。
【００１５】電流ミラー回路３では、入力端子１に入力
する電流Ｉ１と等しい値の電流を出力側に流そうとす
る。また、電流ミラー回路４では入力端子２に入力する
電流Ｉ２と等しい値の電流を出力側に流そうとする。こ
こでＩ１＞Ｉ２の場合とＩ１≦Ｉ２の場合にわけて考え
る。Ｉ１＞Ｉ２の場合には、電流ミラー回路３の出力側
にはＩ１の電流が流れ、電流ミラー回路４の出力側には
Ｉ２の電流が流れる。電流ミラー回路３，４および５の
接続接点についてキルヒホップの法則が成り立つので、
Ｉ１−Ｉ２だけの電流が電流ミラー回路５の入力端へ流
れ込む。従って、電流ミラー回路５では、出力端にＩ１
−Ｉ２の電流を流す。それにより、抵抗Ｒを流れる電流
による電圧降下により、出力端子の電位Ｖｏは電源電圧
Ｖccから下がり、次式で与えられる。
する電流Ｉ１と等しい値の電流を出力側に流そうとす
る。また、電流ミラー回路４では入力端子２に入力する
電流Ｉ２と等しい値の電流を出力側に流そうとする。こ
こでＩ１＞Ｉ２の場合とＩ１≦Ｉ２の場合にわけて考え
る。Ｉ１＞Ｉ２の場合には、電流ミラー回路３の出力側
にはＩ１の電流が流れ、電流ミラー回路４の出力側には
Ｉ２の電流が流れる。電流ミラー回路３，４および５の
接続接点についてキルヒホップの法則が成り立つので、
Ｉ１−Ｉ２だけの電流が電流ミラー回路５の入力端へ流
れ込む。従って、電流ミラー回路５では、出力端にＩ１
−Ｉ２の電流を流す。それにより、抵抗Ｒを流れる電流
による電圧降下により、出力端子の電位Ｖｏは電源電圧
Ｖccから下がり、次式で与えられる。
【００１６】 Ｖｏ＝Ｖcc−（Ｉ１−Ｉ２）×Ｒ （１） 次に、Ｉ１≦Ｉ２の場合について考える。この場合、電
流ミラー回路３にはＩ１の電流が流れるが、それを越え
る電流を電流ミラー回路４へ供給することができない。
従って、電流ミラー回路４ではＩ２を越える電流を出力
側へ流そうとしても、流すことができず、出力側トラン
ジスタは飽和領域からはずれる。このとき、電流ミラー
回路４のトランジスタ素子定数Ｋ２（Ｋ２＝μＣox・Ｗ
／Ｌ、μは移動度、Ｃoxは単位ゲート容量）が電流Ｉ２
と次の（２）式の関係を満たすとき、 Ｋ２≧２×Ｉ２／Ｖｔ2 （２） （Ｖｔはトランジスタのしきい値電圧） 電流ミラー回路４の出力端・ソース間電圧ＶｄはＶｔよ
り小さくなる。なぜなら、出力側トランジスタのゲート
・ソース間電圧をＶｇとすると、 Ｉ２＝Ｋ２（Ｖｇ−Ｖｔ）2 ／２ （２）式からＩ２≦Ｋ２・Ｖｔ2 ／２ ∴ Ｋ２（Ｖｇ−Ｖｔ）2 ／２≦Ｋ２・Ｖｔ2 ／２ ∴ Ｖｇ−Ｖｔ≦Ｖｔ （３） 一方、出力側トランジスタは飽和領域からはずれている
ので、 Ｖｄ＜Ｖｇ−Ｖｔ ∴ Ｖｄ＜Ｖｔ （４） Ｖｄ＜Ｖｔのとき、電流ミラー回路５はカットオフにな
り入力側，出力側ともに電流が流れず、出力端子電位は
電源電圧Ｖccになる。トランジスタ素子定数Ｋ２を
（２）式が成り立つように設定することは容易であるの
で、Ｉ１≦Ｉ２のときに出力端子電位が電源電圧になる
回路を構成できる。
流ミラー回路３にはＩ１の電流が流れるが、それを越え
る電流を電流ミラー回路４へ供給することができない。
従って、電流ミラー回路４ではＩ２を越える電流を出力
側へ流そうとしても、流すことができず、出力側トラン
ジスタは飽和領域からはずれる。このとき、電流ミラー
回路４のトランジスタ素子定数Ｋ２（Ｋ２＝μＣox・Ｗ
／Ｌ、μは移動度、Ｃoxは単位ゲート容量）が電流Ｉ２
と次の（２）式の関係を満たすとき、 Ｋ２≧２×Ｉ２／Ｖｔ2 （２） （Ｖｔはトランジスタのしきい値電圧） 電流ミラー回路４の出力端・ソース間電圧ＶｄはＶｔよ
り小さくなる。なぜなら、出力側トランジスタのゲート
・ソース間電圧をＶｇとすると、 Ｉ２＝Ｋ２（Ｖｇ−Ｖｔ）2 ／２ （２）式からＩ２≦Ｋ２・Ｖｔ2 ／２ ∴ Ｋ２（Ｖｇ−Ｖｔ）2 ／２≦Ｋ２・Ｖｔ2 ／２ ∴ Ｖｇ−Ｖｔ≦Ｖｔ （３） 一方、出力側トランジスタは飽和領域からはずれている
ので、 Ｖｄ＜Ｖｇ−Ｖｔ ∴ Ｖｄ＜Ｖｔ （４） Ｖｄ＜Ｖｔのとき、電流ミラー回路５はカットオフにな
り入力側，出力側ともに電流が流れず、出力端子電位は
電源電圧Ｖccになる。トランジスタ素子定数Ｋ２を
（２）式が成り立つように設定することは容易であるの
で、Ｉ１≦Ｉ２のときに出力端子電位が電源電圧になる
回路を構成できる。
【００１７】以上述べた説明から、この比較器は、入力
電流Ｉ１とＩ２を比較して、Ｉ１＞Ｉ２の場合は低電位
として（１）で示した電圧を、Ｉ１≦Ｉ２の場合には高
電位として電源電圧Ｖccを出力する比較器として動作す
る。
電流Ｉ１とＩ２を比較して、Ｉ１＞Ｉ２の場合は低電位
として（１）で示した電圧を、Ｉ１≦Ｉ２の場合には高
電位として電源電圧Ｖccを出力する比較器として動作す
る。
【００１８】以上の説明は図１に示した参考例について
の説明である。図４に示した本発明の第２の参考例も同
様に説明できる。図４の場合には、入力電流Ｉ１とＩ２
を比較して、Ｉ１≧Ｉ２の場合は低電位として電源電圧
Ｖeeを、Ｉ１＜Ｉ２の場合には高電位として次の（５）
式で示した電圧を、出力する比較器として動作する。
の説明である。図４に示した本発明の第２の参考例も同
様に説明できる。図４の場合には、入力電流Ｉ１とＩ２
を比較して、Ｉ１≧Ｉ２の場合は低電位として電源電圧
Ｖeeを、Ｉ１＜Ｉ２の場合には高電位として次の（５）
式で示した電圧を、出力する比較器として動作する。
【００１９】 Ｖｏ＝Ｖee＋（Ｉ２−Ｉ１）×Ｒ （５）本参考例 の比較器は、従来の比較器が電流を一旦電圧に
変換して電圧比較を行うことで電流比較を行っていたの
に対し、電流比較を電流のままでその大小関係を比較で
きるので、非常に高速である。また、比較器を構成する
素子数も少なく、集積化に適した比較器である。
変換して電圧比較を行うことで電流比較を行っていたの
に対し、電流比較を電流のままでその大小関係を比較で
きるので、非常に高速である。また、比較器を構成する
素子数も少なく、集積化に適した比較器である。
【００２０】次に、本発明の第３の参考例について図５
を用いて説明する。この比較器は、第３の電流ミラー回
路５の出力端と抵抗Ｒの間に、スイッチ８を直列に接続
したものである。このスイッチを接続して必要なときだ
けスイッチを閉じることで、第３の電流ミラー回路５の
出力端および抵抗Ｒに必要なときだけに電流を流すこと
ができ、必要のないときに電流を流さないことで、低消
費電力化を図れる。また、比較器が比較動作にないとき
に、出力端子の電位を電源電圧に固定することができ、
本参考例の比較器を用いたシステムのリセット信号等に
有用である。
を用いて説明する。この比較器は、第３の電流ミラー回
路５の出力端と抵抗Ｒの間に、スイッチ８を直列に接続
したものである。このスイッチを接続して必要なときだ
けスイッチを閉じることで、第３の電流ミラー回路５の
出力端および抵抗Ｒに必要なときだけに電流を流すこと
ができ、必要のないときに電流を流さないことで、低消
費電力化を図れる。また、比較器が比較動作にないとき
に、出力端子の電位を電源電圧に固定することができ、
本参考例の比較器を用いたシステムのリセット信号等に
有用である。
【００２１】次に、本発明の実施例について図６を用い
て説明する。この比較器は前記参考例において抵抗Ｒを
固定の値でなく、可変抵抗ＲＢとしたものである。抵抗
を可変抵抗とすることで、図１で示した参考例におい
て、（１）式で与えられる出力端子の低レベルの電圧を
可変とすることができる。したがって、比較器の出力論
理レベルをＣＭＯＳレベル、ＴＴＬレベル、ＥＣＬレベ
ル等の任意のレベルに設定できるので、応用範囲が広が
る。また、他のディジタル信号処理回路と組み合わせた
ときにレベル変換回路が不要になるなど、システム全体
を考えたときの利点が生じる。さらに、比較電流の差の
大きさにより、抵抗値を変化させることで、最適な論理
振幅を得ることができるなどの利点をもつことができ
る。
て説明する。この比較器は前記参考例において抵抗Ｒを
固定の値でなく、可変抵抗ＲＢとしたものである。抵抗
を可変抵抗とすることで、図１で示した参考例におい
て、（１）式で与えられる出力端子の低レベルの電圧を
可変とすることができる。したがって、比較器の出力論
理レベルをＣＭＯＳレベル、ＴＴＬレベル、ＥＣＬレベ
ル等の任意のレベルに設定できるので、応用範囲が広が
る。また、他のディジタル信号処理回路と組み合わせた
ときにレベル変換回路が不要になるなど、システム全体
を考えたときの利点が生じる。さらに、比較電流の差の
大きさにより、抵抗値を変化させることで、最適な論理
振幅を得ることができるなどの利点をもつことができ
る。
【００２２】次に、本発明の別の実施例について図７を
用いて説明する。この比較器は、抵抗Ｒの代わりにトラ
ンジスタ９を用い、トランジスタのオン、オフをクロッ
クφで制御するものである。比較器が比較動作を行うと
きだけトランジスタ９をオンさせ、トランジスタを抵抗
として用いることで、抵抗Ｒを用いたときと同様の動作
をさせることができる。また、トランジスタ９をオフさ
せているときは電流が流れないので消費電力を低減させ
ることができる。
用いて説明する。この比較器は、抵抗Ｒの代わりにトラ
ンジスタ９を用い、トランジスタのオン、オフをクロッ
クφで制御するものである。比較器が比較動作を行うと
きだけトランジスタ９をオンさせ、トランジスタを抵抗
として用いることで、抵抗Ｒを用いたときと同様の動作
をさせることができる。また、トランジスタ９をオフさ
せているときは電流が流れないので消費電力を低減させ
ることができる。
【００２３】次に、本発明の更に別の実施例について図
８を用いて説明する。この比較器は抵抗Ｒを用いずに、
第３の電流ミラー回路の電流出力端と定電圧源との間に
トランジスタＭ１，Ｍ２を直列に接続し、トランジスタ
Ｍ１，Ｍ２のゲート電圧をクロックφで制御している。
出力端子７はトランジスタＭ１とＭ２の接続接点からと
っている。動作は、まずクロックφを“Ｌ”レベルにし
て、トランジスタＭ１をオフ、Ｍ２をオンとすることで
出力端子７の電位を“Ｈ”レベルにプリチャージする。
このとき同時に、電流ミラー回路３，４は電流比較動作
を行い、第３の電流ミラー回路５の出力側のトランジス
タのゲート電圧は、電流比較の結果に応じて、しきい値
電圧以上もしくはしきい値電圧より小さくなっている。
次に、クロックφを“Ｈ”レベルにしてトランジスタＭ
１をオン、Ｍ２をオフとすることで、電流比較の結果に
応じて、出力端子の電位を“Ｈ”のまま保つかもしくは
“Ｌ”に放電する。この比較器においては、出力端子の
つながった出力段回路に、直流の貫通電流が流れない。
流れる電流は、出力端子の接続された接点をプリチャー
ジする電流だけである。したがって、著しい低消費電力
化を実現できる。また、ＣＭＯＳレベルを出力すること
ができる利点も兼ね備えている。
８を用いて説明する。この比較器は抵抗Ｒを用いずに、
第３の電流ミラー回路の電流出力端と定電圧源との間に
トランジスタＭ１，Ｍ２を直列に接続し、トランジスタ
Ｍ１，Ｍ２のゲート電圧をクロックφで制御している。
出力端子７はトランジスタＭ１とＭ２の接続接点からと
っている。動作は、まずクロックφを“Ｌ”レベルにし
て、トランジスタＭ１をオフ、Ｍ２をオンとすることで
出力端子７の電位を“Ｈ”レベルにプリチャージする。
このとき同時に、電流ミラー回路３，４は電流比較動作
を行い、第３の電流ミラー回路５の出力側のトランジス
タのゲート電圧は、電流比較の結果に応じて、しきい値
電圧以上もしくはしきい値電圧より小さくなっている。
次に、クロックφを“Ｈ”レベルにしてトランジスタＭ
１をオン、Ｍ２をオフとすることで、電流比較の結果に
応じて、出力端子の電位を“Ｈ”のまま保つかもしくは
“Ｌ”に放電する。この比較器においては、出力端子の
つながった出力段回路に、直流の貫通電流が流れない。
流れる電流は、出力端子の接続された接点をプリチャー
ジする電流だけである。したがって、著しい低消費電力
化を実現できる。また、ＣＭＯＳレベルを出力すること
ができる利点も兼ね備えている。
【００２４】
【発明の効果】本発明によれば、二つの入力電流の大小
関係を比較した結果を出力できる、従来より高速な比較
器を提供することができる。
関係を比較した結果を出力できる、従来より高速な比較
器を提供することができる。
【図１】本発明の参考例を示す回路図である。
【図２】基本的な電流ミラー回路を示す回路図である。
【図３】カスコード電流ミラー回路およびアクティブフ
ィードバック電流ミラー回路を示す回路図である。
ィードバック電流ミラー回路を示す回路図である。
【図４】本発明の参考例を示す回路図である。
【図５】本発明の参考例を示す回路図である。
【図６】本発明の一実施例を示す回路図である。
【図７】本発明の一実施例を示す回路図である。
【図８】本発明の一実施例を示す回路図である。
【図９】従来の比較器を示す回路図である。
１ 第１の入力端子 ２ 第２の入力端子 ３ 第１の電流ミラー回路 ４ 第２の電流ミラー回路 ５ 第３の電流ミラー回路 ６ 定電圧源 ７ 出力端子 ８ スイッチ ９，Ｍ１，Ｍ２ トランジスタ Ｒ 抵抗 ＲＢ 可変抵抗 φ クロック入力端子 １００ 電流ミラー回路の入力端 １０１ 電流ミラー回路の出力端 １０２ 電流ミラー回路の入力側トランジスタ １０３ 電流ミラー回路の出力側トランジスタ １０４ 定電圧源
Claims (4)
- 【請求項１】第１の入力端子が電流入力端に接続された
第１の電流ミラー回路と、 第２の入力端子が電流入力端に接続され、電流出力端が
前記第１の電流ミラー回路の電流出力端に接続され、前
記第１の電流ミラー回路を構成するトランジスタと異な
る導電性のトランジスタで構成された第２の電流ミラー
回路と、 前記第１の電流ミラー回路と前記第２の電流
ミラー回路の接続接点に電流入力端が接続された第３の
電流ミラー回路と、 前記第３の電流ミラー回路の電流
出力端と定電圧源との間に接続された抵抗とから構成さ
れ、 出力端子が前記第３の電流ミラー回路の電流出力端と前
記抵抗との接続接点に接続され、前記抵抗の抵抗値が可
変であることを特徴とする比較器。 - 【請求項２】第１の入力端子が電流入力端に接続された
第１の電流ミラー回路と、 第２の入力端子が電流入力
端に接続され、電流出力端が前記第１の電流ミラー回路
の電流出力端に接続され、前記第１の電流ミラー回路を
構成するトランジスタと異なる導電性のトランジスタで
構成された第２の電流ミラー回路と、 前記第１の電流
ミラー回路と前記第２の電流ミラー回路の接続接点に電
流入力端が接続された第３の電流ミラー回路と、 前記第３の電流ミラー回路の電流出力端に接続されたス
イッチと、 前記スイッチと定電圧源との間に接続された抵抗とから
構成され、 出力端子が前記スイッチと前記抵抗との接続接点あるい
は前記スイッチと前記第３の電流ミラー回路の電流出力
端との接続接点に接続され、前記抵抗の抵抗値が可変で
あることを特徴とする比較器。 - 【請求項３】請求項１記載の比較器において、前記抵抗
の代りにトランジスタを用い、このトランジスタのオ
ン，オフをクロックで制御することを特徴とする比較
器。 - 【請求項４】第１の入力端子が電流入力端に接続された
第１の電流ミラー回路と、 第２の入力端子が電流入力
端に接続され、電流出力端が前記第１の電流ミラー回路
の電 流出力端に接続され、前記第１の電流ミラー回路を
構成するトランジスタと異なる導電性のトランジスタで
構成された第２の電流ミラー回路と、 前記第１の電流
ミラー回路と前記第２の電流ミラー回路の接続接点に電
流入力端が接続された第３の電流ミラー回路と、 前記
第３の電流ミラー回路の電流出力端と定電圧源との間に
接続された、第１のトランジスタと第２のトランジスタ
との直列回路とから構成され、 出力端子が前記第１のトランジスタと第２のトランジス
タとの接続接点に接続され、前記第１および第２のトラ
ンジスタのオン，オフが同一のクロックで制御されるこ
とを特徴とする比較器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039837A JP2882163B2 (ja) | 1992-02-26 | 1992-02-26 | 比較器 |
| US08/022,290 US5446397A (en) | 1992-02-26 | 1993-02-25 | Current comparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039837A JP2882163B2 (ja) | 1992-02-26 | 1992-02-26 | 比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243867A JPH05243867A (ja) | 1993-09-21 |
| JP2882163B2 true JP2882163B2 (ja) | 1999-04-12 |
Family
ID=12564082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4039837A Expired - Lifetime JP2882163B2 (ja) | 1992-02-26 | 1992-02-26 | 比較器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5446397A (ja) |
| JP (1) | JP2882163B2 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477170A (en) * | 1994-02-17 | 1995-12-19 | Nec Corporation | Comparator capable of preventing large noise voltage |
| GB9426007D0 (en) * | 1994-12-22 | 1995-02-22 | Philips Electronics Uk Ltd | A power semiconductor switch |
| JP2679658B2 (ja) * | 1995-01-13 | 1997-11-19 | 日本電気株式会社 | Ａ／ｄ変換器 |
| EP0768760B1 (en) * | 1995-10-09 | 1998-12-30 | STMicroelectronics S.r.l. | Current comparator |
| JP3348576B2 (ja) * | 1995-11-10 | 2002-11-20 | ソニー株式会社 | 温度検出装置、これを搭載した半導体素子およびこれを用いたオートフォーカスシステム |
| JP3713324B2 (ja) * | 1996-02-26 | 2005-11-09 | 三菱電機株式会社 | カレントミラー回路および信号処理回路 |
| WO1998011660A1 (en) * | 1996-09-11 | 1998-03-19 | Macronix International Co., Ltd. | Low voltage supply circuit |
| US5877616A (en) * | 1996-09-11 | 1999-03-02 | Macronix International Co., Ltd. | Low voltage supply circuit for integrated circuit |
| DE19716430A1 (de) * | 1997-04-18 | 1998-11-19 | Siemens Ag | Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung |
| DE19812486A1 (de) * | 1998-03-21 | 1999-09-23 | Bosch Gmbh Robert | Auswerteschaltung für elektronische Signalgeber |
| FR2784820B1 (fr) * | 1998-10-06 | 2000-12-08 | Thomson Multimedia Sa | Dispositif amplificateur a gain commandable numeriquement et appareil lecteur de disques optiques incorporant un tel dispositif |
| KR100312941B1 (ko) | 1998-12-15 | 2002-02-28 | 김영환 | 전류비교기 |
| US5977759A (en) * | 1999-02-25 | 1999-11-02 | Nortel Networks Corporation | Current mirror circuits for variable supply voltages |
| FR2798014B1 (fr) * | 1999-08-31 | 2002-03-29 | St Microelectronics Sa | Circuit d'alimentation a selecteur de tension |
| JP2001100854A (ja) * | 1999-10-01 | 2001-04-13 | Toyota Autom Loom Works Ltd | 定電圧電流回路 |
| JP3942007B2 (ja) * | 2001-06-29 | 2007-07-11 | 株式会社ルネサステクノロジ | 高周波電力増幅回路 |
| US6842050B2 (en) * | 2003-06-06 | 2005-01-11 | Texas Instruments Incorporated | Current-mode circuit for implementing the minimum function |
| US20050206424A1 (en) * | 2004-03-16 | 2005-09-22 | Agency For Science, Technology And Research | Current selective D flip-flop circuit |
| US7665063B1 (en) | 2004-05-26 | 2010-02-16 | Pegasystems, Inc. | Integration of declarative rule-based processing with procedural programming |
| DE102004038552B4 (de) * | 2004-08-06 | 2006-05-11 | Atmel Germany Gmbh | Spannungskomparator |
| US8335704B2 (en) * | 2005-01-28 | 2012-12-18 | Pegasystems Inc. | Methods and apparatus for work management and routing |
| US7583108B2 (en) * | 2006-03-17 | 2009-09-01 | Aeroflex Colorado Springs Inc. | Current comparator using wide swing current mirrors |
| US7619459B2 (en) * | 2006-03-17 | 2009-11-17 | Aeroflex Colorado Springs Inc. | High speed voltage translator circuit |
| US8924335B1 (en) | 2006-03-30 | 2014-12-30 | Pegasystems Inc. | Rule-based user interface conformance methods |
| FR2900240B1 (fr) * | 2006-04-19 | 2008-06-20 | St Microelectronics Sa | Comparateur a fenetre d'une tension alternative |
| JP4855886B2 (ja) * | 2006-10-02 | 2012-01-18 | 株式会社東芝 | 電力増幅装置 |
| US8250525B2 (en) | 2007-03-02 | 2012-08-21 | Pegasystems Inc. | Proactive performance management for multi-user enterprise software systems |
| US7692468B1 (en) * | 2008-09-19 | 2010-04-06 | Qualcomm Incorporated | Voltage clamp |
| US8843435B1 (en) | 2009-03-12 | 2014-09-23 | Pegasystems Inc. | Techniques for dynamic data processing |
| US8468492B1 (en) | 2009-03-30 | 2013-06-18 | Pegasystems, Inc. | System and method for creation and modification of software applications |
| JP5310419B2 (ja) * | 2009-09-11 | 2013-10-09 | ヤマハ株式会社 | 最小電流検出回路 |
| JP5375465B2 (ja) * | 2009-09-11 | 2013-12-25 | ヤマハ株式会社 | 最大電流検出回路 |
| FR2957732A1 (fr) * | 2010-03-16 | 2011-09-23 | St Microelectronics Crolles 2 | Etage de sortie d'un circuit electronique |
| US8278971B2 (en) * | 2010-08-17 | 2012-10-02 | Himax Analogic, Inc. | Detection circuit |
| US8880487B1 (en) | 2011-02-18 | 2014-11-04 | Pegasystems Inc. | Systems and methods for distributed rules processing |
| US9195936B1 (en) | 2011-12-30 | 2015-11-24 | Pegasystems Inc. | System and method for updating or modifying an application without manual coding |
| US10469396B2 (en) | 2014-10-10 | 2019-11-05 | Pegasystems, Inc. | Event processing with enhanced throughput |
| US9841443B2 (en) * | 2015-04-24 | 2017-12-12 | Via Alliance Semiconductor Co., Ltd. | Detection circuit |
| US10215589B2 (en) * | 2015-08-12 | 2019-02-26 | Infineon Technologies Ag | IO matching current modulated output for sensors |
| US10698599B2 (en) | 2016-06-03 | 2020-06-30 | Pegasystems, Inc. | Connecting graphical shapes using gestures |
| US10698647B2 (en) | 2016-07-11 | 2020-06-30 | Pegasystems Inc. | Selective sharing for collaborative application usage |
| US20190384342A1 (en) * | 2018-06-13 | 2019-12-19 | Nxp B.V. | Current mirror topology and circuit |
| US11048488B2 (en) | 2018-08-14 | 2021-06-29 | Pegasystems, Inc. | Software code optimizer and method |
| RU2723672C1 (ru) * | 2020-03-04 | 2020-06-17 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Токовый пороговый параллельный троичный компаратор |
| US11567945B1 (en) | 2020-08-27 | 2023-01-31 | Pegasystems Inc. | Customized digital content generation systems and methods |
| CN114665849B (zh) * | 2022-02-23 | 2023-04-07 | 电子科技大学 | 一种高精度的电流比较器 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929744A (ja) * | 1972-07-18 | 1974-03-16 | ||
| KR900000830B1 (ko) * | 1984-06-25 | 1990-02-17 | 후지쑤 가부시끼가이샤 | 상보형(相補型) Bi-MIS 게이트 회로 |
| US4603291A (en) * | 1984-06-26 | 1986-07-29 | Linear Technology Corporation | Nonlinearity correction circuit for bandgap reference |
| US4649301A (en) * | 1985-01-07 | 1987-03-10 | Thomson Components-Mostek Corp. | Multiple-input sense amplifier with two CMOS differential stages driving a high-gain stage |
| GB2197555B (en) * | 1986-10-02 | 1990-11-21 | Seikosha Kk | Comparator |
| US4958123A (en) * | 1987-12-23 | 1990-09-18 | U.S. Philips Corporation | Circuit arrangement for processing sampled analogue electrical signals |
| JPH0770975B2 (ja) * | 1988-01-26 | 1995-07-31 | シャープ株式会社 | 波形変換回路 |
| US4967140A (en) * | 1988-09-12 | 1990-10-30 | U.S. Philips Corporation | Current-source arrangement |
| GB2228384A (en) * | 1989-02-17 | 1990-08-22 | Philips Electronic Associated | Current conveyor circuit |
| GB2236444A (en) * | 1989-09-27 | 1991-04-03 | Motorola Inc | Current mirror |
| US5111071A (en) * | 1989-10-19 | 1992-05-05 | Texas Instruments Incorporated | Threshold detection circuit |
| US5039888A (en) * | 1989-11-14 | 1991-08-13 | Harris Corporation | Method and circuit arrangement for providing programmable hysteresis to a differential comparator |
| NL9001018A (nl) * | 1990-04-27 | 1991-11-18 | Philips Nv | Referentiegenerator. |
| JP3142542B2 (ja) * | 1990-06-13 | 2001-03-07 | 沖電気工業株式会社 | 電圧測定回路 |
| JP2586723B2 (ja) * | 1990-10-12 | 1997-03-05 | 日本電気株式会社 | センスアンプ |
| US5187396A (en) * | 1991-05-22 | 1993-02-16 | Benchmarq Microelectronics, Inc. | Differential comparator powered from signal input terminals for use in power switching applications |
| US5136184A (en) * | 1991-05-24 | 1992-08-04 | Analog Devices, Incorporated | Fast-acting current comparator |
-
1992
- 1992-02-26 JP JP4039837A patent/JP2882163B2/ja not_active Expired - Lifetime
-
1993
- 1993-02-25 US US08/022,290 patent/US5446397A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05243867A (ja) | 1993-09-21 |
| US5446397A (en) | 1995-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882163B2 (ja) | 比較器 | |
| US5554957A (en) | Programmable function current mode signal module | |
| US4394587A (en) | CMOS Differential comparator with hysteresis | |
| JP3574162B2 (ja) | １対の入力信号を比較するための比較器回路およびそのための方法 | |
| JPH04297117A (ja) | デジタル集積回路用プログラマブル遅延回路 | |
| US5565815A (en) | Current amplifier having a fully differential output without a d.c. bias and applications thereof | |
| JP2885177B2 (ja) | 電源モニタ回路 | |
| US6977525B2 (en) | Current driver circuit | |
| US5691658A (en) | Current mode amplifier, rectifier and multi-function circuit | |
| JPH0334566A (ja) | Ｃｍｏｓ―ｅｃｌ出力バッハァ回路 | |
| JPH08307167A (ja) | 補償オフセット電圧を必要としない電圧コンパレータ | |
| JPH02228813A (ja) | バイポーラ・ｍｏｓ論理回路および半導体集積回路 | |
| US6815997B2 (en) | Field effect transistor square multiplier | |
| US6356121B1 (en) | Very low-power comparison device | |
| US20030160599A1 (en) | Controllable Current Source Assembly | |
| GB2140639A (en) | An integrated circuit | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPH0677804A (ja) | 出力回路 | |
| US20050007160A1 (en) | Tunable differential transconductor and adjustment method | |
| US5406219A (en) | Differential-to-single-ended converter | |
| EP0868026A1 (en) | Variable delay circuit | |
| JPH0272713A (ja) | 完全差分アナログ比較器 | |
| JPH09504938A (ja) | ディジタル的に可変の相互コンダクタンスを有する相互コンダクタンス増幅器並びに可変利得段及びこのような可変利得段を具える自動利得制御回路 | |
| JPH0685584A (ja) | 比較器 | |
| JPH08316798A (ja) | コンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 14 |