JP5310419B2 - 最小電流検出回路 - Google Patents

最小電流検出回路 Download PDF

Info

Publication number
JP5310419B2
JP5310419B2 JP2009209950A JP2009209950A JP5310419B2 JP 5310419 B2 JP5310419 B2 JP 5310419B2 JP 2009209950 A JP2009209950 A JP 2009209950A JP 2009209950 A JP2009209950 A JP 2009209950A JP 5310419 B2 JP5310419 B2 JP 5310419B2
Authority
JP
Japan
Prior art keywords
current
mos transistor
node
gate
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009209950A
Other languages
English (en)
Other versions
JP2011058987A (ja
Inventor
信昭 辻
博賢 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2009209950A priority Critical patent/JP5310419B2/ja
Publication of JP2011058987A publication Critical patent/JP2011058987A/ja
Application granted granted Critical
Publication of JP5310419B2 publication Critical patent/JP5310419B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

本発明は、最小電流を検出する最小電流検出回路の技術分野に関する。
特許文献1には、2つの電流を電圧に各々変換し、変換した電圧を比較することによって電流の大小を判定する技術が開示されている。
2つの電流が入力された場合に小さい方の電流を出力する最小電流検出回路に上述した技術を適用するには、上述した技術によって電流の大小を判定し、判定結果に応じて2つの電流のうち一方を出力する選択回路を用いればよい。
特開2007−258243号公報(図1参照)
しかしながら、従来の最小電流検出回路では、選択回路が必要になるため、回路構成が複雑になる。また、選択回路において電流を切り替える場合に不連続点が発生するといった問題があった。
本発明は、上述した問題点に鑑みなされたものであり、電流の選択回路を不要とする最小電流検出回路及びこれに用いる差分電流回路を提供することを課題とする。
上述した課題を解決するため、本発明に係る最小電流検出回路は、第1電流が供給される第1電流入力端子と、第2電流が供給される第2電流入力端子と、電流出力端子と、電源電圧が供給される電源線と、前記第1電流入力端子を介して前記第1電流が供給され、前記第1電流と同じ大きさの電流を第1ノードと第2ノードとから出力するカレントミラー回路と、前記第2電流入力端子とドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続された第1のMOSトランジスタと、前記第1ノードとドレインが接続され、ゲートが前記第1のMOSトランジスタのゲートと接続され、ソースが前記電源線に接続された第2のMOSトランジスタと、前記第1ノードとドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続された第3のMOSトランジスタと、前記第2ノードとドレインが接続され、ゲートが前記第3のMOSトランジスタのゲートと接続され、ソースが前記電源線に接続される第4のMOSトランジスタと、前記第2ノードとドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続される第5のMOSトランジスタと、ゲートが前記第5のMOSトランジスタのゲートと接続され、ソースが前記電源線に接続され、ドレインからの電流が前記電流出力端子に供給される第6のMOSトランジスタとを備える。
この発明によれば、第1電流と第2電流のいずれか小さい電流を出力電流として出力することができる。また、電流を電圧に変換して比較しないので、特許文献1記載の電流電圧変換回路を不要にできる。また、比較のためにコンパレータを必要としない。さらに、電流を選択するためのスイッチ回路も不要である。しかも、切り替え時のスイッチングノイズが出力電流に重畳することもない。よって、本発明によれば、回路構成を大幅に簡素化しつつ、ノイズの重畳を抑圧した最小電流を出力することが可能となる。なお、ここで、MOSトランジスタはPチャネル型、Nチャネル型のどちらでもよい。
また、上述した最小電流検出回路において、前記電流出力端子と前記第6のMOSトランジスタとの間に第7のMOSトランジスタを設け、前記第7のMOSトランジスタのゲートには固定電位が供給されることが好ましい。この場合には、コスコード接続を採用することができ、ミラー効果の影響を低減することができる。
次に、本発明に係る他の最小電流検出回路は、第1電流が供給される第1電流入力端子と、第2電流が供給される第2電流入力端子と、電流出力端子と、電源電圧が供給される電源線と、前記第1電流入力端子を介して前記第1電流が供給され、前記第1電流と同じ大きさの電流を第1ノードと第2ノードとから出力するカレントミラー回路と、前記第2電流入力端子とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続された第1のバイポーラトランジスタと、前記第1ノードとコレクタが接続され、ベースが前記第1のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続された第2のバイポーラトランジスタと、前記第1ノードとコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続された第3のバイポーラトランジスタと、前記第2ノードとコレクタが接続され、ベースが前記第3のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続される第4のバイポーラトランジスタと、前記第2ノードとコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続される第5のバイポーラトランジスタと、ベースが前記第5のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続され、コレクタからの電流が前記電流出力端子に供給される第6のバイポーラトランジスタと、を備える。
この発明によれば、第1電流と第2電流のいずれか小さい電流を出力電流として出力することができる。また、電流を電圧に変換して比較しないので、電流電圧変換回路を不要にできる。また、比較のためにコンパレータを必要としない。さらに、電流を選択するためのスイッチ回路も不要である。しかも、切り替え時のスイッチングノイズが出力電流に重畳することもない。よって、本発明によれば、回路構成を大幅に簡素化しつつ、ノイズの重畳を抑圧した最小電流を出力することが可能となる。なお、ここで、バイポーラトランジスタはPNP、NPNのどちらでもよい。
上述した最小電流検出回路をN(Nは2以上の整数)個備え、前段の最小電流検出回路の前記電流出力端子と自段の前記第1電流入力端子又は前記第2電流出力端子の一方とを接続することにより、前記N個の最小電流検出回路をカスケード接続してもよい。この場合には、入力電流の数をN+1個に拡大することができる。
本実施形態に係る最小電流検出回路1Aの回路図である。 本実施形態に係る最小電流検出回路100Aのブロック図である。 本実施形態に係る最小電流検出回路1Bの回路図である。 本実施形態に係る最小電流検出回路100Bの構成例を示すブロック図である。 変形例に係る最小電流検出回路の一部を示す回路図である。 変形例に係る最小電流検出回路2Aの回路図である。 変形例に係る最小電流検出回路2Bの回路図である。
以下、図面を参照して本発明の実施形態について説明する。
<第1実施形態>
図1に、第1実施形態に係る最小電流検出回路1Aの回路図を示す。最小電流検出回路1Aは、カレントミラー回路11Aと、第1乃至第6のPチャネルMOSトランジスタP1〜P6と、第1電流I1が外部から供給される第1電流入力端子Tin1と、第2電流I2が外部から供給される第2電流入力端子Tin2と、出力電流Ioutを外部に出力する電流出力端子Toutと、高電位電源を供給する電源線Laとを備える。
カレントミラー回路11Aは、3個のNチャネルMOSトランジスタによって構成され、第1電流入力端子Tin1を介して第1電流I1が供給される。カレントミラー回路11Aは、第1電流I1と同じ大きさの電流を第1ノードND1と第2ノードND2とから出力する。
また、第1のPチャネルMOSトランジスタP1は、第2電流入力端子Tin2とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Laに接続される。
第2のPチャネルMOSトランジスタP2は、第1ノードND1とドレインが接続され、ゲートが前記第1のPチャネルMOSトランジスタのゲートと接続され、ソースが高電位電源線Laに接続される。
第3のPチャネルMOSトランジスタP3は、第1ノードND1とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Laに接続される。
第4のPチャネルMOSトランジスタP4は、第2ノードND2とドレインが接続され、ゲートが第3のPチャネルMOSトランジスタP3のゲートと接続され、ソースが高電位電源線Laに接続される。
第5のPチャネルMOSトランジスタP5は、第2ノードND2とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Laに接続される。
第6のPチャネルMOSトランジスタP6は、ゲートが第5のPチャネルMOSトランジスタP5のゲートと接続され、ソースが高電位電源線Laに接続され、ドレインからの出力電流Ioutが電流出力端子Toutに供給される。
次に、最小電流検出回路1Aの動作について説明する。図1に示すように第3のPチャネルMOSトランジスタP3に流れる電流をI3、第4のPチャネルMOSトランジスタP3に流れる電流をI4、第5のPチャネルMOSトランジスタP5に流れる電流をI5とする。
まず、I1>I2の場合には、第3のPチャネルMOSトランジスタP3はオン状態となる。このため、I3は、I3=I1−I2となる。
一方、I1≦I2の場合、第3のPチャネルMOSトランジスタP3はオフ状態となる。このため、I3は、I3=0となる。
ここで、第3のPチャネルMOSトランジスタP3と第4のPチャネルMOSトランジスタP4とは、カレントミラー回路を構成する。したがって、第4のPチャネルMOSトランジスタP4を流れる電流I4は以下のようになる。
I1>I2の場合 I4=I1−I2
I1≦I2の場合 I4=0
次に、第5のPチャネルMOSトランジスタP5に流れる電流I5は、I1>I4の場合にI5=I1−I4となる。一方、電流I4はノードND2に流れ込むので、I1≦I4の場合は、想定しなくてもよい。従って、電流I5は以下のようになる。
I1>I2の場合 I5=I1−(I1−I2)=I2
I1≦I2の場合 I5=I1−I4=I1
次に、第5のPチャネルMOSトランジスタP5と第6のPチャネルMOSトランジスタP6とはカレントミラー回路を構成するので、電流I5と出力電流Ioutとの大きさは等しい。従って、出力電流Ioutは以下のようになる。
I1>I2の場合 Iout=I2
I1≦I2の場合 Iout=I1
このように、最小電流検出回路1Aによれば、第1入力電流I1と第2入力電流I2とのうち小さい方を出力電流Ioutとして出力することができる。
この構成によれば、電流を電圧に変換して比較しないので、電流電圧変換回路を不要にできる。また、比較のためにコンパレータを必要としない。さらに、電流を選択するためのスイッチ回路も不要である。しかも、切り替え時のスイッチングノイズが出力電流に重畳することもない。
よって、最小電流検出回路1Aによれば、回路構成を大幅に簡素化しつつ、ノイズの重畳を抑圧した最小電流を出力することが可能となる。
<第2実施形態>
図2に第2実施形態に係る最小電流検出回路100Aのブロック図を示す。最小電流検出回路100Aは、第1実施形態の最小電流検出回路1AをN(Nは2以上の整数)個備える。
ここで、jを2≦j≦Nを満たす整数としたとき、j−1段目の最小電流検出回路1Aとj段目の最小電流検出回路1Aとの接続関係は、j−1段目の最小電流検出回路1Aの電流出力端子Toutとj段目の最小電流検出回路1Aの第1電流入力端子Tin1とを接続する。これにより、N個の最小電流検出回路IAがカスケード接続される。なお、j段目の最小電流検出回路1Aにおいて第1電流入力端子Tin1の替わりに第2電流出力端子Tin2と接続してもよいことは勿論である。
このように、最小電流検出回路1Aをカスケード接続すると、左から数えて第1段目の最小電流が第2段目の最小電流検出回路1Aの第1電流入力端子Tin1に供給され、この電流と第2電流入力端子Tin2に供給される電流とが比較され、小さい方の電流が第3段目の最小電流検出回路1Aの第1電流入力端子Tin1に供給される。この比較が順次繰り返されることによって、N段目の最小電流検出回路1Aの第1電流入力端子Tin1には、1段目からN−1段目の最小電流検出回路1Aに入力される電流のうち、最小の電流が供給される。このため、N段目の最小電流検出回路1Aの出力端子Toutから、1段目からN段目の最小電流検出回路1Aに入力される電流のうち、最小の電流を出力することができる。
これによって、比較の対象となる入力電流の数を拡大することができる。この例ではN個の最小電流検出回路1Aを用いるので、比較の対象となる入力電流の数はN+1個となる。
<第3実施形態>
上述した第1及び第2実施形態では、最小電流検出回路1AをPチャネルのMOSトランジスタで構成した。第3実施形態ではPチャネルのMOSトランジスタの替わりにNチャネルのMOSトランジスタで構成する。
図3に第3実施形態に係るNチャネルのMOSトランジスタで構成した最小電流検出回路1Bを示す。
最小電流検出回路1Bは、電源線Laの替わりに低電位電源Vssが供給される電源線Lbを用いる点、第1乃至第6のPチャネルMOSトランジスタP1〜P6の替わりに第1乃至第6のNチャネルMOSトランジスタN1〜N6を用いる点、NチャネルMOSトランジスタで構成されるカレントミラー回路11Aの替わりにPチャネルMOSトランジスタで構成されるカレントミラー回路11Bを用いる点で、最小電流検出回路1Aと相違する。
また、第1のNチャネルMOSトランジスタN1は、第2電流入力端子Tin2とドレインが接続され、ゲートが当該ドレインと接続され、ソースが低電位電源線Lbに接続される。
第2のNチャネルMOSトランジスタN2は、第1ノードND1とドレインが接続され、ゲートが第1のNチャネルMOSトランジスタのゲートと接続され、ソースが低電位電源線Lbに接続される。
第3のNチャネルMOSトランジスタN3は、第1ノードND1とドレインが接続され、ゲートが当該ドレインと接続され、ソースが低電位電源線Lbに接続される。
第4のNチャネルMOSトランジスタN4は、第2ノードND2とドレインが接続され、ゲートが第3のNチャネルMOSトランジスタN3のゲートと接続され、ソースが低電位電源線Lbに接続される。
第5のNチャネルMOSトランジスタN5は、第2ノードND2とドレインが接続され、ゲートが当該ドレインと接続され、ソースが低電位電源線Lbに接続される。
第6のNチャネルMOSトランジスタN6は、ゲートが第5のNチャネルMOSトランジスタP5のゲートと接続され、ソースが低電位電源線Lbに接続され、ドレインからの出力電流Ioutが電流出力端子Toutに供給される。
次に、最小電流検出回路1Bの動作について説明する。
まず、I1>I2の場合には、第3のNチャネルMOSトランジスタN3はオン状態となる。このため、I3は、I3=I1−I2となる。
一方、I1≦I2の場合、第3のNチャネルMOSトランジスタN3はオフ状態となる。このため、I3は、I3=0となる。
ここで、第3のPチャネルMOSトランジスタN3と第4のNチャネルMOSトランジスタN4とは、カレントミラー回路を構成する。したがって、第4のNチャネルMOSトランジスタN4を流れる電流I4は以下のようになる。
I1>I2の場合 I4=I1−I2
I1≦I2の場合 I4=0
次に、第5のNチャネルMOSトランジスタN5に流れる電流I5は、I1>I4の場合にI5=I1−I4となる。一方、電流I4はノードND2に流れ込むので、I1≦I4の場合は、想定しなくてもよい。従って、電流I5は以下のようになる。
I1>I2の場合 I5=I1−(I1−I2)=I2
I1≦I2の場合 I5=I1−I4=I1
次に、第5のNチャネルMOSトランジスタN5と第6のNチャネルMOSトランジスタN6とはカレントミラー回路を構成するので、電流I5と出力電流Ioutとの大きさは等しい。従って、出力電流Ioutは以下のようになる。
I1>I2の場合 Iout=I2
I1≦I2の場合 Iout=I1
このように、最小電流検出回路1Aによれば、第1入力電流I1と第2入力電流I2とのうち小さい方を出力電流Ioutとして出力することができる。
この構成によれば、電流を電圧に変換して比較しないので、電流電圧変換回路を不要にできる。また、比較のためにコンパレータを必要としない。さらに、電流を選択するためのスイッチ回路も不要である。しかも、切り替え時のスイッチングノイズが出力電流に重畳することもない。
よって、最小電流検出回路1Aによれば、回路構成を大幅に簡素化しつつ、ノイズの重畳を抑圧した最小電流を出力することが可能となる。
なお、第2実施形態と同様に第3実施形態の最小電流検出回路1BをN個用いて、最小電流検出回路100Bを構成してもよい。図4にその構成を示す。最小電流検出回路100Bは、N個の最小電流検出回路1Bがカスケード接続される。これによって、入力電流の数をN+1個に拡大することができる。
<変形例>
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
(1)上述した第1実施形態及び第2実施形態の最小電流検出回路1Aにおいて、図5(A)に示すように、第6のPチャネルMOSトランジスタP6と電流出力端子Toutとの間に第7のPチャネルMOSトランジスタP7を設け、そのゲートに固定電位Vref1を供給してもよい。このようにカスコード接続を用いることによって、ミラー効果の影響を低減できる。
また、上述した第3実施形態の最小電流検出回路1Bにおいて、図5(B)に示すように、第6のNチャネルMOSトランジスタN6と電流出力端子Toutとの間に第7のNチャネルMOSトランジスタN7を設け、そのゲートに固定電位Vref2を供給してもよい。このようにカスコード接続を用いることによって、ミラー効果の影響を低減できる。
(2)上述した第1実施形態、第2実施形態、及び変形例では最小電流検出回路1Aはカレントミラー回路11Aを除いて、PチャネルMOSトランジスタを用いて構成したが、本発明はこれに限定されるものではなく、PチャネルMOSトランジスタの替わりにPNPトランジスタを用いて構成してもよい。
例えば、最小電流検出回路1Aは、図6に示す最小電流検出回路2Aに置き換えることができる。カレントミラー回路22Aは、3個のNPNトランジスタによって構成される。 また、第1のPNPトランジスタTrp1は、第2電流入力端子Tin2とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Laに接続される。第2のPNPトランジスタTrp2は、第1ノードND1とドレインが接続され、ゲートが前記第1のPチャネルMOSトランジスタのゲートと接続され、ソースが高電位電源線Laに接続される。第3のPNPトランジスタTrp3は、第1ノードND1とドレインが接続され、ゲートが当該ドレインと接続され、ソースが高電位電源線Laに接続される。 第4のPNPトランジスタTrp4は、第2ノードND2とドレインが接続され、ゲートが第3のPNPトランジスタTrp3のゲートと接続され、ソースが高電位電源線Laに接続される。第5のPNPトランジスタTrp5は、第2ノードND2とドレインが接続され、ゲートが当該トレインと接続され、ソースが高電位電源線Laに接続される。第6のPNPトランジスタTrp6は、ゲートが第5のPNPトランジスタTrp5のゲートと接続され、ソースが高電位電源線Laに接続され、ドレインからの出力電流Ioutが電流出力端子Toutに供給される。
また、上述した第3実施形態及び変形例の最小電流検出回路1Bでは、カレントミラー回路11Bを除いて、NチャネルMOSトランジスタを用いて構成したが、本発明はこれに限定されるものではなく、NチャネルMOSトランジスタの替わりにNPNトランジスタを用いて構成してもよい。
例えば、最小電流検出回路1Bは、PNPトランジスタで構成される図7に示す最小電流検出回路2Bに置き換えることができる。最小電流検出回路2Bは3個のPNPトランジスタで構成されるカレントミラー回路11Bを備える。
また、第1のNPNトランジスタTrn1は、第2電流入力端子Tin2とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが低電位電源線Lbに接続される。 第2のNPNトランジスタTrn2は、第1ノードND1とコレクタが接続され、ベースが第1のNチャネルMOSトランジスタのベースと接続され、エミッタが低電位電源線Lbに接続される。 第3のNPNトランジスタTrn3は、第1ノードND1とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが低電位電源線Lbに接続される。第4のNPNトランジスタTrn4は、第2ノードND2とコレクタが接続され、ベースが第3のNPNトランジスタTrn3のベースと接続され、エミッタが低電位電源線Lbに接続される。第5のNPNトランジスタTrn5は、第2ノードND2とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが低電位電源線Lbに接続される。第6のNPNトランジスタTrn6は、ベースが第5のNPNトランジスタTrn5のベースと接続され、エミッタが低電位電源線Lbに接続され、コレクタからの出力電流Ioutが電流出力端子Toutに供給される。
このように、MOSトランジスタをバイポーラトランジスタに置き換えてもよい。
本発明は、電流の大小を判定して最小電流を出力する回路に利用可能である。
1A,2A,1B,2B,100A,100B…最小電流検出回路、P1〜P7…PチャネルMOSトランジスタ、N1〜N7…NチャネルMOSトランジスタ、Trp1〜Trp6…PNPトランジスタ、Trn1〜Trn6…NPNトランジスタ、La,Lb…電源線、Tin1…第1電流入力端子、Tin2…第2電流入力端子、Tout…電流出力端子。

Claims (4)

  1. 第1電流が供給される第1電流入力端子と、
    第2電流が供給される第2電流入力端子と、
    電流出力端子と、
    電源電圧が供給される電源線と、
    前記第1電流入力端子を介して前記第1電流が供給され、前記第1電流と同じ大きさの電流を第1ノードと第2ノードとから出力するカレントミラー回路と、
    前記第2電流入力端子とドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続された第1のMOSトランジスタと、
    前記第1ノードとドレインが接続され、ゲートが前記第1のMOSトランジスタのゲートと接続され、ソースが前記電源線に接続された第2のMOSトランジスタと、
    前記第1ノードとドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続された第3のMOSトランジスタと、
    前記第2ノードとドレインが接続され、ゲートが前記第3のMOSトランジスタのゲートと接続され、ソースが前記電源線に接続される第4のMOSトランジスタと、
    前記第2ノードとドレインが接続され、ゲートが当該ドレインと接続され、ソースが前記電源線に接続される第5のMOSトランジスタと、
    ゲートが前記第5のMOSトランジスタのゲートと接続され、ソースが前記電源線に接続され、ドレインからの電流が前記電流出力端子に供給される第6のMOSトランジスタと、
    を備えた最小電流検出回路。
  2. 前記電流出力端子と前記第6のMOSトランジスタとの間に第7のMOSトランジスタを設け、前記第7のMOSトランジスタのゲートには固定電位が供給される請求項1に記載の最小電流検出回路。
  3. 第1電流が供給される第1電流入力端子と、
    第2電流が供給される第2電流入力端子と、
    電流出力端子と、
    電源電圧が供給される電源線と、
    前記第1電流入力端子を介して前記第1電流が供給され、前記第1電流と同じ大きさの電流を第1ノードと第2ノードとから出力するカレントミラー回路と、
    前記第2電流入力端子とコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続された第1のバイポーラトランジスタと、
    前記第1ノードとコレクタが接続され、ベースが前記第1のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続された第2のバイポーラトランジスタと、
    前記第1ノードとコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続された第3のバイポーラトランジスタと、
    前記第2ノードとコレクタが接続され、ベースが前記第3のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続される第4のバイポーラトランジスタと、
    前記第2ノードとコレクタが接続され、ベースが当該コレクタと接続され、エミッタが前記電源線に接続される第5のバイポーラトランジスタと、
    ベースが前記第5のバイポーラトランジスタのベースと接続され、エミッタが前記電源線に接続され、コレクタからの電流が前記電流出力端子に供給される第6のバイポーラトランジスタと、
    を備えた最小電流検出回路。
  4. 請求項1乃至3のうちいずれか1項に記載の最小電流検出回路をN(Nは2以上の整数)個備え、
    前段の最小電流検出回路の前記電流出力端子と自段の前記第1電流入力端子又は前記第2電流出力端子の一方とを接続することにより、前記N個の最小電流検出回路をカスケード接続する、
    ことを特徴とする最小電流検出回路。
JP2009209950A 2009-09-11 2009-09-11 最小電流検出回路 Expired - Fee Related JP5310419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009209950A JP5310419B2 (ja) 2009-09-11 2009-09-11 最小電流検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009209950A JP5310419B2 (ja) 2009-09-11 2009-09-11 最小電流検出回路

Publications (2)

Publication Number Publication Date
JP2011058987A JP2011058987A (ja) 2011-03-24
JP5310419B2 true JP5310419B2 (ja) 2013-10-09

Family

ID=43946790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009209950A Expired - Fee Related JP5310419B2 (ja) 2009-09-11 2009-09-11 最小電流検出回路

Country Status (1)

Country Link
JP (1) JP5310419B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10968111B2 (en) 2016-05-16 2021-04-06 Martinswerk Gmbh Alumina products and uses thereof in polymer compositions with high thermal conductivity

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5703873B2 (ja) 2011-03-17 2015-04-22 ソニー株式会社 情報処理装置、情報処理方法およびプログラム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8402541A (nl) * 1984-08-20 1986-03-17 Philips Nv Versterkerschakeling.
JP2882163B2 (ja) * 1992-02-26 1999-04-12 日本電気株式会社 比較器
JPH075208A (ja) * 1993-06-15 1995-01-10 Nec Corp 電流減算回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10968111B2 (en) 2016-05-16 2021-04-06 Martinswerk Gmbh Alumina products and uses thereof in polymer compositions with high thermal conductivity
US11912584B2 (en) 2016-05-16 2024-02-27 Martinswerk Gmbh Alumina products and uses thereof in polymer compositions with high thermal conductivity

Also Published As

Publication number Publication date
JP2011058987A (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
JP5835005B2 (ja) D/a変換器
JP2006310931A (ja) 逐次比較型a/dコンバータ
US8129862B2 (en) Scalable highest available voltage selector circuit
JP2012049750A (ja) ヒステリシスコンパレータ
US7321326B2 (en) Current source cell and D/A converter using the same
JP5310419B2 (ja) 最小電流検出回路
US7924198B2 (en) Digital-to-analog converter
JP3904495B2 (ja) A/d変換器
JPH11251914A (ja) 電圧選択回路及びd/a変換器
JPWO2018055666A1 (ja) インターフェース回路
JP5375465B2 (ja) 最大電流検出回路
US8723709B2 (en) Digital-to-analog converter
JP2007535744A (ja) カレントミラー回路
US20040108883A1 (en) High speed integrated circuit current switch
JP4756201B2 (ja) 電源回路
US7098837B2 (en) A/D converter
JP2002258954A (ja) ボルテージレギュレータ
JP2007074138A (ja) 抵抗分圧型ディジタル/アナログ変換回路
CN110417358B (zh) 一种前级电路和运算放大器
JP5974998B2 (ja) 演算増幅器
JPH11312931A (ja) gmセルおよびこれを用いたカレントインターポレーションA/D変換器
JP2013081011A (ja) モード選択回路
JP3097593B2 (ja) 半導体装置
JP5510252B2 (ja) オペアンプ
JP5737105B2 (ja) 電流電圧変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees