DE2829966C2

DE2829966C2 - Halbleiterspeichervorrichtung

Info

Publication number: DE2829966C2
Application number: DE2829966A
Authority: DE
Inventors: Jun-Ichi Sendai Miyagi Nishizawa
Original assignee: Zaidan Hojin Handotai Kenkyu Shinkokai
Current assignee: Zaidan Hojin Handotai Kenkyu Shinkokai
Priority date: 1977-07-07
Filing date: 1978-07-07
Publication date: 1985-11-14
Also published as: DE2858190C2; GB2000908B; NL191914C; NL191914B; DE2829966A1; US4284997A; FR2397070A1; DE2858191C2; NL7807236A; FR2397070B1; GB2000908A

Description

Die Erfindung bezieht sich auf eine Haibieiterspeichervorrichtung gemäß dem Oberbegriff des Anspruchs 1.

In der älteren Anmeldung (DE-OS 28 07 181) ist bereits eine Halbleiterspeichervorrichtung beschrieben, weiche die Merkmale des Oberbegriffs des Anspruchs I aufweist. Demgemäß setzt der Oberbegriff des Anspruchs 1 die Verwendung eines statischen !nduktionstransistors (SIT) voraus, wie er in den US-Patentschrif-

ten 43 37 473, der US-RE-ISSUE 29 971 sowie der Literaturstelle »IEEE Trans. El. Devices, ED-22, 185 (1975) beschrieben ist

Die DE-AS 10 80 696 bezieht sich allgemein auf Feldeffekttransistoren, wie dies auch die Literaturstelle »Feldeffekttransistoren« von R. Paul, Stuttgart, 1972 S. 154.155 und Seiten 266 und 267 tut

Bei den bekannten Halbleiterspeichervorrichtungen wird üblicherweise die Sourcezone zur Lieferung und Entnahme von Ladungsträgern, verwendet und eine Gatezone dient zur Steuerung des Ladungsträgerflusses in einer Kanalzone zwischen Strom- und Speicherzone. Unter diesem bekannten Speicherzellen gibt es solche des sogenannten MOS-FET-Typs und des Ladungskopplungs-Typs. Speicherzellen dieser beiden Arten nehmen jedoch eine ziemlich große Fläche an der Oberfläche einer Halbleiterspeichervorrichtung ein.

Ferner wird der Ladungsträgertransport hauptsächlich durch die Oberflächenbeweglichkeit in solchen Vorrichtungen bestimmt. Die Volumenbewegüchkeit in einem Halbleiterkörper ist jedoch normale'Weise höher als die Oberflächenbeweglichkeit infolge verschiedener Oberflächenbedingungen, wie beispielsweise von Trappingniveaus.

In der vorgeschlagenen Speichervorrichtung gemäß DE-OS 28 07 181 wird eine Speicherzelle im wesentlichen senkrecht zur Oberfläche des Halbleiterkörpers ausgebildet, und der Ladungsträgertransport wird hauptsächlich durch die Volumenbeweglichkeit bestimmt, wodurch die Packungsdichte und die Betriebsgeschwindigkeit erhöht und die Verlustleistung vermindert wird.

Selbst bei solchen Vorrichtungen ist jedoch die Betriebsgeschwindigkeit noch immer durch die folgenden Faktoren begrenzt: die Gatekapazität im Betriebszustand und den Raumladungsspeichereffekt der Minoritätsträger.

F i g. 1A zeigt eine schematische Draufsicht der üblichen Speichervorrichtung und die Fig. IB und IC sind schematische Schnitte der Speichervorrichtung gemäß Fig. IA, und zwar längs der Linien 2QB-20B' bzw. 20C-20c Gemäß diesen Figuren weist die Speichervorrichtung folgendes auf: ein p-Typ-Substrat 120 auf, ferner eine n+-Typ-Sourcezone 113, eine p+-Typ-Gatezone 114. die als eine Wortleitung dient, eine n--Typ-Kanalzone 112, eine η⁺-Typ-Speicherzone 111 (ein SIT besteh', aus einer Sourcezone 113, einer Gatezone 114, einer Kanalzone 112 und einer Drainzone 111), eine Metallelektrode 123 (hergestellt aus Aluminium, Molybdän oder einem einen niedrigen Widerstandswert aufweisenden polykristallinen Silicium oder dgl.), die als eine Bit-Leitung dient, und eine Isolatorzone 116, die aus einem Siliciumoxid (S1O2), einem Silciumnitrid (S1JN4) oder einem Aluminiumoxid (AI2O3) oder Kombinationen daraus oder dgl. besteht. Die Speicheranordnung (vgl. F i g. 1 A) weist einen SIT angeordnet an jedem Kreuzungspunkt der Wortleitungen und der Bit-Leitungen auf. Typische Störstellenkonzentrationen der entsprechenden Halbleiterzonen sind ungefähr die folgenden: lO¹⁷ bis 1Ö²¹ cm-³ für die Speicherzone 111; 10¹⁷ bis 10^2lcm-³ für die Sourcezone 113; 10" bis 10^l5cm-^JfürdieKanaizone 112; 10'⁷ bis 10^2lcm-³für die Gatezone 114 und 10^M bis 10^l8cm-³für das Substrat 115. Die Kanalbrsite zwischen den Gatezonen 114 ist durch die Störstellenkonzentration der Kanalzone 112 bestimmt, so daß die Uinalzone 112 abgeschnürt (pinched off) wird nur durch das eingebaute (Diffusions-) Potential, aufgebaut durch die pn-Grenzschicht zwischen der Gatezone 114 und der Kanaizone 112 Die Speicherzone 111 bildet also einen Kondensator zur Speicherung von Ladungsträgern. Wenn die Ladungsträger in der Speicherzone 111 gespeichert sind, so wird die Spannung dieser Speicherzone 111 dementsprechend in einem gewissen Ausmaß angehoben.

Unter den oben angegebenen Bedingungen ist es jedoch erforderlich, die Dimensionen und die Störstellenkonzentrationen derjenigen Zonen, die den SIT bilden, so auszuwählen, daß eine Potentialbarriere oder Sperre in der Kanalzone aufgebaut wird, so daß die Ladungsträger (in diesem Falle Elektronen) nicht in die Speicherzone 111 von der Sourcezone 113 fließen, wenn nicht eine externe Spannung an die Wortleitung und/ oder Bit-Leitung angelegt ist.

Wenn beispielsweise die Stcrsteüenkonzentration der n--Type-Kanalzone 112 mit IxIO¹³Cm-³, 1 χ 10¹⁴ cm ³ oder 1 χ 10¹⁵ cm-³ausgewählt ist, so wird die Kanalbreite mit einem entsy sehenden Wert von weniger als 20 Mikrometer bzw. 6 noikrometer bzw. 2 Mikrometer ausgewählt Im Falle daß der Abstand zwischen der Speicherzone 111 und der Sourcezone 113 reduziert ist, kann die Laufzeit oder Transitzeit der Elektronen für das Lesen und Schreiben ebenfalls reduziert werden. Es ist daher zweckmäßig, daß der Abstand zwischen der Speicherzone 111 und der Sourcezone 113 reduziert wird.

Speicherzellen, die analog zu den ra den F i g. IA — IC gezeigten Speicherzellen sind, können durch Äquivalentschaltungen gemäß den F i g. ID und 1E repräsentiert werden. In F i g. 1D weist die Schaltung einen SIT 100, einen Kondensator 101, eine Bit-Leitung 123 und eine Wortleitung 124 auf, wobei die Ladungsträger in dem Kondensator 101 gespeichert werden und in die Bit-Leitung 123 transportiert werden und zwar unter Steuerung der Gatezone verbunden mit der Wortleitung 124. Andererseits wird eine Schwebe- oc!«r Floating-Gatezone in Fig. IE verwendet, wobei die in dem Kondensator 101 gespeicherten Ladungsträger in die B^:i-Leitung 123 durch Änderung der an die Wortleitung 124 bezüglich der Bit-Leitung 123 angelegten Spannung transportiert werden.

Das Betriebsverhalten der üblichen Speichervorrichtung ergibt sich aus der folgenden Beschreibung. Wenn Daten in eine Speicherzelle der Fig. IA-IC eingeschrieben werden sollen, so wird eine positive Spannung an die Wortleitung (Gatezone) 114 angelegt, um die Höhe der Potentialbarriere in Kanalzone 112 zu vermindern, während gleichzeitig eine vorbestimmte positive Spannung auf die Bit-Leitung 123 gegeben wird- Da die Höhe der in der Kanalzone 112 aufgebauten Potentialkarriere vermindert wird, können in diesem Falle die Elektronen in die Sourcezone 113 aus der Speicherzone 111 abfließen. W^in Elektronen von der Speicherzone 111 abfließen, so wird die Spannung in der Speicherzone

111 höher in positiver Polarität infolge des Fehlens einer negativen Ladung bei den Elektronen. Wenn die Spannung der Bit-Le.cung (zum Schreiben) 123 gleich der Spannung der Speicherzone 111 wird, so hören die Elektronen auf zu fließen. Im Falle, daß die zum Schreiben von Daten angelegte Spannung entfernt wird, so erscheint die Potentialbarriere wieder in der Kanalzone

112 und demgemäß wird die Speicherzone 111 mit einer positiven Spannung geladen gehalten. Wenn die Daten gelesen (entnommen) werden sollen, so wird eine vorbestimmte negative Spannung an die Bit-Leitung 123 angelegt, während gleichzeitig eine Vorwärtsspannung (in diesem Felle eine positive Soannune^ auf die Wortlei-

tung (Gatezone) 114 gegeben wird. Daraufhin können alle Elektronen in die Speicherzone 111 von der Sourcezone 113 aus fließen. Durch das Auftreten dieses Stromes kann bestimmt werden, ob die Speicherzelle sich im Zustand von entweder »1« oder »0« befindet.

In den oben angegebenen Speichervorrichtungen ist die Gatezone 114 derart ausgebildet, daß sie vollständig die Kanalzone 112 umgibt. Wenn somit die Gatezone 114 als eine Wortleitung verwendet wird, so ist die Kapazität der Wortleitung 114 nicht hinreichend klein, um einen Lese- und Schreibvorgang mit hoher Geschwindigkeit zu erreichen.

Die F i g. 2A und 2B zeigen schematische Schnitte eine abgewendete Speichervorrichtung; diese weist folgendes auf: Eine n ⁺ -Typ-Sourcezone 113 als eine Bit-Leitung zum Lesen, eine η--Typ-Kanalzone 112, eine η⁺-Typ-Gatezone 114 als eine Wortleitung, eine Metallelektrode 121 als Bit-Leitung zum Srhreihpn und eine Isolatorzone 116, die eine Metall-Isolator-Halbleiter (MlS)-Struktur bildet. Die Speicherzone 111 ist in der Oberfläche des Halbleiterkörpers angeordnet. Diese Zone 111 kann auch in einer Innenzone von der Oberfläche weg angeordnet sein.

Wenn Elektronen in die Speicherzone 111 transportiert werden sollen, so wird eine positive Spannung an die Wortleitung 114 angelegt, während eine positive Spannung auf die Bit-Leitung (zum Schreiben) 121 gegeben wird. Sodann werden die Elektronen in die Speicherzone fließen, und zwar durch die Kanalzone 112 von der Sourcezone 113. Wenn die Elektronen in der Speicherzone 111 gespeichert zu halten sind, so kann die auf die Bit-Leitung (zum Schreiben) 121 gegebene Spannung abgesenkt werden, und zwar auf die Hälfte der Spannung zum Transport der Elektronen in die Speicherzone 111. Wenn es gewünscht ist. Daten zu lesen oder Elektronen aus der Speicherzone 111 herauszuentnehmen, so wird die Spannung der Bit-Leitung (zum Schreiben) 121 vermindert, beispielsweise Erdpotential, während eine positive Spannung auf die Wortleitung

114 gegeben wird. Sodann werden in der Speicherzone 111 gespeicherte Elektronen in die Lage versetzt, in die Sourcezone 113 (die als eine Bit-Leitung zum Lesen dient) zu fließen, und zwar durch die Kanalzone 112, und somit kann das Vorhandensein von in der Speicherzone 111 gespeicherten Elektronen festgestellt werden. Auch kann der Mangel an Ladungsträgern zur Repräsentation des Speicherzustandes verwendet werden.

In den oben erwähnten F i g. 2A und 2B ist die Gatezone 114 derart vorgesehen, daß sie die Kanalzone 112 umgibt und daher wird im Falle, daß die Gatezone 114 als eine Wortleitung verwendet wird, die Kapazität der Gate2one im Betriebszustand nicht vernachlässigbar sein. Es ist jedoch vorzuziehen, die Gatekapazität so weit als möglich für den Erhalt einer hohen Betriebsgeschwindigkeit zu minimieren.

In der oben erwähnten Vorrichtung solite das Fließen eines Punch-Through-Stroms nicht zwischen der Gatezone 114 und dem Substrat 115 zugelassen werden, und die Ladungen, die in der Speicherzone Ii gespeichert sind, müssen für eine ausgedehnte Zeitperiode bewahrt werden. Daher kann keine außerordentlich hohe Spannung zwischen den entsprechenden Zonen angelegt werden. Ein Punch-Through-Strom sollte sorgsam in einer derartigen Struktur vermieden werden, wo die Speicherkapazität zwischen Speicherzone 111 und Substrat

115 gebildet ist, und auch dort, wo die Speicherkapazität durch die Kapazität eines MOS (Metalloxid-Halbleiter) gebildet ist, angeordnet in der Nachbarschaft der Oberfläche des Halbleiterkörpers.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Halbleiterspeichervorrichtung der im Oberbegriff des Patentanspruchs 1 genannten Art derart weiterzubilden, daß die Betriebsgeschwindigkeit noch weiter erhöht wird.

Zur Lösung dieser Aufgabe sieht die Erfindung die im Kennzeichnungsteil des Anspruchs 1 genannten Maßnahmen vor.

Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen. So ist im Anspruch 22 der Aufbau des ersten Gate aus mehreren Gates und/ oder des zweiten Gate aus mehreren Gates angegeben.

Weitere Einzelheiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt Fig. IA eine schematische Draufsicht auf ein Beispiel

rif*r in Hpr R^^^nr^iHnnoc^inj^it^iniT ori^ahniC" Üblicher?

Speichervorrichtung;

Fig. IB und IC schematische Schnitte längs der Linien 205-20ß'und20C-20C"in Fig. IA;

Fig. ID und IE Äquivalentschaltungen zur Erläuterung der Speichervorrichtung der F i g. 1A bis 1C;

Fig. 2A und 2B schematische Schnitte einer bekannten Verbindungsabwandlung der Speichervorrichtung gem&OFig. IA;

Fig 7A eine schematische Draufsicht auf eine erfindungsgemäße Halbleiterspeichervorrichtung; Fig.3B und 3C schematische Schnitte längs der Linien 225-22Ä'und und 22C- 22C'in F i g. 3A;

Fig.3D eine schematische Sihnittansicht einer Abwandlung der Speichervorrichtung gemäß F i g. 3A;

Fig. 4A und 4B schematische Schnitte einer weiteren Abwandlung der Halbleitervorrichtung der F i g. 3A; Fig.5A eine schematische Draufsicht eines weiteren Ausführungsbeispiels einer erfindungsgemäßen Halbleiterspeichervorrichtung;

F i g. 5B einen Querschnitt längs der Linie 24ß-24fl' derFig.5A;

Fig.6A eine Draufsicht auf ein weiteres Ausführungsbeispiel der erfindungsgemäßen Halbleiterspeichervorrichtung;

Fig.6B, 6C und 7 unterschiedliche Beispiele eines Querschnitts der Halbleitervorrichtung längs der Linie 25ß-255'inFig.6A;

F i g. 8A eine Draufsicht eiens weiteren Ausführungsbeispiels einer Halbleiterspeichervorrichtung der Erfindung;

F i g. 8B bis 8D schematische Schnitte längs der Linien 27B-TlB', 27'C-27C und 27D-27L· der F ig. SA;

F i g. 9A bis 9C schematisch unterschiedliche Beispiele eines Schnitts der Halbleiterspeichervorrichtung längs der Linie 275-27Ä'in F i g. 8A; Fig. 10 einen schematischen Schnitt eines weiteren Ausführungsbeispiels einer erfindungsgemäßen Halbleiterspeichervorrichtung.

Bevor mit der Beschreibung bevorzugter Ausführungsbeispiele begonnen wird sei eine kurze Beschreibung des Grundkonzepts der Erfindung vorraus geschickt

Das prinzipielle Konzept der Speichervorrichtung gemäß einem Ausführungsbeispiel der Erfindung basiert auf einer SIT-Struktur mit einer Vielzahl von »Split«-Gatezonen in der Speichervorrichtung zum Erreichen einer hohen Betriebsgeschwindigkeit bei hoher Packungsdichte und eines Hochgeschwindigkeitsbetriebs.

Wie im folgenden im einzelnen unter Bezugnahme auf die entsprechenden Ausführungsbeispiele beschrieben wird, wird eine Vertikal-Struktur verwendet und somit wird hauptsächlich die Volumenbeweglichkeit für den Transport von Ladungsträgern verwendet. Eine Vielzahl von »Split«-Gatezonen wird ebenfalls verwendet, «on denen eine geeignet ist, um eine Steuerspannung daran anzulegen. Dadurch wird die Packungsdichte und der Hochgeschwindigkeits-Betrieb weiter gefördert.

In der erfindungsgemäßen Speichervorrichtung weist eine Speicherzelle einen SIT auf. Dieser SlT umfaßt: Eine Sourcezone zur Lieferung und Entnahme von Ladungsträgern, eine Kanalzone im wesentlichen definiert durch eine Vielzahl von »Split«-Gatezonen zum Transport der Ladungsträger und eine Speicherzone zum Speichern der Ladungsträger. Ein SiT weist eine Drainzone, eine Kanalzone, eine Gatezone und eine Sourcezone auf. In einer Speicherzelle wird somit entweder eine Source- oder eine Drainzone schwebend angeordnet und diese Zone wird die Speicherzone einer Speicherzelle genannt. Die andere Zone, die nicht schwebend also elektrisch kontaktiert ist, wird — je nach dem — als die Source- oder Drainzone einer Speicherzelle bezeichnet. Dies bedeutet, daß die eine oder andere dieser Zonen, die in der Form einer schwebenden Zone vorgesehen ist, eine Speicherzone bildet, die in der Nachbarschaft der Oberfläche oder eingebettet im Halbleiterkörper angeordnet sein kann.

D>e Kanalzone zwischen der Speicherzone und der Sourcezone wird durch eine im wesentlichen verarmte Zone entweder in einer Unipolarstruktur und in einer Bipolarstruktur gebildet, und somit wird mindestens in einem Teil des Betriebszustandes eine Potentialbarriere vorgesehen. Ferner ist die Kanalzone im wesentlichen durch »Split«-Gatezonen definiert, die mindestens eine Treibergatezone zum Anlegen einer Treiberspannung daran und mindestens eine gesonderte Nicht-Treibergatezone, an die keine Treiberspannung angelegt ist, aufweisen.

Die Struktur der »Split«-Gatezonen reduziert die Kapazität der Gatezone im Betriebszustand. Auf diese Weise wird ein Hochgeschwindigkeitsbetrieb erreicht.

Es wird also eine Speicherzone ausgebildet in einem Halbleiterkörper, und Ladungsträger werden in die Speicherzone hinein- oder aus dieser heraustransportiert, und zwar über die in der Kanalzone aufgebaute Potentialbarriere. Die Höhe der Potentialbarriere kann durch eine an die Speicherzone, die Sourcezone oder die Split-Gatezonen angelegte, um zu veranlassen, daß die Ladungsträger über die Potentialbarriere laufen.

Fig.3A ist eine schematische Draufsicht auf eine Halbleiterspeichervorrichtung gemäß einem Ausführungsbeispiel der Erfindung. Die Fig.3B und 3C sind Querschnitte der Speichervorrichtung längs der Linien 22B- 22Ä'und 22C- 22C'der F i g. 3A darstellea

In Fig.3A weist die Speichervorrichtung eine Vielzahl von zylindrischen Speicherzellen auf, die durch Metallverdrahtung miteinander verbunden sind. Jede Zelle weist ein Treibergate 314 angeordnet in der Mitte auf, ferner eine Kanalzone 312, welche das Treibergate 314 umgibt, eine Sourcezone 313 angeordnet in einer oberen Oberfläche der Kanalzone 312 und eine gemeinsame Nicht-Treibergatezone 315, welche die Kanalzone 3i2 umgibt.

Die Speichervorrichtung ist genauer in den F i g. 3B und 3C gezeigt. Sie weist folgendes auf: eine Metallelektrode 330, ein p-Typ-Substrat 320, eine η+-Typ-Speicherzone 311, eine n~-Typ-Kanalzone 312, in der eine-Potentialbarriere aufgebaut werden soll, eine n ⁺ -Typ-Sourcezone 313, und eine Metallelektrode 323 ausgebildet mit einem Metall, wie beispielsweise Aluminium, Molybdän oder einem einen niedrigen Widerstandswert besitzenden (dotiert) polykristallinem Silicium, wobei diese als Bit-Leitung verwendet wird. Eine Wortleitung wird durch eine Metallelektrode 324 aus einem Material wie für die Bit-Leitung 323 gebildet und ist mit einer P⁺-Typ-Treibergatezone 314 verbunden. Eine p.-Typ-Hilfs-Nicht-Treibergatezone 315 ist ebenfalls verwendet, um jede Speicherzelle im Halbleiterkörper elektrisch zu isolieren, wodurch die Besetzungsfläche jeder Zelle in der Oberfläche des Halbleiterkörpers reduziert wird. Eine Isolatorzone 316 besteht aus einem Isolatormaterial, wie beispielsweise Siliciumoxid (S1O2), Siliciumnitrid (S13N4), Aluminiumoxid (AI2O3) oder einer Mischung dieser Materialien.

Eine Speicherzelle wird an jedem Kreuzungspunkt der Bit-Leitungen 323 und Wortleitungen 324 ausgebildet.

Störstellenkonzentration der entsprechenden Zonen sind ungefähr wie folgt gewählt: 10" bis 10²¹ Atome/ cm³ für die Speicherzone 311; 10¹⁰ bis 10¹⁶ Atome/cm³ für die Kanalzone 312; 10¹⁸ bis 10²¹ Atome/cm³ für die Sourcezone 313; 10¹⁵ bis I0²¹ Atome/cm³ für die Treibergatezone 314 und für die Subsidiär- oder Hilfs-Nicht-Treibergatezone 315; und 10¹⁴ bis 10¹⁸ Atome/ cm³ für das Substrat 320.

Die zwischen der Treibergatezone 314 und der Hilfs-(nicht Treiber-) Gatezone 315 angeordnete Kanalbreite und die Störstellenkonzentration der Kanalzone 312 sind derart gewählt, daß die Kanalzone 312 fast vollständig durch das eingebaute (Diffusions-) Potential zwischen der Kanalzone 312 und sowohl der »Split«-Gatezonen 314 als auch 315 abgeschnürt (pinched off) ist. Alternativ können die Störstellenkonzentrationen der entsprechenden Zonen in unterschiedlicher Weise ausgewählt werden, nämlich derart, daß sichergestellt ist, daß der Kanal leitend wird, wenn 0 Volt an die Treibergatezone 314 angelegt ist, und daß die Kanalzone 312 dann hinreichend nichtleitend wird, wenn eine umgekehrte Vorspannung beispielsweise —3 Volt an die Treibergatezone 314 angelegt wird. Der Abstand zwischen der Speicherzone 311 und der Sourcezone 313 ist zweckmäßigerweise klein, beispielsweise in der Größenordnung von 0,5 Mikrometer bis ungefähr 5 Mikrometer, so daß die Transitzeit der Ladungsträger vermindert wird.

Wenn daten in eine Speicherzelle eingeschrieben wtrden sollen, so wird eine vorbestimmte positive Spannung auf die Bit-Leitung 323 gegeben, während eine Vorwärtsspannung an die Wortleitung 324 angelegt wird, d. h. an die Treibergatezone 314, um so die Höhe der Potentialbarriere, aufgebaut in der Kanalzone 312, zu reduzieren. Auf diese Weise können Elektronen aus der Speicherzone 311 herausfließen. Sodann wird proportional zur Menge dieser Elektronen, die aus der Speicherzone 311 herausfließen, die Spannung der Speicherzone 311 in positiver Polarität erhöht, und zwar infolge des Fehlens von Elektronen mit negativer Ladung. Der Elektronenfluß wird jedoch dann aufhören, wenn die Spannung der Speicherzone 311 äquivalent zur Spannung wird, die an die Bit-Leitung 323 angelegt ist Wenn die zum Schreiben angelegte Spannung entfernt wird, so wird die Speicherzone 311 mit einer positiven Spannung geladen gehalten. Auch wird die Potentialbarriere wieder aufgebaut und der geladene Zustand

der Speicherzone 311 wird gehalten.

Da die Split-Gatestruktur die Treibergatezone 314 aufweist, die verwendet wird, um als Wortleitung zu dienen, und die Subsidiär (Nicht-Treiber-)-Gatezone 315, an die nicht eine Treiberspannung angelegt wird, wird die Kapazität der Treibergatezone 314 verbunden mit der Woi sleitung 324 in extremer Weise reduziert, und zwar verglichen mit einer konventionellen Nicht-Split-Gatestruktur gemäß den Fig. IA-IC. Daher können die Ladungsträger mit einer hohen Geschwindigkeit in die Speicherzone 311 hinein und aus dieser herausfließen, wobei demgemäß der Hochgeschwindigkeits-Betrieb der Speichervorrichtung weiter erhöht wird.

Ein weiteres vorteilhaftes Merkmal dieses Ausführungsbeispiels besteht darin, daß der Raumladungsspeichereffekt in der Kanalzone 312 stark reduziert wird. Wenn eine hohe Vorwärisspannung an die Treiucfgäiezone 314 angelegt wird, so werden Minoritätsträger (in diesem Fall Löcher)in die Kanalzone 312 injiziert, die sodann Elektronen von beispielsweise der Speicherzone 311 anziehen. Die auf diese Weise angezogenen Elektronen werden veranlaßt, in die mit der Bit-Leitung 323 verbundene Sourcezone 313, zu fließen, wenn eine positive Spannung an diese Bit-Leitung 323 angelegt wird. Im oben erwähnten Beispiel wird die Gatezone 315 normalerweise auf einer niedrigeren Spannung gehalten als die der Treibergatezone 314. Daher werden die injizierten Minoritätsträger ohne weiteres durch die Gatezone 315 absorbiert Auf diese Weise werden die injizierten Minoritätsträger ohne weiteres aus der Kanalzone 312 ausgestoßen, während die Majoritätsträger von der Source- oder Speicherzone angezogen werden. Auf diese Weise kann der Raumladungsspeichereffekt minimiert werden.

Es können zwei Verfahren zum Adressieren einer Speicherzelle betrachtet werden, und zwar abhängig von der Struktur der Kanalzone. Wenn die Kanalbreite schmal ausgebildet ist, und im Falle, daß die Störstellenkonzentration dieser Kanalzone hinreichend niedrig ausgewählt ist, und im Falle, daß demgemäß eine Potentialbarriere von hinreichender Höhe in der Kanalzone ausgebildet ist, so wird unter solchen Umständen die Höhe der Potentialbarriere allein durch das Anlegen einer positiven Spannung an die Bitleitung 323 nicht hinreichend vermindert werden können. Somit wird eine Vorwärtsspannung weiter an die Wortleitung 324 zur gleichen Zeit zum Absenken der Höhe der Potentialbarriere angelegt, um eine Schreiboperation zu erleichtern. In der oben erwähnten Struktur wird die Schreiboperation nicht in solchen Speicherzellen ausgeführt, an die keine Vorwärtsspannung angelegt ist

Wenn es gewünscht ist, Daten aus der Speicherzone 311 auszulesen oder wiederzugewinnen, so wird nur eine Vorwärtsspannung (positive Spannung in diesem Fall) an die Wortleitung 324 angelegt Sodann wird die Potentialbarriere abgesenkt und die Elektronen können in die positiv geladene Speicherzone 311 von der Sourcezone 313 fließen.

Wenn andererseits die Struktur (Dimensionen und Störstellenkonzentration) der Kanalzone 312 derart gebildet ist, daß ein hinreichender Elektronendluß von der Speicherzone 311 nur durch Anlegen einer positiven Spannung an die Bit-Leitung 323 gestattet ist, und wenn es gewünscht ist, das Auftreten einer Schreiboperation in denjenigen Speicherzellen zu verhindern, die mit der gleichen Bit-Leitung, aber nicht mit der Schreibleitung verbunden sind, so ist es nur notwendig, eine umgekehrte Spannung an die Treibergatezone 314 dieser betreffenden (nicht gewünschten) Speicherzellen anzulegen. Diese umgekehrte Spannung angelegt an die Treibergatezone 314 dient dazu, die Höhe der Potentialbarriere auf einem Niveau zu halten, welches ausreicht, um das Fließen der Elektronen aus der Speicherzone 311 zu verhindern.
Wenn es gewünscht ist, Daten aus der Speicherzone

311 auszulesen oder zu entnehmen, so ist es lediglich ίο erforderlich, die an die Treibergatezone 314 angelegte umgekehrte Spannung zu entfernen und auch eine niedrige Spannung von beispielsweise 0 Volt an die Treibergatezone 314 anstelle der Umkehrspannung anzulegen. Daraufhin fließen Elektronen von der Sourcezone 313 in die positiv geladene Speicherzone 311. Das Vorhandensein von Daten in der Speicherzelle wird festgestellt durch den Stromfluß zwischen der Sourcezone 313 und der Speienerzone 3ίί. Auf diese Weise kann die Spannung der Speicherzone 311 festgestellt werden.

Der Strom kann deshalb fließen weil die Kanalzonc

312 geöffnet ist und die Kanalzone zwischen der Speicherzone 311 und der Sourcezone 313 leitend wird und zwar durch Steuerung der an die Wortleitung 324 oder die Bit-Leitung 323 angelegten Spannung.

In einigen anderen Fällen kann es zweckmäßig sein, eine Störstellenkonzentrationsverteilung zwischen der Speicherzone 311 und dem Substrat 320 derart vorzusehen, daß die Speicherzone 311 eine gewünschte Spannungsänderung entsprechend der Menge der von der Speicherzone 311 gelieferten Ladung zeigt

Betrachtet man speziell die Kapazität der Speicherzone 311, so sei angenommen, daß eine Kapazität von 0,18 pF unter den folgenden Bedingungen gewünscht ist, daß nämlich die Speicherzone 311 23 Mikrometer Durchmesser besitzt und daß die an die Bit-Leitung 323 (zum Schreiber.) angelegte Spannung !0V beträgt, in einem solchen Fall ist es nur notwendig, die Störstellenkonzentration des Substrats mit 1 χ 10'⁷ Atome/cm³ auszuwählen. Sodann wird die Kapazität von 0,18 pF realisiert

Speziell bei der in den Fig.3A-3D gezeigten Speichervorrichtung kann die Kapazität der Bit-Leitung 323 beispielsweise auf ungefähr 1/10 des Werts der konventionellen Speichervorrichtung, durch folgendes vermindert werden: Anordnung der entsprechenden Speicherzellen derart, daß sie so dicht als möglich zueinander liegen; Erhöhung der Dicke der Isolatorzone 316; Verminderung der Dicke der Sourcezone 313 auf beispielsweise weniger als 03 Mikrometer; Anordnung der Sourcezone 313 weg von den benachbarten Gatezonen 314 und 315. Auf diese Weise kann die Größenordnung der Kapazität der Speicherzone 311 auf 0,018 pF und weiter vermindert werden, und zwar kann zusammen damit jede Speicherzelle mit einem Durchmesser von 7 Mikrometer ausgebildet werden. Man erkennt, daß die (nicht treibende) Hilfs-Gatezone 315 auch als eine Trenn- oder Isolationszone zwischen benachbarten Speicherzellen arbeitet und dadurch die Packungsdichte der Speichervorrichtung erhöht

F i g. 3D ist ein schematischer Schnitt eines weiteren Ausführungsbeispiels der in Fig.3A gezeigten Speichervorrichtung. Die Speichervorrichtung unterscheidet sich von dem Beispiel der F i g. 3B und 3C nur dadurch, daß eine ringförmige Elektrode 323 auf jeder Lewistungs-Sourcezone 313 ausgebildet ist, wobei aber ansonsten Struktur- und Betriebsverhalten analog zu dem der Fig. 3A—3C ist Daher braucht hier keine weitere Erläuterung des Aufbaus und des Betriebs der

Speichervorrichtung gemäß F i g. 3D gegeben werden.

In der oben erwähnten Speichervorrichtung mit einer Vielzahl von »Split«-Gatezonen kann die als kanalzone verwendete relativ große Zone, die in effektiver Weise gesteuert durch eine kleine Gatezone (eine Treibergatezone 314) werden. Auf diese Weise kann die Steilheit qm (und die Stromverstärkung) groß werden, wohingegen die Kapazität der Wortleitung klein werden kann. Daher wird die Hochgeschwindigkeits-Betrieb der Speichervorrichtung weiter verbessert Selbst wenn die Größe der Drainzone 313 reduziert wird, so wird dies nicht den elektrischen Stromfluß beeinflußen, weil der Strom zur Drainzone 313 hin konvergiert ist

Die Fi g. <IA und 4B sind schematische Schnitte eines alternativen Ausführungsbeispiels der Speichervorrichtung der Fig.3A—3C. Die Speicherzelle weist ein p-Typ-Substrat 320 auf und eine. n--(p-)Typ-Zone 319 zur Reduzierung der parasitären Kapazität zwischen dem Substrat 320 und einer Sourcezone 313; die in dem Halbleiterkörper eingebettet ist und als eine Bit-Leitung verwendet wird. Die Speicherzelle weist ferner folgendes auf: Eine η--Typ-Kanalzone 312; eine p-Typ (Nicht-Treiber-Hilfs-Gatezone 315, die auch benachbarte Speicherzellen trennt; eine p⁺-Typ-Gatezone 314 zum Anlegen einer Treiberspannung daran; und eine Wortleitung 324, aus einem Metall, wie beispielsweise Aluminium und Molybdän oder einem einen niedrigen Widerstandswert aufweisenden (dotierten polykristallinen) Silicium oder einer Mischung daraus. Die Speichervorrichtung weist ferner folgendes auf: Eine n⁺-Typ-Speicherzone 311; eine Elektrode 321, hergestellt aus dem gleichen Material wie die Elektrode 324; eine Isolatorzone 316, ausgebildet aus einem Materia! wie beispielsweise Siliciumoxid (SiO₂), Siliciumnitrid (S13N4) oder Aluminiumoxid (AbO₃) oder einer Kombination daraus; und eine Isolatorzone 317, ausgebildet mit dem gleichen Material wie die Isolatorzone 316, oder einem Isolatorharz, wie beispielsweise Polyimid.

In diesem Beispiel bilden die Speichern»·*- 311, die Isolatorzone 316 und die Elektrode 321 ge- am eine M IS-Type-SpeicherkapazitäL

Wenn eine Schreibopration ausgeführt werden soll, so wird eine Vorwärtsspannung auf die Wortleitung 324 gegeben, um die Kanalzone 312 leitend zu machen, während eine positive Spannung an die Bit-Leitung 313 angelegt wird. Daraufhin fließen, wie zuvor bemerkt, Elektronen von der Speicherzone 311 in die Eit-Leitung 313, und somit wird die Speicherzone 311 wieder positiv geladen. Wenn die Vorwärtsspannung an der der Wortleitung 324 entfernt wird, so wird die Speicherzone 311 im geladenen Zustand gehalten.

Wenn eine Leseoperation ausgeführt werden soll, so wird eine Vorwärtsspannung an die Wortleitung 324 angelegt, um die Kanalzone 312 leitend zu machen. Daraufhin können Elektronen in die Speicherzone 311 fließen. Daher kann der Zustand der Speicherzone 311 durch das Vorhandensein oder NichtVorhandensein von Strom festgestellt werden.

Die Störstellenkonzentration der entsprechenden Halbleiterzonen wird in einer Weise ausgewählt, die nahezu gleich der für die Speichervorrichtung gemäß denFig.3A-3Cist.

Zur Minimierung der Kapazität der Bit-Leitung 313 wird die einen hohen Widerstandswert aufweisende Zone 319 gebildet mit einer p--Typ-(n--Typ- oder Intrinsic-HalbIeiter)Zone eingesetzt zwischen der Bit-Leitung 313 und dem Substrat 320 oder aber zusätzlich dazu kann der Abstand zwischen der Hilfs-Gatezone 315 u.«d der Bit-Leitung 313 vergrößert werden.

Die Isolatorzone 316 besitzt eine reduzierte Dicke insbesondere an einer Stelle angeordnet zwischen der Speicherzone 311 und der Elektrode 321 um die Speicherkapazität dazwischen zu erhöhen. Diese verminderte Dicke kann im Bereich von ungefähr 100 Ä bi$ ungefähr 1500 A liegen. Der andere Teil der Isolatorzone 316 wird dicker ausgebildet, beispielsweise mit einer Dicke von 3000 A bis 2 Mikrometer, um die Kapazität der Wortleitung 324 zu vermindern.

Die Ausführungsbeispiele gemäß den Fig.3A — 4B sind nicht einschränkend zu verstehen, sondern dienen nur zum klären Verständnis der vorteilhaften Merkmale der Erfindung. Beispielsweise kann in der Struktur der Ausführungsbeispiele die Leitfähigkeitstype der entsprechenden Zonen vollständig umgekehrt werden und wenn man die gleichen Betriebsmerkmale in der Speicherverrichtung erhalten möchte, so ist es lediglich erforderlich, die Polarität der daran angelegten Spannungen zu ändern.

In den obigen Beispielen der Speichervorrichtungen sind nur Junction- oder Sperrschicht-Typ-Gatestrukturen gezeigt. Es können jedoch in gleich effektiver Weise Schottky-Typ-, MIS-Typ- einschließlich MOS-Typ-Strukturen verwendet werden. Die Split-Gatestruktur weist mindestens eine Treibergatezone auf und mindestens eine gesonderte oder getrennte (nicht treibende) Hilfs-Gatezone.
Die Hilfs-Gatezone kann mit einer entsprechenden Spannung vorgespannt werden. Wenn ferner das Hilfsgate aus einer Vielzahl von »Split«-Zonen aufgebaut ist, so können unterschiedliche Potentiale jeweils daran angelegt sein. Im Falle, daß das Treibergate aus einer Vielzahl von Split-Zonen gebildet wird, so können unterschiedliche Treibersignale jeweils daran angelegt werden. In einem solchen Falle werden die durch die Kanalzone 312 fließenden Ladungsträger präziser steuerbar. Die Störstellenkonzentra*ionen solcher entsprechenden »Split«-Gatezonen können auch derart ausgewählt werden, daß sie voneinander unterschiedlich sind, und zwar abhängig vom Zweck des Betriebs.

Die F i g. 5A und 5B zeigen ein weiteres Ausfahrungsbeispiel einer erfindungsgemäßen Speichervorrichtung, wobei F i g. 5A eine Draufsicht und F i g. 5B ein Schnitt längs der Linie 24B -24B' in F i g. 5A ist In F i g. 5A ist die Speicherzelle in einer quadratischen Form ausgebildet, wobei nur eine Treibergatezone 314, eine Speicherzone 311, eine Hilfs-Gatezone 315 und eine Kanalzone 312 (F i g. 5B) dargestellt sind. Genauer gesagt weist die in Fig.5B gezeigte Speicherzelle folgendes auf: Eine n⁺-Typ-Sourcezone 313 verwendet als eine Bit-Leitung; eine n--Typ-Kanalzone 312; eine η+-Typ-Speicherzone 311; eine p⁺-Typ-Treibergatezone 314 mit einer Elektrode 324, die als eine WortJeitung verwendet wird; eine p+-Typ-Subsidiär-Gatezone 315; eine Isolatorzone 316 und eine Elektrode 321 vorgesehen auf der Isolatorzone 316. Eine MIS-Typ-Speicherkapazität wird durch die Elektrode 321, die Isolatorzone 316 und die Speicherzone 311 gebildet

In dieser Struktur kann eine sehr hohe Betriebsgeschwindigkeit erreicht werden, da die breite Kanalzone 312 effektiv durch die kleine Treibergatezone 314 gesteuert werden kann.
Die Betriebsbeschreibung der Vorrichtung wird hier weggelassen, da die Betriebseigenschaften nahezu die gleichen sind wie bei der Speichervorrichtung gemäß denFig.3A-3C.
In dieser in den F i ε. 5A und 5B eezeieten Struktur

wird die Speicherzelle als ein diskretes Element gebildet. In einer Speicheranordnung kann jedoch die Gatezone 315 gemeinsam für entsprechende Speicherzellen ausgebildet sein.

Die Speicherznne 311 kann in dem Halbleiterkörper weg von der Oberfläche des Halbleiterkörpers eingebettet sein. Ferner kann der Hilfs-Gatezone 315 ein bestimmtes Potential abhängig von dem Zweck des Betriebs gegeben werden oder aber diese Zone kann schweben.

Die Form der im wesentlichen durch die »Split«-Gatezonen 314 und 315 gebildeten Kanalzone 312 ist nicht begrenzt auf die rechteckige, quadratische, elliptische oder Streifen-Form.

Fig.6A ist eine schematische Darstellung einer Draufsicht eines weiteren Ausführungsbeispiels einer erfindungsgemäßen Speichervorrichtung, wobei nur eine Drainzone 313, eine Treibergatezone 314, eine Hilfs-Gatezone 315 und eine Kanalzone 312(Fi g. 6B) dargestellt sind.

Die F i g. 68 und 6C sind Schnitte vöü Abwandlungen der Speichervorrichtung mit der gleichen Draufsicht wie F ig. 6 A.

Die Speichervorrichtung der F i g. 6B weist folgendes auf: Eine Metallelektrode 330; ein ρ+-Typ-Substrat 320; eine n⁺-T)p-Speicherzone 311; eine η--Typ-Kanalzone 312; eine n⁺-Typ-Sourcezone 313; eine Metallelektrode 323 verwendet als Bit-Leitung; eine ρ+-Typ-Treibergatezone 314 mit einer Elektrode 324 verwendet als eine Wortieitung; eine p⁺-Typ-Hilfs-Gatezone 315 mit einer Elektrode 325, die eliminiert werden kann, wenn nicht eine bestimmte Spannung für die Hilfs-Gatezone 315 erforderlich ist; und Isolatorzonen 316 und 317.

Der Unterschied zwischen den Speichervorrichtungen gemäß den Fig.6B und 6C liegt lediglich in der Tiefe der eingebetteten Zone, d, h, der Isolatorzonen 316 und 317, also einer Zone, die zur Verhinderung des Auftretens eines Punch-Through-Stroms zwischen dem Substrat 320 und der Treibergatezone 314 dient In F i g. 6B erreicht die eingebettete Zone nicht die Speicherzone 311, wohingegen in Fig.6C die eingebettete Zone die Speicherzone 311 vollständig erreicht.

Andererseits ist in Fig.7 ein Bipolartransistor gezeigt der eine Basiszone aufweist, die fast vollständig abgeschnürt (punch-through) ist Die Speichervorrichtung weist eine η+-Typ-Kollektorzone 313, eine p-Typ-Basiszone 312 und eine η+-Typ-Emitterzone 311 auf. In dieser Struktur zeigt der Bipolartransistor ein Betriebsverhalten analog einem SIT.

In dieser dargestellten Struktur wird dann, wenn die Störstellenkonzentration der p--Typ-Zone 312 hinreichend niedrig liegt und wenn ihre Breite hinreichend klein ist die Kanalzone 312 das Fließen von Elektronen nur durch Anlegen einer positiven Spannung an die Bit-Leitung 323 gestatten. Wenn jedoch die Störstellenkonzentration in der Kanalzone 312 hoch ist oder ihre Breite groß ist so muß eine Vorwärtsspannung an die Treibergatezone 314 angelegt werden, um die Höhe der in der Kanalzone erzeugten Potentialbarriere zu verringern, um so Elektronen fließen zu lassen.

Die Störstellenkonzentrationen der entsprechenden Zonen der Speichervorrichtungen gemäß den F i g. 6A - 7 werden nahezu in der gleichen Weise ausgewählt wie die der F i g. 3A — 3C. Ferner kann in dieser Struktur das Auftreten des Punch-Through-Stroms zwischen benachbarten Speicherzellen oder zwischen der Treibergatezone 314 und dem Substrat 320 fast verhindert werden. Ferner kann nicht zugelassen werden, daß die in der Speicherzone 311 gespeicherte Ladung herausleckt Somit kann eine gewünschte Spannung an die entsprechenden Zonen angelegt werden, ohne einen Leckstrom zu befürchten. Insbesondere in der Struktur der F i g. 6A—7 kann die Größe der angelegten oder in dea entsprechenden Zonen gespeicherten Spannungen, insbesondere die Größe der Spannung angelegt an die Speicherzone 311, vergrößert werden bis unmittelbar vor Auftreten des Durchbruchs zwischen den Halblei terzonen. Da die anlegbare Spannung somit einen wei ten Zulässigkeitsbereich besitzt wird der Betriebsbereich der Speichervorrichtung in entsprechender Weise erweistert Dies ist besonders effektiv im Falle, daß diese Speichervorrichtung als eine analoge Speichervor- richtung verwendet wird. In der Struktur gemäß den Fig.6A—7 ist die Sourcekapazität und auch die Gatedrainkapazität minimiert wodurch weiterhin der Hochgeschwindigkeits-Betrieb verbessert wird. Die Kanalzone 312 ist durch die Split—Gatezonen 314 und 315 defi- niert Die Form der Kanalzone 312 kann jedoch zylindrisch, elliptisch, rechteckig, usw. sein.

Da das Betriebsverhalten der Vorrichtung in den Fig.6A bis 7 nahezu das gleiche ist wie bei den Fig.3A—3C, kann hier eine genauere Beschreibung weggelassen werden.

In dieser Beschreibung wird der Speicherzustand der Speichervorrichtung entsprechend dem Konzept einer Digitalspeichervo-richtung beschrieben, wo der Speicherzustand nur zwei unterschiedliche Zustände kennt nämlich »1« oder »0«, d.h. das Vorhandensein oder NichtVorhandensein von Ladung in der Speicherzone 311. Gemäß der Erfindung kann jedoch die in der Speicherzone 312 gespeicherte Ladung nahezu proportional zur Größe der an die Bit-Leitung 323 angelegten Span nung sein. Daher kann diese Speichervorrichtung als eine ARaJogspeichcrvorrichtung verwendet werden. Wenn demgemäß dieser Speicher durch das Anlegen einer konstanten Spannung an die Bit-Leitung 323 ausgelesen wird, so kann ein Strom mit einer Größe pro- portional zur während des Schreibvorgangs gespeichterten Ladungsmenge erhalten werden. Dies bedeutet, daß erfindungsgemäß sowohl eine Analogspeichervorrichtung als auch eine Digitalspeichervorrichtung vorgesehen sein kann.

Im Falle einer Bildpseichervorrichtung muß die Helligkeit jedes Punktes des Bildes gespeichert werden. Beispielsweise kann diese in 16 unterschiedlichen Zuständen gespeichert werden, wobei jeder die Helligkeitsgröße eines Punktes repräsentiert Wenn in diesem

so Falle die Helligkeit in einem Digitalspeicher gespeichert werden soll, so wird ein Signal für jeden Punkt zuerst in ein Digitalsignal umgewandelt nämlich in ein 4-Bit-Signal (welches in der Lage ist 2*= 16 unterschiedliche Zustände zu repräsentieren), und zwar geschieht dies durch einen Analogdigitalumsetzer, worauf dann die Speicherung in einem Digitalspeicher erfolgt. Daher sind vier Speicherzellen (welche die 4 Bits bilden) für die Speicherung des Helligkeitszustandes jedes Punktes erforderlich.

Wenn es darüber hinaus zweckmäßig ist, die Heilig· keit jedes Punktes mit höherer Genauigkeit zu repräsentieren, wenn beispielsweise 32 unterschiedliche HeI-ligkeitszustände in dem Digitalspeicher gespeichert werden sollten, so muß man fünf Speicherzellen ver wenden (die in der Lage sind, 2⁵ = 32 unterschiedliche Zustände zu repräsentieren), um jeden Punkt zu repräsentieren. Darüber hinaus wird natürlich auch der Analogdigitalumsetzer zur Umwandlung der Analogsignale

in Digitalsignale komplizierter. Wenn die Analogspeichervorrichtung der Erfindung in diesem Falle verwendet wird, so ist nur eine Speicherzelle erforderlich, um die 32 Zustände jedes Punktes zu repräsentieren. Selbst wenn die Helligkeit jedes Punktes sich mit dem Vergehen der Zeit ändert, so ist doch kein Analogdigitalumsetzer erforderlich, sondern nur eine Tasi- und Halteschaltung (sampIe-and-holding-Schaltung).

Wie oben beschrieben, ist die erfindungsgemäße Speichervorrichtung außerordnetlich geeignet zur Speicherung einer analogen Größe (eines Analogwerts), die eine Quantität eines Bildes, Tones oder dgL repräsentiert Der Hochgeschwindigkeits-Betrieb wird verbessert, da Ladungsträger durch die Voluiraenbeweglichkeit transportiert werden und durch das elektrische Feld in der Kanalzone 312 gedriftet werden. Ferner ist es einfach, eine jede Speicherzelle in einer kleinen Größe, wie beispielsweise 10 Mikrometer χ 10 Mikrometer im Quadrat, auszubilden, wodurch man eine Packungsdichte von ungefähr 1 000 000 Bit/cm² leicht realisieren kann. Dadurch ist eine Anaiogspeichervorrichtung und auch eine Digitalspeichervorrichtung mit Hochgeschwindigkeits-Betrieb und hoher Packungsdichte realisierbar.

Die Fig.8A—8D zeigen ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Speichervorrichtung. F i g. 8A ist eine schematische Darstellung einer Draufsicht der Speichervorrichtung mit einer p⁺-Typ-Treibergatezone 314, einer p⁺-Typ-Hilfs-Gatezone 315, einer η⁺-Typ-Speicherzone 311, einer Isolatorzone 316 i«id einer π --Typ-Kanalzone 312 (F i g. 8B).

Die Fig.8B, 8C und 8D sind schematische Schnitte der in F i g. 8A gezeigten Speichervorrichtung, und zwar Schritte längs der Linien 27B-27B', 27C-27C und 27D-27D'. In Fig.8B weist die Speichervorrichtung folgendes auf: Ein p-Typ-Subs?rat 320, eine n--Typ-(p--Type- oder einer. !ntrir.sic-Ha!b!eiter-)Zone 319, ausgebildet zwischen dem Substrat 320, und eine n+-Typ-Source-Zone 313, die als eine Bit-Leitung verwendet wird. Die »Split«-Gatestruktur weist eine Treibergatezone 314 zum Anlegen einer Spannung zur Steuerung der Kanalzone 312 ausgebildet mit einer η--Typ-Zone auf, und eine Hilfs-Gatezone 315, die schwebend (erdfrei) sein kann oder auf einem gewünschten Potential gehalten wird, abhängig vom Betriebszweck. Durch Verwendung dieser gezeigten Struktur wird die Kapazität der Gatezone außerordentlich reduziert und der Hochgeschwindigkeitsbetrieb der Speichervorrichtung wird verbessert Die Speichervorrichtung weist ferner folgendes auf: Eine η⁺-Typ-Speicherzone 311; eine Isolatorzone 317 aus Siliciumoxid (S1O2), Siliciumnitrid (Si₃N₄) oder Aluminiumoxid (AI2O3) oder einer Kombination daraus; und eine Elektrode 321 aus einem Metall wie beispielsweise Aluminium, Molybdän oder einem einen niedrigen Widerstandswert (dotierten) polykristallinen Silicium oder dergleichen. In einer derartigen gezeigten Struktur wird durch diese Elemente eine M IS-Typ-Speicherkapazität gebildet. Eine Metallelektrode 324 ist mit der Treibergatezone 314 verbunden, die als Wortleitung verwendet werden soll. Die entsprechenden Speicherzellen sind voneinander durch die Isolatorzone 316 getrennt, wie man in Fig.8B sieht, und auch durch die Gatezone 315, wie man in F i g. 8D sieht

Da das Betriebsverhalten dieser Vorrichtung analog zur Speichervorrichtung gemäß Fig.3A — 3C ist, kann auf eine Beschreibung des Betriebsverhaltens dieser Vorichtung hier verzichtet werden. Eine einen relativ hohen Widerstandswert aufweisende Zone 319, ausgebildet mit einer Intrinsic-Halbleiterzone oder einer n~- Typ- oder ρ--Typ-Zone, wird verwendet, um die Kapazität zwischen der Sourcezone 113 und dem Substrat 320 zu reduzieren, um so den Hochgeschwindigkeitsbetrieb zu verbessern.

Die Fig.9A—9C sind schematische Schnitte einer weiteren Speichervorrichtung mit der Draufsicht gemäß Fig.8A. Bei diesen Speichervorrichtungen wird eine Isolatorzone 317, die einen Ausnehmungsteil ausfüllt, zwischen jeder Speicherzelle gebildet Diese Struk-

tür verhindert weiter das Fließen eines Punch-Through-Stromes zwischen den »Split«-Gatezonen und dem p-Typ-Substrat 320. In den Speichervorrichtungen der F i g. 9A und 9B ist nur die Tiefe der Isolatorzonen 316 und 317 unterschiedlih voneinander. In jedem dieser

Beispiele weist die Speicherzelle folgendes auf: Ein p-Typ-Substrat 320; eine n+-Sourcezone 313 verwendet als eine Bit-Leitung; eine n--Typ-Kanalzom. 312; eine η+-Typ-Speicherzone 311; eine Metallelektrode 321 vorgesehen über einer Isolatorzone 316; eine p⁺-Typ-

Treibergatezone 314, die einen Schottky-Kontakt mit einer Elektrode 324 bildet, die als Wortleitung verwendet wird,- und eine p⁺-Typ-Hilfs-Gatezone 315 mit einer Elektrode 325, die schweben kann oder an die eine Spannung angelegt werden kann, abhängig vom Be-

triebszweck. Die Speicherkapazität wird zwischen der Elektrode 312, vorgesehen unter der Isolatorzone 316, und der Speicherzone 311 aufgebaut

Die speichervorrichtung gemäß F i g. 9C ist analog zu den F i g. 9A und 9B mit der Ausnahme, daß diese Spei-

cherzelle mit einem Bipolartransistor gebildet ist, der eine als eine Speicherzone verwendete n⁺-Typ-Kollektorzone 311, eine p--Typ-Basiszone 312 und eine als eine Sourcezone (eine Bit-Leitung) verwendete n⁺-Typ-Emitterzone 313 aufweist, wobei die Basiszone 312 fast durchgriffen (punched through) ist. Wie zuvor in Verbindung mit F i g. 7 erwähnt, zeigt ein Bipolartransistor mit einer derartigen Punch-Through-Basiszone ein Betriebsverhalten analog zu einem SIT.
Die Störstellenkonzentrationen und auch die Betriebsmerkmale dieser Speichervorrichtungen sind nahezu die gleichen wie die bei den beschriebenen Speichervorrichtungen. Somit kann eine weitere Erläuterung weggelassen werden.

Fig. 10 ist ein schematischer Schnitt eines weiteren Ausführungsbeispiels einer dynamischen Speicherstruktur gemäß der Erfindung. In dieser Struktur weist die Speicherzelle ein Isolatorsubstrat 335 auf, und zwar gebildet aus Saphir, Spinell oder dergleichen; ferner ist folgendes vorgesehen: eine p-Typ (eine a-Typ- oder ei-

ne Intrinsic-Halbleiter-)Zone 319, eine p-Typ-Zone 320, die j<de Speicherzelle isoliert, eine n⁺-Typ-Sourcezone 313, verwendet ali eine Bit-Leitung, eine η --Typ-Kanalzone 312, eine η⁺-Typ-Speicherzone 311, eine Isolatorzone 317, welche einen Ausnehmungsteil füllt und zur Isolierung jeder Speicherzelle dient, eine Isolatorzone 316, und p+-Typ-»Split«-Gatezonen 314 und 315. Die »Split«-Gatestruktur weist eine Treibergatezone 314 auf, und zwar verbunden mit einer Elektrode 324, vorgesehen über der Isoiatorzone 316, und eine Subsidiär- oder Hiifsgatezone 315 ist mit einer Elektrode 325 verbunden, die über der Isolatorzone 316 vorgesehen ist, wobei die Elektrode 325 weggelassen werden kann, wenn nicht eine bestimmte Spannung erforderlich ist. Die Speicherkapazität wird gebildet mit der Speicherzone 311, der Isolatorzone 316 und einer Elektrode 321. Die »Split«-Gatestruktur gehört zum MIS-Typ, und ferner wird das Isolatorsubstrat 335 zur Reduzierung der Kapazität zwischen der Sourcezone 313 und dem

Substrat 335 verwendet, wodurch der Hochgeschwindigkeitsbetrieb der Speichervorrichtung verbessert wird.

Da das Betriebsverhalten fast das gleiche ist wie bei den F i g. 3A bis 3C, kann hier eine weitere Erläuterung weggelassen werden.

Es wurde oben bereits beschrieben, daß erfindungsgemäß ein Halbleiterelement folgendes aufweist: Eine Sourcezone; eine Drain- oder Speicherzone; eine »Split*- oder aufgespaltene Gatestruktur und eine Kanalzone zur Erzeugung einer Potentialbarriere in der Kanalzone, die ihrerseits steuerbar ist durch die Spannung der Sourcezone relativ zur Drain- oder der Speicherzone und auch durch die an die »Split«-Gatestruktur angelegte Spannung. Die Split-Gatestruktur weist mindestens eine Treibergatezone auf für das Anlegen einer Spannung zur Steuerung der Potentialbarriere und mindestens eine subsidiäre (nicht treibende) Gatezone, die schwebend sein kann oder der eine bestimmte Spannung erteilt ist, abhängig vom Betriebszweck.

Es sei bemerit, daß die Erfindung in gleicher Weise bei einer Gatestruktur des pn-Sperrschicht-Typs, des Schottky-Typs oder des Metallisolator-Halbleiter (MIS)-Typs einschließlich des MOS-Typs effektiv verwendbar ist

Ferner kann in der erfindungsgemäßen Halbleitervorrichtung das Halbleitermaterial¹ irgendeines der folgenden sein: Silicium, Germanium, III-V-Verbindungen, Il-VI-Verbindungen und andere Halbleiter. Eine Breite Energielücke aufweisende Halbleiter, wie beispielsweise Galliumarsenid, dienen zur Erzeugung hoher Potentialbarrieren. Auen das Isoliermaterial ist nicht auf die oben beschriebenen Arte« beschänkt Ferner ist die Form der Kanalzone nicht auf die in der Zeichnung gezeigten Formen beschränkt BeL pielsweise können verwendet werden ein kozentrischer Kreis, Quadrat-, Rechteck-, Eiüpsen-, gestreifte Form und irgendwelche anderen Formen. Die »Split«-Gatestruktur in den Zeichnungen ist nicht einschränkend gemeint. Jede Split-Gatezone kann ein unabhängiges Potential zur Steuerung der Kanalzone aufweisen. Auch sind die Störstellenkonzentrationen der entsprechenden Halbleiterzonen nicht auf die Werte der Ausführungsbeispiele beschränkt wie der Fachmann ohne weiteres erkennt sie können vielmehr abhängig von der Struktur und auch dem Betriebszweck bestimmt werden.

Eine Speicheranordnung aus einer Vielzahl von Wortleitungen und einer Vielzahl von Bit-Leitungen kann leicht durch Anordnen einer solchen Speicherzelle der oben erwähnten Art an jedem Kreuzungspunkt der Wortleitungen und der Bitleitungen hergestellt werden.

Die Halbleitervorrichtung der Erfindung kann leicht durch übliche Verfahren hergestellt werden, wie beispielsweise durch selektives Wachstum, selektive Diffusion, Ionenimplatation, selektives Ätzen, Plasmaätzen, thermische Oxidation, chenmische Dampfabscheidung, Elektronen- oder Ionenstrahlsprühverfahren oder ähnliche Verfahren.

Wie sich aus der Beschreibung ergibt, kann die erfindungsgemäße Halbleitervorrichtung eine hohe Betriebsgeschwindigkeit vorsehen, und zwar durch Verwendung der Volumenbeweglichkeit zum Transport der Ladungsträger, die durch ein elektrisches Feld einer Driftbewegung unterworfen sind. In der Halbleitervorrichtung kann jedes Element vertikal ausgebildet und durch eine Nichttreiber-Gatezone isoliert sein. Daher kann eine hohe Packungsdichte vorgesehen werden. Eine Vielzahl von »Split«-Gatezonen ist vorgesehen, um die Betriebskapazität der Gatestruktur zu reduzieren, wodurch der Hochgeschwindigkeitsbetrieb der Halbleitervorrichtung verbessert wird. Im Falle, daß die erfindungsgemäße Halbleitervorrichtung nicht mit einer sehr hohen Geschwindigkeit betrieben werden braucht, können die Metallelektroden und Verdrahtungen durch Halbleiterzonen ersetzt werden. Da die Treiberspannung nur an das Treibergate und nicht aii das Nicht-Treibergate angelegt wird die effektive Kapazität des

ίο Gate reduziert, um den Hochgeschwindigkeitsbetrieb zu verbessern.

Wenn die Split-Gate-Struktur mit pn-Grenzschichten gebildet wird, und wenn die Treibergatezone in Vorwärtsrichtung vorgespannt ist so können Mhioritätsladungsträger von der Treibergatezone in die Kanalzone injiziert werden. Diese Minoritätsladungsträger können bei der Injektion der Majoritätsträger helfen und effektiv durch die Nicht-Treibergatezone absorbien. werden, die auf Sourcepotential gehalten werden kann. Die Stör-Stellenkonzentration der Splitgatezonen kann in positiver Weise unterschisdüch bezüglich einander ausgewählt werden. Der Wirkungsgrad der Trägerabsorption des Nicht-Treibergate wird nämlich beeinflußt durch die Störstellenkonzentration der Nicht-Treibergatezone. Eine stärker dotierte Nicht-Treibergatgezone besitzt ein niedrigeres Potential für die Minoritätsträger (Träger einer Leitfäkigkeitstype gleich der der Gatezone) in der Kanalzone. Somit ist eine höhere Störstellenkonzentration in der Nicht-Treibergatezone zweckmä-Big, um eine effektivere Absorption der Minoritätsträger vorzusehen. Dies führt jedoch zu einer schwächeren Anziehkraft für die Majoritätsträger der Source- (oder Drain-) Zone. Auf diese Weise kann die Stromverstärkung abgesenkt werden, wenn eine höhere Störstellenkonzentration für das Nicht-Treibergate ausgewählt ist Die Störstellenkonzentration der Nicht-Treibergatzor.e kann auf einem niedrigeren Niveau ausgewählt werden als das der Treibergatezone, wenn es gewünscht ist, die Minoritätsträgerabsorption von der Kanalzone in die Nicht-Treibergatezone zu begrenzen. Die Beziehung der Störstellenkonzentration bezüglich der »Split«-Gatezonen kann durch die folgende Formel bestimmt werden:

Er-Ei=

dabei ist M die Anzahl der thermisch angeregten freien Träger in einem Intrinsic-Halbleiter; Nno die Anzahl freier Träger angeregt aus den Störstellenatomen; k die Boltzmann'sche Konstante, Γ die absolute Temperatur, Ef das Fermi-Niveau und Ei das Fermi-Niveau des Intrinsic-Halbleiters.

Hierzu 13 Blatt Zeichnungen

Claims

Patentansprüche:

1. Halbleiterspeichervorrichtung mit einem mindestens eine Speicherzelle aufweisenden Halbleiterkörper,

wobei die Speicherzelle einen Speicherkondensator und einen daran angeschlossenen Sperrschichtfeldeffekttransistor umfaßt, der vom Typ des statischen Induktionstransistors (SIT) ist,
der einen im wesentlichen senkrecht zur Halbleiterkörperoberfläche angeordneten, zwischen zwei Hauptelektroden (Source, Drain) verlaufenden und durch eine Gatestruktur definierten Kanal aufweist, und dessen eine Hauptelektrode die eine Speicherkondensatorplatte (Speicherzone) bildet,
dadurch gekennzeichnet,
daß die Gatestruktur von einem ersten (314) und einem zweiten (315) Gate gebildet wird, die elektrisch getrennt voneinander benachbart zum Kanal (312) angeordnet sind,

daß entsprechend einem an das erste Gate (314) angelegten Steuersignal im Kanal eine Verarmungsschicht gebildet wird,

und daß das zweite Gate (315) ohne Anlegen eines Steuersignals im Kanal eine seinem eingebauten oder durch eine angelegte Vorspannung bestimmten Potential entsprechende Verarmungsschicht bildet, um auf diese Weise in den Kanal injizierte Minoritätsträger schnell herauszutransportieren.

2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, ckß das erste Gate (314) eine kleinere Abmessung und demgemäß eine kleinere Streukapazität als das zwt.ie Gate (315) besitzt

3. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicherzone (311) in der Nähe der Oberfläche des Halbleiterkörpers angeordnet ist

4. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicherzone (311) im Volumen des Halbleiterkörpers angeordnet ist

5. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß bei einer vorhandenen Vielzahl von Speicherzellen die zweiten Gates (315) in einer allen Speicherzellen gemeinsamen Zone in dem Halbleiterkörper ausgebildet sind.

6. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das erste (314) und/oder zweite (315) Gate einen pn-Übergang mit der Kanalzone (312) bildet.

7. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das srste und/oder zweite Gate eine auf der Kanalzone ausgebildete Schottky-Elektrode ist.

8. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das erste und/oder zweite Gate eine auf der Kanalzone ausgebildete isolierte Elektrode ist.

9. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das erste und zweite Gate jeweils Oberflächen ko-planar mit der Oberfläche des Halbleiterkörpers besitzt.

10. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Halbleiterkörper mindestens eine Ausnehmung aufweist, in der mindestens eines der Gates (314, 315) ausgebildet ist

11. Halbleiterspeichervorrichtung nach Anspruch 10, dadurch gekennzeichnet daß die Ausnehmung durch eine Isolatorzone (317) aufgefüllt ist

12. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet daß die Speicherzone (311) stark dotiert ist.

13. Halbleiterspeichervorrichtung nach Anspruch ίο 12, dadurch gekennzeichnet daß die Kanalzone

(312) eine niedrige Störstellenkonzentration des zur Speicherzone (311) entgegengesetzten Leitfähigkeitstyps aufweist und mit dieser einen pn Übergang bildet (F ig. 7).

14. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 13, gekennzeichnet durch ein Isolatorsubstrat (335), auf dem der Halbleiterkörper ausgebildet ist

15. Halbleiterspeichervorrichtung nach Anspruch

14. dadurch gekennzeichnet, daß die Sourcezcne

(313) benachbart zu dem Isolatorsubstrat (335) angeordnet ist, und daß die Speicherzone (311) in der Nähe der Oberfläche des Halbleiterkörpers angeordnet ist (F ig. 10).

16. Halbleiterspeichervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Speicherzelle eine auf der Oberfläche des Halbleiterkörpers angeordnete Isolierlage (316) aufweist auf der eine leitende Elektrodenschicht (321) angeordnet ist (F ig. 4).

17. Halbleiterspeichervorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß die Isolierlage (316) mindestens über einen Teil der Speicherzone (311) eine verminderte Dicke aufweist.

18. Halbleiterspeichervorrichtung nach Anspruch 5, dadurch gekennzeichnet daß die gemeinsame Zone für jede Speicherzelle eine öffnung besitzt wobei das erste Gate (314) jeder Speicherzelle innerhalb der jeweiligen öffnung angeordnet ist

19. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die Sourcezone (313) elektrisch mit einer Bitieitung und das erste Gate (314) elektrisch mit einer Wortleitung verbunden ist

20. Halbleiterspeichervorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß die Sourcezone (313) Teil der Bitleitung ist.

21. Halbleiterspeichervorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß das erste Gate

so (314) Teil einer Wortleitung ist.

22. Halbleiterspeichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß das erste Gate aus einer Vielzahl von Gates und/oder daß das zweite Gate aus einer Vielzahl von Gates gebildet wird.