DE2547828B2 - Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor - Google Patents

Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor

Info

Publication number
DE2547828B2
DE2547828B2 DE2547828A DE2547828A DE2547828B2 DE 2547828 B2 DE2547828 B2 DE 2547828B2 DE 2547828 A DE2547828 A DE 2547828A DE 2547828 A DE2547828 A DE 2547828A DE 2547828 B2 DE2547828 B2 DE 2547828B2
Authority
DE
Germany
Prior art keywords
source
gate
substrate
drain zones
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2547828A
Other languages
English (en)
Other versions
DE2547828A1 (de
Inventor
Phillip J. Salsbury
Richard T. Simko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE2547828A1 publication Critical patent/DE2547828A1/de
Publication of DE2547828B2 publication Critical patent/DE2547828B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor, bei dem in einem Substrat Source- und Drainzonen und auf dem Substrat eine erste Isolierschicht, auf dieser ein vollständig isoliertes Gate aus polykristallinem Silizium und von diesem durch eine zweite Isolierschicht getrennt ein Steuergate aus polykristallinem Silizium gebildet werden. Ein derartiges Verfahren ist aus der L1S-PS 37 97 000 bekannt.
Speicherelemente mit einem vollständig isolierten, also auf schwimmendem Potential befindlichen Gate haben sich in jüngster Zeit wegen ihrer praktisch unbegrenzten Informationshaltezeit zunehmend durchgesetzt Bei einem aus der US-PS 35 00 142 bekannten Speicherelement wird der Tunneleffekt zur Ladung des vollständig isolierten Gates verwendet Die Aufladung des schwimmenden Gates mit Hilfe des Tunncleffekts bedingt jedoch eine extrem dünne Isolierschicht zwischen dem schwimmenden Gate und dem darunterliegenden Substrat so daß diese Speicherelemente mit angemessenem wirtschaftlichen Aufwand nicht herge stellt werden konnten. Andere Speicherelemente sind aus den US-PS 36 60 819 und 37 97 000 bekannt Bei diesen Speicherelementen wird das vollständig isolierte Gate mittels Lawinendurchbruch am Drainübergang und Ladungsträgerinjektion zum schwimmenden Gate aufgeladen, wobei die Isolierschichtstärken zwischen der Kanalzone und dem aufzuladenden schwimmenden Gate etwa IOC nm betragen. Bei dem aus der US-PS 37 97 000 bekannten Speicherelement erfolgt das Aufladen der schwimmenden Gate-Elektrode durch Lawinendurchbruch am Übergang zwischen der stark p-leitenden Drainzone und dem η-leitenden Substrat. Sowohl das vollständig isolierte Gate als auch das Steuergate können aus einem Halbleitermaterial, das isolierte Gate aus polykristallinem Silizium bestehen.
Aus der DE-OS 24 04 184 ist ferner ein Verfahren zur Herstellung eines MIS-FET mit in gegenseitigem Abstand angeordneten Drain- und Sourcezonen und einem unter teilweiser Überlappung dieser Zonen isoliert über dem Zwischenbereich angeordneten Gate bekannt, bei dem die Drain- und Sourcezonen durch doppelte Diffusion ein abgestuftes Konzentrationsprofil erhalten. Bei dem bekannten Feldeffekttransistor ist das Gate jedoch kein vollständig isoliertes, also auf schwimmendem Potential befindliches Gate, sondern wird über einen Gateanschluß direkt mit einer Spannung beaufschlagt. Das abgestufte Dotierstoff-Konzentrationsprofil in der Drainzone ermöglicht eine Erhöhung der Betriebsspannung des MIS-FET.
Bekannt sind auch die selbstjustierenden Eigenschaf-
ten des aus polykristallinem Silizium bestehenden Gates (Bauelemente der Elektrotechnik, Band 5 (1970), Heft 33, Seiten 30, 31). Das Silizium-Gate wirkt bei Verwendung des sogenannten Silicon-Gate-Verfahrens sowohl als Ätzmaske für das dünne Gate-Oxid wie auch als Diffusionsmaske für die Drain- und Sourcezonen. Dadurch treten minimale Überlappungen zwischen dem Gate und den in gegenseitigem Abstand angeordneten Drain bzw. Sourcezonen auf, und es ist möglich, die Maskierungs- und Dotierungsschritte bei der Herstel lung eines Feldeffekttransistors zu verringern.
Der Erfindung liegt die Aufgabe zugrunde, ein für die billige Massenproduktion von Speicherelementen geeignetes Verfahren anzugeben, mit dem die Speicherelemente unter Erhaltung ausgezeichneter Betriebsei- genschaften mit besonders hoher Dichte auf einem Substrat angeordnet werden können.
Ausgehend von einem Verfahren der eingangs angegebenen Art, ist erfindungsgemäß zur Lösung dieser Aufgabe vorgesehen, daß nach der Bildung des isolierten Gates auf dem Substrat neben der ersten Isolierschicht und dem isolierten Gate erste Source- und Drainzonen abgegrenzt und dotiert, danach die zweite Isolierschicht und das Steuergate gebildet und schließlich in die ersten Source- und Drainzonen zweite Source- und Drainzonen mit gegenüber den ersten Source- und Drainzonen höherer Dotierstoffkonzentration eingebaut werden.
im Vergleich zu herkömmlichen Speicherelementen
mit ungestuften, stark dotierten Drain- und Sourcezo· nen ermöglicht das erfindungsgemäße Verfahren ohne Beeinträchtigung der Betriebseigenschaftai des Feldeffekttransistors eine sehr schmale Ausbildung sowohl des Kanals als auch dt; darüberliegenden, auf schwimmendem Potential befindlichen Gates. Bei der Bemessung des Abstandes zwischen Drain- und Sonrcezon? ist nämlich regelmäßig zu berücksichtigen, daß nach der Diffusion rijeser Zonen in den darauffolgenden Behandlungsschritten des den Feldeffekttransistor tragenden Substrats eine Seitendiffusion aus diesen Zonen in den Kanalbereich unter dem schwimmenden Gate unvermeidlich auftritt Diese Seitendiffusion von Dotierstoffen steigt mit zunehmender Dotierstoffkonzentration. Aufgrund der erfindungsgemäßen Verfahrensweise hat die sich bis zum Rinde des vollständig isolierten Gates erstreckende Dotierungszone eine relativ niedrige Dotierstoffkonzentration, so daß die von 'hr ausgehende in den Kanalbereich gerichtete Seitendiffusion nur vergleichsweise geringe Ausmaße hat Daher können die Source- und Drainzonen relativ eng aneinandergerückt werden, ohne daß eine Kurzschlußgefahr zwischen den beiden Zonen über die Seitendiffusionsbereiche besteht
Die Erfindung ist in der folgenden Beschreibung eines Beispiels in Verbindung mit der Zeichnung näher erläutert Es zeigt
F i g. 1 eine Schnittansicht durch ein Substrat mit einer lonen-implantierten Schicht als Unterlage für ein Speicherelement;
F i g. 2 eine Schnittansicht entsprechend F i g. 1 in einer nachfolgenden Verfahrensstufe nach der Ausbildung eines Fensters zum Aufbau des Speicherelements; F i g. 3 eine der F i g. 2 entsprechende Schnittansicht nach Bildung einer Isolierschicht und einer polykristallinen Siliziumschicht;
F i g. 4 eine entsprechende Ansicht zur Veranschaulichung der nächsten (auf F i g. 3 folgenden) Verfahrensschritte, wobei ein isoliertes Gate, eine zur Isolierung des Gates dienenden Oxidschicht und die ersten Source- und Drainzonen gebildet werden;
Fig.5 eine Ansicht nach zusätzlicher Aufbringung einer zweiten Isolierschicht und einer zusätzlichen polykristallinen Siliziumschicht;
Fig.6 den Aufbau des Speicherelements nach Bildung von Fenstern für zweite Source- und Drainzonen und nach Begrenzung des zweiten Gate;
F i g. 7 eine Schnittansicht durch ein fertiggestelltes Speicherelement;
F i g. 8 eine Teildraufsicht auf das in F i g. 7 gezeigte Speicherelement; und
F i g. 9 ein Ersatzschaltbild für das Speicherelement. Im folgenden wird zunächst auf F i g. 7 Bezug genommen, in der ein auf oinem Substrat 10 hergestelltes Speicherelement gezeigt ist. Bei dem gezeigten, bevorzugten Ausführungsbeispiel wird ein P- leitendes monokristallines Silizium-Substrat mit einer Dotierstoff konzentration von etwa 2 χ 10''Atomen/cm3 verwendet Der Dotierstoffanteil der Oberseite des Substrats ist durch Ionen-Implantation (Implantation von Bor) auf eine Größenordnung von etwa 2—5 χ 1016 Atomen/cm3 erhöht; dieser als Schicht 12 dargestellte implantierte Bereich ist das Grundmaterial für die Zelle bzw. die Zellen. Bei dem in F i g. 7 gezeigten bevorzugten Ausführungsbeispiel ist die Zelle als Teil eines Speichers hergestellt, bei dem die Peripherieschaltung auf dem gleichen Substrat wie die Zelle erzeugt ist. Die die Zeile enthaltenden Abschnitte des Substrats sind mit Ionen-Implantation behandelt, während der Rest des Substrats, d. h. der Teil, der die Psripherieschaltung enthält auf dem schwächer dotierten Substrat hergestellt ist Für den Fall, daß ein schwächer dotiertes Substrat nicht erforderlich ist, kann auch das gesamte Substrat eine hohe Dotierstoff-Konzentration aufweisen, so daß es als Ganzes für die Bildung der Zellen geeignet ist
Die in Fig.7 gezeigte Zelle weist ein vollständig to isoliertes d.h. auf schwimmendem Potential befindlichen Gate 16 oberhalb und zwischen dem von den Source- und Drain-Zonen gebildeten Kanal auf. Das isolierte Gate dient zur Speicherung elektrischer Ladung und ist vollständig von thermisch gezüchtetem is Oxid umgeben. Ein zweites oder Steuergate 20 ist isoliert oberhalb des schwimmenden Gate 16 angeordnet Sowohl das Steuergate 20 als auch das isolierte Gate 16 besteht aus hochdotiertem polykristallinen! Silizium. Eine aus thermisch gezüchtetem Siliziumdioxid bestehende Gate-Oxidschicht 14 trennt das isolierte Gate 16 vom Substrat, und eine thermisch gezüchtete Isolierschicht 18 trennt das isolierte Gate 16 vom Steuergate 20. Feld-Oxidschichten 29 und 33 bedecken das gesamte Element und das Substrat mit Ausnahme von Metalikontakten 30 und 31, wobei außerdem eine (nicht gezeigte) Kontaktzone zum Steuergate 20 gebildet ist
Die Source-Zone besteht aus einer hochdotierten Zone 39, die innerhalb einer niedriger dotierten Zone 22 Hegt In gleicher Weise besteht die Drain-Zone aus einer
hochdotierten Zone 40 und einer niedriger dotierten
Zone 23. Die Source- und Drain-Zonen 22 und 23 liegen
in Flucht mit den seitlichen Begrenzungen des isolierten
Gate 16, während die Source- und Drain-Zonen 39 und
40 in Flucht mit den seitlichen Begrenzungen des
Steuergate 20 liegen. In den mit 28 gekennzeichneten Bereichen tritt nach
der anfänglichen Bildung der Source- bzw. Drain-Zonen eine gewisse Seitendiffusion von Dotierstoffen auf.
Diese seitlich diffundierten Zonen sind auch in F i g. 8
gezeigt.
Im folgenden wird auf F i g. 1 Bezug genommen. Die Herstellung des Speicherelements beginnt mit der Ionen-Implantation, mit der die höher dotierte Zone 12 erzeugt wird.
Nach der Ionen-Implantation wird eine relativ dicke Feldoxidschicht 33 mit herkömmlichen Verfahren auf dem Substrat gezüchtet Beim bevorzugten Ausführungsbeispiel ist diese Oxidschicht beispielsweise 1 μπι dick. Anschließend wird der zur Aufnahme der Source- und Drain-Zone sowie des Gates vorgesehene Bereich 35 soweit ausgeätzt, daß die darunterliegende Schicht 12 (F i g. 2) frei liegt. Es ist ersichtlich, daß eine Vielzahl von solchen Bereichen 35 gleichzeitig auf dem Substrat gebildet werden kann, um gleichzeitig eine Vielzahl von Zellen in der Grundmaterial-Schicht 12 herzustellen. Nach der Bildung des örtlich ausgeätzten Bereichs 35 wird eine Isoliert Sicht 14', (die später die Oxidschicht des isolierten Gate darstellt), thermisch auf eine Dicke von etwa 100 nm gezüchtet Anschließend wird auf der Oxidschicht 14' (Fig.3) eine polykristalline Siliziumschicht 16' aufgebracht, aus der in weiteren Verfahrensschritten das isolierte Gate 16 gebildet wird. Die Dicke der Schicht 16' liegt bei dem gegenwärtig bevorzugten Ausführungsbeispiel bei etwa 450 nm. Die Schicht 16' wird in einem üblichen Diffusionsverfahrensschritt mit einem N-Leitung erzeugenden Dotierstoff (Phosphor) stark doiieri.
In Fig.4 ist das Substrat 10 nach Bildung des Source-Fensters 38 und des Drain-Fensters 37 in den Schichten 14' und 16' gezeigt Die Siliziumschicht 16' wird in einem üblichen Ätzvorgang geätzt, worauf das Substrat 10 zur Entfernung der Oxidschicht 14 von den Fenstern 37 und 38 einem Tauchvorgang unterzogen wird. Bei dem in F i g. 4 veranschaulichten Verfahrensstand sind die Gate-Oxidschicht 14 und das isolierte Gate 16 in der vorgesehenen Größe gebildet. Außerdem ist in Fig.4 die Niederschlagung von N-Dotierstoffen zur Bildung der Source-Zone 22 und der Drain-Zone 23 veranschaulicht.
Dieser Verfahrensschritt schließt sich an die Bildung der Fenster 37 und 38 an. Durch diesen, vorstehend erwähnten Niederschlagungsschritt werden schwach dotierte Zonen gebildet, die mit den seitlichen Begrenzungen des isolierten Gate 16 fluchten. Wie bereits erwähnt, werden die bei stärker dotierten Zonen durch Seitendiffusion auftretenden Kurzschluß-Probleme durch eine solche schwächere Dotierung weitgehend vermieden. Da sich diese Zonen wenigstens bis in den Bereich des isolierten Gate erstrecken, kann das Gate besonders einfach geladen werden.
Die Erzeugung der schwächer vordotierten Zonen 22 und 23 gemäß Fig.4 kann durch Dotierung mittels üblicher Diffusionsverfahren erfolgen. Alternativ kann die flache Dotierung auch durch Ionen-Implantation erfolgen.
Gegebenenfalls kann es erwünscht oder erforderlich sein, das Gate 16 und die Zonen 22 und 23 (Fig.4) gleichzeitig zu dotieren, wobei ein leicht dotiertes isoliertes Gate 16 erhalten wird. In bestimmten Anwendungsfällen, insbesondere für elektrisch-löschbare Elemente, kann das Gate 16 vor der Bildung der Fenster 37 und 38 mit einem P-Dotierstoff dotiert werden.
Im folgenden wird auf F i g. 5 Bezug genommen. Nach der Bildung der in Fig.4 gezeigten Zonen 22 und 23 wird eine zweite Gate-Oxidschicht 18' thermisch gezüchtet, so daß das schwimmende oder isolierte Gate 16 bedeckt ist. Diese Oxidschicht ist beim bevorzugten Ausführungsbeispiei etwa 150 nm dick. Im Anschluß an die Bildung der zweiten Gate-Oxidschicht wird eine zweite polykristalline Siliziumschicht 20' auf der zweiten Gate-Oxidschicht aufgebracht Diese in F i g. 5 mit 20' bezeichnete Schicht ist beim bevorzugten Ausführungsbeispiel 300 nm dick.
Nach der Aufbringung der zweiten polykristallinen Siliziumschicht werden übliche Photo-Ätzverfahren angewandt, um die Fenster 42 und 43 für die zweiten Source- bzw. Drain-Zonen zu erzeugen. Während dieses Ätzschrittes werden die Gate-Oxidschicht 18 und das Steuergate 20 in ihren räumlichen Abmessungen auf die vorgesehene Größe gebracht An den Ätzschritt kann ein üblicher Diffusionsschritt angeschlossen werden, mit dem das Steuergate 20, die Source-Zone 39 und die Drain-Zone 40 (N-leitend) stark dotiert werden. Nach der Bildung der zweiten Source- und Drain-Zonen können die Feldoxidschicht 29 und anschließend die Kontakte 30 und 31 in üblicher Weise erzeugt werden. Die Kontakte können als Metallkontakte oder auch als andere, beispielsweise Halbleiterkontakte ausgebildet werden^ Die Oxidschicht 29 ist beim bevorzugten Ausführungsbeispiel etwa 1 μίτι dick.
In Fig.9 ist ein elektrisches Ersatzschaltbild des in F i g. 7 gezeigten Elements dargestellt Es weist einen Source- und einen Drain-Anschluß sowie einen Anschluß 25 auf, der mit dem Steuergate 20 verbunden ist. Der Knotenpunkt 24 stellt das isolierte Gate dar, und die Kapazität zwischen dem Knotenpunkt 24 und dem Anschluß 25 entspricht der hauptsächlich auf die zweite Gate-Oxidschicht 18 zurückzuführenden Kapazität. Die zwischen dem isolierten Gate und dem Substrat bestehende, auf die erste Gate-Oxidschicht 14 zurückzuführende Kapazität ist als Kapazität 34 dargestellt. Die
ία Streukapazität zwischen dem Knotenpunkt 24 und der Source-Zone ist als Kondensator 27 gezeigt, während die Streukapazität zwischen dem Knotenpunkt 24 und der Drain-Zone als Kapazität 26 dargestellt ist.
Bei dem in Fig.7 gezeigten N-Kanal-Element wird
! 5 das Element weniger leitend, d. h. seine Schwellenspannung wird (in positivem Sinne) größer, wenn das isolierte Gate 16 elektrisch geladen ist. Wenn das Speicherelement nach F i g. 7 auf einem N-leitenden Substrat aufgebaut wäre und daher einen P-leitenden Kanal hätte, was ebenfalls möglich ist, würden natürlich umgekehrte Verhältnisse herrschen. Beim Einsatz des beschriebenen Speicherelements liegt beispielsweise die Schwellenspannung, d.h. die Gate-Spannung, bei welcher das Element anfängt gut zu leiten, bei etwa 4 Volt. Die Schwellenspannung kann sich bei geladenem isoliertem Gate 16 auf 8-10VoIt ändern. Zwischen einem geladenen (oder programmierten) Element und einem ungeladenen (oder nicht programmierten) Element herrscht also ein wesentlicher Unterschied in der Schwellenspannung. Dieser Spannungsunterschied ermöglicht die Herstellung von Speicheranforderungen aus derartigen Elementen, wobei jede Zelle der Speicheranordnung nur das Element aufweist d. h. keine weiteren Ausblend- bzw. Abfrageelemente erforderlich sind. Um das Element gemäß F i g. 7 zu programmieren, d. h. eine elektrische Ladung auf das isolierte Gate 16 zu bringen, werden die Source-Zone (Kontakt 30) und das Substrat auf einem gemeinsamen Potential, beispielsweise Erdpotential, gehalten; ein positives Potential, beispielsweise von 20 Volt, wird an der Drain-Zone (Kontakt 31) angelegt; und ein positives Potential von beispielsweise 25 Volt wird am Steuergate 20 angelegt Diese positiven Potentiale können Impulse mit Impulsbreiten von beispielsweise in der Größenordnung von 10 Millisekunden sein. Wenn diese Bedingungen erfüllt sind, befindet sich das Element im Sättigungszustand und unterhalb der Inversionsschicht bildet sich eine starke Verarmungszone oder -schicht. Aus der Verarmungszone dringen stark geladene Elektronen durch die Gate-Oxidschicht 14 und werden auf dem isolierten Gate 16 eingefangen. Diese Injektion »heißer« Träger durch die Gate-Oxidschicht 14 erfolgt dann, wenn die Elektronen eine hinreichende Energie haben, um den Energiebandabstand an der Grenzschicht des Silizium-Substrats und der Siliziumoxid-Gate-Oxidschicht 14 zu überspringen.
Um die Ladung vom isolierten Gate 16 zu entfernen, kann das Element ultra-violetter Strahlung oder einer anderen Strahlung ausgesetzt werden, oder die Ladung kann auch elektrisch entfernt werden. Die elektrische Entfernung der Ladung erfolgt durch Verbindung des Substrats und der Source- und Drain-Zonen-Anschlüsse
• mit einem gemeinsamen Potential, beispielsweise ErdpotentiaL und durch Anlegen einer hohen positiven Spannung am Steuergate 20.
Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor, bei dem in einem Substrat Source- und Drainzonen und auf dem Substrat eine erste Isolierschicht, auf dieser eine vollständig isoliertes Gate aus polykristallinem Silizium und von diesem durch eine zweite Isolierschicht getrennt ein Steuergate aus polykristallinem Silizium gebildet werden, dadurch gekennzeichnet, daß nach der Bildung des isolierten Gates (16) auf dem Substrat (10,12) neben der ersten Isolierschicht (14) und dem isolierten Gate (16) erste Source- und Drainzonen (22 und 23) abgegrenzt und dotiert, danach die zweite Isolierschicht (18) end das Steuergate (20) gebildet und schließlich in die ersten Source- und Drainzonen zweite Source- und Drainzonen (39 und 40) mit gegenüber den ersten Source- und Drainzonen höherer Dotierstoffkonzentration eingebaut werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das isolierte Gate (16) vor der Abgrenzung der ersten Source- und Drainzonen (22, 23) dotiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Steuergate (20) gleichzeitig mit den zweiten Source- und Drainzonen (39, 40) dotiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die ersten Source- und Drainzonen (22,23) durch Ionenimplantation dotiert werden.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die ersten Source- und Drainzonen (22,23) durch Diffusion dotiert werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein P-leitendes Substrat (10, 12) verwendet wird und die Source- und Drainzonen (22,39 und 23,40) das isolierte Gate (16) und das Steuer-Gate N-leitend dotiert werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Substrat (10) vor der Herstellung des Speicherelements einer Ionenimplantation unterzogen wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das isolierte Gate (16) zur Ausrichtung der ersten Source- und Drainzonen (22, 23) und das Steuer-Gate zur Ausrichtung der zweiten Source- und Drainzone (39, 40) verwendet werden.
DE2547828A 1974-12-30 1975-10-25 Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor Withdrawn DE2547828B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/537,265 US3984822A (en) 1974-12-30 1974-12-30 Double polycrystalline silicon gate memory device

Publications (2)

Publication Number Publication Date
DE2547828A1 DE2547828A1 (de) 1976-07-01
DE2547828B2 true DE2547828B2 (de) 1980-11-06

Family

ID=24141927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2547828A Withdrawn DE2547828B2 (de) 1974-12-30 1975-10-25 Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor

Country Status (5)

Country Link
US (1) US3984822A (de)
JP (1) JPS5720712B2 (de)
DE (1) DE2547828B2 (de)
FR (1) FR2296914A1 (de)
GB (1) GB1490030A (de)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2812049C2 (de) * 1974-09-20 1982-05-27 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
US4122544A (en) * 1976-12-27 1978-10-24 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device with series enhancement transistor
US4112509A (en) * 1976-12-27 1978-09-05 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device
IT1089299B (it) * 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
NL7700879A (nl) * 1977-01-28 1978-08-01 Philips Nv Halfgeleiderinrichting.
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
DE2847305C2 (de) * 1977-10-31 1985-01-17 Nippon Electric Co., Ltd., Tokio/Tokyo Verfahren zur Herstellung einer Halbleiterspeichervorrichtung mit schwebender Gateelektrode
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
US4282540A (en) * 1977-12-23 1981-08-04 International Business Machines Corporation FET Containing stacked gates
US4162504A (en) * 1977-12-27 1979-07-24 Rca Corp. Floating gate solid-state storage device
US4184207A (en) * 1978-01-27 1980-01-15 Texas Instruments Incorporated High density floating gate electrically programmable ROM
US4185319A (en) * 1978-10-04 1980-01-22 Rca Corp. Non-volatile memory device
US4234362A (en) * 1978-11-03 1980-11-18 International Business Machines Corporation Method for forming an insulator between layers of conductive material
US4250569A (en) * 1978-11-15 1981-02-10 Fujitsu Limited Semiconductor memory device
US4235011A (en) * 1979-03-28 1980-11-25 Honeywell Inc. Semiconductor apparatus
US4257056A (en) * 1979-06-27 1981-03-17 National Semiconductor Corporation Electrically erasable read only memory
US4272774A (en) * 1979-07-19 1981-06-09 National Semiconductor Corporation Self-aligned floating gate memory cell and method of manufacture
US4355455A (en) * 1979-07-19 1982-10-26 National Semiconductor Corporation Method of manufacture for self-aligned floating gate memory cell
JPS5642375A (en) * 1979-08-31 1981-04-20 Fujitsu Ltd Semiconductor nonvolatile memory
US4317272A (en) * 1979-10-26 1982-03-02 Texas Instruments Incorporated High density, electrically erasable, floating gate memory cell
US4317273A (en) * 1979-11-13 1982-03-02 Texas Instruments Incorporated Method of making high coupling ratio DMOS electrically programmable ROM
JPS5927102B2 (ja) * 1979-12-24 1984-07-03 富士通株式会社 半導体記憶装置
US4367580A (en) * 1980-03-21 1983-01-11 Texas Instruments Incorporated Process for making polysilicon resistors
US4372031A (en) * 1980-03-21 1983-02-08 Texas Instruments Incorporated Method of making high density memory cells with improved metal-to-silicon contacts
JPS577162A (en) * 1980-06-17 1982-01-14 Toshiba Corp Nonvolatile semiconductor memory and manufacture therefor
US4400865A (en) * 1980-07-08 1983-08-30 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4758528A (en) * 1980-07-08 1988-07-19 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
US4471522A (en) * 1980-07-08 1984-09-18 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4322883A (en) * 1980-07-08 1982-04-06 International Business Machines Corporation Self-aligned metal process for integrated injection logic integrated circuits
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US4378627A (en) * 1980-07-08 1983-04-05 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
FR2468185A1 (fr) * 1980-10-17 1981-04-30 Intel Corp Procede de fabrication d'une matrice de memoire electriquement programmable a haute densite
JPS57114282A (en) * 1981-01-06 1982-07-16 Nec Corp Non-volatile semiconductor memory
JPS5852871A (ja) * 1981-09-25 1983-03-29 Hitachi Ltd 半導体記憶装置
JPS59161069A (ja) * 1983-03-04 1984-09-11 Oki Electric Ind Co Ltd Ｍｏｓ型半導体装置の製造方法
JPS59198612A (ja) * 1983-04-27 1984-11-10 株式会社潤工社 耐熱耐火電線
JP2515715B2 (ja) * 1984-02-24 1996-07-10 株式会社日立製作所 半導体集積回路装置の製造方法
US4553315A (en) * 1984-04-05 1985-11-19 Harris Corporation N Contact compensation technique
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
US5352620A (en) * 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
US4663645A (en) * 1984-05-23 1987-05-05 Hitachi, Ltd. Semiconductor device of an LDD structure having a floating gate
US4763177A (en) * 1985-02-19 1988-08-09 Texas Instruments Incorporated Read only memory with improved channel length isolation and method of forming
US4947221A (en) * 1985-11-29 1990-08-07 General Electric Company Memory cell for a dense EPROM
US4964143A (en) * 1988-03-02 1990-10-16 Advanced Micro Devices, Inc. EPROM element employing self-aligning process
JPH01176313U (de) * 1988-06-01 1989-12-15
FR2635409B1 (fr) * 1988-08-11 1991-08-02 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration possedant un facteur de couplage eleve, et son procede de fabrication
FR2635408B1 (fr) * 1988-08-11 1992-04-10 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration
FR2635410B1 (fr) * 1988-08-11 1991-08-02 Sgs Thomson Microelectronics Memoire de type eprom a haute densite d'integration avec une organisation en damier et un facteur de couplage ameliore et procede de fabrication
KR910007434B1 (ko) * 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
US5036488A (en) * 1989-03-24 1991-07-30 David Motarjemi Automatic programming and erasing device for electrically erasable programmable read-only memories
KR960002078B1 (ko) * 1989-12-29 1996-02-10 샤프 가부시끼가이샤 반도체메모리의 제조방법
US5106772A (en) * 1990-01-09 1992-04-21 Intel Corporation Method for improving the electrical erase characteristics of floating gate memory cells by immediately depositing a protective polysilicon layer following growth of the tunnel or gate oxide
US5164915A (en) * 1990-09-26 1992-11-17 Information Storage Devices, Inc. Cascading analog record/playback devices
US5241494A (en) * 1990-09-26 1993-08-31 Information Storage Devices Integrated circuit system for analog signal recording and playback
US5126967A (en) * 1990-09-26 1992-06-30 Information Storage Devices, Inc. Writable distributed non-volatile analog reference system and method for analog signal recording and playback
US5220531A (en) * 1991-01-02 1993-06-15 Information Storage Devices, Inc. Source follower storage cell and improved method and apparatus for iterative write for integrated circuit analog signal recording and playback
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
EP0591598B1 (de) * 1992-09-30 1998-12-02 STMicroelectronics S.r.l. Verfahren zur Herstellung von nichtflüchtigen Speichern und so hergestellte Speicher
US5568418A (en) * 1992-09-30 1996-10-22 Sgs-Thomson Microelectronics S.R.L. Non-volatile memory in an integrated circuit
EP0591599B1 (de) * 1992-09-30 2001-12-19 STMicroelectronics S.r.l. Herstellungsverfahren von integrierten Vorrichtungen und so hergestellte integrierte Vorrichtung
US5294819A (en) * 1992-11-25 1994-03-15 Information Storage Devices Single-transistor cell EEPROM array for analog or digital storage
ATE238610T1 (de) * 1994-03-03 2003-05-15 Rohm Corp Niederspannungs-eintransistor-flash-eeprom-zell mit fowler-nordheim programmier- und löschung
US5455791A (en) * 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
KR0151621B1 (ko) * 1994-11-05 1998-10-01 문정환 비휘발성 메모리 반도체 소자 및 이의 제조방법
KR0151623B1 (ko) * 1994-12-07 1998-10-01 문정환 이이피롬 셀 및 그 제조방법
US5587696A (en) * 1995-06-28 1996-12-24 Taiwan Semiconductor Manufacturing Company Ltd. High resistance polysilicon resistor for integrated circuits and method of fabrication thereof
US5702964A (en) * 1995-10-17 1997-12-30 Lg Semicon, Co., Ltd. Method for forming a semiconductor device having a floating gate
KR100211072B1 (ko) * 1996-12-28 1999-07-15 구본준 플래쉬 메모리 셀의 제조방법
US5841162A (en) * 1997-03-24 1998-11-24 Nec Corporation Non-volatile semiconductor memory with floating gate and control gate and fabrication process therefor
JPH1117034A (ja) * 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体記憶装置およびその製造方法
US6069382A (en) * 1998-02-11 2000-05-30 Cypress Semiconductor Corp. Non-volatile memory cell having a high coupling ratio
US6961279B2 (en) * 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3543052A (en) * 1967-06-05 1970-11-24 Bell Telephone Labor Inc Device employing igfet in combination with schottky diode
US3500142A (en) * 1967-06-05 1970-03-10 Bell Telephone Labor Inc Field effect semiconductor apparatus with memory involving entrapment of charge carriers
JPS497870B1 (de) * 1969-06-06 1974-02-22
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
JPS4898783A (de) * 1972-03-29 1973-12-14

Also Published As

Publication number Publication date
GB1490030A (en) 1977-10-26
US3984822A (en) 1976-10-05
JPS5720712B2 (de) 1982-04-30
FR2296914A1 (fr) 1976-07-30
JPS5178991A (de) 1976-07-09
DE2547828A1 (de) 1976-07-01

Similar Documents

Publication Publication Date Title
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE2745857C2 (de)
DE3037431C2 (de)
DE3123876C2 (de) Nicht-flüchtige Halbleiter-Speichervorrichtung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE2919522C2 (de)
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE2728167A1 (de) Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen
DE2911132A1 (de) Verfahren zur bildung einer kontaktzone zwischen schichten aus polysilizium
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2716691A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2903534A1 (de) Feldeffekttransistor
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69027576T2 (de) Eeprom mit grabenisolierten Bitleitungen
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2926334C2 (de)
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE19620032C2 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2937952C2 (de) Nichtflüchtige Speicheranordnung
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8239 Disposal/non-payment of the annual fee