DE2820913A1 - Integrierte halbleitervorrichtung - Google Patents
Integrierte halbleitervorrichtungInfo
- Publication number
- DE2820913A1 DE2820913A1 DE19782820913 DE2820913A DE2820913A1 DE 2820913 A1 DE2820913 A1 DE 2820913A1 DE 19782820913 DE19782820913 DE 19782820913 DE 2820913 A DE2820913 A DE 2820913A DE 2820913 A1 DE2820913 A1 DE 2820913A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- gate
- semiconductor layer
- conductivity type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 230000006698 induction Effects 0.000 claims description 30
- 230000003068 static effect Effects 0.000 claims description 30
- 239000012535 impurity Substances 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 230000007717 exclusion Effects 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 37
- 238000002347 injection Methods 0.000 description 15
- 239000007924 injection Substances 0.000 description 15
- 230000003446 memory effect Effects 0.000 description 12
- 239000000969 carrier Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 108010074506 Transfer Factor Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
- H01L27/0225—Charge injection in static induction transistor logic structures [SITL]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Logic Circuits (AREA)
Description
POSTFACH 246
12. Mai 1978 78-N-3212
ZAIDAN HOJIN HANDOTAI KENKYU SHINKOKAI, Kawauchi, Sendai,
Miyagi, Japan
Die Erfindung bezieht sich auf eine integrierte Halbleitervorrichtung,
und zwar insbesondere auf eine statische Induktionstransistorlogik (SITL)-Vorrichtung mit einem statischen
Induktionstransistor und einem Bipolartransistor.
Eine statische Induktionstransistorlogik-Vorrichtung (SITL-Vorrichtung)
ist eine vorteilhafte Abwandlung der üblichen IIL-Vorrichtung unter Verwendung von Bipolartransistoren als
Injektor bzw. Treiber und wurde in der japanischen Patentanmeldung Nr. 50-146588 (U.S. Patentanmeldung S.Nr. 748,292/1976
von Jun-ichi Nishizawa) und der japanischen Patentanmeldung Nr. 51-92467 (entsprechend U.S. Patentanmeldung S-Nr. 819,343/
1977 von Jun-ichi Nishizawa und Anderen) vorgeschlagen. Die Grundanordnung einer solchen SITL-Vorrichtung ist in der
Äquivalentschaltung gemäß Fig. 1 gezeigt. Die gezeigte SITL-Vorrichtung weist einen bipolaren Transistor Q1 auf, der als
Injektor dient, und einen statischen Induktionstransistor Q2*
der als Treiber dient. Der Kollektor des Injektortransistors Q1 ist mit dem Gate des Treibertransistors Q2 gekoppelt,und
die Basis des Injektortransistors Q1 und die Source des Treibertransistors
Q- sind gegenseitig miteinander gekoppelt. Für einen üblichen Betrieb dieser SITL-Vorrichtung liegt am
Emitter des Injektors Q1 ein konstantes Potential V„„, und
I XjL·
die Source des Treibers Q„ ist geerdet. Die SITL-Vorrichtung
809847/0892
arbeitet in einer Weise ähnlich der konventionellen IIL-Vorrichtung,
die Bipolartransistoren verwendet, um als Injektor und Treiber zu dienen, ist aber in vielen Beziehungen der IIL-Vorrichtung
überlegen, was im folgenden noch erläutert wird.
Erstens ist der als Treiber Q0 dienende statische Induktions-
it
transistor grundsätzlich eine Majoritätsträgersteuervorrichtung
und daher nur in einem außerordentlich verminderten Ausmaß dem sogenannten Minoritätsträgerspeichereffekt ausgesetzt,
der zur Begrenzung der Schaltgeschwindigkeit des Treibertransistors in der konventionellen IIL-Vorrichtung beiträgt. Infolgedessen
kann die SITL-Vorrichtung eine wesentlich höhere
Geschwindigkeit bei einer Schaltoperation, verglichen mit der üblichen IIL-Vorrichtung, erzeugen.
Zweitens ist der statische Induktionstransistor grundsätzlich
eine spannungsgesteuerte Vorrichtung, so daß nur eine kleine Leistungsmenge zum Betreiben des Treibertransistors erforderlich
ist, und der Treibertransistor kann leicht mit dem Ausgang der vorherigen Stufenschaltung gekoppelt werden. Ferner ist
der Leistungsverlust im Treibertransistor selbst klein. Demgemäß gestattet die SITL-Vorrichtung eine Integration mit
hoher Dichte.
Drittens besitzt der statische Induktionstransistor als Treiber eine große Steilheit ("transconductance") und kann eine erhöhte
Zahl von Ausfächerungen, d.h. Anschlüssen vorsehen. Infolgedessen kann die SITL-Vorrichtung jede erforderliche
logische Operation mit einer einfachen Schaltungsanordnung ausführen.
Viertens hat die SITL-Vorrichtung den Vorteil, daß sie im Aufbau einfach ist und daß sie leicht mit hoher Integrationsdichte
durch ein einfaches Herstellungsverfahren herstellbar ist, was im folgenden unter Bezugnahme auf die Figuren 2 und 3 noch
erläutert wird.
809847/0892
Ein Beispiel der Grundstruktur einer integrierten SITL-Vorrichtung
der oben erwähnten Art ist in Draufsicht in Fig. 2 und in einem Vertikalschnitt längs der Linie III-III der Fig. 2 in
Fig. 3 gezeigt. Die SITL-Vorrichtung weist ein Halbleiterwafer 10 auf, der aus einem stark dotierten n+-Type-Substrat 13 und
einer leicht dotierten η -Type-Lage 14 besteht. In der Halbleiterlage 14 ist eine stark dotierte ρ -Type-Zone 11 und eine
stark dotierte ρ -Type-Zone 12 von maschenartiger Gestalt vorgesehen. In den oberen Teilen der Lage 14 sind in den durch Zone
12 umgebenen Teilen stark dotierte η -Type-Zonen 15 und 16 vorgesehen. Die Zonen 11, 12 und ein Teil der Lage 14, die sandwichartig
zwischen den Zonen 11 und 12 angeordnet ist, bilden gemeinsam einen lateralen Bipolartransistor,der als Injektortransistor
Q1, wie in Fig. 1 gezeigt, dient. Im einzelnen dient die Zone 11 als Emitter, die Zone 12 arbeitet als Kollektor und
der sandwichartige Teil der Lage 14 arbeitet als eine Basis. Andererseits bilden die Lagen 12, 13, 14, 15 und 16 gemeinsam
einen statischen Induktionstransistor, der als ein Treibertransistor
Q-, wie in Fig. 1 gezeigt, dient. Insbesondere arbeitet das Substrat 13 als eine Source, die Zone 12 arbeitet als ein
Gate und die Zonen 15 und 16 arbeiten als die entsprechenden Drainelektroden. Die Stromkanäle des statischen Induktionstransistors sind diejenige Teile der Lage 14, die von der Zone
umgeben sind. An entsprechenden Stellen sind Drainelektroden D1
und D„, eine Gate/Kollektor-Elektrode G/C, eine Emitterelektrode
E und eine Source/Basis-Elektrode S/B vorgesehen. Eine PassivierungsfUmlage
17, wie beispielsweise ein Siliciumdioxydfilm eine SiliciumnitritfUmlage, usw., ist an der freiliegenden Oberseite
des Halbleiterwaferelements 10 ausgebildet.
Wie man ohne weiteres anhand der Fig. 2 und 3 versteht, kann die SITL-Vorrichtung dadurch hergestellt werden, daß man ein einfaches
Herstellungsverfahren benutzt, bei dem, beispielsweise, der Störstellendiffusxonsschritt
nur zweimal ausgeführt wird und höchstens vier Masken erforderlich sind.
809847/0892
Bei einer derartig einfachen Struktur und auch bei einem derartig einfachen Verfahren erhält man eine integrierte SITL-Vorrichtung,
deren Leistung · Verzögerungsprodukt für niedrigen Strombetrieb bis hinab zu 0,002 ρJ oder weniger verringert wird. Ferner wurde
ein Muster einer solchen SITL-Vorrichtung gemäß der Struktur der Fig. 2 und 3 verwirklicht und zeigte eine minimierte Verzögerungszeit von 13,8 Nanosekunden oder weniger im Betrieb mit einer Verlustleistung
von 230 Mikrowatt. Bei diesem Muster hatte die HaIb-
14 leiterlage 14 eine Störstellenkonzentration von ungefähr 10
Atome/cm und eine Dicke von ungefähr 6 Mikrometern, wobei die Gate-
17 3 zone 12 eine Störstellenkonzentration von ungefähr 10 Atome/cm
oder mehr hatte und eine Dicke von ungefähr 2 Mikrometern aufwies, und der Gatemaskenabstand ist auf ungefähr 6 Mikrometer eingestellt.
Die obenerwähnte Verzögerungszeit der SITL-Vorrichtung enthält
mehrere Faktoren, wie beispielsweise eine Verzögerung zum Aufladen der Gatekapazität des Treibertransistors, eine Verzögerung
für den Trägertransit oder Transport über die Source und die Drain des Treibertransistors, einen Trägerspeichereffekt infolge nicht
notwendiger Minoritätsträger, die von dem Gate injiziert wurden in eine einen hohen Widerstandswert aufweisende Zone um das Gate
herum, eine Zone, die sich vom Stromkanal des Treibertransistors unterscheidet, einen Trägerspeichereffekt infolge überschüssiger
Minoritätsträger, die vom Gate in den Stromkanal injiziert wurden,
und ähnliche Faktoren. Die ersten drei Verzögerungsfaktoren können drastisch durch Minimierung der Dicke der einen hohen Widerstandswert
aufweisenden Lager 14 reduziert werden, um dadurch das Gate 12 in einen substantiellen Kontakt mit der einen niedrigen
Widerstandswert aufweisenden Lage 13 zu bringen, und um dadurch den effektiven Abstand zwischen der Source und den Drains
15 und 16 zu reduzieren, und durch Minimierung der effektiven Fläche des Gates 12 beispielsweise. Das Vorsehen einer Isolatorzone an der äußeren Grenze des Treibergates kann das Auftreten
einer unnotwendigen Trägerinjektion an der Grenze verhindern. Der letzte Faktor kann auch etwas durch eine Verringerung der
Gatezone reduziert werden. Auf diese Weise wurde in der Tat ein Muster einer SITL-Vorrichtung erhalten, deren Verzögerungszeit
auf einen Wert von 4 Nanosekunden oder kleiner vermindert wurde.
809847/0892
Die oben erwähnten ausgezeichneten Betriebseigenschaften der SITL-Vorrichtung können nicht durch die konventionelle IIL-Vorrichtung
erhalten werden, insbesondere nicht durch die Verwendung der konventionellen IIL-Vorrichtung, die zur Vorsehung
vieler Ausfäeherungen oder Fan-outs konstruiert wurde. Bekannte
modifizierte IIL-Vorrichtungen, bestehend nur aus Bipolartransistoren,
wie beispielsweise die bekannte VIL (Vertical Injection Logic)-Vorrichtung und die SSL (Self-Aligned Super
Injection Logic)-Vorrichtung, könnten mit der SITL-Vorrichtung
als vergleichbar angesehen werden, aber nur hinsichtlich der Verzögerungszeitcharakteristik (die repräsentative Minimumverzögerungszeit
beträgt 8 Nanosekunden), aber das Leistung * Verzögerungsprodukt dieser bekannten Vorrichtungen ist grob
gesagt dreissigmal (oder mehr) größer als das der SITL-Vorrichtung. Darüber hinaus sind diese bekannten modifizierten
IIL-Vorrichtungen außerordentlich kompliziert in ihrer Struktur und ziemlich schwer herzustellen, wenn man dies mit der
SITL-Vorrichtung vergleicht.
Die SITL-Vorrichtung hat zahlreiche hervorragende Merkmale, wobei aber noch ein zu verbesserndes Problem verbleibt. Dieses
Problem wird durch den Minoritätsträger-Speichereffekt repräsentiert, der in einem als Treibertransistor der SITL-Vorrichtung
dienenden statischen Induktionstransistor entsteht und
hervorgerufen wird durch die überschüssigen Minoritätsträger, die in den Stromkanal vom Gate injiziert werden, wenn sich der
Treibertransistor im leitenden Zustand befindet. Der durch den Injektortransistor gelieferte Strom wird nach Laden der Gatekapazität
des Treibertransistors bis zu einem erforderlichen Potential sein Fließen zur Ladung der Gatekapazität bis zu einem
übermäßig hohen Potential fortsetzen, weil der Injektorstrom normalerweise im wesentlichen konstant gehalten wird. Infolgedessen
ist die Gatesperrschicht (junction) des Treibertransistors tief in Vorwärtsrichtung oder Durchlaßrichtung vorgespannt,
so daß eine übermäßig große Trägermenge injiziert wird, wodurch der oben beschriebene Trägerspeichereffekt hervorgerufen
809847/089 2
wird. Da ein statischer Induktionstransistor grundsätzlich eine Majoritätsträgersteuervorrichtung ist, ist das Ausmaß des
sich am Stromkanal des als Treiber dienenden statischen Induktionstransistors entwickelnden Minoritätsträgerspeichereffekts
sehr klein, verglichen mit dem in einem Bipolartransistor. Der Trägerspeichereffekt muß jedoch ein großes Hindernis bei
der weiteren Vergrößerung der Betriebsgeschwindigkeit der SITL-Vorrichtung sein.
Dieser Minoritätsträgerspeichereffekt am Stromkanal im statischen Induktionstreibertransistor könnte dadurch eliminiert
werden, daß man den Injektor-Bipolartransistor in der SITL-Vorrichtung durch einen statischen Induktionstransistor ersetzt,
wie dies in der japanischen Patentanmeldung 52-4633 (entsprechend U.S. Patentanmeldung Serial No. 867,298/1978
von Jun-ichi Nishizawa) und in der japanischen Patentanmeldung Nr. 52-15879 - Erfinder Jun-ichi Nishizawa - vorgeschlagen
wurde. Angenommen eine als Injektionstransistor zu verwendende
Vorrichtung besitzt eine derart ideale Drain/Sourcespannung V, /Drainstrom I,-Kennlinie, wie dies durch die ausgezogene
Linie in Fig. 4 gezeigt ist, in der nachdem das Gatepotential des Treibertransistors ein bestimmtes Potential V
überstiegen hat, welches notwendig ist, um den Treibertransistor leitend zu machen, so wird der Drainstrom I-, auf einen
gewünschten minimierten Wert heruntergedrückt. Im Falle, daß ein Injektortransistor eine Kennlinie der oben bezeichneten
Art besitzt, kann die nicht erforderliche übermäßige Minoritätsträgerinjektion in den Treibertransistor unterdrückt werden,
und somit wird derTrägerspeichereffekt stark reduziert. Wenn darüber hinaus der Injektortransistor in der Lage ist,
einen hinreichend großen Drainstrom I, zu liefern, um schnell die Gatekapazität des Treibertransistors bis auf das erwähnte
Potential V aufzuladen, so könnte durch den Treibertransistor ein Einschaltbetrieb mit hinreichend hoher Geschwindigkeit
ausgeführt werden. Es sei jedoch darauf hingewiesen, daß ein tatsächlicher statischerInduktionstransistor eine solche
Drain/Sourcespannung/Drainstrom-Kennlinie besitzt, wie dies durch die strichpunktierte Linie in Fig. 4 gezeigt ist. Wenn
die Gatekapazität des Treibertransistors mit dem Injektordrainstrom
809847/0892
aufgeladen wird, und wenn somit das Gatepotential des Treibertransistors
zusammen mit dem Drainpotential des Injektortransistors hochgezogen wird, so hat der Drainstrom des Injektortransistors
die Tendenz, allmählich abzunehmen wegen seiner abnehmenden Drain-Source-Spannung. Aus diesem Grunde ist es
praktisch gesehen unmöglich, gleichzeitig sowohl die übermässige Minoritätsträgerinjektion zu eliminieren und die Gatekapazität
des Treibertransistors schnell aufzuladen, und zwar gemäß einer solchen Anordnung der SITL-Vorrichtung, wo der
Injektor durch einen statischen Induktionstransistor ersetzt
ist.
Zusammenfassung der Erfindung. Die Erfindung hat sich allgemein zum Ziel gesetzt, eine verbesserte integrierte Halbleitervorrichtung
vorzusehen, die Schaltoperationen mit einer erhöhten Geschwindigkeit ausführt. Ferner bezweckt die Erfindung,
eine integrierte Halbleitervorrichtung der beschriebenen Bauart vorzusehen, die im Aufbau einfach ist und leicht mit
einer Integrationsdichte herstellbar ist. Die Erfindung bezweckt ferner, eine verbesserte SITL-Vorrichturig vorzusehen,
die mit einer höheren Geschwindigkeit betreibbar ist, und zwar verglichen mit einer SITL-Vorrichtung des Standes der
Technik. Die Erfindung hat sich ferner zum Ziel gesetzt, eine SITL-Vorrichtung der beschriebenen Bauart vorzusehen, bei der
der Treibertransistor im wesentlichen frei von dem nicht notwendigen Minoritätsträgerspeichereffekt ist. Weiterhin sieht
die Erfindung eine SITL-Vorrichtung der beschriebenen Bauart vor, bei welcher der Potentialpegel für Eingang und/oder Ausgang
über einen weiten Bereich hinweg ausfüllbar ist.
Gemäß einem Aspekt der Erfindung ist eine SITL-Vorrichtung · vorgesehen, die einen Injektor-Bipolartransistor, einen Treiberstatischen
Induktionstransistor und einen Bypath- oder Nebenwegstatischen-Induktionstransistor
aufweist, die sämtlich in einem
809847/0892
2820Π3
gemeinsamen Halbleiterkörper ausgebildet sind, wobei der Injektortransistor
folgendes besitzt: Einen Emitter mit einer ersten Leitfähigkeitstype, einen Kollektor mit der ersten Leitfähigkeitstype
und eine Basis mit einer zweiten Leitfähigkeitstype entgegengesetzt zur ersten Leitfähigkeitstype und sandwichartig
zwischen dem Emitter und dem Kollektor, und wobei ferner jeder der Treiber- und Nebenweg-Transistoren folgendes
aufweist: Eine Source mit einer zweiten Leitfähigkeitstype, eine Drain mit einer zweiten Leitfähigkeitstype, einen Stromkanal
mit der zweiten Leitfähigkeitstype und angeordnet zwischen der Drain und der Source, und ein Gate mit der ersten
Leitfähigkeitstype und angeordnet benachbart zum Stromkanal zur Definition einer Grenze des Stromkanals, wobei der Kollektor
des Injektortransistors und die Drain des Nebenwegtransistors elektrisch gemeinsam mit dem Gate des Treibertransistors
verbunden sind, und wobei das Gate des Nebenwegtransistors elektrisch mit der Drain des Nebenwegtransistors in
Verbindung steht und die Sourceelektroden von sowohl dem Treiber- als auch dem Nebenwegtransistor elektrisch miteinander
in Verbindung stehen. Bei dem erwähnten Nebenwegtransistor kann eine derartige variable Widerstandscharakteristik
gegeben werden, daß beispielsweise der Innenwiderstand dieses Nebenwegtransistors mit einem Anstieg der zwischen Drain und
Source angelegten Spannung abnimmt.
Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung
von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt:
Fig. 1 ein Schaltbild einer Äquivalentschaltung einer SITL-Vorrichtung bekannter Art;
Fig. 2 eine schematische Draufsicht auf ein Beispiel einer integrierten SITL-Vorrichtung bekannter Art;
809847/0892
2820S13
Fig. 3 einen Vertikalschnitt längs der Linie III-III
der Fig. 1;
Fig. 4 eine Darstellung zur Erläuterung des Problems
bei Versuchen zur Verbesserung der Betriebseigenschaften der SITL-Vorrichtung bekannter Art;
Fig. 5 einen Vertikalschnitt eines Ausführungsbeispiels der SITL-Vorrichtung gemäß der Erfindung;
Fig. 6 ein Schaltbild der Äquivalentschaltung der SITL-Vorrichtung
der Fig. 5;
Fig. 7 und 8 Vertikalschnitte verschiedener Ausführungsbeispiele der erfindungsgemäßen SITL-Vorrichtung;
Fig. 9 ein Schaltbild einer Äquivalentschaltung eines
Beispiels der verdrahteten Logikschaltung, aufgebaut mit mehreren SITL-Vorrichtungen der Erfindung;
Fig. 1OA und 10B Darstellungen eines Ausführungsbeispiels der
Drainspannungs/Drainstrom-Kennlinien des Treiberstatischen-Induktionstransistors
und des Nebenweg-statischen-Induktionstransistors in einer erfindungsgemäßen
SITL-Vorrichtung.
Ein Ausführungsbeispiel der verbesserten SITL-Vorrichtung der Erfindung ist im Vertikalschnitt in Fig. 5 gezeigt. Die SITL-Vorrichtung
weist ein Halbleiterwafer 110 auf, welches aus einem stark dotierten η -Type-Substrat 113 und einer leicht dotierten
η -Type-Lage 114 besteht. Die Halbleiterlage 114 kann beispielsweise
durch das übliche Epitaxialwachstumsverfahren oder das Diffusionsverfahren hergestellt werden. Alternativ kann die
Lage 113 derart ausgebildet sein, daß sie eine begrabene (burried)
Zone in einem ρ -Type-Substrat ist. In der beispielsweise aus Silicium hergestellten Halbleiterlage 114 sind einzelne stark
dotierte p+-Type-Zonen 121, 122, 123, 124 und 125 vorgesehen.
Die Zonen 122-125 müssen auf dem gleichen Potential gehalten
809847/0 892
werden, so daß sie elektrisch miteinander verbunden sind. Im
allgemeinen können sämtliche Zonen 122-125 vorzugsweise in einer kontinuierlichen Form, wie beispielsweise in der Form
eines Gitters, einer Maschenform oder einer Streifenform, ausgebildet sein. An denjenigen Stellen in der Halbleiterlage
114, die durch die entsprechenden Zonen 122-125 umgeben sind, werden gesonderte stark dotierte η -Type-Zonen 115,
und 117 vorgesehen. Auf den Zonen 121-116 sind jeweils Ohm'sche Elektroden 133, 134, 135 und 136 abgeschieden. Es ist ebenfalls
eine Ohm'sche Elektrode 137 abgeschieden, um eine Ohm'sche Verbindung zwischen den zwei Zonen 124 und 125 herzustellen.
Bezugszeichen 118 bezeichnet einen Passivierungsfilm aus einem Isoliermaterial, wie beispielsweise Siliciumdioxyd, welcher
die freiliegenden Teile der Oberfläche oder Oberseite der Halbleiterlage 114 bedeckt.
Im Ausführungsbeispiel der Fig. 5 besitzen die η -Type-Lage 113 und die η -Type-Zonen 115-117 eine Störstellenkonzentra-
18 21 3 — tion von 10 «10 Atome/cm . Die η -Type-Lage 114 besitzt
eine Störstellenkonzentration von 10 ~ 10 Atome/cm » Jede
der ρ -Type-Zonen 121-125 besitzt eine Störstellenkonzentra-
17 21 3
tion von 10 ~ 10 Atome/cm .
tion von 10 ~ 10 Atome/cm .
Die Äquivalentschaltung der in Fig. 5 dargestellten SITL-Vorrichtung
ist in Fig. 6 gezeigt. In dieser Figur stellt das Bezugszeichen Q. einen pnp-Type-Bipolartransistor dar,
der als der Injektionstransistor der SITL-Vorrichtung dient,
und das Bezugszeichen Q, repräsentiert einen n-Kanal-statischen-Induktionstransistor,
der als Treibertransistor dient. Der Treibertransistor Q, hat zwei gesonderte Drains D^ und
D2/ ein Gate G, und eine Source S,. Der Injektortransistor
Q1 hat einen Emitter E, einen mit dem Gate Gd des Treibertransistors
verbundenen Kollector C und eine mit der Source des Treibertransistors verbundene Basis B. Erfindungsgemäß ist
ein zusätzlicher n-Kanal-statischer-Induktionstransistor Q,
eingeführt, um einen Strompfad über Gate und Source des Treibertransistors Q^ vorzusehen. Dieser zusätzliche Transistor Q.
809847/0892
2 a 2 ? -13
der im folgenden Bypath- oder Nebenwegtransistor bezeichnet wird, steht mit einem Gate Gfa in Verbindung mit dem Gate G,
des Treibertransistors Q,, während die Drainelektrode D,
ei ' D
mit dem Gate G, verbunden ist, und eine Source S, mit der ο b
Source S, des Treibertransistors in Verbindung steht.
Im folgenden wird auf die Beziehung zwischen Fig. 5 und Fig. eingegangen. Der Treibertransistor Q, weist Lagen 113, 114
und Zonen 115, 116, 122, 123, 124 auf. Im einzelnen dient
die Lage 113 als die Source Sd; die Zonen 122-124 dienen als
das Gate G,; die Zonen 115, 116 dienen als die Drainelektroden
υ., und D„ und diejenigen Teile der Lage 114, die von den entsprechenden
Zonen 122-124 umgeben sind, dienen als gesonderte Stromkanäle. In ähnlicher Weise wird der Nebenwegtransistor
Q, durch die als Source S, dienende Lage 113, die als Drain
D, dienende Zone 117 und die als Gate G, wirkenden Zonen 124,
125 und den Teil der Lage 113 gebildet, der als der Stromkanal
dient und durch die Zonen 124 und 125 umgeben ist. Andererseits bilden die Zonen 121 und 122 den Emitter und den Kollektor
des Injektortransistors Q.. Ebenfalls dient ein Teil der Lage 114, angeordnet zwischen dem Emitter und dem Kollektor,
als die Basis B des Injektortransistors Q.. Wie man erkennt, ist der Kollektor des Injektortransistors Q. bzw. das Gate
des Nebenwegtransistors Q, in das Gate des Treibertransistors
Q, vereinigt und werden dadurch auf dem gleichen Potential
mit dem des Treibergate gehalten. In ähnlicher Weise ist die Source des 'Nebenwegtransistors Q, und die Basis des Injektortransistors
Q. auf dem gleichen Potential mit dem Sourcepotential des Treibertransistors Q, gehalten.
Die Arbeitsweise des oben erläuterten Ausführungsbeispiels der Erfindung wird im folgenden erklärt.
Es sei nunmehr angenommen, daß eine bestimmte Spannung V£E
80984 7/0892
ORIGINAL
" to
konstant an den Emitter E des Injektortransistors Q. angelegt ist, um diesen Transistor leitend zu machen, und daß eine bestimmte
(nicht gezeigte) externe-Vorrichtung an Gate G, und Source S-, des Treibertransistors Q., angeschlossen ist. In dem
Falle, daß die externe Vorrichtung der vorhergehenden Stufe eingeschaltet ist und der vom leitenden Injektortransistor
gelieferte Strom vollständig in der externen Vorrichtung versinkt oder verschwindet, so wird das Gate des Treibertransistors
beispielsweise auf der einen niedrigen Pegel aufweisenden Spannung, wie beispielsweise 0,1 bis 0,2 Volt gehalten. Unter dieser
Bedingung werden sowohl Treibertransistor als auch Nebenwegtransistor in den Aus-Zustand gebracht, weil die Stromkanäle
dieser Transistoren durch die Gate-Kanal-Verarmungsschichten (Raumladungszonen) abgeschnürt (pinched off) sind, und weil
auf diese Weise hohe Potentialbarrieren in den Stromkanälen entwickelt sind. Anders ausgedrückt sind die statischen Induktionstransistoren
Qd und Q, derart aufgebaut, daß die Gate-Kanal-Diffusionspotentialdifferenz
die sich vom Gate aus erstreckenden Verarmungsschichten veranlassen kann, sich ganz
über den Stromkanal zu erstrecken. Umso höher die Störstellenkonzentration von entweder dem Gate oder dem Stromkanal ist,
und auch umso abrupter die Störstellenkonzentrationsänderung an der Grenze zwischen Gate und Stromkanal ist, umso größer
wird die Gatekanaldiffusionspotentialdifferenz. Wenn die Gatekanaldif
fusions-Potentialdifferenz ansteigt, so kommt die statische Induktionstransistorlogik in die Lage, ein weiteres
Logikspannungsaussbhwingen zu besitzen.
Es sei hier darauf hingewiesen, daß der Nebenwegtransistor mit seinem Gate mit der Drain gekoppelt ist und daß demgemäß
dieser Nebenwegtransistor eine Spannungs/Strom-Charakteristik
besitzt, bei welcher der Drainstrom nichtlinear mit einem Anstieg der Drain/Source-Spannung ansteigt. Diese Spannungs/
Strom-Charakteristik hängt hauptsächlich ab vom Verhältnis aus dem Abstand zwischen der Drainelektrode und dem Intrinsic-
809847/0892
2820313
gate, wobei das Intrinslegate der Extrempunkt der im Stromkanal
induzierten Potentialbarriere ist, zum Abstand zwischen Intrinsicgate und Source. Im allgemeinen, wenn der Wert
des obigen Verhältnisses größer als 1 ist, so zeigt der Nebenwegtransistor eine allmählichere Inkrementation des Drainstroms
bei einem Anstieg der Drain/Source-Spannung. In dieser Diskussion sei jedoch angenommen, daß der Bypath- oder Nebenwegtransistor
eine Spannungs/Strom-Charakteristik ähnlich zu der einer Konstantspannungsdiode besitzt. Insbesondere sei
angenommen, daß der Nebenwegtransistor im wesentlichen nicht leitend verbleibt für eine Drainspannung niedriger als die bestimmte
Gatespannung V des Treibertransistors, daß aber für eine Drainspannung nicht kleiner als die bestimmte Gatespannung
V der Nebenwegtransistor leitend wird und somit die Drain/Source-Spannung desselben nahezu konstant hält. Die
obige Spannung V ist ungefähr 0,5 bis ungefähr 0,8 Volt im Falle der Ausbildung der SITL-Vorrichtung mit Silicium.
Als nächstes sei die Arbeitsweise des oben erwähnten Ausführungsbeispiels
beschrieben, wenn die externe Vorrichtung in der vorhergehenden Stufe abgeschaltet ist. Nach dem Abschalten
der externen Vorrichtung fließt der Strom, der ein fast konstanter Strom ist und vom Injektortransistor geliefert
wird, sodann (umgedreht) zum Gate der Treiber und Nebenwegtransistoren hin. Am Anfang fließt fast der ganze gelieferte
Strom in die Gatekapazität des Treibertransistors, weil das Potential am Treibertransistorgate noch sehr niedrig verbleibt.
Demgemäß wird die Gatekapazität schnell aufgeladen, was zur Folge hat, daß das Gatepotential schnell auf das erwähnte
bestimmte Gatepotential V angehoben wird. Infolgedessen wird der Treibertransistor unmittelbar nach dem Ausschalten der
externen Vorrichtung der vorhergehenden Stufe eingeschaltet. Im wesentlichen gleichzeitig mit dem Einschalten des Treibertransistors
ändert sich andererseits das Verhalten des Nebenwegtransistors und er wird leitend, weil an seine Drainelektrode
809847/0892
- ι**1 - O α ? η ο λ ο
A \ i- O £. ν- »,■ I »J
eine erforderliche Spannung nicht kleiner als V angelegt wurde. Daher wird ein großer Teil des vom Injektortransistor gelieferten
Stroms durch den Nebenweg- oder Bypathtransistor abgeleitet und somit wird ein weiterer Anstieg des Treibergatepotentials
nur um einen kleinen Wert gestattet.
Wenn, wie oben beschrieben, der Treibertransistor eingeschaltet ist, so wird das Treibergatepotential im wesentlichen daran
gehindert, einen weiteren Anstieg zu bewirken, und zwar infolge der Wirkung des Nebenwegtransistors. Auf diese Weise
wird kaum eine unnötige übermäßige Minoritätsträgerinjektion in den Stromkanal des Treibertransistors auftreten und auch
keine unerforderliche Injektion von Minoritätsträgern in irgendeine einen hohen Widerstandswert aufweisende Zone angeordnet
benachbart zum Gate, abgesehen von der Stromkanalzone des Treibertransistors. Infolgedessen wird der Minoritätsträgerspeichereffekt,
der am Treibertransistor auftreten würde, minimiert, während eine erhöhte Geschwindigkeit der Einschaltwirkung des
Treibertransistors sichergestellt wird. Es sei hier bemerkt, daß eine adäquate Menge an Minoritätsträgern konstant oder
fortlaufend vom Gate in die Stromkanäle des Treibertransistors injiziert wird, um diesen Treibertransistor im leitenden Zustand
zu halten. Daher muß die Spannung/Strom-Charakteristik des Nebenwegtransistors das obige Erfordernis für den Treibertransistor
erfüllen. Der Innenwiderstand des Nebenwegtransistors muß nämlich im leitenden Zustand relativ höher gehalten
werden als .der des Treibertransistors im leitenden Zustand. Diese Bedingung kann erreicht werden durch Einstellung der
Breite des Stromkanals des Nebenwegs derart, daß die Breite etwas kleiner ist als diejenige jedes der Stromkanäle des Treibertransistors.
Alternativ kann für den gleichen Zweck die Störstellenkonzentration derart bestimmt sein, daß sie etwas
niedriger ist als die der Stromkanäle des Treibertransistors. Kurz gesagt, sollte der Nebenwegtransistor derart konstruiert
sein, daß in seinen Stromkanal eine etwas höhere Potentialbarriere induziert werden kann als die in die Stromkanäle
des Treibertransistors induzierten.
809847/0892
Wenn die externe Vorrichtung der vorhergehenden Stufe wieder eingeschaltet wird, so wird der Treibertransistor unmittelbar
ausgeschaltet, und zwar wegen dem minimierten Minoritätsträgerspeichereffekt im Treibertransistor.
Eine Abwandlung der SITL-Vorrichtung der Fig. 5 ist im
Vertikalschnitt in Fig. 7 gezeigt. Bei diesem Ausführungsbeispiel
ist die Störstellenkonzentration derjenigen Teile 200, 201, 202 und 203, die tatsächlich als die Basis des Injektortransistors
und die Stromkanäle der Treiber- und Nebenwegtransistoren dienen, so eingestellt, daß sie niedriger ist
als diejenige derverbleibenden Teile in der Lage 114 mit
Ausnahme der Gates 122-125 und des Emitters 121. Beispielsweise ist die erstgenannte Störstellenkonzentration auf ungefähr
11 15 3
10 bis ungefähr 10 Atome/cm eingestellt und die letztere
15 3 Störstellenkonzentration ist mit ungefähr 10 Atome/cm oder
mehr bestimmt. Bei dieser Anordnung wird die Injektion der Minoritätsträger hauptsächlich in die realen Stromkanalzonen
201-203 von den Gatezonen 122-125 gestattet und auch effektiv in die Basiszone 200 von der Emitterzone 121. Weil die Diffusionspotentialdifferenz
groß ist, ist die Injektion der Löcher von den P -Type-Gatezonen 122-125 in die n-Type-Zonen
201'-203', die zwischen den n~-Type-Zonen 201-203 bzw. den
η -Type-Zonen 115-117 angeordnet sind, nicht sehr intensiv. Anders ausgedrückt wird diese Anordnung zugeschrieben einer
Reduktion bei der nicht notwendigen Injektion von Minoritätsträgern in, diejenigen einen hohen Widerstandswert aufweisenden
Zonen, die sich von den realen Stromkanälen und der Basis unterscheiden, und einer weiteren Reduktion des Minoritätsträgerspeichereffekts
in der SITL-Vorrichtung.
Es braucht nicht darauf hingewiesen zu werden, daß dann, wenn die Gatezonen des Treibertransistors kleiner ausgebildet werden,
die Gatekapazität und auch der Minoritätsträgerspeichereffekt des Treibertransistors umso mehr vermindert wird. Daher
wird bei den Ausführungsbeispielen der Fig. 5 und 7 das bekannten Ionenimplantationsverfahren vorzugsweise zur Bildung der
809847/0892
Gatezonen mit kleiner Größe verwendet.
Eine weitere Abwandlung der SITL-Vorrichtung der Fig. 5 ist
im Vertikalschnitt in Fig. 8 gezeigt, wo die Gates von sowohl dem Treibertransistor als auch dem Nebenwegtransistor in winzige
p+-Type-Zonen 122B, 123A, 123B, 124A, 124B und 125A
gebildet sind, und wobei der Kollektor des Injektortransistors als eine ρ -Type-Zone 122A gesondert von der Gatezone 122B
gebildet ist. Sämtliche der entsprechenden Gate(oder Kollektor-)
Zonen 122A, 122B, ... 125A sind elektrisch und gegenseitig verbunden mit leitenden Lagen 210, 211 und 212 aus leitendem
Material wie beispielsweise Aluminium, Molybdän, einem einen niedrigen Widerstandswert aufweisenden Polysilicium, usw.
Die leitenden Lagen 210, 211, 212 sind von der einen hohen Widerstandswert aufweisenden Lage 114 und auch von den Drainzonen
115, 116, 117 isoliert, und zwar durch Isolationslagen 213-223 aus einem Isolatormaterial, wie beispielsweise SiO~ ,
Si->N., Al?0-, und einer Kombination aus irgendwelchen dieser
Materialien, auf welche Weise die sogenannte Stufenschnittstruktur
(step-cut structure) mit Ausnehmungen gebildet wird. Die Bezugszeichen 224-228 repräsentieren jeweils Isolierlagen
aus einem Isolatormaterial, wie beispielsweise SiO_,
SioN-, Al„0_, einem einen hohen Widerstandswert aufweisenden
Polysilicium, Polyimidharz, usw. Die Elektrode 137 ist von der einen hohen Widerstandswert aufweisenden Lage 114 und von
der Drainzone 117 durch die Isolierlagen 216, 222 und 228 getrennt,
',und in ähnlicher Weise ist die Elektrode 133 von der
einen hohen Widerstandswert aufweisenden Lage 114 durch die Isolierlagen 223, 224 und 229 getrennt.
809847/0892
DiesesAusführungsbeispiel kann weiter verbesserte Betriebscharakteristika
aufweisen, was im folgenden im einzelnen beschrieben wird. Jede der Gatezonen 122B, , 124A kann
leicht in einer winzigen Abmessung und auch in einer stark dotierten Zone ausgebildet werden, und zwar durch Verwendung
des selektiven Diffusionsverfahrens zur Bildung der Gatezonen vor der Bildung der Isolierlagen 225, ...., 227 und der leitenden
Lagen 210, ...., 212. Zudem sind diejenigen Teile dieser Gatezonen, mit Ausnahme derjenigen, die die effektiven Stromkanäle
berühren, mit den Isolierlagen bedeckt, um dadurch von jeder benachbarten, einen hohen Widerstandswert aufweisenden
Zone der Lage 114 getrennt zu sein. Daher kann die Gatekapazität
des Treibertransistors stark minimiert werden. Darüber hinaus wird gestattet, daß fast alle in die Gatezonen
von dem Emitter des Injektortransistors injizierten Träger exclusiv in die Stromkanäle gezogen werden, so daß der Minoritätsträgerspeichereffekt
des Treibertransistors stark reduziert wird. Minoritätsträger werden nur zum Kanal injiziert,
und dies bewirkt die Reduzierung des Source-zu-Drain-Widerstandes des Treibertransistors. Ferner kann der Emitter 121A
und der Kollektor 122A leicht mit einem kleinen Abstand dazwischen übriggelassen ausgebildet werden, und zwar unter Verwendung
des selektiven Diffusionsverfahrens zur Bildung dieser Zonen vor der Bildung der Isolationslagen 224, 225, 223
und 229 und der Elektrode 133, was zur Folge hat, daß sich vergrößerter Stromübertragungsfaktor (basisgeerdete Stromverstärkung.)
im Injektortransistor entwickelt. Aus den oben beschriebenen Gründen kann der Treibertransistor in der SITL-Vorrichtung
der Fig. 8 die Schaltvorgänge (Einschalt- und auch Ausschalt-Wirkungen) mit einer stark erhöhten Geschwindigkeit
ausführen.
Wie oben beschrieben, kann erfindungsgemäß eine verbesserte
SITL -Vorrichtung erhalten werden, die hinsichtlich der Betriebsgeschwindigkeit den eingangs erwähnten SITL-Vorrichtungen überlegen
ist. Die erfindungsgemäße SITL-Vorrichtung weist einen
zusätzlichen Transistor auf, d.h. einen Bypath- oder
809847/0892
Nebenweg-Transistor zur Unterdrückung des Auftretens der unerwünscht
großen Trägerinjektion an den Stromkanälen des Treibertransistors.
Der Nebenwegtransistor ist jedoch als ein statischer
Induktionstransistor ausgebildet, so daß die SITL-Vorrichtung der Erfindung ein einfaches Verfahren zur Herstellung
gestattet, und zwar mit einer hohen Integrationsdichte, die im wesentlichen mit der bei der eingangs erwähnten SITL-Vorrichtung
vergleichbar ist.
Ferner ist es bei den erwähnten Ausführungsbeispielen zur weiteren
Verbesserung der Betriebsgeschwindigkeit effektiv, auf der Sourcezone (einen niedrigen Widerstandswert aufweisende
Lage 113) Vorsprünge vorzusehen, die sich zu den entsprechenden Stromkanälen hinerstrecken, wie dies in der oben erwähnten
japanischen Patentanmeldung Nr. 51-143698 (entsprechend U.S. Patentanmeldung Serial No. 855,617/1977 von Jun-ichi
Nishizawa) beschrieben ist. Diese Abwandlung bedeutet eine Reduktion des Serienwiderstandes und auch der Trägerdurchgangszeit
zwischen der Source und der Drain und ferner eine erhöhte Steilheit. Dies führt zu einer Erhöhung der Betriebsgeschwindigkeit
des Treibertransistors. Ferner kann eine weitere Reduktion des Speichereffekts im Treibertransistor dadurch erreicht
werden, daß man das Gate des Treibertransistors in einen substantiellen Kontakt mit der Source bringt. Es sei bemerkt,
daß alle entsprechenden Halbleiterlagen oder -zonen in der SITL-Vorrichtung hinsichtlich ihrer Leitfähigkeitstypen umgekehrt
wer,den können. Ferner kann der Injektor-Bipolartransistor ersetzt werden durch einen Sperrschicht- oder MOS-Feldeffekttransistor
mit gesättigter Drainspannung/Drainstrom-Kennlinie wie ein Bipolartransistor. Ferner kann die Anzahl der Drains
oder der Stromkanäle des Treibertransistors nach Erfordernis geändert werden. Der Treibertransistor könnte auch durch einen
Feldeffekttransistor ersetzt werden.
Ein Beispiel der Logikschaltung, aufgebaut durch Verdrahtung mehrerer SITL-Vorrichtungen der Erfindung, ist in Fig. 9 gezeigt.
Diese Schaltung weist drei Schaltungseinheiten 300, 301 und 302 auf, von denen jede aus einer SITL-Vorrichtung der
Erfindung, wie den in Fig. 5, 7 und 8 gezeigten, besteht, wo-
809847/0892
bei aber der Treibertransistor Q, der SITL-Vorrichtung 302 nur
eine Drain besitzt. Die entsprechenden SITL-Vorrichtungen 300,
301 und 302 können diskret ausgebildet werden oder aber sie können integral in einem einzigen gemeinsamen Halbleiterwafer
ausgebildet sein. Die Emitter der Injektoren Q. in den entsprechenden SITL-Vorrichtungen 300, 301 und 302 sind mit einer
Leitung verbunden, an die eine konstante Spannung V^^ (positiv)
bits
angelegt ist. Die Sourceelektroden der Treibertransistoren Q, in den entsprechenden SITL-Vorrichtungen sind geerdet. Die
Drains der Treibertransistoren Q,in den SITL-Vorrichtungen 300
und 301 sind gegenseitig verdrahtet. An den Gates der Treibertransistoren Q, in den SITL-Vorrichtungen 300 und 301 sind
zwei Eingangssignale A bzw. B angelegt.
Wenn beide Eingangssignale den logischen "0"-Pegel (beispielsweise
die Niedrig-Pegelspannung) annehmen/ so werden die Treibertransistoren Q, der SITL-Vorrichtungen 3OO und 301 in den
Aus-Zustand gebracht, und dann wird der Treibertransistor Q, in der SITL-Vorrichtung 302 in den Ein-Zustand gebracht. Wenn
beide Eingangssignale A und B sich auf dem logischen 1-Pegel befinden (der Hoch-Pegelspannung), so werden die Treibertransitoren
der SITL-Vorrichtungen 300 und 301 veranlaßt, in den Ein-Zustand zu gehen, so daß der Treibertransistor der SITL-Vorrichtung
302 abgeschaltet ist. Im Falle, daß das Eingangssignal B sich auf dem logischen "1"-Pegel befindet, aber im
Falle, daß das Eingangssignal A sich auf dem logischen "0"-Pegel befindet, ist der Treibertransistor der SITL-Vorrichtung
301 eingeschaltet, während der Treibertransistor der SITL-Vorrichtung 300 ausgeschaltet ist. Demgemäß befindet sich in
diesem Zustand der Treibertransistor der SITL-Vorrichtung 302 im Aus-Zustand. Kurz gesagt wird an der Drainelektrode des Treibertransistors
in der SITL-Vorrichtung 302 die logische Summe (ODER) der zwei Eingangsgrößen A und B geliefert. Andererseits
wird die invertierte logische Summe (NOR) dieser zwei Eingangsgrößen A und B an den entsprechenden Drainelektroden der Treibertransistoren
in den SITL-Vorrichtungen 3OO und 301 erhalten.
Es sei nunmehr wiederum die Spannungs/Strom-Kennlinie des Neben-
809847/0892
ORIGINAL 4N6FECTED
-*r-V% 281 1^
wegtransistors in der SITL-Vorrichtung der Erfindung beschrieben.
In der vorhergehenden Diskussion wurde angenommen, daß der Nebenwegtransistor
eine derartige Spannungs/Strom-Kennlinie besitzt,
daß die Drain-Source-Spannung im wesentlichen konstant gehalten wird, wenn der Nebenwegtransistor sich im leitenden
Zustand befindet. Diese Annahme bedeutet, daß der möglichste höchste Pegel, der dem Gatepotential des Treibertransistors
der SITL-Vorrichtung zugewiesen ist, ein bestimmter fester Wert ist, der mit der Drain-Source-Spannung des leitenden Nebenwegtransistors
in Verbindung steht.
Im Gegensatz dazu ist es oftmals in vielen Anwendungsfällen der SITL-Vorrichtung erwünscht, daß der möglichste höchste
Pegel, der dem Gatepotential des Treibertransistors zugewiesen ist, d.h. das Eingangspotential der SITL-Vorrichtung,
variabel ist. Ferner tritt häufig der Fall auf, wo eine Vielzahl von ähnlichen SITL-Vorrichtungen in einer Kaskadenschaltung
verwendet wird, um eine spezielle Logikschaltung zu bilden, wie im Falle der Fig. 9. In diesem Falle ist das Gate
des Treibertransistors in einer SITL-Vorrichtung einer bestimmten Stufe verbunden mit der Drain des Treibertransistors
in der vorhergehenden SITL-Vorrichtungsstufe, während die Drainelektrode
des ersteren Treibertransistors gekoppelt ist mit dem
Gate des Treibertransistors in einer darauffolgenden SITL-Vorrichtungsstufe.
Demgemäß führt die zuvor erwähnte Annahme notwendigerweise zu der Tatsache, daß der mögliche höchste Pegel
zugelassen für sowohl den Eingang als auch den Ausgang der Gesamtstuf en-SITL-Vorrichtungen begrenzt ist auf einen gleichen
Wert, der mit der Spannungs/Strom-Kennlinie des Nebenwegtransistors
verbunden ist, aber der festliegt unabhängig vom Wert des an den Emitter des Injektortransistors angelegten
Potentials. Es gibt jedoch manchmal den Fall, wo der höchste Pegel für Eingang und/oder Ausgang für eine Stufen-SITL-Vorrichtung
so eingestellt sein muß, daß er unterschiedlich gegenüber dem anderer Stufen-SITL-Vorrichtungen ist.
809847/0892
ORIGINAL INSPECTED
2820313
Zum Erhalt der Variabilität des höchsten Eingangs und/oder Ausgangs-Pegels kann dem Nebenwegtransistor vorzugsweise eine
solche Spannungs/Strom-Kennlinie erteilt werden, daß die Drain-Source-Spannung des Nebenwegtransistors mit einem bestimmten
Gradienten entsprechend dem Anstieg des Drainstroms desselben ansteigt. Der bestimmte Gradient sollte ordnungsgemäß bestimmt
werden abhängig von der Spannungs/Strom-Kennlinie des Treibertransistors, wie dies im folgenden erläutert wird.
Im Falle, daß der Treibertransistor eine Drainspannungs-V,/ Drainstrom-I,-Kennlinie besitzt, wie sie in Fig. 1OA in halblogarithmischer
Darstellung gezeigt ist, kann ein Beispiel der möglichen Drainspannungs-V,/Drainstrom-I,-Kennlinie des
Nebenwegtransistors so verlaufen, wie dies in Fig. 1OB halblogarithmisch gezeigt ist. In Fig. 1OA bezeichnet V eine
Gatespannung des Treibertransistors. Diese Kennlinie der Fig. 10B ist derart bestimmt, daß sie für einen breiten Variationsbereich des an den Injektortransistoremitter angelegten Potentials
V den Bedingungen von V - V-^O entspricht, und auch
der Bedingung genügt, daß dann, wenn das Gatepotential des Treibertransistors, d.h. das Eingangspotential der SITL-Vorrichtung,
sich auf einem bestimmten V -Pegel befindet, ein Teil des vom Injektortransistor gelieferten Injektionsstroms durch
den Nebenwegtransistor fließen kann. In der Zeichnung repräsentiert VTT und V1. den hohen Pegel bzw. den niedrigen Pegel der
Jti Ij
Eingangsgröße und Ausgangsgröße der SITL-Vorrichtung.
Es sei hier angenommen, daß eine Logikschaltung aus zwei in Kaskade geschalteten SITL-Vorrichtungen besteht, wobei in
jeder der Treibertransistor und der Nebenwegtransistor eine Spannungs/Strom-Kennlinie gemäß Fig. 1OA bzw. 1OB besitzt.
Wenn das Potential V__ auf ein relativ niedriges Potential ein-
JiJi
gestellt ist, so ist das Ausgangspotential der ersten Stufe-SITL-Vorrichtung
veränderbar zwischen 0,1 Volt (dem niedrigen Ausgangspegel) und 0,2 Volt (dem hohen Ausgangspegel). In diesem
Zustand wird das Eingangspotential der zweiten Stufen-SITL-Vorrichtung
variiert zwischen 0,1 Volt (dem niedrigen Eingangspegel) und 0,2 Volt (dem hohen Eingangspegel). Wenn alternativ
das Potential V„„ derart bestimmt ist, daß es ein relativ hohes
JiJi
809847/0892
Potential ist, so ist das Ausgangspotential der ersten Stufen-SITL-Vorrichtung
veränderbar zwischen 0,1 Volt (dem niedrigen Ausgangspegel) und 0,6 Volt (dem. hohen Ausgangspegel). Gleichzeitig
ist das Eingangspotential der zweiten Stufen-SITL-Vorrichtung veränderbar zwischen 0,1 Volt (dem niedrigen Eingangspegel) und 0,6 Volt (dem hohen Eingangspegel). Wie sich aus
der obigen Erläuterung ergibt, ist der hohe Pegel, der entweder dem Eingang oder dem Ausgang zugeordnet ist, frei veränderbar
entsprechend dem Potential V.
Zusammenfassend sieht die Erfindung eine integrierte Halbleitervorrichtung
vor, welche einen ersten und zweiten statischen Induktionstransistor aufweist, wobei jeder eine Drain-
und eine Sourceelektrode jeweils mit einer ersten Leitfähigkeitstype besitzt, wobei ein Stromkanal die erste Leitfähigkeitstype
besitzt und zwischen der Drain und Source angeordnet ist, wobei schließlich ein Gate mit einer zweiten Leitfähigkeitstype
entgegengesetzt zur ersten Leitfähigkeitstype vorgesehen ist und benachbart zum Stromkanal liegt, und wobei
ferner ein dritter Bipolartransistor vorhanden ist, der einen Kollektor und einen Emitter aufweist, und zwar jeweils mit
der zweiten Leitfähigkeitstype, während eine Basis die erste Leitfähigkeitstype besitzt und zwischen dem Kollektor und dem
Emitter angeordnet ist, wobei der Kollektor mit den Gates der ersten und zweiten Transistoren in^ Verbindung steht und
auch mit der Dran des zweiten Transistors, während die Source des zweiten Transistors mit der Source des ersten Transistors
in Verbindung steht. Der zweite Transistor arbeitet für die Unterdrückung des Auftretens einer nicht erforderlichen exzessiven
Minoritätsträgerinjektion in den ersten Transistor.
Es sei darauf hingewiesen, daß in der vorstehenden Beschreibung mit dem Ausdruck "bekannt" auf Einzelheiten hingewiesen wird,
die in den in der Beschreibung genannten japanischen Patentanmeldungen erläutert sind, wobei diese japanischen Patentanmeldungen
und evtl. Parallelanmeldungen nicht notwendigerweise tatsächlich bereits vorveröffentlicht sind.
809847/0892
Claims (26)
- PatentansprücheIntegrierte Halbleitervorrichtung, gekennzeichnet durch einen ersten und einen zweiten statischen Induktionstransistor, deren jeder in einem einzigen gemeinsamen Halbleiterkörper ausgebildet ist, wobei der erste Transistor folgendes aufweist: eine erste Halbleiterlage, eine Source mit einer ersten Leitfähigkeitstype und vorgesehen in der ersten Halbleiterlage, eine Drain mit der ersten Leitfähigkeitstype und vorgesehen in der ersten Halbleiterlage, einen Stromkanal mit der ersten Leitfähigkeitstype und vorgesehen in der ersten Halbleiterlage zwischen der Drain und der Source, und ein Gate mit einer zweiten Leitfähigkeitstype entgegengesetzt zur ersten Leitfähigkeitstype und vorgesehen benachbart zum Stromkanal zur Definition einer Grenze des Stromkanals, und wobei der zweite Transistor folgendes aufweist: eine zweite Halbleiterlage, eine Source mit der ersten Leitfähigkeitstype und vorgesehen in der zweiten Halbleiterlage, eine Drain mit der ersten Leitfähigkeitstype und vorgesehen in der zweiten Halbleiterlage, einen Stromkanal mit der ersten Leitfähigkeitstype und vorgesehen in der zweiten Halbleiterlage zwischen dieser Drain und dieser Source, und ein Gate mit der zweiten Leitfähigkeitstype und angeordnet benachbart zu diesem Stromkanal zur Definition einer Grenze dieses Stromkanals, wobei das Gate und der zweite Transistor elektrisch sowohl mit der Drain des zweiten Transistors,als auch mit dem Gate des ersten Transistors in Verbindung steht,und die Sourceelektroden von beiden Transistoren elektrisch miteinander verbunden sind.
- 2. Vorrichtung nach Anspruch 1,dadurch gekennzeichnet, daß sowohl die ersten als auch die zweiten Halbleiterlagen in einer einzigen gemeinsamen Halbleiterlage vereinigt (merged) sind.809847/0892ORIGINAL INSPECTED
- 3. Vorrichtung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Source von sowohl dem ersten als auch zweiten Transistor in einer gemeinsamen Halbleiterzone mit der ersten Leitfähigkeitstype vereinigt sind.
- 4. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 2, dadurch gekennzeichnet, daß das Gate des zweiten Transistors kontinuierlich zum Gate des ersten Transistors ausgebildet ist.
- 5. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß der Stromkanal des ersten Transistors eine erste Halbleiterzone aufweist, die einen speziellen Teil des Gates des ersten Transistors berührt, und daß eine zweite Halbleiterzone einen Teil des Gate des ersten Transistors berührt, und zwar mit Ausnahme des speziellen Teils, und wobei die erste Halbleiterlage die erste Leitfähigkeitstype besitzt, und wobei schließlich die erste Halbleiterzone eine Störstellenkonzentration besitzt, die niedriger ist als diejenige der zweiten Halbleiterzone und der ersten Halbleiterlage.
- 6. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 5, dadurch gekennzeichnet, daß der Stromkanal eine dritte Halbleiterzone aufweist, die einen bestimmten Teil des Gate des zweiten Transistors berührt, und daß eine vierte Halbleiterlage einen Teil des Gate des zweiten Transistors berührt, mit Ausnahme des bestimmten Teils, und wobei die zweite Halbleiterlage die erste Leitfähigkeitstype besitzt, und wobei schließlich die dritte Halbleiterzone eine Störstellenkonzentration aufweist, die niedriger ist als diejenige der vierten Halbleiterzone und der erwähnten zweiten Halbleiterlage.809847/0892
- 7. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß diejenigen Teile der Gateelektrode des ersten Transistors, die sich von einem speziellen Teil desselben unterscheiden, mit Isolatorlagen bedeckt sind, und daß das Gate des ersten Transistors nur an dem erwähnten speziellen Teil desselben den Stromkanal des ersten Transistors berührt oder kontaktiert.
- 8. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 7, dadurch gekennzeichnet, daß diejenigen Teile des Gate des zweiten Transistors, die sich von dem speziellen Teil desselben unterscheiden, mit den Isolierlagen bedeckt sind, und daß das Gate des zweiten Transistors, nur an dem speziellen Teil desselben, den Stromkanal des zweiten Transistors berührt.
- 9. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß die erste Halbleiterlage eine Ausnehmung in dieser Lage vorgesehen aufweist und sich nach aussen an einer Oberfläche der Lage öffnet, und daß das Gate des ersten Transistors sich von einem speziellen Teil der Innenoberfläche der Ausnehmung aus in die erste Halbleiterlage erstreckt.
- 10. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 9, dadurch gekennzeichnet, daß die zweite Halbleiterlage eine Ausnehmung vorgesehen in dieser Lage und eine Öffnung aufweist, die sich nach aussen an der Oberfläche der Lage erstreckt, und daß das Gate des zweiten Transistors sich von einem speziellen Teil der Innenoberfläche der Ausnehmung aus in die zweite Halbleiterlage erstreckt.
- 11. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 10, dadurch gekennzeichnet, daß die beiden erwähnten Ausnehmungen in den ersten und zweiten Halbleiterlagen in einer gemeinsamen Ausnehmung ausgebildet sind, und daß das Gate des ersten Transistors mit dem Gate des zweiten Transistors durch eine in der gemeinsamen Ausnehmung vorgesehene leitende Lage verbunden ist.809847/0892
- 12. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, gekennzeichnet durch einen dritten Bipolartransistor, der folgendes aufweist: eine dritte Halbleiterlage, einen Emitter mit der zweiten Leitfähigkeit sty pe und vorgesehen in der dritten Halbleiterlage, einen Kollektor mit der zweiten Leitfähigkeitstype und vorgesehen in der dritten Halbleiterlage, wobei der Kollektor elektrisch mit dem Gate des ersten Transistors verbunden ist, und eine Basis mit der ersten Leitfähigkeitstype und vorgesehen in der dritten Halbleiterlage zwischen dem Kollektor und dem Emitter, wobei die Basis elektrisch verbunden ist mit der Source des ersten Transistors.
- 13. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 12, dadurch gekennzeichnet, daß sämtliche der erwähnten ersten, zweiten und dritten Halbleiterlagen in eine einzige gemeinsame Halbleiterlage mit der ersten Leitfähigkeitstype vereinigt sind.
- 14. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 13, dadurch gekennzeichnet, daß jeweils die Gates der erwähnten ersten und zweiten Transistoren und die erwähnte Basis eine Zone der erwähnten einzigen gemeinsamen Halbleiterlage sind, wobei die Zone eine Störstellenkonzentration besitzt, die niedriger ist als diejenige der Sourceelektroden der ersten und zweiten Transistoren.
- 15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß sämtliche erwähnten Gates der ersten und zweiten Transistoren und der erwähnte Kollektor kontinuierlich zueinander ausgebildet sind.
- 16. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Sourceelektroden der ersten und zweiten Transistoren in einer einzigen gemeinsamen Halbleiterzone mit der ersten Leitfähigkeitstype vereinigt sind.809847/0892
- 17. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß jeder der Stromkanäle der ersten und zweiten Transistoren eine erste Halbleiterzone aufweisen, die einen speziellen Teil des Gate berührt, wobei eine zweite Halbleiterzone einen Teil des Gate mit Ausschluß des speziellen Teils berührt, wobei schließlich die erste Halbleiterzone eine Störstellenkonzentration besitzt, die niedriger ist als diejenige der zweiten Halbleiterzone und der erwähnten einzigen gemeinsamen Halbleiterlage.
- 18. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß diejenigen Teile von jeder der Gateelektroden der ersten und zweiten Tranistoren,mit Ausnahme eines speziellen Teils des Gates, mit Isolatorlagen bedeckt sind, wobei das Gate nur den erwähnten speziellen Teil des Stromkanals berührt.
- 19. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die einzige gemeinsame Halbleiterlage mindestens eine Ausnehmung, vorgesehen in der Lage und sich an einer Oberfläche der Lage nach aussen öffnend, aufweist, wobei jedes der Gates der ersten und zweiten Transistoren sich in die Lage erstreckt, und zwar von einem speziellen Teil der Innenoberfläche der Ausnehmung aus.
- 20. Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß der Emitter des dritten Transistors so ausgebildet ist, daß er s±,ch in die erwähnte einzige gemeinsame Halbleiterlage von einem anderen speziellen Teil der Innenoberfläche der Ausnehmung aus erstreckt.
- 21. Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß das Gate des ersten Transistors mit dem Gate des zweiten Transistors durch eine leitende Lage vorgesehen in der Ausnehmung verbunden ist.809847/0892
- 22. Vorrichtung nach Anspruch 20/ dadurch gekennzeichnet, daß sämtliche der erwähnten Gates der ersten und zweiten Transistoren und der erwähnte Emitter des dritten Transistors gegenseitig miteinander verbunden sind, und zwar durch eine leitende Lage vorgesehen in der Ausnehmung.
- 23. Statische rnduktionstransistor-Logikschaltung, gekennzeichnet durch: einen Injektortransistor mit einer Steuerelektrode, die auf einem Bezugspotential gehalten ist, eine erste Elektrode und eine zweite Elektrode, an die Potential angelegt ist, um dadurch einen Strom zum Fließen durch die erste Elektrode zu veranlassen, einen Treiber-statischen-Induktionstransistor mit einem Gate verbunden mit der erwähnten ersten Elektrode, einer Drain und einer Source gehalten auf dem Bezugspotential und einem Nebenweg-statischen-Induktionstransistor mit einem Gate, einer sowohl mit diesem Gate als auch mit dem Gate des Treibertransistors verbundenen Drain und einer auf dem erwähnten Bezugspotential gehaltenen Source, wobei der Nebenwegtransistor eine derartige Spannungs/Strom-Kennlinie besitzt, daß dann, wenn an dessen Drain ein bestimmtes Potential angelegt wird, dieses leitend wird, um dadurch zu gestatten, daß ein Teil des von der ersten Elektrode des Injekto.rtransistors gelieferten Stromes durch den Nebenwegtransistor fließt, wobei das bestimmte Potential beim Anlegen an das erwähnte Gate des Treibertransistors gestattet, daß der Treibertransistor leitend wird.
- 24. Statische Induktionstransistor-Logikschaltung gemäß Anspruch 23, dadurch gekennzeichnet, daß der erwähnte Teil des Stroms der Hauptteil des Stroms ist.
- 25. Logikschaltung nach Anspruch 23, dadurch gekennzeichnet, daß der Injektortransistor ein Bipolartransistor ist, und daß die erwähnte Steuer-erste-und-zweite-Elektroden des Injektortransistors Basis bzw. Kollektor bzw. Emitter des Injektortransistors sind.809847/0892
- 26. Logikschaltung nach Anspruch 23, dadurch gekennzeichnet, daß der Injektortransistor ein Feldeffekttransistor ist und daß Steuer-erste-und-zweite Elektroden Gate, Drain und Source des Injektortransistors sind.809847/0892
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52055778A JPS5918870B2 (ja) | 1977-05-15 | 1977-05-15 | 半導体集積回路 |
JP6264877A JPS53147483A (en) | 1977-05-28 | 1977-05-28 | Semiconductor ic |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2820913A1 true DE2820913A1 (de) | 1978-11-23 |
DE2820913C2 DE2820913C2 (de) | 1987-10-15 |
Family
ID=26396678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782820913 Granted DE2820913A1 (de) | 1977-05-15 | 1978-05-12 | Integrierte halbleitervorrichtung |
Country Status (4)
Country | Link |
---|---|
DE (1) | DE2820913A1 (de) |
FR (1) | FR2391563A1 (de) |
GB (1) | GB1602984A (de) |
NL (1) | NL188061C (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7335928B2 (en) | 2004-09-21 | 2008-02-26 | Hitachi, Ltd. | Semiconductor device having a metal conductor in ohmic contact with the gate region on the bottom of each the first groove |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4284997A (en) * | 1977-07-07 | 1981-08-18 | Zaidan Hojin Handotai Kenkyu Shinkokai | Static induction transistor and its applied devices |
DE3205950A1 (de) * | 1981-10-22 | 1983-05-05 | Robert Bosch Gmbh, 7000 Stuttgart | Bipolar integrierte inverstransistorlogik |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4009397A (en) * | 1974-11-01 | 1977-02-22 | U.S. Philips Corporation | Logic circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL191525C (nl) * | 1977-02-02 | 1995-08-21 | Shinkokai Zaidan Hojin Handot | Halfgeleiderinrichting omvattende een stroomkanaalgebied van een eerste geleidingstype dat wordt omsloten door een van een stuurelektrode voorzien stuurgebied van het tweede geleidingstype. |
GB1602361A (en) * | 1977-02-21 | 1981-11-11 | Zaidan Hojin Handotai Kenkyu | Semiconductor memory devices |
-
1978
- 1978-05-12 DE DE19782820913 patent/DE2820913A1/de active Granted
- 1978-05-12 GB GB1934678A patent/GB1602984A/en not_active Expired
- 1978-05-12 NL NL7805149A patent/NL188061C/xx not_active IP Right Cessation
- 1978-05-16 FR FR7814455A patent/FR2391563A1/fr active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4009397A (en) * | 1974-11-01 | 1977-02-22 | U.S. Philips Corporation | Logic circuit |
Non-Patent Citations (1)
Title |
---|
"Electronics", 19. August 1976, S. 4E u. 6E * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7335928B2 (en) | 2004-09-21 | 2008-02-26 | Hitachi, Ltd. | Semiconductor device having a metal conductor in ohmic contact with the gate region on the bottom of each the first groove |
DE102005024684A8 (de) * | 2004-09-21 | 2013-11-21 | Hitachi Ltd. | Halbleitervorrichtung |
DE102005024684B4 (de) * | 2004-09-21 | 2015-04-16 | Denso Corporation | Halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
FR2391563A1 (fr) | 1978-12-15 |
NL188061B (nl) | 1991-10-16 |
GB1602984A (en) | 1981-11-18 |
NL7805149A (nl) | 1978-11-17 |
NL188061C (nl) | 1992-03-16 |
DE2820913C2 (de) | 1987-10-15 |
FR2391563B1 (de) | 1984-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2858191C2 (de) | ||
EP0879481B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE2801085C2 (de) | ||
DE19704995B4 (de) | Integrierte Hochspannungs-Leistungsschaltung | |
DE2910566C2 (de) | Statische Induktionshalbleitervorrichtung | |
DE2545368A1 (de) | Integrierte schaltung | |
DE2816271A1 (de) | Isolierschicht-feldeffekt-halbleiterelemente, schaltungsanordnungen mit derartigen halbleiterelementen und verfahren zur herstellung dieser halbleiterelemente | |
DE3136682A1 (de) | Transistor vom typ mit isoliertem tor | |
DE2939193A1 (de) | Statischer induktionstransistor und eine diesen transistor verwendende schaltung | |
DE2655917C2 (de) | ||
DE3214893A1 (de) | Halbleiteranordnung | |
DE3526826C2 (de) | ||
DE2730373C2 (de) | ||
DE1964956A1 (de) | UEbertragungsstufe,insbesondere fuer Schieberegister | |
DE2804500C2 (de) | Sperrschicht-Feldeffekttransistor | |
DE2833068A1 (de) | Integrierte halbleitervorrichtung | |
DE2734997A1 (de) | Integrierte halbleiterschaltung | |
DE2154508A1 (de) | Halbleiteranordnung, insbesondere Feldeffekttransistor mit diffundierten Schutzbereichen und/oder isolierenden Torbereichen | |
DE69629456T2 (de) | Feldeffekttransistor mit verminderter Verzögerungsänderung | |
DE2734509A1 (de) | Integrierte halbleiterschaltung | |
DE102006058228B4 (de) | Halbleitervorrichtung | |
DE4227840C2 (de) | MOS-Leistungsschalttransistor | |
DE2847822A1 (de) | Integrierte halbleitervorrichtung | |
DE2820913A1 (de) | Integrierte halbleitervorrichtung | |
DE69834451T2 (de) | Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OB | Request for examination as to novelty | ||
OC | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |