DE2154508A1 - Halbleiteranordnung, insbesondere Feldeffekttransistor mit diffundierten Schutzbereichen und/oder isolierenden Torbereichen - Google Patents

Halbleiteranordnung, insbesondere Feldeffekttransistor mit diffundierten Schutzbereichen und/oder isolierenden Torbereichen

Info

Publication number
DE2154508A1
DE2154508A1 DE19712154508 DE2154508A DE2154508A1 DE 2154508 A1 DE2154508 A1 DE 2154508A1 DE 19712154508 DE19712154508 DE 19712154508 DE 2154508 A DE2154508 A DE 2154508A DE 2154508 A1 DE2154508 A1 DE 2154508A1
Authority
DE
Germany
Prior art keywords
area
areas
gate
semiconductor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712154508
Other languages
English (en)
Inventor
Uryon Sahari Scottsdale Ariz. Davidsohn (V.StA.). M
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2154508A1 publication Critical patent/DE2154508A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor

Description

PATENTANWÄLTE
DIPL.-ING. LEO FLEUCHAUS 4 I 0 H 0 U 0 DR.-ING. HANS LEYH
München 71, 2. NOV. 1971 Melchloretr. 42
Unser Zeichen: M233P/G-647/8
Motorola, Inc. 9401 Vest Grand Avenue Franklin Park« Illinois 7.St.A.
Halbleiteranordnung, insbesondere Feldeffekttransistor mit diffundierten Schutzbereichen und/oder
isolierenden Hörbereichen
Die Erfindung betrifft eine Halbleiteranordnung, vorzugsweise einen Feldeffekttransistor mit zumindest einem Quellenbereich, einem Senkenbereich und einem Torbereich, der den Quellenbereich vom Senkenbereich trennt.
Feldeffekttransistoren, insbesondere Metalloxyd-Silicium-Feldeffekttransistoren umfassen individuelle Quellenbereiche, Senkenbereiche und l'orb er eiche, die in bekannter Welse aufgebaut sind, wobei der Hörbereich den Quellenbereich vom Senkenbereich trennt« Diese Metalloxyd-Silicium-Feldeffekttransistoren können veranlasst werden, entweder im Steigerungs- bsw. Anreicherungsbetrieb oder im Yerarmungsbetrieb zu arbeiten. Metalloxyd-ailicium-Feldeffekttransistoren, die im Steigerungsoder Anreicherungsbetrieb arbeiten, werden nachfolgend auch
Fs/wi als
' ' ? 0 0 G Ί :-. I fi η H fi BAD ORlGlNAL
. M258P/G-647/8
als Feldeffekttransistoren vom Verstärkungstyp "bezeichnet. Wenn an den Quellen- und Senkenbereich die richtige Spannung in geeigneter Polarität angelegt wird, dann ist der Steigerungs- oder Anreicherungsbetrieb dadurch gekennzeichnet, dass kein Strom zwischen dem Quellenbereich und dem Senkenbereich fliesst, wenn kein Auslösesignal am Torbereich wirksam ist. Nur wenn ein Signal von der richtigen Polarität und dem richtigen Spannungsniveau an die Torelektrode angelegt wird, fliesst ein Strom zwischen dem Quellen- und dem Senkenbereich« Entsprechend ist der Verarmungsbetrieb dadurch gekennzeichnet, dass ein Strom zwischen dem Quellen- und Senkenbereich fliesst, wenn kein Auelösesignal an dem Torbereich wirksam ist, vorausgesetzt dass an dem Quellenbereich und dem Senkenbereich Spannungswerte mit der richtigen Polarität anliegen. Venn dagegen ein Sperrsignal mit geeignetem Niveau und geeigneter Polarität an die Torelektrode angelegt wird, wird der Stromfluss zwischen dem Quellen- und Senkenbereich unterbrochen.
Die Torelektrode ist normalerweise gegenüber dem Halbleitermaterial' isoliert, wobei Oxyde oder Nitride bzw. andere dielektrische Schichten Verwendung finden, die verhältnismässig dünn, sind, so dass das an die Torelektrode angelegte Steuersignal durch die Feldeffektwirkung die Leitfähigkeit im Halbleiterkörper im Obrbereich oder Kanal verändern kann* Beim Verstärkungstyp wird die Leitfähigkeit derart aufgebaut, dass ein Stromfluss stattfindet, wogegen "beim Verarmungstyp die Leitfähigkeit verringert wird, um den Stromfluss zu unterbrechen.
Die einzelnen Feldeffekttransistoren werden zusammengeschaltet, indem metallische Leiterstreifen zwischen dem Quellenbereich und dem Senkenbereich einzelner Transistoren elektrische Verbindungen herstellen. An die Torelektroden werden Auslöse- oder Sperrsignale angelegt, die den Stromfluss zwischen den Quellenbereichen und den Senkenbereichen der vorschiedenen Feldeffekttransistoren beeinflussen.
- 2 - BAD
7 0 9ß20 /0886
M238P/G-64-7/8
Bei der Verwendung solcher individueller und voneinander getrennter Transistoren sind die einzelnen Feldeffekttransistoren gegeneinander isoliert. Bei Metalloxyd-Silicium-Feldeffekttransistoren ist es üblich, zum Isolieren individueller Transistoren eine Diffusion mit einem bestimmten Dotierungsmaterial vorzunehmen, damit dieser Diffusionsbereich vom gleichen Leitfähigkeitstyp wie der Halbletterträger ist. Die Diffusion zur Isolation bipolarer Transistoren ist in der US Patentanmeldung Nr. 62 437 vom 10. August 1970 beschrieben. Eine . dielektrische Isolation unter Verwendung einer anisotropischen Ätzung ist in der US Patentanmeldung Ur. 64-3 25I vom S. Juli 1968 beschrieben.
Beim Aufbringen von passivierenden Oxydationsschichten auf die Oberfläche von P-leitendem Halbleitermaterial mit geringer Dotierung entstehen Schwierigkeiten wegen der Oberflächeninversion. Dies ist in dem US Patent 3 226 611 beschrieben. Bei einer solchen passivierten P-leitenden Oberfläche ist die Tendenz zur Ausbildung positiver Ladungen in der Oxydschicht vorhanden, welche Elektronen an die unter der passivierenden Oxydschicht liegende Oberfläche des P-leitenden Materials ziehen. Die Elektronen, die in den Grenzschichtbereich zwischen der Oxydschicht und dem Halbleitermaterial gezogen werden, bewirken eine Inversion bezüglich des Leitfähigkeitstyps in den Grenzschichtbereich, so dass sich ein Oberflächenkanal ausbildet.
Bei den Metalloxyd-Silioium-Feldeffekttransistoren gibt es zwei wesentlich verschiedene Typen. Der eine Typ wird als N-Feldeffekttransistor bezeichnet und besteht aus einem P~-leitenden Halbleiterkörper, in den N+~leitende Quellen- und Senkenbereiche eindiffundiert sind. Der P-Feldeffekttransistor besitzt einen Η-leitenden Halbleiterkörper, in welchen P+-leitende Quellen- und Senkenbereiche eindiffundiert sind. Obwohl P-Feldeffekttransistoren nicht so sehr zur Oberflächen-
- 3 - inversion
209828/088B
BAD ORIGINAL
ty1 M238P/G-647/8
inversion wie Η-Feldeffekttransistoren neigen, sind für beide Transistorentypen Schutzeinrichtungen wünschenswert, die einen Signalnebenschlussweg bzw· Hebensprechen über die invertierten Oberflächenbereiche unterdrücken. Es sollen daher Isolationsmöglichkeiten gefunden werden sowohl für den H-Feldeffekttransietor als auch für den P-Feldeffekttransistor, die mit den Herstellungsverfahren verträglich sind, welche bei der Herstellung komplementärer Feldeffekttransistoren auf ein und demselben Halbleiterträger Verwendung finden.
Eine bekannte Lösung,- um die Oberflächeninversion bei H-FeIdfc effekttransistoren zu vermeiden, besteht darin, den Quellenbereich, den Senkenbereich und den Hörbereich in Kreisform auszuführen. Dabei ist der Senkenbereich im Zentrum liegend zunächst vom Torbereich und dann vom Quellenbereich umgeben. Dieser Aufbau für den Feldeffekttransistor erweist sich jedoch als nicht sehr zweckmässig, da er sehr viel Fläche beansprucht und keine Quell en-Quellenkopplung aufgrund der Oberflächeninversion verhindert. Dem derzeitigen Fertigungsstand entsprechend ist es wünschenswert, eine Lösung zu finden, die eine gegenüber dem kreisförmig aufgebauten Feldeffekttransistor um das sechzigfache höhere Elementendichte zulässt, wobei jedoch die Quellen-Quellenkopplung eliminiert ist.
ψ Der Erfindung liegt deshalb die Aufgabe zugrunde, einen FeIdeffekttransistor^aufbau zu schaffen, der das Zusammenfassen von zwei und mehr Feldeffekttransistoren in einer integralen Funktionseinheit zulässt, wobei eine unerwünschte Beeinflussung zwischen benachbarten Feldeffekttransistoren der Funktionseinheit unterdrückt wird. Der Aufbau einer Funktionseinheit soll mit möglichst wenigen Verfahrensschritten möglich sein und eine möglichst geringe Anzahl von Diffusionsbereichen aufweisen. Dabei soll dafür gesorgt werden, dass keine Signalnebenschluss^wege bzw. Hebensprechwege um die Torbereiche der Feldeffekttransistoren herum entstehen können.
BAD ORIGINAL - 4 - Der
5 09828/088 6
M238P/G-647/8
Der Aufbau der Feldeffekttransistoren soll in Form von Feldern möglich sein, wobei die einzelnen als Feldeffekttransistoren wirksamen Elemente sowohl in Seihen als auch in Spalten nebeneinander angeordnet werden können. Bei solchen Anordnungen soll es möglich sein, einzelne Bereiche der Feldeffekttransistoren durch Torbereiche gegeneinander zu isolieren.
Ausgehend von der eingangs erwähnten Halbleiteranordnung wird diese Aufgabe erfindungsgemäss dadurch gelöst, dass ein Schutsbereich mit verhältnismäßig niederem Widerstand und der ersten Leitfähigkeit den ersten, zweiten und dritten Bereich in einem Abstand zum ersten und zweiten Bereich umgibt und an den dritten Bereich angrenzt, dass eine Torelektrode sich über den dritten Bereich erstreckt und mit den Enden zumindest mit einem Teil des Schutzbereiches überlappt, womit die leitfähigkeit im dritten Bereich steuerbar und ein Signalfluss um den dritten Bereich herum zu verhindern ist.
Sie der Erfindung zugrunde liegende Aufgabe wird für eine Halbleiteranordnung, vorzugsweise Feldeffekttransistoranordnung, mit zumindest einem in einem Halbleiterträger von einem ersten Leitfähigkeitstyp und verhältnismässig hohem Wider- . standswert angeordneten Quellenbereich und Senkenbereich mit verhältnismässig niederem Widerstandswert und einem entgegengesetzten Ltitfähigkeitstpy und einem Torbereich, der »wischen dem Quellenbereich und dem Senkenbereich liegt und einen verhältnismässig hohen Widerstand bei der ersten Leitfähigkeit hat, nach einem weiteren Merkmal der Erfindung auch dadurch gelöst, dass sich der Quellen-* und Senke:'ibereloh von der Oberfläche des Halbleiterkörpers aus In diesen erstreokt, dass der Senkenbereich gegen den ihn umgebenden Quellenbereich durch die Torbtreiche und en diese angrenzende Sohutzb er eiche getrennt iet, wobei die Schutzbereiehe einen vtrhältnismässig niederen Widerstandswert und die erste Leitfähigkeit haben, und dass die Schutzbereiehe von einem Abstandsbereich umgeben sind, der in die Torbereiche übergeht und vom gleichen Leit-
- 5 - fähigkeitstyp
209828/0886
BAD ORIGINAL
M238P/Q-64-7/8
fähigkeitstyp "bei einem verhältnismässig hohen Widerstandswert ist, dass die über den Torbereichen ausgebildeten Torelektroden sich mit den Enden über den Sehutzbereich erstrecken, -und dass der den Aufbau umgebende Quellenbereich zusammen mit den Schutzbereichen, den Halbleiteraufbau gegen weitere Halbleiteranordnungen auf demselben Halbleiterträger isoliert und Signalnebenschlusswege verhindert.
Nach einem weiteren Merkmal der Erfindung ist. für eine Halbleiteranordnung, vorzugsweise Feldeffekttransistor mit in einem Halbleiter träger von einem ersten Leitfähigkeitstyp und einem verhältnismässig hohen Widerstandswert angeordneten ersten und zweiten voneinander getrennten Bereichen vom entgegengesetzten Leitfähigkeitstyp und einem verhältnismässig niederen Widerstandswert , wobei sich die ersten und zweiten Bereiche von der Oberfläche des Halbleiterträgers aus in diesen erstrecken und mit zumindest einem dritten Bereieh, der zwischen dem ersten und zweiten Bereich liegt und einen verhältnismässig hohen WiderstaMswert bei der ersten Leitfähigkeit hat» vorgesehen, dass eine Vielzahl von Schutzbereichen vom ersten Leitfähigkeitstyp und mit verhältnismässig niederem Widerstandswert vorhanden sind, dass der dritte Bereich an entsprechend zugeordneten Schutzbereichen endet und mit einer !Torelektrode versehen ist, die mit dem ersten Bereich über einen Leiterstreifen in elektrischer Kontaktverbindung steht, und durch JPeldeffektwirkung die Leitfähigkeit im dritten Bereich (Üforbereich) steuert, dass die Torelektrode mit den Enden mit aumindest einem Teil der diffundierten Schutzbereiche überlappt, und dadurch Signalnebenschlusswege vom ersten zum zweiten Bereich verhindert, und dass, solange das Potential an der Torelektrode gleich dem Potential des ersten Bereichs ist, tin Signalfluss durch den Torbereioh verhindert wird*
Die der Erfindung zugrunde liegende Aufgabe wird für ein® Halbleiteranordnung mit vorzugsweise Feldeffekttransistoren, wobei sw«i Tunktionsblöcke auf einem Halbleiterträger ange-
- 6 - BAD ORIGINAL 2098 2 8/0886
215450g
H238P/G-647/8
ordnet sind, auch dadurch gelost, dass ein erster, einem ersten Funktionsblock zugeordneter Bereich und ein zweiter, einem zweiten Funktionsblock zugeordneter Bereich vorhanden sind, die sich bei einem verhältnismässig niederen Viderstands-. wert und einem entgegengesetzten Leitfähigkeitstyp von der Oberfläche des Halbleiterkörpers aus in diesen erstrecken, dass zwischen den beiden Bereichen ein Isolationstorbereich vom ersten Leitfähigkeitstyp und mit verhältnismässig hohem Widerstandswert vorhanden ist, wobei dieser Isolationstorbereich mit einer Torelektrode versehen ist, die mit dem ersten Bereich in elektrischer Kontaktverbindung steht, und dass der erste Bereich sowohl den Isolationstorbereich als auch den zweiten Bereich umgibt, und durch den Torisolationsbereich aufgrund des an die Torelektrode angelegten Potentials durch die Wirkung des Feldeffekts gegen den zweiten Bereich isoliert ist.
Ein weiteres Merkmal der Erfindung besteht für eine Halbleiteranordnung, vorzugsweise Feldeffekttransistor, mit in einem Halbleiterträger von einem ersten Leitfähigkeitstyp und einem verhältnismässig hohen Widerstandswert angeordneten ersten und zweiten Bereich vom entgegengesetzten Leitfähigkeitstyp mit verhältnismässig niederem Widerstand und mit einer Vielzahl von Torbereichen, die den ersten und zweiten Bereich voneinander trennen und einen verhältnismässig hohen Widerstand bei der ersten Leitfähigkeit haben, auch darin, dass eine Vielzahl von Schutzbereichen zusammen mit den Torbereichen und einer entsprechenden Vielzahl von Abstandsbereichen den zweiten Bereich.umgeben, wobei die Torbereiche an die Schutzbereiche angrenzen, dass eine entsprechende Vielzahl von Torelektroden auf der Vielzahl der Torbereiche angeordnet ist, wobei die Torelektroden mit ihren Enden zumindest einen Teil der Schutzbereiche überlappen, und dass zumindest eine Torelektrode Über einen Metall-Leiterstreifen elektrisch mit dem ersten Bereich verbunden ist, so dass das
- 7 - an diesem
2 09828/0886
BAD ORIGINAL
M238P/G-647/8
an diesem Torbereich wirksame Potential einen Signalfluss durch den darunterliegenden Torbereich verhindert.
Eine besonders vorteilhafte Ausgestaltung der Erfindung besteht für eine Halbleiteranordnung, vorzugsweise Feldeffekttransistor, mit in einem Halbleiterträger von einem ersten Leitfähigkeitstyp und verhältnismässig hohem Widerstandswert angeordneten ersten und zweiten Bereichen vom entgegengesetzten Eeitfähigkeitstyp und verhältnismässig niederem Widerstandswert und mit dritten Bereichen, die zwischen den ersten und zweiten Bereichen liegen, und einen verhältnismässig hohen Widerstandswert bei der ersten Leitfähigkeit haben, auch darin, dass innnere Schutzberdbhe und ein äusserer Schutzbereich mit verhältnismässig niederem Widerstand bei der ersten Leitfähigkeit vorhanden sind, dass innerhalb des ersten Bereichs eine Vielzahl von zweiten Bereichen vorhanden sind, die von den inneren Schutzbereichen sowie den an sie angrenzenden Ab Standsbereichen und den dritten Bereichen einerseits oder einem inneren Schutzbereich und einem äusseren Schutzbereich sowie den an sie angrenzenden Abstandsbereichen und einem dritten Bereich andererseits begrenzt sind, dass über den dritten Bereichen Torelektroden angeordnet sind, die sich über Teile der Schutzbereiche erstrecken und bewirken, dass der Signalfluss aufgrund der Feldeffektwirkung unter Vermeidung von Nebenschlusswegen um die dritten Bereiche herum zwischen den ersten und zweiten Bereichen nur durch die von den Torelektroden kontrollierten dritten Bereichen erfolgt.
Weitere Merkmale und Ausgestaltungen der Erfindung sind Gegenstand von TJnteransprüchen.
- 8- Weitere
BAD
?09828/088ß
λ M238P/G-64-7/8
Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung hervor. Es zeigen:
Fig. la und Ib eine Draufsicht sowie einen Schnitt durch einen Feldeffekttransistor bekannter Art, bei dem ein Torbereich den Senkenbereich völlig umgibt und diesen vom Quellenbereich trennt;
Fig. 2a und 2b eine Draufsicht sowie einen Schnitt durch einen Feldeffekttransistor bekannter Art, bei dem rechteckförmige Senken- und Quellenbereiche durch einen Torbereich getrennt sind;
Fig. 3 eine Draufsicht auf eine erste Ausführungsform der Erfindung, bei der die Enden einer Torelektrode eines Feldeffekttransistors in einem diffundierten Schutzbereich enden;
Fig. 4 einen Schnitt längs der Linie 4-4 der Fig. Jj Fig. 5 einen Schnitt längs der Linie 5-5 der Fig. 3;
Fig. 6 einen Schnitt längs der Linie 6-6 der Fig. 3, aus dem die Zuordnung der diffundierten Senke zum diffundierten Schutsbereich erkennbar istj
Fig. 7 eine Draufsicht auf eine zweite Ausführungsform der Erfindung mit einem geteilten diffundierten Torschutzbereich;
Fig. 8 eine weitere Ausführungsform der Erfindung mit einer Vielzahl von Feldeffekttransistoren, die in einem geschlossenen Feld auf einem einzigen Halbleiterkörper angebracht und funktionell als Einheit wirksam sind
- 9 - Fig.
209828/088G
BAD ORIGINAL
M238P/G-64-7/8
Fig. 9 eine weitere Ausführungsform der Erfindung mit einer Vielzahl von Feldeffekttransistoren in einem Feld mit einheitlicher Funktionsweise, wobei das Ausgangssignal an einem mittleren Element abgreifbar ist 5
Fig. 10 eine weitere Aus führungs form der Erfindung, bei der der Quellenbereich die gesamte funktionelle Einheit umgibt ι
Fig. U das Schaltbild der Halbleiteranordnung gemäss Fig. 10;
Fig. 12 eine weitere Aus führungs form der Erfindung unter Verwendung eines diffundierten Torschutzbereiehes, einer gemeinsamen Quellenisolation und eines bereichsisolierten Tores, das die gesamte funktionelle Einheit umgibtj
Fig. 13 das Schaltbild der Halbleiteranordnung gemäss Fig.
Fig. 14 eine weitere Aus führungs form der Erfindung mit einem Feldeffekttransistor, der von einem bereichschützenden Tor begrenzt wird;
Fig. 13 eine weitere Ausführungsform der Erfindung mit einem bereiohschützenden Tor zur Begrenzung einer Kette von individuellen Feldeffekttransistoren, die auf einem gemeinsamen Halbleiterkörper angeordnet sind;
Fig. 16 eine weitere Ausführungsform der Erfindung, bei der die bereichschützenden Tore in Verbindung mit diffundierten Torschutzbereichen und einer Quellenisolation Verwendung finden;
BAD ORIGINAL - 10 - Fig. 17
209828/0 8 86
λ. M238P/G-647/8
Fig. 17 einen Schnitt längs der Linie 17-17 der Fig. 12j Fig. 18 einen Schnitt längs der Linie 18-18 der Fig. 14; Fig. 19 einen Schnitt längs der Linie 19-19 der Fig. 16; Fig. 20 einen Schnitt längs der Linie 20-20 der Fig. 16 j
Fig. 21 eine Draufsicht auf einen Teil einer Halbleiteranordnung mit einer bereichsisolierenden Diffusion zur Ausbildung eines Diffusionsschutzbereiches am einen Ende des Tores}
Fig. 22 eine Draufsicht auf eine Halbleiteranordnung mit P+-U+-Ubergangen in Bereichen, in welchen keine Potentialdifferenz existiert;
Fig. 23 eine Draufsicht auf eine Halbleiteranordnung mit einer Kombination aus einem Diffusionsschutzbereioh und der Ausbildung von P^-üT^-Übergängen in Bereichen ohne Potentialdifferenz.
In den einzelnen Figuren sind gleiche Teile mit gleichen Bezugszeichen versehen. Sowohl die P-Feldeffekttransistoren als auch die ^-Feldeffekttransistoren können in der nachfolgend beschriebenen Weise hergestellt werden. Der Einfachheit halber werden nur Ή-Feldeffekttransistoren dargestellt, da diese Art der Feldeffekttransistoren häufiger in Terbindung mit einem diffundierten und bereichschützenden Tor Verwendung findet. Sowohl P-Feldeffekttransistoren als auch N-Feldeffekttransistoren profitieren von der nachfolgend beschriebenen Quellenisolation und den Torschutzbereichen.
Bei den beschriebenen Ausflihrungsformen wird die Yersorgungsspannung V als positive Spannung angenommen. Es ist jedoch
OC
- 1-1 - selbstverständlich
209828/0886
BAD ORIGINAL
M238P/G-G47/8
selbstverständlich, dass bei andersartig aufgebauten Halbleiteranordnungen andere Potentialverhältnisse notwendig sein können, wobei trotzdem dieselben Ergebnisse erzielt werden können.
In Fig.- la ist eine Draufsicht auf einen Feldeffekttransistor bekannter Art dargestellt, bei dem die H"+-leitend diffundierten Quellen- und Senkenbereiche durch einen Torbereich getrennt sind, der den Senkenbereich völlig umgibt. Es gibt viele technische Herstellungsverfahren, um den in I1Ig. la dargestellten Metalloxyd-Feldeffekttransistor herzustellen, wobei jedoch mit der Fig. la nur demonstriert werden soll, dass bei bekannten Transistoren dieser Art der Torbereich den Senkenbereich umgibt, so dass zwischen dem Senken- und Quellenbereich kein funktioneller Zusammenhang ausser während der aktiven Funktionsbetätigung des !Hörbereiches stattfindet. Der dargestellte Aufbau hat gewisse Fachteile, wobei als erstes die Tatsache zu erwähnen ist, dass für diese Ausgestaltung der Halbleiteranordnung ein beträchtlicher Oberflächenbereich auf dem Halbleiterkörper benötigt wird. Bei der Verwendung des dargestellten Feldeffekttransistors in einer integrierten Schaltung ist dieser von der übrigen Schaltung auf dem Halblei terplättchen durch tiefe Diffusionsbereiche bzw. in Sperrrichtung vorgespannte PN-tlbergänge oder dielektrische Isolationsbereiche isoliert.
§
In Fig. Ib ist ein Schnitt durch die Anordnung gemäss Fig. la dargestellt. Bin P"~-leitender siliciumträger umfasst einen zentralen Bereich mit H+-Leitung, der den Senkenbereich darstellt. Dieser Senkenbereich ist von einem Teil des ursprünglichen P~*-leitenden Siliciummaterials umgeben und bildet unter der Torelektrode den Torbereich. Um den Torbereich und den Senkenbereich verläuft der Quellenbereich. Sowohl der Quellenbereich als auch der Senkenbereich können im gleichen Diffusionsschritt hergestellt werden, wogegen der Torbereich aus dem ursprünglichen Siliciumträger gebildet wird. Die Senken-
BAD ORIGINAL
M238P/G-647/8
und Quellenbereiche tragen ohmische Kontakte aus einer Aluminiummetallisierung, während die Torelektrode über einer Toroxydschicht liegt. Diese Torelektrode kann aus einer Metallschicht oder einer polykristallinen Siliciumschicht bestehen.
In den Fig. 2a und 2b ist eine weitere bekannte Ausführungsform von Metalloxyd-Silicium-Feldeffekttransistoren dargestellt, wobei der Quellenbereich und der Senkenbereich durch einen rechteckig geformten Torbereich getrennt ist, der den Senkenbereich nicht umgibt· Die Torelektrode liegt auf einem Teil des ursprünglichen Halbleiterkörpers, aus welchem der Transistor hergestellt ist. Bei einem P-Feldeffekttransistor besteht der Halbleiterträger aus einem ΈΓ-Ίeitendon Material, wogegen die Quellen- und Senkenbereiche aus einem im wesentlichen stark P+-leitend dotierten Material bestehen. Mit dem Quellen- und Senkenbereich sind in entsprechender Weise wie mit dem Torbereich Kontaktanschlüsse aus Metall verbunden.
Wenn die gemäss den Fig. la bis 2b aufgebauten Feldeffekttransistoren vorgesehen sind, so ist es üblich, jeden individuellen Transistor gegen den benachbarten zu isolieren und dann die Quelle des einen Transistors mit der Senke des anderen Transistors u.s.w. zu verbinden, wenn eine maximale Isolation zwischen den Transistoren wünschenswert ist. Wenn keine besonders gute Isolation zwischen den einzelnen Feldeffekttransistoren erforderlich ist, dann können Gruppen von idividuellen Feldeffekttransistoren gegenüber anderen Gruppen isoliert angeordnet sein. Jedoch enthält jeder einzelne Feldeffekttransistor eine Quelle, eine Senke und ein Tor. Damit werden für zwei individuelle Transistoren vier diffundierte Bereiche erforderlich, die paarweise voneinander getrennt sind, und bei denen jedes einzelne Paar wiederum durch den Torbereich getrennt ist, der über die Torelektrode angesteuert wird. Demgegenüber soll bei der Anordnung der Feldeffekttransistoren gemass der Erfindung für ein Minimum von zwei
- 13 - Transistoren
209828/088S bad original
M238P/G-64-7/8
Transistoren nur die Diffusion von drei Bereichen erforderlich, sein, wobei zwei geschützte Tore Verwendung finden, die zum Zwecke einer weiteren Isolation von dem diffundierten Quellenbereich umgeben sind.
Aus Fig. 3 kann eine erste Ausgestaltung der Erfindung entnommen werden, wobei ein Feldeffekttransistor mit rechtwinkligem Bereichsaufbau auf einem P"-leitenden Halbleiterträger ausgebildet ist, in welchem die einzelnen Bereiche angebracht werden· Auf der Oberfläche 10 des Halbleiterträgers 8 ist eine dünne Schicht 9 aus einem Oxyd oder einem Nitrat bzw. einem anderen geeigneten ρassivierenden Material angebracht, das geeignet ist, um als Torisolation für den Feldeffekttransistor zu wirken. Die Schicht 9 auf der Oberfläche 10 des Halbleiterträgers 8 ist am besten aus Fig. 4 erkennbar. Die einzelnen Verfahrensschritte zur Herstellung der Halbleiteranordnung sind in der technischen Ausgestaltung allgemein bekannt und werden nicht im einzelnen erläutert. Beim Aufbau des Feldeffekttransistors werden in den Halbleiterträger 8 zur Bildung der Quellen- und Senkenbereiche 11 bzw. 12 Verunreinigungen einer bestimmten Leitfähigkeit eingeführt. Diese Quellen- und Senkenbereiche besitzen eine verhältnismässig hohe, jedoch entgegengesetzte Leitfähigkeit vom Halbleitertrlger und sind daher bei dem vorliegenden Beispiel N+~leitend. Der in Fig. amjleutlichsten erkennbare Bereich \3 liegt unter der Torelektrode 14 und ist, wie auch aus Fig. 5 erkennbar, ein Teil des Halbleiterträgers 8. Die Torelektrode erstreckt sich über die dünne Oxydschicht 9 sowie über die Quellen- und Senkendiffusionsbereiche gemäss fig. 3 und ferner über einen Teil eines Oberfläohenabsohnittes 15 des Halbleiterträgers 8.
Ein diffundierter Schutzringbereich 16 umgibt die Quellen- und Senkenbereiche 11 bzw. 12. Dieser Schutaringbereich verläuft einerseits unter den Endabschnitten 1? und 18 der Torelektrode 14 und andererseits in einem gewissen geringen Abstand
BAD ORIGINAL - 14 - von
209828/0886
. M258P/G-647/8
von den Quellen- und Senkenbereichen 11 bzw. 12, wobei die Abstandsfläche mit dem Bezugszeichen 15 identifiziert ist. Diese Abstandsfläche 15 umgibt also sowohl den Quellen- und den Senkenbereich mit Ausnahme derjenigen Teile, die vom Torbereich. 13 eingenommen werden. Dieser Schutzringbereieh kann vor dem Ausbilden der Torelektrode 14 angebracht werden, so dass dieser diffundierte Schutzringbereieh unter der Torelektrode 14 verläuft. Es ist auch möglich, die Torelektrode vor der Schutzringdiffusion anzubringen, so dass die Torelektrode an den Diffusionsbereich anstösst. Jeder der beiden HersieL-lungsmöglichkeiten kann akzeptiert werden, solange das Tor nicht umgangen wird und der unter dem Torbereich sich ausdehnende Signalfluss durch das an die Torelektrode angelegte Signal gesteuert werden kann. Der Schutzringbereieh 16 wird durch das Eindiffundieren von Verunreinigungen erstellt, wobei beim vorliegenden Ausführungsbeispiel das P""-leitende Halbleitermaterial in ein P+-leitendes Halbleitermaterial, d.h. in ein Material mit verhältnismässig hoher Leitfähigkeit überführt wird. Hierfür kann Bor als geeignetes Dotierungsmaterial Verwendung finden. IHir die Anordnung des diffundierten Schutzringes ist es wichtig, dass die Diffusion über die Enden 17 und 18 der Torelektrode 14 greift und nicht mit den Quellen- und Senkenbereichen 11 bzw. 12 in Berührung kommt. Damit wird eine Inversion der Oberfläche des P+-leitenden Schutzringbereiches 16 aufgrund des verhältnismässig hohen Dotierungsniveaus dieses Teils des Halbleiterkörpers verhindert. Die Oberfläche des Bereiches 15 invertiert wahrscheinlich, wenn das leicht dotierte (P~-leitend) Halbleitermaterial mit einer SiliciumcSoxydschicht passiviert wird. Es ist allgemein bekannt, dass die Grenzschicht zwischen dem Siliciumdioxid und einem leicht dotierter^Halbleitermaterial Elektronen aus dem Halbleiterkörper anzieht und die Oberfläche sehr wahrscheinlich invertiert, so dass sich ohne den diffundierten Schutzring^bereich 16 Übersprechen zwischen dem Quellen- und Senkenbereich 11 und 12 einstellt. Wenn jedoch der erwähnte
- diffundierte
209828/088G
BAD ORIGINAL
M238P/G-647/8
diffundierte Schutzringbereich 16 verwendet wird und unter die Torelektrode 14 reicht, kann/auf der Oberfläche 16 keine Übersprechstrecke zwischen dem Quellen- und Senkenbereich 11 und 12 ausbilden, es sei denn unter der Torelektrode selbst, wenn diese entsprechend einem an die Torelektrode 14- angelegten Signal angesteuert wird. Es ist sehr wichtig, dass der diffundierte Schutzringbereich 16 wegen der hohen Dotierungsniveaus und der entgegengesetzten Leitfähigkeit nicht mit den Quellen- und Senkenbereichen 11 und 12 in direkte Eontaktberührung kommt. Jeder Kontaktpunjrb s1d.lt nämlich eine entartete Diode mit niederer Durchbruchs spannung dar, wenn eine Potentialdifferenz zwischen ien Bereichen existiert,und verringert die BetriebsQualität des Feldeffekttransistors. Vie nachfolgend anhand der Pig. 21, 22 und 23 beschrieben wird, können B^-leitende und P+-leitende Bereiche nebeneinander angeordnet werden,wenn zwischen diesen Bereichen keine Potentialdifferenz vorhanden ist. Der vorausstehend beschriebene Feldeffekttransistor ist am Quellen- und Senkenbereich jeweils mit einer ohmischen Kontaktverbindung 20 bzw. 21 versehen.
In Fig. 4 ist ein Schnitt durch die Halbleiteranordnung gemäss Fig. 3 dargestellt· Der Halbleiterträger 8 enthält den diffundierten Quellenbereich 11 und den diffundierten Senkenbereich 12, die durch einen Teil 13 des Halbleiterträgers 8 voneinander getrennt sind, der unter der Torelektrode 14 verläuft. Die Torelektrode 14 kann als sogenanntes "Siliciumtor" in bekannter Weise ausgebildet sein, das aus einer Siliciumdioxidschicht 5 und einer darauf angebrachten dotierten polykristallinen Siliciumschicht 23 aufgebaut ist. Während des Herstellungsverfahrens der Halbleiteranordnung wird eine dickere Schicht 24 aus Oxyd vorgesehen, die als passivierende Schicht dient.
In Fig. 5 ist ein Schnitt durch den Aufbau des Feldeffekttransistors gemäss Fig. 3 dargestellt, der längs der Torelektrode
- 16 - BAD ORIGINAL 14 veriäuft
2 0 9 8 2 8 / 0 8 8 B
215A508
M238P/G-647/8
14 verläuft. In diesem Schnitt ist der unter der Torelektrode liegende Teil des Halb!eiterträgers mit P~-Leitung erkennbar, der den Torbereich 13 darstellt, wobei zwischen diesem Tor-* bereich 13 und der polykristallinen Siliciumschicht 23 als Torelektrode die Oxydschicht 9 liegt. Der diffundierte Schutzbereich 16 greift unter die mehrschichtige Torelektrode 14. Da dieser Diffusionsbereich 16 den Quellen- und Senkenbereich ausser dem von der Torelektrode 14 beeinflussten Bereich völlig umschliesst, kann kein Signal von dem Quellenbereich zum Sonkenbereich gelangen, das nicht unter, der Torelektrode 14 und somit von dieser beeinflusst hindurchgeht.
In Pig. 6 ist ein weiterer Schnitt der Halbleiteranordnung gemäss Fig. 3 dargestellt, der durch die Mitte der Senkenelektrode 21 verläuft. Im Halbleiterkörper 8 ist der diffundierte Senkenbereich 12 mit Ή -leitung, d.h. mit verhältnismässig hoher Leitfähigkeit erkennbar. .Ferner ist die Siliciumdioxydschicht 9 beiderseits der Senkenelektrode 21 dargestellt. Der verhältnismäs3ig hochdotierte Diffusionsbereich des Schutzringes 16 ist vom mit entgegengesetzter Leitfähigkeit verhältnismässig hochdotierten Senkenbereich 12 durch einen verhältnismässig nieder dotierten Teil des Halbleiterkörpers 8 getrennt, der mit 26 bzw. 28 bezeichnet ist. Durch diese Bereiche 26 und 28 wird ein Kurzschluss zwischen den angrenzenden hochdotierten Bereichen und somit eine Störung der Funktionsweise des Elementes verhindert. Vie im einzelnen im Zusammenhang mit den Fig. 21, 22 und 23 beschrieben, können die N^-leitenden und P+-leitenden Bereiche aneinander angrenzend vorgesehen werden, wenn keine Potentialdifferenz zwischen diesen hochdotierten Bereichen existiert. Auch in diesem Schnitt ist di· aussere dicke passivierende Schicht 24 erkennbar.
In Fig. 7 iat eine weitere Ausführungsform der Erfindung dargestellt, bei der die Quellen- und Senkenbereiche 11 und 12 durch eine Torelektrode 14 getrennt sind, deren Enden 17 und
- 17 - 18 an
209828/088 6
BAD ORIGINAL
M238P/G-647/8
18 an vernaltnismässig hochdotierten Bereichen 16a und 16b anliegen oder über diese hinweggreifen, wobei das Dotierungsniveau in Bezug auf das Dotierungsniveau des Halbleiterträgers 8 zu verstehen ist.
In Fig. 8 ist eine weitere Ausführungsform der Erfindung dargestellt, bei der eine Vielzahl von individuellen.Torelektroden 70, 72, 74 und 76 vorgesehen sind, wobei jede einzelne Torelektrode entsprechend der Torelektrode 14 gemäss den Fig. 3 und 4 ausgeführt ist und auf einen diffundierten Schutzringbereich 16 übergreift. In dem P""-dotlerten Halbleiterträger 8 sind eine Vielzahl von Quellen- und Senkenbereichen 78, 80, 82, 84 und 86 vorgesehen, die mit den Torelektroden 70, 72, und 76 zusammenwirken. Jeder der erwähnten Quellen- und Senkenbereiche ist von dem anderen durch eine der Torelektroden 70, 72, 74, 76 getrennt. Der Quellenbereich 78 grenzt an das Tor 70 an, auf dessen gegenüberliegender Seite der erste zusammengefasste Quellen-Senkenbereich 80 liegt. Das Eingangssignal wird an das Tor 70 über einen metallischen Leiterstreifen 87 angelegt. Der zusammengefasste Quellen-Senkenbereich 80 ist von dem zusammengefassten Quellen-Senkenbereich 82 durch das Tor 72 getrennt. An dieses Tor wird ein Eingangssignal über einen metallischen Leiterstreifen 88 angelegt. Der zusammengefasste Quellen-Senkenbereich 82 ist durch das Tor 74- von dem zusammengefassten Quellen-Senkenbereich 84 getrennt. An das Tor 74 wird ein Eingangssignal über einen metallischen Leiterstreifen 89 zugeführt. Schliesslich ist der zusammengefasste Quellen-Senkenbereich 84 von dem Senkenbereich 86 durch das Tor , 76 getrennt, an welches über einen metallischen Leiterstreifen 90 ein weiteres Eingangssignal angelegt werden kann. An der Quelle 78 liegt ein Potential V00 oder Massepotential, d« nachdem ob der Feldeffekttransistor als N-Feldeffekttransistor oder P-Feldeffekttransistor aufgebaut ist. Das Betriebspotential wird über einen metallischen Leiterstreifen 91 »ugeführt. Die Ausgangsklemme 92 ist Über einen metallischen Leiterstreifen 94 mit der Senke 86 verbunden.
- 18 - BAD
20 9 828/0886
M238P/G-64-7/8
Die anhand von Fig. 8 "beschriebene Halbleiteranordnung stellt ein WD-Gatter mit vier Eingängen dar. Da der N-Feldeffekttransistor als Verstärkungstyp aufgebaut ist, fliesst im Torbereich normalerweise kein Strom, es sei denn, dass ein Signal an den entsprechenden Torbereich angelegt wird. Deshalb müssen an alle Tore 70, 72, 74» 76 Signale angelegt werden, bevor ein Strom zwischen dem Quellenbereich mit positivem Potential
V und dem an die Ausgangsklemme 92 angeschlossenen Senkenco ,
bereich fliesst. Die Schutzbereichsdiffusion verhindert ein Übersprechen zwischen benachbarten Bereichen, z.B. der Quelle 78 und dem zusammengefassten Quellen-Senkenbereich 80. Wie man aus der Darstellung entnehmen kann, besteht keine Notwendigkeit, die zusammengefassten Quellen-Senkenbereiche mit einem ohmischen Kontaktanschluss zu versehen, da z.B. der zusammengefasste C£uellen-Senkenb ereich 80 als Senke für die Quelle 78 und als Quelle für die Senke des zusammengefassten Quellen-Senkenbereiches 82 dient.
In 3?ig. 9 ist ein gegenüber der Halbleiteranordnung gemäss I1Ig. 8 etwas geänderter Halbleiteraufbau dargestellt. An eine erste Eingangsklemme 106 ist ein Spannungspotential angeschlossen, das mit dem gleichen Potentialwert auch an eine zweite Eingangsklemme 107 angeschlossen ist. Dieses Potential wird über metallische Leiterstreifen 111 bzw. 113 an die beiden Quellenbereiche 110 und 112 angelegt. Die lore 70, 72, 74 und 76 trennen und teilen die Quellenbereiche 110 bzw. 112 sowie einen Senkenbereich 114 und die zusammengefassten Quellen-Senkenbereiche 116 und 118 voneinander. Die Auslöse- oder Sperrsignale werden über metallische Leiterstreifen 87 bis 90 zugeführt. Das ausgangsseitige Signal wird von dem Senkenbereich 114 über einen metallischen Leiterstreifen 120 abgegriffen. Auch bei dieser Ausführungsform greifen die Enden der Tore 70, 72, 74 und 76 über den diffundierten Schutzbereich 16, so dass zwischen dem diffundierten Schutzbereich 16 und den verschiedenen Quellenbereichen 110 und 112, den zusammen-
- 19 -
gefassten
209828/088 B
H238P/G-64-7/3
gefassten Quellen-Senkenbereichen 116 und 118 sowie dem Senkenbereich 114· der Bereich 15 mit der verhältnismässig niederen P"-Leitfähigkeit des Halbleiterträgers liegt. Der Aufbau gemäss Pig. 9 verwendet zwei Potentialquellen, die an die Klemmen 106 und 107 angeschlossen sind,und einen Senkenbereich 114, von dem das Ausgangssignal über den Leiterstreifen 120 abgegriffen wird. Dieser Halbleiteraufbau stellt eine aus zwei Zweigen bestehende ODER-Schaltung dar, die im einen Zweig ein UliD-G-atter mit drei Eingängen und im anderen Zweig ein Gatter mit einem einzigen Eingang hat. Ein Ausgangssignal steht über den Leiterstreifen 120 zur Verfügung, wenn entweder drei Auslösesignale über die Leiterstreifen 87, 88 und 89 wirksam sind, oder wenn ein Auslösesignal über den Leiterstreifen 90 angelegt wird.
In Pig. 10 ist dieselbe logische Schaltung wie in Fig. 9 dargestellt, jedoch besitzt sie gegenüber dieser den Vorteil, einer isolierten Quelle. Bei diesem Aufbau gemäss Fig. Io werden die Quellenbereiche 110 und 112 durch einen Erweiterungsbereich 122 zusammengefasst. Auf diese Weise entsteht ein zusammengefasster Quellenbereich, der den funktioneilen Block umgibt und verhindert, dass irgendwelche Signale vom Innern dieses funktioneilen Blocks nach aussen gelangen. Überdies wird durch die Verwendung dieses zusammengefassten Bereichs als Quellenbereich die Kapazität des Halbleiteraufbaus verringert, da der Quellenbereich nicht zu der Arbeitskapazität beiträgt. Ähnlich wie bei dem Aufbau gemäss Fig. 9 greifen die Enden der Tore 70, 72, 74 und 76 über den diffundierten Schutzbereich 16. Der P~-leitende Halbleiterträger mit seinen gemäss Fig. 3 und 9 mit 15 bezeichneten Bereichen umgibt nunmehr den diffundierten Schutzbereich Der innere Teil 15' dieses Schutzbereiches wird eingefügt, ui den verhältnismässig hochdotierten, d.h. N+-leitenden erweiterten Quellenbereich 122 von dem entgegengesetzt und ebenfalls hochdotierten P+-leitenden Schutzbereich 16 zu
trennen
2 0 98 2-8/088 B
M238P/&-647/8
trennen, wie näher anhand der Fig. 21, 22 und 23 beschrieben wird. Der K+-leitende und der P+-leitende Bereich grenzen aneinander, da keine Potentialdifferenz zwischen diesen Bereichen herrscht. Da die zusammengefassten Quilenbereiche 110, 112 und 122 den funktioneilen Block umgeben, wird nur ein einziger Anschluss für die Versorgungsspannung Ynn benötigt. Es sei an dieser Stelle bemerkt, dass der Hinweis auf die Versorgungsspannung ΥΛΛ immer beinhaltet, dass dies sowohl eine
CC
positive oder negative Polarität oder auch je nach dem Aufbau der Halbleiteranordnung Masse sein kann.
In Fig. 11 ist das Schaltbild der in Fig. 10 dargestellten Halbleiteranordnung gezeigt. Daraus sind die drei Eingänge der UND-Gatter 87, 83 und 89 im einen Zweig und das Gatter mit dem Eingang 90 im anderen Zweig dargestellt, die zusammen das ODER-Gatter bilden. Das Ausgangssignal wird an der ausgangsseitigen Leitung 120 abgegriffen.
In Fig. 12 ist eine weitere Ausführungsform der Erfindung dargestellt, bei der mehrere funktionelle Blöcke 150 und 152 einen gemeinsamen erweiterten Quellenbereich 154- haben. Jeder dieser Funktionsblöcke 150 und 152 hat eine Vielzahl von zusammengefassten Quellen-Senkenbereichen 156. Der Quellenbereich 154 umgibt die gesamte Einheit, wodurch die Gesamtkapazität der Schaltung verringert und durch den Quellenbereich eine Isolation zwischen den Einheiten bewirkt wird.
Die Vielzahl der Torelektroden 157 enden über diffundierten Schutzbereichen 153 bzw. 160 und 162.
Es ist wichtig, darauf hinzuweisen, dass bei dieser Ausführungsform ein einziger diffundierter Schutzbereich 160 mit Torelektroden zusammenwirkt, d.h. von diesen überlappt wird, die zwei unterschiedlichen funktioneilen Einheiten 150 und 152 zugeordnet sind. Damit wird ein Nebensprechen nicht nur
- '-ι - vom
209828/088 6 ßAD ORlGiNAL
M238P/G-647/8
vom Senken- zum Quellenbereich desselben funktionelleii Blockes, sondern auch zwischen benachbarten funktioneilen Blöcken verhindert. Der Quellenbereich 154 ist an eine Potentialquellβ mit einer Versorgungsspannung Y angeschlossen.
OO
Ein weiterer funktioneller Block 164 ist in Fig. 12 dargestellt, der von einem bereichschützenden Tor 166 völlig umgeben wird. Dieses bereichschützende Tor 166 wird in derselben Weise und mit demselben Verfahrens schritt wie die Torelektrode hergestellt, was im einzelnen anhand der Fig. -3 bis 5 beschrieben wurde. G-emäss Fig. 17 umfasst das bereichschützende Tor einen Torbereich 13 des Halbleiterträgers 8, Dieser Halbleiterträger ist im dargestellten Beispiel P"~-leitend. Auf der Oberfläche 10 des Halbleiterträgers 8 ist eine Oxydschicht 9 angebracht, auf der sich eine bekannte Silicium-Torelektrode befindet. Die N+-dotierten Bereiche 11 stellen den diffundierten Torbereich dar, der in Fig. 17 zweifach in Erscheinung tritt, da er gemäss Fig. 12 das bereichschützende Tor
166 umgibt. Dieses bereichschützende Tor 166 ist an das Potential der Quelle V über einen metallischen Leiterstreifen
167 angescliossen und isoliert somit den funktioneilen Block 164 vollkommen von dem übrigen zusammenhängenden Quellenbereich 154. Durch eine metallische Leiterverbindung 172 ist der funktionelle Block 164 mit der Senke I70 verbunden und wird somit von dem über diese Senke abgegebenen Ausgangssignal des funktioneilen Blockes 152 angesteuert.
Der funktionelle Block 164 selbst repräsentiert wieder eine ODER-Schaltung mit zwei Zweigen, wovon der eine Zweig zwei Eingangs signale über die Leitungen 174- und 176 empfängt und der andere Zweig nur ein Tor umfasst. Diese angegebene Funktion des Blockes 164 ist jedoch unwesentlich, da er auch für andere Funktionen ausgelegt werden kann. Dieser funktionelle Block 164 ist somit von einem bereichschützenden Tor 166 umgeben, wodurch er gegen den Quellenbereioh 154- isoliert wird,
und
209828/088 6
M238P/G-647/8
und wodurch sein eigener Quellenbereich 168 von dem Ausgangssignal des benachbarten funktionellen Blockes angesteuert werden kann.
In Fig. 13 ist das logische Schaltbild des Halbleiteraufbaus gemäss Fig. 12 dargestellt. In Fig. 14 ist eine weitere Ausfuhrungsform der Erfindung dargestellt, die alle Vorteile der vorausstehend beschriebenen Isolationstechnik für eine funktioneile Einheit verwendet, die einen einzigen IT-Feldeffekttransistor darstellt. Diese Einheit umfasst einen isolierenden Quellenbereich 198 und einen Senkenbereich 199· Bei dem beispielsweisen N-Feldeffekttransistor sind die beiden Bereiche 198 und 199 ST+-leitend. Der Halbleiterträger ist P~-leitend, so dass damit auch die Bereiche 201 und 202 P~"-leitend sind. Es sei darauf hingewiesen, dass es nicht notwendig ist, dass diese Bereiche jeweils exakt dasselbe Dotierungsniveau des Halbleiterträgers haben müssen» Somit sind keine weiteren Verfahrensschritte notwendig, um die Leitfähigkeit gegenüber dem Halbleiterträger zu ändern» damit der Halbleiteraufbau richtig arbeitet. Es ist offensichtlich, dass die Leitfähigkeit der Bereiche 201 und 202 weiter verringert werden könnte, wenn dies erwünscht ist.
Die Torelektroden 203 "und 204- werden in herkömmlicher Weise aufgebracht und enden über den Schutzbereichen 206 und 207, die innerhalb der Bereiche 201 und 202 liegen. Wie nachfolgend anhand der Fig. 21, 22 und 23 beschrieben wird, können der isolierende Quellenbereich 198 und die diffundierten Schutzbereiche 206 und 207 unmittelbar aneinander anstossen, wenn keine Potentialdifferenz an dem P+-N+-Übergang auftritt. Wie bei allen anderen Anwendungsfällen der diffundierten Schutsbereiche besteht die Einschränkung für eine richtige Arbeitsweise nur darin, dass kein Übertragungsweg zwischen den Bereichen um die Tore herum existieren darf, sondern vielmehr der Signalfluss unter den Toren hindurch erfolgen muss. Daher
können
209823/0886
M238P/G-64-7/8
können sich die Tore 203 und 204 über die Schutzbereiche 206 und 207 hinaus erstrecken, Jedoch würde dies keinen besonderen Zweck erfüllen.
Für eine beispielsweise Anwendung der Halbleiteranordnung gemäss Fig. 14 ist das Tor 204- über einen metallischen Leiterstreifen 210 mit dem Quellenbereich 200 verbunden. Auf diese Weise kann kein Signalfluss unter dem Tor 204 hindurch erfolgen, da das an den Quellenbereich angelegte Signal entweder bei einem P-Feldeffekttransistor vom Verstärkungstyp oder einem F-FeIdeffekttransistor vom Verstärkungstyp nicht als Auslösesignal wirksam ist, wenn es an die Torelektrode dieses Aufbaus angelegt wird. Da der in Fig. 14 dargestellte Halbleiteraufbau als einzelner Feldeffekttransistor alle Techniken der vorliegenden Erfindung umfasst, ist es genau so wirksam für die Verhinderung eines Signalflusses unter dem Tor, wenn etwa das Tor
203 an das Potential des Halbleiterträgers angeschlossen wird und das Tor 204 als aktives Tor Verwendung findet, oder wenn das Tor 204 an das Potential des Halbleiterträgers angeschlossen wird und das Tor 203 als aktives Tor Verwendung findet.
Daher wird z.B. das Eingangssignal an das aktive Tor 203 angeschlossen, und die Betriebsspannung an die Quelle 1.98 über den Leiterstreifen 211 angelegt. Das Ausgangssignal wird von der Senkenelektrode 212 über einen Leiterstreifen 214 abgegriffen. Der in Fig. 18 dargestellte Schnitt der Linie 18-18 der Fig. 14 zeigt einen Längsschnitt durch die Torelektrode 204. Diese Torelektrode besteht aus einer Oxydschicht 9, die mit einer Siliciumpchicht 23 bedeckt ist. Die Torelektrode
204 endet über dem diffundierten Schutzbereich 206 bzw. 207. Dieser Schutzbereich liegt innerhalb der P~"-leitenden Oberfläche des Halbleiterträgers 8, der mit seinen Bereichen 202 und 201 die N+-diffundierten Schutzbereiche 206 und 207 von dem !^-leitenden Quellenbereich 19<q trennt. Der metallische
- 24-
Leiterstreifen
BAD
M238P/G-647/8
Leiterstreifen 210 ist mit der Torelektrode 204 und der Spannungsversorgung V verbunden. Bei einem ^Feldeffekttransistor
cc
vom Verstärkungstyp wird dadurch ein Signalfluss unter dem Tor 204 verhindert, wodurch der Senkenbereich 199 gegenüber der übrigen Anordnung isoliert wird.
Eine weitere Ausführungsform der Erfindung ist in Fig. 15 dargestellt, welche die Verwendung eines Tores als isolierenden Bereich weiter darstellt. Die funktioneilen Blöcke 220 und gemäss Fig. I5 verwenden diffundierte Schutzbereiche 224, um einen Stromfluss mit Ausnahme unterhalb der Vielzahl der Tore 226 zu verhindern. Ein isolierender Quellenbereich 228 umgibt die funktioneilen 31öcke 220 und 222 und lot an die die Versorgungsspannung V liefernde Potential quelle über einen Lei-
cc
terstreifen 230 angeschlossen. Da die funktionellen Blöcke als IT-Feldeffekttransistoren wirksam sein sollen, sind sowohl der Quellenbereich 22β als auch die zusammengefassten Quellen-Senkenbereiche 232 und 234 sowie die Senkenbereiche 236 und 238 aus einem N+-leitenden Material, d.h. mit verhältnismässig hoher Leitfähigkeit. Die diffundierten Schutzbereiche 224 sind von entgegengesetzter Leitfähigkeit und haben ebenfalls ein verhältnismässig hohes Dotierungsniveau, d.h. sie sind P+-leitend. Diese Schutzbereiche 224 sind von den N+-leitenden Bereichen durch das Material des Halbleiterträgers mit !!"-Leitung getrennt, das in den Bereichen 240 die Schutzbereiche umgibt. Die P+- und Tl+-leitenden Bereiche können aneinander anschliesson, wenn keine Potentialdifferenz zwischen diesen Bereichen wirksam ißt.
eine Gatter, das auch mit 242 bezeichnet ist, ist an den Quellenbereich 228 mit einem Leiterstreifen 244 angeschlossen. Damit wird ein Signalfluss unter dem Gatter 242 verhindert. Der Aufbau gemäss Fig. 15 zeigt, daas der isolierende Torbereich zweckmässigerweise dafür benutzt werden kann, um das Ende einer Kette von mehreren Elementen festzulegen. Diese
" r 5 - Begrenzung
209828/0886 BAD ORIGINAL
M238P/G-647/8
Begrenzung ist für jegliche Länge eines Hehrfachelementes wirksam. Der funktioneile Block 222 stellt eine ODEß-Schaltung dar mit einem UND-Gatter im einen Zweig, das zwei Eingänge hat, und einem Gatter im anderen Zweig mit nur einem Eingang. Der funktioneile Block 220 ist als UND-Gatter mit zwei Eingängen aufgebaut. Da das Gatter 242 mit dem Quellenbereich 228 und damit mit der Versorgungsspannung V n verbunden ist,
CC
kann kein Signalfluss unter dem Gatter 242 hindurch stattfinden. Die beiden Signale werden an die verbleibenden Gatter 226 angelegt, die bei gleichzeitigem Einwirken die UND-Bedingung erfüllen.
In !Fig. 16 ist eine weitere Ausführungsform der Erfindung dargestellt, bei der isolierende Torbereiche in Verbindung mit Trennbereichen Verwendung finden.
Es sind zwei funktioneile Blöcke 250 und 252 dargestellt, für welche sowohl diffundierte Schutzbereiche als auch isolierende Quellenbereiche Verwendung finden. Der anhand von Fig. 15 beschriebene isolierende Torbereich ist ebenfalls als isolierendes Tor 254 vorgesehen, das zusammen mit einem aktiven Tor 256 und einem Trennbereich 258 Verwendung findet.
Wie bei allen anderen beschriebenen Anwendungsfällen für einen diffundierten Schutzbereich enden auch bei diesem Anwendungsfall die zu schützenden Tore an beiden Seiten über einem diffundierten Schutzbereich. Dieser diffundierte Schutzbereich hat eine entgegengesetzte Leitfähigkeit von der Leitfähigkeit des Quellenbereiches und wird von diesem durch einen Teil des Halbleiterträgers getrennt. Wie bei allen anderen erwätafcen P+-leitenden Schutsbereichen kann dieser an einen N+-leitenden Quellenbereich ohne Beeinträchtigung der Funktion des Elementes «nschliessen, wenn keine Potentialdifferenz zwischen diesen beiden Bereichen wirksam ist.
BAD ORIGINAL - ?.F> -
209828/0886
M233P/G-64-7/8
Der Bereich eines Tores zwischen den beiden den diffundierten Schutzbereich überlappenden Enden der Torelektrode ist der wirksame Torbereich. Da ein N-Feldeffekttransistor dargestellt ist, hat der Trennbereich 258 einen diffundierten Schutzring 260 mit P+-Leitfähigkeit und einen Halbleiterträgerbereich 262 mit P""-Leitfähigkeit. Die Quelle sowie die Senke und die zusammengefassten Quellen-Sekenbereiche sind !^-leitend. Das isolierende Tor 254 ist mit der Versorgungsspannung V über einen metallischen Leiter streif en 264- ver-
OC
bunden, während das aktive Tor 256 über den Leiterstreifen 266 von einem Signal ansteuerbar ist.
Im Betrieb wird ein Signal an den gemeinsamen Quellenbereich der funktioneilen Blöcke 250 und 252 angelegt, nachdem ein Auslösesignal am aktiven Tor 266 wirksam ist. Der in Fig. 19 dargestellte Schnitt längs der Linie 19-19 der Fig. 16 verläuft durch das isolierende Tor, das aktive Tor sowie den Trennbereich und den diffundierten Schutzbereich. In dem mit 8 bezeichneten Halbleiterträger sind die diffundierten Schutzbereiche 16 unter den Enden des aktiven Tores 256 sowie des isolierenden Tores 254 dargestellt.
Beide Tore greifen auch über den Schutzringbereich 260 innerhalb des Trennbereiches 258 über und sind mit einer Oxydschicht 9 unmittelbar auf der Oberfläche des Halbleiterträgers versehen. Diese Oxydschicht 9 ist mit einer Metallschicht überzogen, die die Torelektrode darstellt. Hierfür kann für niedere Schwellwertspannungen und/oder spannungsunkritische Situationen Aluminium Verwendung finden. Es ist jedoch auch die Verwendung einer Siliciumschicht in bekannter Weise möglich. Zur Verhinderung einer Verunreinigung des Halbleiteraufbaus ist eine passivierende Schicht 24 vorgesehen. Der eigentliche Torbereich 13 liegt unter den beiden Torelektroden 254 und 256 und besteht einstückig aus einem Teil des Halbleiterträgers 8. Der grundsätzliche Unterschied zwischen dem
~ ■"? "" isolierenden
209828/0886
M238P-64-7/8 Ο*
isolierenden Tor 254 und dem aktiven Tor 256 bestellt darin, dass das isolierende Tor 254- an ein Spannungsniveau angeschlossen ist, das einen Stromfluss unterhalb des Tores verhindert. Da die Halbleiteranordnung als ΪΓ-Feldeffekttransistor vom Verstärkungstyp dargestellt ist, wird durch das Anschliessen der Torelektrode an dasselbe Potential wie die Quelle mit Hilfe des Leiterstreifens 264 dieser Signalfluss unter dem Tor verhindert.
In Fig. 20 ist ein weiterer Schnitt durch den Halbleiteraufbau gemlss Pig. 16 dargestellt. Im Halbleiterträger 8 sind diffundierte Schutzbereiche 16 angeordnet. Bei diesem Schnitt
w ist der diffundierte Quellenbereich 11 durch einen Teil des Halbleiterträgers 262 unterbrochen, der gleichzeitig ein Teil des Trennbereiches 258 ist. Die If^-leitenden Diffusionsbereiche sollten vorzugsweise von den P+-leitenden Diffusionsbereichen getrennt sein, da sich sonst ein Kurzschluss einstellen könnte, der die Wirkungsweise der Halbleiteranordnung verschlechtert. Wie anhand der Fig. 21, 22 und 23 beschrieben wird, können die H+- und P+-leitenden Bereiche unmittelbar aneinander anschliessen, wenn keine Potentialdifferenz zwischen diesen Bereichen wirksam ist. Die in Fig. 20 verwendete Art der Trennung besteht in der Benutzung eines P~-leitenden Bereiches, der Teil des Halbleiterträgers 8 ist. Die Quellen-
fc bereiche 11 sind, von den diffundierten Schutzbereichen 16 ebenfalls durch Teile des Halbleiterträgers getrennt, die mit 26 und 28 bezeichnet sind. Die gesamte Anordnung wird von einer passivierenden Oxidschicht 24 Überzogen.
Diese diffundierten Schutzbereiche brauchen jedoch nicht von der gemeinsamen isolierenden Quelle getrennt zu sein, wenn die Quelle und der Halbleiterträger auf demselben Potential liegen.
209828/088B
M238P/G-647/8
In Fig. 21 ist eine weitere Ausführungsform der Erfindung dargestellt mit einem ersten funktioneilen Block 300 und einem zweiten funktionellen Block 302. Der funktionelle Block 300 umfasst eine Vielzahl von Toren 304-, 306 und 308. Die entsprechenden Enden der Torelektroden dieser Tore greifen über einen P+-leitenden Diffusionsbereich 310 über, der von dem N+-leitenden Quellenbereich 312 durch einen Teil 314 getrennt ist, der Teil des P""-leitenden Halbleiterträgers 8 ist. Der Teil 314 des Trägers umfasst einen inneren Abschnitt 314a, über den sich die Torelektroden 304, 306 und 308 erstrecken, sowie einen äusseren Abschnitt 314b, der zum Trennen des Bereiches 310 mit P+-Leitung von dem umgebenden Quellenbereich 312 mit !^-Leitung dient. Die anderen Enden der Torelektroden 304-, 306 und 308 enden in einem zweiten diffundierten Schutzbereich 316, der von dem IT^-leitenden Quellenbereich 312 durch einen Teil 318 des Halbleiterträgers 8 getrennt ist.
Der funktionelle Block 302 umfasst eine Vielzahl von Toren 320, 322 und 324, von denen das eine Ende jeweils im diffundierten Schutzbereich 316 endet. Das gegenüberliegende Ende dieser Torelektroden verläuft in einen diffundierten Schutzbereich 326. Da dieser Bereich 326 P+-leitend ist, wirkt dieser nicht nur im Sinne einer Verhinderung eines Signalflusses um die Tore 320, 322 und 324, sondern verhindert auch einen Signalfluss in den bzw. aus dem mit 326 bezeichneten Bereich. Die Tore erstrecken sich über einen Teil 328 des Halbleiterträgers 8. Der P+-leitende Bereich 326 stösst bei 330 und unmittelbar an den !!"""-leitenden Quellenbereich an. Um sicherzustellen, dass die Bereiche 326 und 312 an der Grenzschicht auf einem gleichen Potential liegen, werden eine Vielzahl von Metallkontakten 334 und 336 vorgesehen, die mit beiden Bereichen 326 und 312 in Verbindung stehen.
In Fig. 22 ist eine verbesserte Ausführungsform der Halbleiteranordnung gemäßs Fig. 21 dargestellt, wobei der Bereich 328 schmaler ausgeführt und der P"*-leitende Bereich 314b weg-
" gelassen
209828/0886
M238P/G-64-7/8
gelassen ist. Ferner ist der Bereich 310 elektrisch, mit dem Quellenbereich 312 durch eine Vielzahl von Metallkontakten verbunden.
In Pig. 23 ist eine weitere Verbesserung der vorausstehend beschriebenen Halbleiteranordnung dargestellt, bei der der diffundierte Schutzbereich 312 oben und unten nicht weiter als die seitliche Begrenzung der mit ihr zusammenwirkenden äusseren Torelektroden verläuft. Dadurch lässt sich ein sehr dichtgedrängter Halbleiteraufbau ermöglichen, insbesondere im Bereich 342.
Eine weitere Ausführungsform der Erfindung lässt sich durch eine Modifikation der Halbleiteranordnung gemäss Pig. IO gewinnen, indem Torschutzbereiche gemäss den Fig. 22 und 23 Verwendung finden. Bei dieser Ausführungsform braucht der Bereich 15 den Schutzbereich 16 nicht zu umgeben, sondern verläuft nur innerhalb der zusammengefassten Quellen-Senkenbereiche 114 und 116, sowie des Senkenbereiches 118 und des Sohutabereiches 16.
Die vorliegende Erfindung befasst sich mit der Herstellung eines Metalloxyd-Silicium-Feldeffekttransistors, wobei sich durch Diffusion ein Torschutzbereich schaffen lässt, der sowohl zu bezüglich des Aufbaus kleineren Einheiten bei einem besseren Betriebsverhalten führt. Dabei wird der unter der Torelektrode liegende Torbereich dazu benutzt, um den Quellenbereich vom Senkenbereich zu trennen. Der diffundierte Schutzbereich ist derart geführt, dass die Enden der Torelektroden in ditsem Schutzbereich mit verhältnismässig niederem Widerstand und verhältnismässig hoher Leitfähigkeit enden, wobei die Leitfähigkeit der des Halbleiterträgers entspricht. Durch dies· Dotierung des diffundierten Schutzbereiches wird eine Kanalbildung um das Tor herum von der Quelle zur Senke verhindert.
- 50 - Via
209828/0886
215A508
M238P/G-647/8
Vie bereits erwähnt, neigen N-Feldeffekttransistoren zur Oberflächeninversion an der Grenzschicht zwischen dem Silicium-Halbleiterträger und der passlvierenden SiUciumdioxydschicht. Der diffundierte Schutzbereich für das Tor, der eine Signalstrecke über den Inversionsbereich der Oberfläche vermeidet, bietet zusammen mit einem Quellenbereich, der den IT-Feldeffekttransistor umgibt,und einer TorisolierungjUm einen Bereich innerhalb eines grSsseren Quellenbereiches gegen einen anderen Bereich zu isolieren, neue Möglichkeiten für die Isolierung eines N-Feldeffekttransistors und damit bessere Ergebnisse bei einem neuen Iransistoraufbau.
Bei der Herstellung von komplementären Feldeffekttransistoren können sowJbl die N-Feldeffekttransistoren als auch die P-FeIdeffekttransistoren auf einem gemeinsamen Halbleiterträger angebracht werden. Bei einem solchen komplementären Aufbau werden besonders hohe Anfcderungen an die Isolation der P- und N-Feldeffekttransistoren gestellt, welche die Erfindung in einfacher v/eise erfüllt·
Durch die Verwendung von diffundierten Schutztoren oder Isolationstoren ist es möglich, eine Vielzahl von Feldeffekttransistoren in einer einzigen Einheit zu vereinigen. Dabei wird selbst ein spurenhafter Signalfluss um die Tore solcher Feldeffekttransistoren vom Verstärkungstyp mit Hilfe dieser Isolationstore unterdrückt. Bei der Anwendung der Erfindung wird nur ein minimaler Oberflächenbereich für eine verhÄltnismässig grosse Anzahl von Feldeffekttransistoren benötigt, und dajiur ein minimaler Bereich der Oberfläche von der Betriebsfunktion erfasst wird, ergibt sich ein minimaler Kapazitätswert sowie eine minimale Verlustleistung· Das Umgeben der von der Betriebsfunktion beeinflussten Oberflächenbereiche mit einem diffundierten Quellenbereich wirkt sich ganz besonders in der Verringerung der Kapazität aus. Durch diesen Quellenbereich werden keine zusätzlichen Streukapazitäten
- 5· - geschaffen
209828/0886
M238P/G-647/8
geschaffen, da die Quelle in der Regel entweder an die Yereorgungsspannung oder Masse angeschlossen ist, welche Je nachdem die Stromquelle darstellt·
Die Verwendung der diffusionsgeschützten Tore bei einem Halbleiteraufbau mit einer Vielzahl von Feldeffekttransistoren eliminiert die Notwendigkeit für die Verbindung individueller Quellenbereiche und Senkenbereiche bzw. anderer Quellenbereiche durch metallische Leiterstreifen. Die sich bei dem Aufbau gemäss der Erfindung ergebenden zusammengefassten Quellen-Senkenbereiche verringern somit die Anzahl der notwendigen Kontakte ganz erheblich, so dass nunmehr nur noch ein Anschluss für ^edes Tor und einen Quellenbereich sowie einen Senkenbereich notwendig ist. Mit dem Entfallen der Kontakt anschlüsse an die zusammengefassten Quellen-Senkenbereiche können diese Bereiche sehr klein ausgeführt werden, was eine Verringerung der Kapazitätswerte bewirkt, da diese Bereiche zur Betriebsfunktion beitragen. Wie bereits erwähnt, wird durch das Entfallen von Kontaktanschlüssen auf den zusammengefassten Quellen-Senkenbereichen eine Voraussetzung geboten, um die Halbleiteranordnung in ihrer Grosse ganz wesentlich verkleinern zu können, waö eine weitere Verringerung der BetrÄskapazitäten bewirkt.
Bei der vorliegenden Erfindung wird der Quellenbereich dazu Jk benutzt, um den fraktionellen Teil des Feldeffekttransistors zu umgeben. Damit wirkt der Quellenbereich als isolierender Teil und trägt, wie erwähnt, in vorteilhafter Weise ebenfalls zur Verringerung der Streukapazitäten bei. Gemäss einer weiteren .Ausgestaltung können bereichsisolierende Tore dazu benutzt werden, um von einem erweiterten Torbereich Bereiche abzutrennen und gegenüber diesen zu entkoppeln. Diese isolierenden fore sind an die Versorgungsspannung oder Masst angeschlossen, 3« naeh dem Typ der in frag« kommenden Feldeffekttransistor- «nor&miag» Das Halbleitermaterial unter der Torelektrode ist tint» H-F#ld«ff«kttr*asi@t0i· vom V»rstärkungstyp das leieht
» 32 «· P
28/00*0
215A508
M238P/G-647/3
P~*-dotierte Material des Halbleiterträgers. Das isolierende Tor wird auf der Oberfläche des Halbleitermaterials gleichzeitig mit der Erstellung der übrigen Tore hergestellt. Da durch die Quellendiffusion ein N+-leitender Bereich entgegengesetzter Leitfähigkeit geschaffen wird, lässt sich durch das Anschliessen des Tores an den Quellenbereich dieses Tor permanent im nicht leitenden Zustand halten, so dass kein Stromfluss unter dem Tor hindurch erfolgt. Damit lässt sich ein umschlossener Bereich völlig gegenüber den aussen liegenden Quellenbereich isolieren.
Eine Variation des Aufbaus einer Halbleiteranordnung mit isolierendem Torbereich führt bei der Ausführung nur eines einzigen Feldeffekttransistors gemäss der Ausgestaltung nach Fig. 14- zu einem Hilfsmittel, um eine offene Kette von zusammengefassten Quellen-Senkenbereichen zu begrenzen. Damit ist es möglich, komplexe Funktionsblöcke gegeneinander zu entkoppeln, wie dies bei dem Ausführungsbeispiel gemäss Fig. 16 der Fall ist.
Die Verwendung eines Schutztorbereiohea lässt somit eine Entkopplung eines innerhalb des Tores liegenden Bereiches gegenüber dem umgebenden Quelleribereich mit dem Steuerpotential zu, so dass äe Quelle des Feldeffekttransistors vom Verstärkungstyp innerhalb des Torbereiches von einem Eingangssignal angesteuert wird, das unabhängig von dem Potential des gemeinsamen Torbereiches ist.
Nach einer weiteren Ausgestaltung lässt sich mit Hilfe eines diffundierten Bereiches auf einer Halbleiteroberfläche ein umschlossener Bereich für weitere Elemente schaffen. In diesem Fall wirkt der diffundierte Bereich als Schutzbereich für das eine Ende des Tores, das als Teil des Feldeffekttransistors im Innern de3 umschlossenen Bereiches ausgebildet ist. TJm den für einen komplementären Feldeffekttransistoraufbau benötigten Platz zu verringern, können auch P+-N+-Ubergänge vorgesehen
- 33 - werden
20982 8/088 6 ,'.. : ■"
215Α508
M238P/G-647/8
werden, wenn keine Potentialdifferenz zwischen diesen beiden Bereichen entgegengesetzter Leitfähigkeit "besteht.
- 3^1 - Patentansprüche
209828/0886

Claims (1)

  1. Patentansprüche
    Halbleiteranordnung, vorzugsweise leideffekttransistor, mit in einem Halbleiterträger von einem ersten Leitfähigkeitstyp -und verhältnismässig hohem Widerstandswert angeordneten ersten und zweiten voneinander getrennten Bereichen von entgegengesetztem Leitfähigkeitstyp und verhältnismäsßig niederem Widerstandswert, -und mit einem dritten Bereich, der zwischen dem ersten und zweiten Bereich liegt und einen verhältnismässig hohen Widerstandswert bei der ersten Leitfähigkeit hat, dadurch gekennzeichnet, dass ein Schutzbereich (16) mit verhältnisaässig niederem Widerstand und der ersten Leitfähigkeit den ersten, zweiten und dritten Bereich (11, 12, 13) in einem Abstand zum ersten und zweiten Bereich umgibt und an den dritten Bereich angrenzt, dass eine Torelektrode (14) sich über den dritten Bereich erstreckt und mit den Enden zumindest mit einem Teil des Schutzbereiches Überlappt, womit die Leitfähigkeit im dritten Bereich steuerbar und ein Signalfluss um den dritten Bereich herum zu verhindern ist*
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Schutzbereich (16) von de« ersten und zweiten Bereich (11, 12) durch einen vierten Bereich (15) ait verhältnisaässig hohem Widerstandswert und vom ersten Leitfähigkeitstyp getrennt ist.
    209828/0888
    M238P/G-64-7/3 /
    3« Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass der vierte Bereich ein Teil des Halbleiterträgers (8) ist.
    4-, Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 3» dadurch gekennzeichnet, dass die Torelektrode (14) aus einer auf der Oberfläche (10) angeordneten und über den gesamten dritten Bereich (13) sich erstreckenden Oxydschicht (9) sowie einer auf der Oxydschicht angeordneten Metallschicht (23) besteht, und dass sich die Oxydschicht und die Metallschicht zumindest teilweise über den Schutzbereich (16) erstrecken.
    5· Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 4-, dadurch gekennzeichnet, dass der erste Bereich ein Quellenbereich, der zweite Bereich ein Senkenbereich und der dritte Bereich ein Torbereich eines Feldeffekttransistors ist.
    6. Halbleiteranordnung nach Anspruch 5> dadurch gekennzeichnet, dass die Torelektrode als Silicium-Torelektrode aufgebaut ist.
    7. Halbleiteranordnung nach einem oder mehreren der Ansprüche * 1 bis 6, dadurch gekennzeichnet, dass der Schutzbereich (16) durch eine Störstellendiffusion im Halbleiterkörper ausgebildet ist, wobei die Leitfähigkeit des Halbleiterträgers auf ein Niveau angehoben wird, bei welchem eine Oberflächeninversion aufgrund von am Schutzbereich wirksamen Fehlsignalen nicht erfolgt.
    8. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 7» dadurch gekennzeichnet, dass durch eine Vielzahl von dritten Bereichen eine Vielzahl von nebeneinander angeordneten Bereichen mit verhältnismässig niederem Widerstandswert und zum dritten Bereich entgegen-
    2 ü ü b;; ii / u ü s η
    M238P/G-64-7/8
    TH
    gesetzten Leitfähigkeitstyp getrennt sind, dass von dieser Vielzahl der Bereiche mit verhältnismässig niederem Widerstandswert zumindest einer die Funktion eines ersten Bereichs und zumindest einer die Funktion eines zweiten Bereichs ausübt, und dass zumindest ein weiterer Bereich vorhanden ist, der bezüglich des ersten Bereichs die Funktion des zweiten Bereichs und bezüglich des zweiten Bereichs gleichzeitig die Funktion des ersten Bereichs ausübt, und dass zumindest ein zweiter dritter Bereich vorhanden ist, der den Signalfluss in und aus dem zusammengefass-tei ersten und zweiten Bereich steuert.
    9« Halbleiteranordnung nach Anspruch 8, wobei der erste Bereich der Quellenbereich und der zweite Bereich der Senkenbereich sowie der dritte Bereich der Torbereich eines Feldeffekttransistors ist, dadurch gekennzeichnet, dass der weitere Bereich ein zusammengefasster Quellen- und Senkenbereich ist, der gegenüber einem durch eine Torelektrode getrennten Quellenbereich
    /durch eine
    als Senkenbereich und gegenüber einem/Torelektrode getrennten Senkenbereioh als Quellenbereioh wirksam ist, und dass der Signalfluss in und aus dem zusammengefassten Senken- und Quellenbereioh über die Tore steuerbar ist.
    10. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Halbleitermaterial aus Silicium besteht.
    11. Halbleiter anordnung nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Torelektrode als Silicium-Torelektrode aufgebaut 1st.
    12. Halbleiteranordnung nach den Ansprüchen Io und 11, dadurch gekennzeichnet, das· das Trägermaterial P~-leitend ist.
    209820/0886
    M238P/G-647/8 (/
    it
    13. Halbleiteranordnung nach den Ansprüchen 10 und 11, dadurch gekennzeichnet, dass das Trägermaterial If-leitend ist.
    14. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass der Feldeffekttransistor ein Metalloxyd-Silicium-Feldeffekttransistor vom Steigerungs- oder Anreicherungstyp (Verstärkungstyp) ist.
    15. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass der Feldeffekttransistor ein Metalloxyd-Silicium-Feldeffekttransistor vom Verarmungstyp ist.
    16. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 15, insbesondere Anspruch 8, dadurch gekennzeichnet, dass im Halbleiterträger (8) vom ersten Leitfähigkeitstyp und mit verhältnismässig hohem Widerstand zumindest ein zusammengefasster Quellen-Senkenbereich (80, 82, 84·) zwischen einem Quellenbereich (78) und einem Senkenbereich (86) mit verhältnismässig niederes Widerstand und von entgegengesetztem Leitfähigkeitstyp angeordnet ist, dass Torbereiche (13) d·*·*·18 »wischen den Quellenbereich (11) und dem anschliessenden zusammengefassten Quellen-Senkenbereich (80) sowie zwischen den ein«einen zusammengefassten Quellen-Senkenbereichen (32, 84) und ferner zwischen dem zusammengefassten Quellen-Senkenbereich (84) und dem Senkenbereich (86) angeordnet sind, dass der Schutsbereioh (16) sowohl den Quellenbtreich ale auch den Senkenbereich und die zusammengefassten Quellen-Senkenbereiche in einem Abstand dazu umgibt, wobei dieser Sohutzbereich an die Torbereiche angrenzt, und dasa die Torbertich· mit Torelektrode (70, 72, 74, 76) reraehen sind, die mit ihren Baden zumindest
    209828/0886
    über einen Teil des Schutzbereiches verlaufen, so dass elektrische, an die Senken- und Quellenbereiche angelegte Signale nur dann einen Signalfluss über die zusammengefassten Quellen-Senkenbereiche zulassen, wenn die Torelektroden mit entsprechenden Signalen beaufschlagt sind.
    17. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, dass mehrere Feldeffekttransistoren in räumlicher Zuordnung nebeneinander angeordnet und ein Teil der Quellen- und Senkenbereiche zusammengefasst sind, dass die beiden an den äusseren Enden liegenden Bereiche als Quellenbereiche wirksam sind, und dass zumindest ein Senkenbereich neben einem Quellenbereich oder zwischen zusammengefassten Quellen-Senkenbereichen angeordnet ist.
    18. Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet, dass eine Vielzahl von Feldeffekttransistoren unter Bildung von zusammengefassten Quellen-Senkenbereichen nebeneinander angeordnet sind, dass an den Enden und zwischen einem oder mehreren zusammengefassten Quellen-Senkenbereichen Quellenbereiche und/oder Senkenbereiche angeordnet sind, dass die einzelnen Bereiche gegeneinander durch ansteuerbare Torbereiche getrennt sind, und dass die Gesamtanordnung von einem Schutzbereich in einem Abstand von den Quellenbereichen, Senkeribereichen und den zusammengefassten Quellen-Senkenbereichen umgeben ist und an die Torbereiche angrenzt, und dass die Torelektroden sich über die Torbereiche erstrecken und mit zumindest einem Teil des Schutzbereiches überlappen.
    19. Halbleiteranordnung nach Anspruch 18, dadurch gekennzeichnet, dass die Torbereiche einstückig mit dem Halbleiterkörper ausgebildet sind, und dass zwischen dem Schutzbereich und den Quellenbereichen, den Senkenbereichen
    20982Ü/ÜÜ8Ü
    M238P/G-647/8 . G
    sowie den zusammengefassten Quellen-Senkenbereichen ein Teil des Halbleiterträgers vom ersten Leitfähigkeitstyp mit verhältnismässig hohem Widerstand verläuft.
    20. Halbleiteranordnung nach einem der Ansprüche 16 bis 19, dadurch gekennzeichnet, dass zumindest zwei Quellenbereiche (110, 112) in einem räumlichen Abstand voneinander vorhanden sind, dass sich zumindest ein Senkenbereich (114) in räumlichem Abstand zwischen den Quellenbereichen befindet und gegenüber diesen durch Torbereiche getrennt ist.
    21. Halbleiteranordnung nach Anspruch 20, dadurch gekennzeichnet, dass eine Vielzahl von zusammengefassten Quellen-Senkenbereichen (116, 118) zumindest zwischen einem Quellenbereich (110) und dem Senkenbereich (114) angeordnet und gegenüber diesen sowie untereinander durch Torbereiche (70, 72, 74) getrennt sind.
    22. Halbleiteranordnung nach den Ansprüchen 20 und 21, dadurch gekennzeichnet, dass zwischen den Quellenbereichen und dem Senkenbereich Jeweils eine Vielzahl von zusammengefassten Quellen-Senkenbereichen vorhanden sind, die sowohl untereinander als auch gegen die angrenzenden. Quellen- und Senkenbereiche durch Torbereiche getrennt sind.
    23. Halbleiteranordnung nach einem oder mehreren der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass die die Quellenbereiche sowie die zusammengefassten Quellen-Senkenbereiche und den Senkenbereich trennenden Torbereiche einstückig aus dem Halbleiterträger gebildet sind, und dass ein diffundierter Schutzringbereich die Quellenbereiche, die zusammengefassten Quellen-Senkenbereiche und den Senkenbereich in einem Abstand umgibt, wobei der
    2 ü ü Ö "J O / 0 Ö 8
    M2J8P/G-647/8 '/
    Schutzringbereich an die Torbereiche angrenzt, die zusammen mit dem Abstandsbereich (15, 98) aus dem Halbleiterträgermaterial vom ersten Leitfähigkeitstyp und mit vtrhältnismässig hohem Widerstand hergestellt sind.
    24. Halbleiteranordnung, vorzugsweise Feideffekttransistoranordnung, mit zumindest einem in einem Halbleiterträger von einem ersten Leitfähigkeitstyp und verhältnismässig hohem Widerstandswert angeordneten Quellenbereich und Senkenbereioh mit verhältnismässig niederem Widerstandswert und einem entgegengesetzten Leitfähigkeitstyp und einem Torbereich, der zwischen dem Quellenbereich und dem Senkenbereich liegt und einen verhältnismässig hohen Widerstand bei der ersten Leitfähigkeit hat, dadurch g ekennzeichnet, dass sich der Quellen·«- und Senkenbereich von der Oberfläche des Halbleiterkörper aus in diesen erstreokt, das3 der Senkenbereioh gegen den ihn umgebenden Quellenbereich durch die Torbereiche und an diese angrenzende Schutzbereiche getrennt ist (I1Ig* 14), wobei die Sohutzbereiche einen verhältnismässig niederen Widerstandswert und die erste Leitfähigkeit haben, und dass die Schutzbereiohe von einem Abstandsbtreich umgeben sind, der in die Torbertiche übergeht und vom gleichen Leitfähigkeitstyp bei einem verhältnlsmäsaig hohen Widerstandswert ist, dass die über den Hörbereichen ausgebildeten Torelektroden sich mit den Enden über den Sohutzbtreich erstrecken, und dass der den Aufbau umgebend· Quellenbereich zusammen mit den Schutzbertiehen, dta HaIbltiteraufbau gtgtn weitere Halbleiteranordnung^ auf demselben Halbltittrträger isoliert und Signalntbtnechlusswege verhindert.
    25. Halbleiter anordnung nach Anspruch 24, dadurch gekennzeichnet, dass tint Vielzahl von zuaammtngtfaeattn Quelltn-Stnktnbtrtichtn (11β, 116) in räumlicher Zuordnung vom Senktnbtrtioh (114) vorhanden sind, dass die
    209828/0886 BAD original
    (μ M238P/G-64-7/8
    zusammengefassten Quell en-Senkenb er eiche untereinander und gegen den Senkenbereich sowie gegen den die Anordnung umfassenden Quellenbereich (110, 112 und 122) durch Torbereiche (70, 72, 74-1 76) getrennt sind, wobei diese Hörbereiche in den Schutzbereich (16) umgebende Abstandsbereiche/übergehen und mit Torelektroden versehen sind, die den Schutzbereich überlappen.
    26. Halbleiteranordnung nach den Ansprüchen 24 und 25, dadurch gekennzeichnet, dass eine "Vielzahl der amsammengefaasten Quellen-Senkenbereichen beiderseits des Senkenbereichs angeordnet sind und untereinander sowie gegenüber dem Senkenbereich als auch dem aus 8 er en Quellenbereich durch Hörbereiche sowie Abschnitte des Schutzbereiches getrennt sind.
    27· Halbleiteranordnung nach den Ansprüchen 24, bis 26, dadurch ge kennz e i chne t, dass Jeder Torbereich einstückig mit dem Halbleiterträger ausgebildet ist, und dass der Abstandsbereich mit der Leitfähigkeit des Halbleiterträgers ebenfalls einen verhältnismässig hohen Widerstandswert aufweist.
    28. Halbleiteranordnung nach einem oder mehreren der Ansprüche 24 bis 27, dadurch gekennz eichnet, dass der Abstandsbereich einstückig aus dem Halbleiterträger gebildet ist.
    29. Halbleiteranordnung nach einem oder mehreren der Ansprüche 24 bis 28, dadurch gekennzeichnet, dass der Schutibereioh durch eine die gewünschte Leitfähigkeit bestimmende Störstellendiffusion gebildet ist, wobei die Leitfähigkeit dieses Bereiches gegenüber der Leitfähigkeit de« Halbleiterträgere vergrößert ist, um sicher- »usteilen, daas in diesem Bereich keine Oberflächeninrtreion auftritt.
    209828/0886
    M238P/G-64-7/8
    30. Halbleiteranordnung nach einem oder mehreren der Ansprüche 24- bis 29, dadurch gekennzeichnet, dass die Torelektrode aus einer über dem Torbereich verlaufenden Oxydschicht sowie einer darauf angebrachten Metallschicht besteht, und dass sowohl die Oxydschicht als auch die Metallschicht zumindest einen £eil des Schutzbereiches überlappt.
    31. Halbleiteranordnung nach Anspruch 3o, dadurch gekennzeichnet, dass die Torelektrode als Siliciumtorelektrode aufgebaut ist.
    32. Halbleiteranordnung nach einem oder mehreren der Ansprüche 24- bis 29, dadurch gekennzeichnet, dass der Halbleiterträger aus Silicium besteht.
    33. Halbleiteranordnung nach einem oder mehreren der Ansprüche 24- bis 32, dadurch gekennzeichnet, dass der Halbleiterträger aus einem P~~leitonden Material mit verhältnismässig hohem Widerstand besteht.
    34·. Halbleiteranordnung nach einem oder mehreren der Ansprüche 24- bis 32, dadurch gekennzeichnet, dass der Halbleiterträger aus einem N~~leitenden Material mit verhältnismässig hohem Widerstand besteht.
    35· Halbleiteranordnung nach einem oder mehreren der Ansprüche 24 bis 34-, dadurch gekennz eichnet, dass die Halbleiteranordnung als Metalloxyd-Silicium-lPeldeffekttransistor vom Steigerungs- oder Anreicherungstyp (Verstärkungstyp) aufgebaut ist.
    36. Halbleiteranordnung nach einem oder mehreren der Ansprüche ?4 bin 34, dadurch gekennzeichnet, dass die Hill hl »1 härnnor-irnjnp; nl π M*>tnll < >·χ yi-PUI 1 cium-Foldeff ekt- \ r c.', ■· 1 ·■■ S r> r vim Vftrprm'jnp;?'. i.yp on Γ i?o '.tin f, tut;.
    BAD ORIGINAL
    M238P/G-647/8
    37· Halbleiteranordnung vorzugsweise Feldeffektstransistor mit, in einem Halbleiterträger von einem ersten Leitfähigkeitstyp und einem verhältnismäßig hohen Widerstandswert angeordneten ersten und zweiten voneinander getrennten Bereichen vom entgegengesetzten Leitfähigkeitstyp und einem verhältnismäßig niederen Widerstandswert, wobei sich die ersten und zweiten Bereiche von der Oberfläche des Halbleiterträgers aus in diesen erstrecken und mit zumindest einem dritten Bereich, der zwischen dem ersten und zweiten Bereich liegt und einen verhältnismäßig hohen Widerstandswert beider ersten Leitfähigkeit hat, dadurch gekennzeichnet, daß eine Vielzahl von Schutzbereichen (206, 207) vom ersten Leitfähigkeitstyp und mit verhältnismäßig niederen Widerstandswert vorhanden sind, daß der dritte Bereich (13) an entsprechend zugeordneten Schutzbereichen endet und mit einer Torelektrode (204) versehen ist, die mit dem ersten Bereich (198) über einen Leiterstreifen (210) in elektrischer Kontaktverbindung steht, und durch Feldeffektwirkung die Leitfähigkeit im dritten Bereich (Torbereich) steuert, daß die Torelektrode (204) mit den Enden, mit zumindest einem Teil der diffundierten Schutzbereiche (206, 207) überlappt , und dadurch Signalnebenschlußwege vom ersten zum zräten Bereich verhindert, und daß, solange das Potential an der Torelektrode gleich dem Potential des ersten Bereiches ist, ein Signalfluß durch den Torbereich verhindert wird,
    38, Halbleiteranordnung nach Anspruch 37» dadurch g e k e η η -zeichnet , daß die Schutzbereiche (206, 207) vom ersten und zweiten Bereich (I98, 199) durch vierte Bereiche (201, 202) getrennt sind, die vom ersten Leitfähigkeitstyp bei einem verhältnismäßig hohem Widerstandswert sind,
    39· Halbleiteranordnung nach Anspruch 38, dadurch g e k e η η -
    BAD ORIGINAL
    2 0 9 8 2 i\ / U W 8 B
    M238P/G-647/8
    zeichnet , daß die vierten Bereiche (201, 202) einstückig mit dem Halbleiterträger ausgebildet sind.
    Ί0. Halbleiteranordnung nach den Ansprüchen 37 und 38, dadurch gekennzeic hnet, daß die Schutzbereiche durch eine Störstellendiffusion geformt sind, wobei die Leitfähigkeit des Halbleiterkörper» in diesem Bereich auf ein Leitfähigkeiteniveau angehoben wird, daß eine Oberflächeninversion in diesem Bereich, und damit Signalnebenflußwege sicher verhindert.
    41. Halbleiteranordnung nach einem oder mehreren der Ansprüche 37 bis 40, dadurch gekennzeichnet , daß die Torelektroden in jeweils aus einer, den Torbereich überdeckenden Oxydschicht und einer darauf angebrachten Metallschicht besteht, und daß die Oxydschicht, sowie die Metallschicht mit Teilen der Schutsbereiche überlappen.
    42. Halbleiteranordnung naoh Anspruch 41, dadurch gekennzeichnet , daß die Torelektrode als Silicium-Torelektrode aufgebaut ist.
    43. Halbleiteranordnung nach einem oder mehreren der Ansprüche 37 bis 42, dadurch gekennzeichnet , daß der Halbleiterkörper und die einzelnen Diffusionsbereiehe aus Silicium bestehen.
    44. Halbleiteranordnung nach einem oder mehreren der Ansprüche 37 bis 43, dadurch gekennzeichnet , da* der Halbleiterkörper sowie der dritte bzw. Torbereioh aus P~- Ieitenden Material mit verhältnismäßig hohem Widerstand bestehen.
    45. Halbleiteranordnung naoh eint» oder mehreren dtr Ansprüche 37 bis 43, dadurch gekennzeichnet , dft* der
    BAD ORIGINAL
    209828/0886
    M238P/G-647/8
    Halbleiterkörper und der dritte bzw. Torbereich aus N~- leitendem Material mit verhältnismäßig hohem Widerstandawert bestehen.
    46. Halbleiteranordnung naeh einem oder mehreren der Ansprüche 37 bis 45» dadurch gekennzeichnet , daß die Torelektrode für die Steuerung des Stromflusses durch den Torbereich im Steigerungs- oder Anreicherungebetrieb (Verstärkungstyp) arbeitet»
    47. Halbleiteranordnung nach einem oder mehreren der Ansprüche fc 37 bis 45, dadurch gekennzeichnet , daß die
    Torelektrode sur Verhinderung des Stromflueees im Torbereich im Verarmungsbetrieb arbeitet.
    48. Halbleiteranordnung nach Anspruch 37, dadurch g β k e η η -ieiohnet , daß der erste Bereich an einer positiven Potentialquelle liegt,
    49« Halbleiteranordnung nach Anspruch 37» dadurch g β k e η η -zeichnet, daß der erste Bereich an Massenpotential liegt.
    ~ 50, Halbleiteranordnung mit vorzugsweise Feldeffekttransistoren» * wobei zwei Funktionsblßcke auf einem Halbleiterträger angeordnet sind, dadurch gekennzeichnet, daß ein erster« einen ersten Funktionsblock zugeordneter Bereieh (lusanmengefaßter Quellenbereich 154) und ein swelter, einem «weiten Funktionsblock zugeordneter Bereieh (168) vorhanden sind, die sieh bei einem verhältnismäßig niederem Widerstands· wert und «inen entgegengesehen Leitfähigkeitstyp von der Oberflächt des Halbleiterkörper« aus in diesen erstrecken, da* iwisehen den beiden Bereichen (154, 168) ein Isolationstorbereieh (166) vom ersten Leitfähigkeitβtyp und mit ver-
    BAD ORIGINAL
    209828/0886
    hältnismäßig hohem Widerstandswert vorhanden ist, wobei dieser Isolationetorbereieh mit einer Torelektrode versehen ist, die mit dem ersten Bereich in elektrischer Kontaktverbindung steht, und daß der erste Bereich sowohl den Isolationstorbereich als auch den zweiten Bereich umgibt, und durch den Torisolationsbereich aufgrund des, an die Torelektrode angelegten Potentials durch die Wirkung des Feldeffekts gegen den zweiten Bereich isoliert ist.
    51. Halbleiteranordnung nach Anspruch 50, dadurch gekennzeichnet , daß der im ersten Bereich (154) angeordnete Punktionsblock mit einer Ausgangsklemme über einen metallischen Leiterstreifen (172) an eine lingangsklemme am zweiten, den zweiten Funktionsblock umfassenden Bereich (168) angeschlossen ist.
    52. Halbleiteranordnung nach Anspruch 50, dadurch gekennzeichnet , daß der IadLationstorbereich einstückig mit dem Halbleiterkörper (13) augebildet ist,
    53. Halbleiterkörper nach einem oder mehreren der Ansprüche 50 bis 52, dadurch gekennzeichnet , daß die auf dem Isolationstorbereich (166) angeordnete Torelektrode aus einer Oxydschicht und einer darüber angeordneten Metallschicht besteht und an ein Potential derart angeschlossen ist, daß durch Feldeffektwirkung ein SignalfluÄ durch den Torbereich verhindert wird.
    54. Halbleiteranordnung nach einem oder mehreren der Ansprüche 50 bis 53, dadurch gekennzeichnet , daß der Halbleiterträger aus Silicium besteht und daß die Torelektrode als SiIicium-Torelektrode ausgebildet ist«
    1Λ. Halbleiteranordnung nach einem oder mehreren der Ansprüche '/) his *A, '1%<lur<sh gekennzeichnet , daß der
    BAD ORIGINAL '/ fj Ί H s Ί I (j l; ίι I1
    ν?
    M238P/G-6W8
    Halbleiterträger P~-leitend ist und ein verhältnismäßig hohen Widerstand aufweist.
    56* Halbleiteranordnung nach einem oder mehreren der Ansprüche 50 bis 54, dadurch gekennzeichnet , daß der Halbleiterträger N~-leitend ist und einen verhältnismäßig hohen Widerstand aufweist.
    57* Halbleiteranordnung nach einem oder mehreren der Ansprüche 50 bis 56, dadurch gekennzeichnet , daß die Torelektrode in einem Steigerungs- oder Anreicherungsbetrieb P zur Steuerung des Stromflusses durch den Torbereich arbeitet.
    58. Halbleiteranordnung nach einem oder mehreren der Ansprüche 50 bis 56, dadurch gekennzeichnet , daß die Torelektrode im Verarmungsbetrieb arbeitet und einen Stromfluß durch den Torbereich verhindert.
    59» Halbleiteranordnung, vorzugsweise Feldeffekttransistor, mit in einem Halbleiterträger von einem ersten Leitfähigkeit styp und einem verhältnismäßig hohen Widerstandswert angeordneten ersten und zweiten Bereich vom entgegengesetzen Leitfähigkeitstyp mit verhältnismäßig niederem Widerstand und mit einer Vielzahl von Torbereichen, die den ersten und zweiten Bereich voneinander trennen und einen verhältnismäßig hohen Widerstand bei der ersten Leitfähigkeit haben, dadurch gekennzeichnet , daß eine Vielzahl von Schutzbereichen (206, 207) zusammen mit den Torbereichen und einer entsprechenden Vielzahl von Abstandsbereichen (201, 202) den zweiten Bereich (199) umgeben, wobei die Torbereiche an die Schutzbereiohe angrenzen, daß eine entsprechende Vielzahl von Torelektroden (203, 204) auf der Vielzahl der Torbereiche angeordnet ist, wobei die Torelektroden mit ihren Enden zumindest einen Teil der
    BAD ORIGINAL
    7 U Ü b,. ;· / 0 U 8 K
    VS
    M238P/Q-64T/8 Q
    Schutzbereiche überlappen und daß zumindest eine Torelektrode über einen Metall-Leiterstreifen (210) elektrisch mit dem ersten Bereich (198) verbunden ist, so daß das an diesem Torbereich wirksame Potential einen Signalfluß durch den darunterliegenden Torbereich verhindert.
    60* Halbleiteranordnung nach Anspruch 59, dadurch gekennzeichnet , daß die Torbereiche einstückig mit dem Halbleiterträger ausgebildet sind, und daß die, die ersten und «weiten Bereiche von den Schutzbereichen trennenden Abstandsbereiche (201, 202) vom ersten Leitfähigkeitstyp mit verhältnismäßig hohem Widerstandwert sind.
    61. Halbleiteranordnung nach den Ansprüchen 59 und 60, dadurch gekennzeichnet , daß die Abstandsbereiehe einstückig aus dem Halbleiterträger gebildet sind.
    62. Halbleiteranordnung nach den Ansprüchen 59 bis 61, dadurch gekennzeichnet , daß die Torelektrode als Siliciura-Torelektrode ausgebildet ist und aus einer Oxydsdicht besteht, die mit einer Metallschicht bedeckt ist, und daß an den Enden der Torelektrode sowohl dl· Oxydsohicht als auch die Metallschicht über die Schut!bereich· übergreift.
    63. Halbleiteranordnung nach einem oder mehreren der Ansprüche 59 bis 62, dadurch gekenn se lehnet , daß dit Schut!bereich· (206, 207) durch eint Störstellendiffusion gebildet sind, wodurch die Leitfähigkeit soweit erhöht wird, daß in diesem Bereich keine Oberflächeninversion in einem solchen Umfang stattfindet, daß ein Signalfluß durch den Schutsbereich auftritt.
    64. Halbleiteranordnung nach einem oder mehreren der Ansprüche 59 bis 63, dadurch gekennseiehnet , daß der Halbltiterträger aus Silicium besteht und P~-leit#nd lit.
    209828/0886 BAD ORIG»1-
    M238P/G-647/8
    5b
    65. Halbleiteranordnung nach einem oder mehreren der Ansprüche 59 bis 63, dadurch gekennzeichnet , daß der aus Silicium bestehende Halbleiterträger N~-leitend ist,
    66. Halbleiteranordnung nach einem oder mehreren der Ansprüche 59 bis 65* dadurch gekennzeichnet , daß die Torelektrode im Steigerunge- oder Anreioherungsbetrieb arbeitet.
    67. Halbleiteranordnung nach einem oder mehreren der Ansprüche 59 bis 65» dadurch gekennzeichnet , daß die Torelektrode im Verarmungsbetrieb arbeitet.
    68. Halbleiteranordnung nach einem oder mehreren der Ansprüche 59 bis 67» dadurch gekennzeichnet , daß der erste Bereich ein erweiterter Quellenbereich ist, daß der zweite Bereich durch eine weitere Vielzahl von Schutzbereichen und Abstandsbereichen sowie eine weitere Vielzahl von Torbereiehen in eine weltre Vielzahl von Bereichen unterteilt ist (Flg. 16)» die als Quellenbereiche, Senkenbereiche und zusammengefaßte Quellen-Senkenbereiche wirksam sind, und da* die» den ersten vom zweiten Bereich trennenden Torbereiehe durch Trennbereiche (258) in aktive Torbereiehe und isolierende Torbereiohe unterteilt sind» wobei die Torelektrode des isolierenden Torbereiohes mit dem ersten Bereich leitend verbunden 1st.
    69. Halbleiteranordnung nach Anspruch 66» dadurch gekennzeichnet , daft die Trennbereiche aus Sehutzbereiehen (260) und Abstandsbereiehen (262) bestehen,
    70. Halbleiteranordnung, vorzugsweise Feldeffekttransistor, al« in einem Halbleitertrtger von einen ersten Leitfähigkeitstyp und verhältnismäßig hohea Widerstandiwert angeordneten ersten und zweiten Bereichen voa entgegengesetzten
    BAD ORIG(NAL 209828/0886
    Leitfähigkeitstyp und verhältnismäßig niederem Wideretandswert und mit dritten Bereichen, die zwischen den ersten und zweiten Bereichen liegen und einen verhältnismäßig hohen Widerstandswert bei der ersten Leitfähigkeit haben, dadurch gekennzeichnet , daß innere Schutebereiche (316) und ein äußerer Schutzbereich (326) mit verhältnismäßig niederem Widerstand bei der ersten Leitfähigkeit vorhanden sind, daß innerhalb des ersten Bereichs (312) eine Vielzahl von swelten Bereichen vorhanden sind, die von den inneren Schutebereichen sowie den, an sie angrenzenden Abstandsbereichen und den dritten Bereichen einerseits oder einem inneren Schutzbereich und einem äußeren Schutzbereich sowie den an sie angrenzenden AbStandsbereichen und einem dritten Bereich andererseits begrenzt sind, daß über den dritten Bereichen Torelektroden angeordnet sind, die sich über Teile der Schutzbereiche erstrecken und bewirken, daß der Signalfluß aufgrund der Feldeffektwirkung unter Vermeidung von Nebenschlußwegen um die dritten Bereiche herum zwischen den ersten und «weiten Bereichen nur durch die von den Torelektroden kontaollierten dritten Bereichen erfolgt.
    71· Halbleiteranordnung nach Anspruch 70, dadurch gekennzeichnet , daß die dritten Bereiche einstückig mit dem Halbleiterträger ausgebildet sind und einen verhältnismäßig hohen Widerstandwert bei der ersten Leitfähigkeit haben.
    72. Halbleiteranordnung nach den Ansprüchen 70 und 71» dadurch gekennzeichnet , daß der erste Bereich ein Quellenbereich ist, daß die zweiten Bereiche Senkenbereiche und/oder zusammengefaßte Quellen-Senkenbereiche sind, und daß die dritten Bereiche Torbereiche sind, die in die Abstandsbereiohe übergehen und an die Schutzbereiche angrenzen.
    2 Ü Ü 8 V u / Q β 8 H BAD ORIGINAL
    M238P/G-6M7/8 [j
    73. Halbleiteranordnung nach den Ansprüchen 70 bis 72, dadurch gekennzeichnet , daß die Torbereiche und die Abstandsbereiche einstückig mit dem Halbleiterträger ausgebildet sind.
    74, Halbleiteranordnung nach den Ansprüchen 70 bis 73, dadurch gekennzeichnet , daß die zweiten Bereiche aus xumindest einem Senkenbereich und einem zusammengefaßten Quellen-Senkenbereich bestehen, und daß drei Torbereiche vorhanden sind, die den äußeren Torbereich gegen den Senkenbereioh sowie den zusammengefaßten Quellen-Senkenbereich und ferner den Senkenbereich gegen den zusammengefaßten Quellen-Senkenbereich abgrenzen, und daß über zumindest eine , auf einem Torbereich angebrachte Torelektrode, der Signalfluß in und aus den zusammengefaßten Quellen-Senkenbereich steuerbar ist.
    75* Halbleiteranordnung nach einem oder mehreren der Ansprüche 70 bis tkt dadurch gekennzeichnet , daß die Sohutsbereiche durch Diffusion mit einer, gegenüber der Leitfähigkeit des Halbleiterträgers, höheren Leitfähigkeit versehen sind, so daß eine Oberflächeninversion in einem Umfang,daß StOrsignale durch den Schutzbereioh übertragen werden, vermieden wird.
    76. Halbleiteranordnung naoh einem oder mehreren der Ansprüche 70 bis 75, dadurch gekennzeichnet , daß auf den Torbereichen als Torelektrode eine Oxydsehioht und darüber eine Metallschicht angeordnet ist, und daß die Oxydschicht sowie die Metallschicht bis über den Schutzbereioh verlaufen.
    77. Halbleiteranordnung nach einem oder mehreren der Ansprüche 70 bis 76 dadurch gekennzeichnet , daß der Halbleiterträger aus Silicium besteht und daß die Torelektrode eine Silicium-Torelektrode ist.
    BAD 2090zÖ/0886
    M238P/O-647/8
    78. Halbleiteranordnung nach einem oder mehreren der Ansprüche 70 bis 77» dadurch gekennzeichnet , daß der Siliciumträger aus P~-leitendem Silicium mit verhältnismäßig hohem Widerstandswert besteht.
    79* Halbleiteranordnung nach einem oder mehreren der Ansprüche 70 bis 77» dadurch gekennzeichnet , daß der Siliciumträger aus iT-leitendem Silicium mit verhältnismäßig hohem Wiederstandswert besteht.
    80. Halbleiteranordnung nach einem oder mehreren der Ansprüche 70 bis 79» dadurch gekennzeichnet , daß die Halbleiteranordnung als Metalloxyd-Silioiura-Feldeffekttransistor vom Steigerung»- oder Anreicherungstyp (Verstärkungstyp) ausgebildet 1st.
    81. Halbleiteranordnung nach einem oder mehreren der Ansprüche 70 bis 79» dadurch gekennzeichnet , daß die Halbleiteranordnung als Metalloxyd-Silioiura-Feldeffekttransistor vom Verarmungstyp ausgebildet ist.
    82. Halbleiteranordnung nach einem oder mehreren der Ansprüche 70 bis 81, dadurch gekennzeichnet , daß innerhalb eines von einem äußeren Sohutsbereich (326) umgebenen äußeren Quellenbereioh (302),zumindest ein weiterer Schut«bereich (316) mit einem Abstandsbereich (318) vorhanden 1st, daß iwisohen dem äußeren Sohutibereich und dem inneren Sohutibereich Torbereich· verlaufen, die in die Abstandsbereiohe (318, 328) übergehen und an die Sohutzbereioh« anschließen, daß weitere durch Torbereiohe gegeneinander getrennte Quellenbereiohe und Senkenberelohe innerhalb des von den Sohutsbereichen und den äußeren Torberelohen umsohlossenen Bereiohes vorhanden sind, und daß die Torbereiohe mit Torelektroden versehen sind, die mit zumindest einem Teil der Sohut!bereich· überlappen.
    209828/0886 BAD ORIGINAL
    M238P/G-647/8
    83. Halbleiteranordnung nach Anspruch 82, dadurch gekennzeichnet , daß zumindest ein Teil der «wischen den Schutzbereichen und den äußeren Torbereichen angeordneten Quellenbereichen und Senkenbereichen als zusammengefaßte Quellen-Senkenbereiche ausgebildet sind.
    84. Halbleiteranordnung nach einem oder mehreren der Ansprüche 70 bis 83» dadurch gekennzeichnet , daß innerhalb des äußeren Quellenbereichs (312) zumindest ein zweiter Schutzbereich (310) und ein an ihn angrenzender Abstandbereich (314) vorhanden ist, der duroh Torbereiche mit dem ersten inneren Sohutzbereich in Verbindung steht und zwischen den Torbereichen sowie den beiden inneren Sohutzbereichen Senkenbereiche und/oder Quellenbereiche bzw. zusammengefaßte Quellen-Senkenbereiche umfaßt, die duroh Torbereiche gegeneinander getrennt sind.
    85. Halbleiteranordnung nach einem oder mehreren der Ansprüche 70 bis 84, dadurch gekennzeichnet , daß zwischen, zumindest einem Teil der Sohutzbereiche und dem äußeren zusammengefaßten Quellenbereich (elektrische Kontaktverbindungen 334, 336, 340) vorhanden sind, wenn zwischen den Sehutzbereiehen und dem äußeren zusammengefaßten Quellenbertich keine Potentialdifferenz ansteht.
    BAD ORIGINAL
    209828/0886
DE19712154508 1970-11-02 1971-11-02 Halbleiteranordnung, insbesondere Feldeffekttransistor mit diffundierten Schutzbereichen und/oder isolierenden Torbereichen Pending DE2154508A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8654470A 1970-11-02 1970-11-02
US095521A US3868721A (en) 1970-11-02 1970-12-07 Diffusion guarded metal-oxide-silicon field effect transistors

Publications (1)

Publication Number Publication Date
DE2154508A1 true DE2154508A1 (de) 1972-07-06

Family

ID=26774863

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19717141390U Expired DE7141390U (de) 1970-11-02 1971-11-02 Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
DE19712154508 Pending DE2154508A1 (de) 1970-11-02 1971-11-02 Halbleiteranordnung, insbesondere Feldeffekttransistor mit diffundierten Schutzbereichen und/oder isolierenden Torbereichen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19717141390U Expired DE7141390U (de) 1970-11-02 1971-11-02 Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen

Country Status (8)

Country Link
US (1) US3868721A (de)
BE (1) BE774722A (de)
DE (2) DE7141390U (de)
FR (1) FR2112385A1 (de)
GB (3) GB1378146A (de)
IL (1) IL38044A0 (de)
IT (2) IT939700B (de)
NL (1) NL7115074A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123771A (en) * 1973-09-21 1978-10-31 Tokyo Shibaura Electric Co., Ltd. Nonvolatile semiconductor memory
IN144541B (de) * 1975-06-11 1978-05-13 Rca Corp
US4240093A (en) * 1976-12-10 1980-12-16 Rca Corporation Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors
EP0248267A3 (de) * 1986-06-06 1990-04-25 Siemens Aktiengesellschaft Monolithisch integrierte Schaltung mit zueinander parallelen Schaltungszweigen
US4860080A (en) * 1987-03-31 1989-08-22 General Electric Company Isolation for transistor devices having a pilot structure
US4864380A (en) * 1987-05-12 1989-09-05 General Electric Company Edgeless CMOS device
US5670816A (en) * 1989-04-07 1997-09-23 Kabushiki Kaisha Toshiba Semiconductor device
JP3267479B2 (ja) * 1995-10-11 2002-03-18 東芝マイクロエレクトロニクス株式会社 半導体集積回路装置
US6883894B2 (en) 2001-03-19 2005-04-26 Hewlett-Packard Development Company, L.P. Printhead with looped gate transistor structures
JP2006202860A (ja) * 2005-01-19 2006-08-03 Toshiba Corp 半導体装置及びその製造方法
US7511345B2 (en) * 2005-06-21 2009-03-31 Sarnoff Corporation Bulk resistance control technique

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3272989A (en) * 1963-12-17 1966-09-13 Rca Corp Integrated electrical circuit
US3403270A (en) * 1965-05-10 1968-09-24 Gen Micro Electronics Inc Overvoltage protective circuit for insulated gate field effect transistor
US3440502A (en) * 1966-07-05 1969-04-22 Westinghouse Electric Corp Insulated gate field effect transistor structure with reduced current leakage
US3427514A (en) * 1966-10-13 1969-02-11 Rca Corp Mos tetrode
US3518750A (en) * 1968-10-02 1970-07-07 Nat Semiconductor Corp Method of manufacturing a misfet
US3576478A (en) * 1969-07-22 1971-04-27 Philco Ford Corp Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode

Also Published As

Publication number Publication date
GB1378148A (en) 1974-12-18
NL7115074A (de) 1972-05-04
IT939699B (it) 1973-02-10
IT939700B (it) 1973-02-10
GB1378147A (en) 1974-12-18
DE7141390U (de) 1972-09-21
US3868721A (en) 1975-02-25
GB1378146A (en) 1974-12-18
FR2112385A1 (de) 1972-06-16
BE774722A (fr) 1972-05-02
IL38044A0 (en) 1972-01-27

Similar Documents

Publication Publication Date Title
DE3816002C2 (de)
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE2706623C2 (de)
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE19704995A1 (de) Integrierte Hochspannungs-Leistungsschaltung
DE3519389A1 (de) Mosfet mit veraenderlicher leitfaehigkeit
DE3114970A1 (de) Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung
DE10160118A1 (de) Halbleiterelement
DE3537004A1 (de) Vdmos-baustein
DE2903534A1 (de) Feldeffekttransistor
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2536277A1 (de) Halbleiteranordnung
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE2154508A1 (de) Halbleiteranordnung, insbesondere Feldeffekttransistor mit diffundierten Schutzbereichen und/oder isolierenden Torbereichen
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE2406807B2 (de) Integrierte Halbleiterschaltung
EP0166386A2 (de) Integrierte Schaltung in komplementärer Schaltungstechnik
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE2531249A1 (de) Vielschicht-thyristor
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
DE19830179A1 (de) MOS-Transistor für eine Bildzelle
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen