DE3136682A1 - Transistor vom typ mit isoliertem tor - Google Patents

Transistor vom typ mit isoliertem tor

Info

Publication number
DE3136682A1
DE3136682A1 DE19813136682 DE3136682A DE3136682A1 DE 3136682 A1 DE3136682 A1 DE 3136682A1 DE 19813136682 DE19813136682 DE 19813136682 DE 3136682 A DE3136682 A DE 3136682A DE 3136682 A1 DE3136682 A1 DE 3136682A1
Authority
DE
Germany
Prior art keywords
area
active area
active
transistor
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813136682
Other languages
English (en)
Other versions
DE3136682C2 (de
Inventor
Yasuhisa Iruma Saitama Omura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph & Telephone Public Corp Tokyo
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph & Telephone Public Corp Tokyo, Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph & Telephone Public Corp Tokyo
Publication of DE3136682A1 publication Critical patent/DE3136682A1/de
Application granted granted Critical
Publication of DE3136682C2 publication Critical patent/DE3136682C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Thyristors (AREA)

Description

36682
PATENTANWALT DIPL.-ING. ULRICH KINKELIN 7032 Sindelfingen -auf dem Goldberg- Weimarer Str. 32/34 Telefon 07031/86501
' &' Telex 7265509 rose d
14. September 1981
12 159
Nippon Telegraph & Telephone Public Corporation
1-6, Uchisaiwoicho 1-chome, Chiyoda-ku, Tokyo, Japan
TRANSISTOR VOM TYP MIT ISOLIERTEM TOR
Die Erfindung betrifft einen Transistor gemäss dem Oberbegriff des Hauptanspruchs.
Als aktive Elemente wurden Transistoren unterschiedlicher Art entwickelt. Gemäss ihres Stromverhaltens werden sie in Transistoren klassifiziert, die Sättigungsstrom-Eigenschaften haben, wie z.B. der bipolare Sperrschicht-Transistor, ein Feldeffekt-Transistor oder dergleichen, der die gleichen Eigenschaften, wie eine Pentode und Transistoren mit nicht sättigenden Stromeigenschaften, wie z.B. ein statischer Induktions-Transistor (SlT). Es sind vielfältige Bauweisen für den erstgenannten Typ bekanntgeworden, um unterschiedliche Anwendungsgebiete abzudecken. Da dieser Typ jedoch Stromsättigungs-Eigenschaften hat, ist er als Transistor für Fälle nicht geeignet, in denen man mit grossen Strömen umgehen muss. Die Aufmerksamkeit hat sich deshalb auf solche Transistoren wie einen SIT verlagert, der nicht sättigende Stromeigenschaften hat.
12159 31_3£_682
Wie es z.B. in einer Arbeit aus I.E.E.E. Transactions of Electronic Devices, Band Ed-22, Nr. 4, April 1975, Seiten 185 bis 197 hervorgeht, hat der SIT den grundlegenden Aufbau, wonach er einen Quellenbereich umfasst, der eine diffundierte Schicht vom N Typ auf der Oberfläche eines Substrats vom N-Typ aufweist, sowie einen Torbereich, der aus einer diffundierten Schicht vom P Typ besteht und an den Quellen-Bereich angrenzt sowie eine grössere Tiefe als die diffundierte Schicht vom N Typ hat. Ferner einen Senkenbereich aus einer diffundierten Schicht vom N Typ, der auf der rückseitigen Oberfläche des Substrats aufgebracht ist und wobei die Dicke der Verarmungsschicht gemäss dem Betrag einer Tor-Spannung gesteuert wird, die an den Tor-Bereich angelegt wird, so dass der Strompfad zwischen dem Quellen-Bereich und dem Senken-Bereich EIN/AUS geschaltet werden kann.
Da der SlT ein unipolares Element ist, welches nur Majoritäts-Träger als Träger
3 2
verwendet, liegt seine Grenze für die Stromdichte bei etwa 10 A/cm , so dass ein schwerwiegender Nachteil darin besteht, dass es unmöglich ist, mit der Stromdichte über diese Obergrenze hinauszugehen. Um ausreichend hohe Eigenschaffen zu erhalten, besteht der Wunsch, den SIT als vertikalen Typ aufzubauen. Dieser vertikale Aufbau macht es jedoch schwierig, den SIT in integrierten Schaltungen herzustellen. Um z.B. den SIT in integrierte Schaltungen einarbeiten zu können, ist es im allgemeinen notwendig, die Senkenklemme zu derjenigen Seife herauszuführen, an der auch die Quellenklemme herauskommt, mit Ausnahme einer gemeinsamen Senkenklemme. Hierzu ist es notwendig, eine überdeckte Schicht mit einem
12 159 -7-
Bereich hoher Verunreinigung^Konzentration vorzusehen, die die verdeckte Schicht mit der Senken-Elektrode gerade so wie'ein bipolarer Transistor vom vertikalen Typ verbindet. Dies vergrössert nicht nur die Anzahl der Herstellungsschritte, sondern macht sie auch komplizierter und vergrössert den Reihen-Widerstand des Elements. Weil darüber der SIT einen vertikalen Aufbau hat, kann er nur dazu verwendet werden, zweidimensionale LSI 's herzustellen, von denen man der Ansicht ist, dass sie in der Zukunft häufiger verwendet werden.
Um einem SIT7 der ein Substrat aus N-Silicium verwendet, nicht sättigende Eigenschaften anzuerziehen, muss die zwischen die Tor-Elektrode und den Quellenbereich angelegte Spannung V^ und die an den Senkenbereich angelegte Spannung V-.- auf einen Bereich beschränkt bleiben, der durch die Ungleichung V__< Vrvc^ 0 angegeben ist, so dass es mit einem SIT unmöglich ist, eine Schaltung herzustellen, die unter jeder beliebigen Arbeitsbedingung arbeitet und auch zugleich als logische Schaltung arbeitet, ähnlich einem üblichen MOS FET.
Aufgabe der Erfindung ist es, einen IG-Transistor anzugeben, mit dem man eine hohe Stromdichte erreichen kann. Ferner soll man mit dem Transistor in der Lage sein, eine integrierte Schaltung insbesondere ein dreidimensionales LSI herzustellen. Ferner soll der Transistor eine hohe Verstärkungsfaktor-Konstante und niederes Wänmerduschen haben. Schliesslich soll der Transistor einen breiten Arbeitsspannungs-Bereich haben»
Erfindungsgemöss wird diese Aufgabe durch die aus dem kennzeichnenden Teil des Hauptanspruchs ersichtlichen Merkmale gelöst.
159 -9-
Die Erfindung wird nunmehr anhand bevorzugter Ausführungsbeispiele beschrieben. In der Zeichnung zeigen:
Fig. 1 im Querschnitt ein Ausführungsbeispiel eines Transistors mit isoliertem
Tor,
Fig. 2 eine äquivalente Schaltung zum Transistor nach Fig. 1,
Fig. 3A, 3B und 3C
Querschnitte zur Erläuterung der Wirkungsweise des Transistors nach Fig. 1 bei an die verschiedenen Elemente angelegte Spannungen und der Art und Weise, wie Elektronen und Löcher durch die angelegten Spannungen erzeugt werden,
Fig. 4A bis 4D
Schaubilder über Energiediagramme zwecks Erläuterung der Wirkungsweise des Transistors von Fig. 1,
Fig. 5A und 5B
Schaubilder jeweils den L - V .^ Verlauf und den L„- V~^ Verlauf des Transistors von Fig. 1 zeigen,
Fig. 6A und 6B
Querschnitte, die den Anschluss der Quellen-Elektrode zeigen zwecks Bildung der Sättigungsstrom-Eigenschaften des erfindungsgemässen Transistors und zur Darstellung des Verhaltens oder der Bewegung der Tröger in einem aktiven Bereich,
Fig. 7 ein Schaubild, das Beispiele von Sättigungsstromverhalten eines er-
findungsgemässen Transistors zeigt, der Eigenschaften gemäss den Fig. 5A und 5B hat,
Fig. 8 einen Querschnitt durch ein abgewandeltes Ausführungsbeispiel des
Transistors von IG-Typ (insulated gate),
Fig. 9A und 9B
Querschnitte und Draufsichten eines anderen Ausführungsbeispiels,
Fig. 10 eine Funktionsskizze zur Erläuterung der Arbeitsweise des Transistors von Fig. 9
Fig. 11 einen Querschnitt durch einen dreidimensionalen LSI, der unter Verwendung eines IG-Transistors gemäss der Erfindung hergestellt wurde und
Fig. 12 eine äquivalente Schaltung des LSI aus Fig. 11.
Gemäss Fig. 1 umfasst der IGT ein Halbleitersubstrat 1 aus monokristallinem Silicium mit einem spezifischem Widerstand von 10 Ohm-cm und einer Dicke von 350 Mikrometer , einer Isolierschicht 2 aus Siliciumoxid mit einer Dicke von 470 nm beispielsweise und einer Halbleiterschicht 3 aus monokristallinem Silicium mit einer Dicke von 260 nm, die auf der Isolierschicht 2 gebildet wurde. Beispielsweise zeigt die US-PS 4 241 359 einen Aufbau, bei dem eine Halbleiterschicht 3 aus monokristallinem Silicium auf einer Isolierschicht gebildet wird. Beim Ausführungsbeispiel nach Fig. umfasst die Halbleiterschicht 3 einen Kathoden-Bereich 4, einen aktiven Bereich
31366
12 159 -Π-
und einen Anoden-Bereich 6r die in der erwähnten Reihenfolge horizontal nebeneinander liegen. Der Kathoden-Bereich 4 besteht aus einer monokristallinen Silicium-
+ ■ 19 3
schicht vom N Typ mit einer Donatoren-Konzentration von 5 χ 10 Atomen/cm beispielsweise. Der aktive Berich 5 ist vom gleichen Leitfähigkeitstyp wie der Kathodenbereich und wird aus einer monokristallinen Siliciumschicht vom N-Typ gebildet und hat eine niedere Donatoren-Verumreinigungs-Konzentration von 4x10 Atomen/cm als beispielsmassige Angabe. Der Anodenbereich 6 hat einen Leitfähigkeitstyp entgegengesetzt zu demjenigen des Kathodenbereichs 4 und besteht aus einer monokristallinen Siliciumschicht vom P Typ und hat eine Akzeptoren-Verunreinigungs-Konzentration
20 3
von 2x10 Atomen/cm als beispielsweise Angabe, Der aktive Bereich 5 ist so aufgebaut, dass seine Dicke geringer als 7^ /2 mal der Debye Länge L_.p ist, die in der monokristallinen Siliciumschicht vom N Typ vorliegt, welche den aktiven Bereich 5 umfasst.
In diesem Fall ist die Debye Länge die sogenannte Störstellen-Debye Länge, Sie kann durch folgende Gleichung ausgedrückt werden:
2 £s
DE 2
Diese Gleichung ist in dem Buch von A, Many et al "Semiconductor Surfaces", veröffentlicht, das 1965 von der North-Holland Publishing Company, veröffentlicht wurde.
12 159 -12-
In der Gleichung stellt £ die Die lektrizitäts-Konstante des Halbleiters darf die für den Fall von Silicium 11,17 χ 8,85 χ ΙΟ" (F/cm) beträgt, k ist die
-23
Boltzmann-Konstante, die 1,38 χ 10 (J/K) beträgt. T ist di e absolute Temperatur (°K). q ist eine Einheitsladungsmenge, die 1,6 χ 10 (C) beträgt. Nn ist die Träger-Konzentration eines Halbleiters, der eine Verunreinigung enthält. Es sei angenommen, dass der IG-Transistor nach der Erfindung bei einer Raum-Temperatur von T = 300 K betrieben wird, da N- bei Raum-Temperatur 300 K gleich der Verunreinigungs-Konzentration ist. Ferner sei angenommen, dass die Donatoren-Verunreinigungs-Konzentration des monokristallinen Siliciums vom N Typ mit der
λ Α
aktiven Region 5 = 4x10 Atomen/cm ist und dass die Debye-Länge etwa bei 290 nm liegt. Demgemäss ist in diesem Falle die Dicke des aktiven Bereichs 5 kleiner als 455 nm. Durch einen Tor-Isolierfilm 7 aus einem Silicium-Oxid-Film mit einer Dicke von beispielsweise 50 nm hindurch wird auf dem aktiven Bereich 5 eine Tor-Elektrode 8 gebildet. Auf dem Kathodenbereich 4 und dem Anoden-Bereich 6 jeweils ist eine Kathoden-Elektrode 9 und eine Anoden-Elektrode 10 als OhmSche Kontakte ausgebildet.
Beim oben beschriebenen Aufbau liegt der Grund, die Dicke des aktiven Bereichs 5 kleiner als "TC/2 mal der Debye-Länge L__ zu machen darin, dass es notwendig ist, die Anzahl der Majoritäts-Träger (in diesem Falle der Elektronen) in danaktiven Bereich 5 grosser zu machen als die Donatoren-Verunreinigungs-Konzentration Nn im aktiven Bereich 5, wo die an die Tor-Elektrode 8 und an die Kathoden-Elektrode 9
12 159 _l3-
angelegte Spannung Vq^ grosser ist als die flachbändige Spannung Vp„ an der Berührungsfläche zwischen dem aktiven Bereich und dem Tor-Isblierfilm 7. Den Wert von TC /2 Faktor kann man aufgrund folgender theoretischen Betrachtung erhalten: Man bestimmt die Entfernung in Richtung der Tiefe des aktiven Bereichs indem man die Zwischenschicht zwischen dem aktiven Bereich und dem Tor-Isolierfilm 7 als Bezugsort wählt. Man nimmt an, dass die Konzentration der Majoritäts-Träger in den aktiven Bereichen 5 = η (X) ist, wobei der Wert von η (χ ) ungefähr durch die folgende Poison-Gleichung ausgedrückt werden kann:
d*2
(2)
In dieser Gleichung stellt P das Potential dar, das in Bezug auf das Fermin-Niveau des Halbleiters gemessen wird und ζ ist die Dielektrizitäts-Konstante des Halbleiters, η (χ) befriedigt die folgende Gleichung im Gleichgewichtszustand:
η (5φ = Np. exp (<JjD/KT) .... (3)
Wenn man die Gleichungen 2 und 3 unter folgenden Rand-Bedingungen
0 («Ο =0
0 (0) = 0
jiß. =o
12 159 -U-
und einer Dicke d eines Bereichs mit Überschuss-Träger-Konzentration löst, kann man den Wert η (Je) durch die folgende Gleichung 4 ausdrücken, indem man die Debye-Länge L^ (Gleichung 1) verwendet:
η (X) = % [tan2 (X) ADE _ Q +0 (4)
darin ist C = tan LVexP (010s/KT) ~ U in welcher Gleichung wiederum
das Oberflächen-Potential für den Fall X=O darstellt.
Üblicherweise ist es möglich, 0 ^ kil/q (^ 0.026 V)zu machen, wodurch C =3C/2 wird.
Wenn man diejenige Entfernung, bei der η 5c) = der Donatoren-Verunreinigungs-Konzentration ND des aktiven Bereichs 5 wird mit d bezeichnet und da η (d) = Np. ist, können wir den Wert von d aus der Gleichung 4 bestimmen. Wir erhalten
d =X/2
Um eine Beziehung η (X) T^- Nn zu befriedigen, muss die Dicke t des jeweiligen Bereichs eine Beziehung
*e
befriedigen.
Fig. 2 zeigt die äquivalente Schaltung des IG-Transistors von Fig. 1.
Die Flachband-Spannung von Vp„ an der Grenzfläche zwischen dem Tor-Isolierfilm und dem aktiven Bereich wird durch folgende Gleichung ausgedrückt:
VCR = 0ms - Q /C
FB ^ ss ox
wobei 0ms die Differenz zwischen den Arbeitsfunktionen des Tor-EIektrodenmaterials und dem Material des aktiven Bereichs darstellt, C die Tor-Kapazität ]e Flächeneinheit darstellt und Q die Grenzflächen-Ladungsdichte an der Grenzfläche zwischen dem Tor-Isolierfilm und dem aktiven Bereich darstellt. Die Spannung V~v schafft
1 VJ7IV
Vj7iV
die Majoritöts-Ladungsträger, d.h. die Elektronen, und zwar in dem aktiven Bereich 5 und da die Dicke des aktiven Bereichs kleiner als T/2 mal der Debye Länge ist, ist der aktive Bereich 5 mit Elektronen angefüllt. Dies hat zum Ergebnis, dass der Anoden-Übergang umgekehrt vorgespannt wird, wodurch die Injektion der Minoritäts-Ladungsträger, d.h. der Löcher gestoppt wird und zwar aus dem Anoden-Bereich 6 heraus, so dass der Gl-Transistor abgeschaltet wird.
Um den Gl-Transistor einzuschalten, macht man V^w grosser als Vc~ undVA1/ wird grosser gemacht als (V_„ - V_D). Dadurch wird das Potential (Vc~ - V_n)
vjl\ t"D r\j rü
am einen Ende des aktiven Bereichs 5 nahe dem Anodenbereich 6 kleiner als das Anoden-Potential V. ^1 so dass die Anoden-Sperrschicht in Durchlassrichtung vor-
12 159 - "
gespannf ist. Wie in der Darstellung von Fig. 3B gezeigt, wird daher eine grosse Menge Minoritäts-Träger (Löcher) in den aktiven Bereich 5 aus dem Anodenbereich 6 injiziert, während zur gleichen Zeit Majoritäts-Träger (Elektronen) der gleichen Menge von dem Kathoden-Bereich 4 aus in den aktiven Bereich 5 injiziert werden, so dass der IG-Transistor eingeschalfet wird und den Anoden-Strom L^ durchlässt. Dabei wird in Betracht gezogen, dass die aus dem Anodenbereich ό in den aktiven Bereich 5 injizierten Löcher einer vollständigen Re-Kombination in den Rekombinations-Zentren des aktiven Bereichs 5 unterworfen werden und dass der Anoden-Strom L^ sich aus dem Rekombinations-Strom der Löcher und dem Driftstrom der entsprechenden Elektronen besteht.
Fig. 4A bis 4D zeigen die Energie-Bänder, aus denen man ein unter der Sättigung liegendes Stromverhalten erkennen kann.
Fig. 4A zeigt das Energie-Band für den Fall, dass beide Spannungen Va und V—., Null sind. Bei genauerer Betrachtung sieht man, dass das Energie-Band an der Grenzfläche zwischen dem Kathoden-Bereich 4 und dem aktiven Bereich 5 etwas angehoben ist und zwar weil Elektronen von dem Kathoden-Bereich 4 zum aktiven Bereich 5 fHessen, so dass das Energie-Band im aktiven Bereich schmal ist, aber nach oben steigt, weil an der Grenzschicht zwischen dem aktiven Bereich 5 und dem Anoden-Bereich 6 wegen eines eingebauten Potentials eine Verarmungs-Zone hat.
Beim Energie-Band nach Fig. 4 B ist eine solche Spannung an die Tor-Elektrode 8 angelegt, die macht, dass die Spannung Vp^ grosser ist als die schmalbandige Spannung Vpß, während die Spannung V. „ auf 0 Volt gehalten wird. Wegen der aufgezwungenen Spannung V^^, liegt das Energie-Band im aktiven Bereich 5 niederer als im Kathoden-Bereich At während das Energie-Band im aktiven Bereich 5 immer noch schmal ist, weil Va ^ = 0 ist. Das Energie-Band am Ende des aktiven Bereichs 5 nahe des Anoden-Bereichs 6 liegt höher, um (V^^- VCD) als dies in Fig. 4A gzeigt ist. Diese Spannung (V~y. - V™) verhindert die Injektion von Löchern aus dem Anoden-Bereich-6 in den aktiven Bereich 5.
Das Energie-Band für den Fall, bei dem VAW, grosser ist als (V1^1, - VCD) und
AlS. L3IS. I" D
^GK 9rösser 'si a's ^FG' lsi 'n ^'g* ^ ^ 9eze'9*· Wenn man dies mit Fig. 4B vergleicht, dann sieht man, dass das Energie-Band im aktiven Bereich 5 sich zum Anodenbereich 6 neigt, da die Spannung V. ., aufgezwungen wird. Da jedoch die Beziehung Vi ^ ^ ^CK " ^FB^ existiert, bleibt die Anoden-Sperrschicht in ihrem in Sperr-Richtung vorgespannten Zustand, so dass kein nennenswerter Betrag an Minoritäts-Trägern (d.h. Löchern) aus dem Anodenbereich 6 in den aktiven Bereich 5 injiziert werden. Wie oben beschrieben, wird der IG-Transistor abgeschaltet, wenn die Beziehung V.^ ^CK ~ ^FF^ befriedigt ist.
Sofern Vi grosser ist als (V--.]^ - VFR) wird die Anoden-Sperrschicht in Durchlass-Richtung vorgespannt, wie oben beschrieben, so dass ein Rekombinations-Bereich am einen Ende des aktiven Bereici * nahe des Anoden-Bereichs 6 gebildet wird, indem
die Elektronen rekombinieren. Wie in Fig. 4D gezeigt, koexistieren unter diesem Zustand im Rekombinations-Bereich die Majoritäts-Träger, d.h* Elektronen, mit den Minoritäts-Trägern, d.h. Löchern, so dass die Fermi-Niveaus Ep (n) und Ep (p) der Elektronen und Löcher jeweils erscheinen.
Durch eine in Fig. 3C gzeigte Massnahme kann der IG-Transistor eingeschaltet werden. Dementsprechend wird eine negative Spannung V.^.^ und eine positive Spannung Vai/ mit Bezug auf die Kathoden-Elektrode 9 an die Tor-Elektrode 8 bzw. an die Anoden-Elektrode 10 angelegt. Da die Spannung V^., negativ ist, verarmen nahezu alle Bereiche des aktiven Bereichs, so dass ein Inversions-Bereich verursacht wird und zwar durch Löcher, bei und nahe der Grenzschicht zwischen dem aktiven Bereich 5 und dem Isolierfilm 7. Da andererseits die Spannung Va j, pesitiv ist, werden Löcher aus dem Anoden-Bereich 6 durch die Inversionsschicht und den aktiven Bereich 5 in den Kathoden-Bereich 4 injiziert. Zur gleichen Zeit werden Elektronen durch den aktiven Bereich 5 aus dem Kathoden-Bereich 4 in den Anoden-Bereich 6 injiziert. Dementsprechend fliesst der Anoden-Strom zwischen der Anoden-Elektrode 9 und der Kathoden-Elektrode 10. Ein Beispiel nicht sättigbarer Stromeigenschaften, die man durch die oben beschriebenen Operationen erhält, wird in den Fig. 5A und 5B gezeigt. Diese Eigenschaften erhielt man für den Fall, dass die Dicke der Isolierschicht 2,470 nm waren, die Dicke des aktiven Bereichs 260 nm waren, die Donatoren-Verunreinigungs-Konzentration des aktiven Bereichs
Λα
5 = 4x10 Atomen/cm war, die Länge und Breite des im aktiven Bereich 5
12 159 -19-
gebildeten Kanals Sun bzw. 35 Am waren, die Dicke des Tor-Isolierfilms 7 50 nm, die Dicke der Torelektrode 500 nm war, die Verunreinigungs-Konzentration
19 3
im Kathoden-Bereich 5x10 Atome/cm war und die Verunreinigungs-Konzentration
20 3
im Anoden-Bereich = 2x10 Atome/cm war.
Fig. 5A zeigt den Lw - V. „ Verlauf und zeigt, dass bei konstanter Spannung Vp„ der Strom anwächst, so wie die Spannung V» w. ansteigt, was einen nicht zur Sättigung führenden Stromverlauf bedeutet. Wird V~w erhöht, dann wird der Anfangswert von V.w, bei dem der Strom Lw zu fliessen beginnt, gross und danach ist der Lw - Va yr Verlauf immer noch nicht sättigbar. Der Grund, warum der Anfangswert von Vi w steigt, wenn V-»., steigt, liegt darin, dass wenn die Spannung V—w erhöht wird, die Konzentration der Majoritäts-Träger (Elektronen) vergrössert wird, was sich in einem Anstieg des Potentials im aktiven Element niederschlägt, und wodurch der aktive Bereich verarmt. Dementsprechend ist es notwendig, die Spannung αηζυηβ^ΘΠ/ wenn man Minoritäts-Träger aus dem Anoden-Bereich injizieren will.
Wie oben beschrieben kann der erfindungsgemässe IG-Transistor bei jeder V. w Spannung jeden Anodenstrom Lw ziehen, indem man in geeigneter Weise die Spannung wählt. Dies manifestiert einen sehr breiten Arbeitsbereich.
Sofern die Dicke des aktiven Bereichs viel grosser ist als die Debye Länge L ^ beispielsweise L_E = 0,29 /jm und die Dicke des aktiven Bereichs etwa
12159 -2°-
1 um ist, hat man die Möglichkeit, einen nicht sättigbaren Stromverlauf zu erhalten. Selbst wenn Vp., variiert wird und obwohl die Steigung des Kurverr verlaufs sich ändert, ändert sich unter diesen Bedingungen der Anfangswert der Spannung V.j, nicht, zu dem der Strom zu f Hessen beginnt, so dass der Arbeitsbereich, innerhalb dessen man zu einem Strom I * ^. kommt, extrem schmal ist.
Fig. 5B zeigt die L „ - V-.., Kurvenverläufe, die man erhält, wenn man den Kurvenverlauf nach Fig. 5A mit V-., als Parameter erneut niederschreibt. Wenn die Spannung V. „ konstant ist, dann fällt L ., so wie V-., steigt. Dieses Fallen von Lj^ bei Steigen von Vp^ wird durch die Tatsache verursacht, dass die Elektronen-Konzentration η im aktiven Bereich steigt, mit dem Ergebnis, dass das Fermi-Potential im aktiven Bereich 6, wodurch in wirksamer Weise das eingebaute Potential des PN-Übergangs steigt.
Wenn sich, wie oben beschrieben, ein nicht sättigbarer Kurvenverlauf manifestiert, dann tragen beim erfindungsgemässen IG-Transistor sowohl Löcher als auch Elektronen zum Fliessen des I ·., Stroms bei und es ist damit möglich, einen grossen Strom zu erzeugen. In dem in Fig. 5A gezeigten Fall ist die Stromdichte etwa 10 bis
5 2
10 A/CM , was um den Faktor 10 bis 100 höher Ifef als bei einem SIT.
Da, wie oben beschrieben, der erfindungsgemässe IG-Transistor eine ihohe Stromdichte hat, kann er mit dem gleichen Strom mit einer Element-Oberfläche von lediglich 1/3 derjenigen des SIT fertig werden, was für die Anwendung bei integrierten
Schaltungen äusserst vorteilhaft ist.
Es wird nun das Prinzip der Arbeitsweise bei Sättigungsstrom-Verlauf beschrieben.
Die Fig. 6A und 6B zeigen Prinzip-Schaltungen zum Anschluss der Apannungsquellen und des Verhaltens der Träger im aktiven Bereich 5.
Um Sättigungsstrom-Verhalten hervorzurufen, werden an die Tor-Elektrode 8 bzw. an die Anoden-Elektrode 10 Spannungen Vqis und V. ^ angelegt, die negativ in Bezug auf die Kathoden-Elektrode 9 sind.
Für den Fall dass Vp^ «^, V. „ -•*_ O vorhanden ist, dann wird auf dem gesamten Gebiet der Grenzfläche zwischen dem aktiven Bereich 5 und dem isolierfilm 7 gemäss Fig. 6A eine durch Löcher verursachte Inversionsschicht gebildet. Zu diesem Zeitpunkt und da die Spannung V» ^ negativ ist, ist der Kathoden-Bereich 4 und die Inversionsschicht in Sperrichtung vorgespannt. Da jedoch die Beziehung V^.,1 «wl χ, t gilt, ist die Löcher-Konzentration in der Inversionsschicht
GK\>\ VAK [
hoch. Dementsprechend fliesst ein Anoden-Strom L^ wegen des Tunneleffekts oder Lawinen-Effekts durch den Kathoden-Bereich 4 und den aktiven Bereich 5. Dieser Strom L ν steigt mit IVA J weiterhin: Da die Löcher-Konzentration
ieser Strom I a ^ steigt mit IV* J weiterhin:
in der Inversionsschicht mit IV,
steigt, so steigt auch L „.
12 159 -22-
Wenn in einem in Fig. 6B gezeigten Fall die Beziehung gilt ^Aic^y^ir -<. η
dann wird das durch V.,, erzeugte Feld stärker als das zur Inversionsschicht gehörige FeId7 welches durch Vp., in einen Bereich der Grenzschicht zwischen dem aktiven Bereich 5 und dem Tor- Iso Iationsfi Im 7 nahe dem Anoden-Bereich erzeugt wird. Hierdurch wird ein Abschür-Effekt erzeugt, durch den die Inversionsschicht bei einem Punkt 11 verschwindet. Der Punkt 11, bei dem die Inversionsschicht verschwindet, wird Abschnürpunkt geheissen und die Anodenspannung, bei der das Abschnür-Phänomen auftritt, wird Abschnürspannung V genannt. Dieses Abschnür-Phänomen vergrössert den Widerstandswerf zwischen dem Abschnürpunkt 11 und dem Anoden-Bereich 6, und zwar auf einen Wert, der wesentlich höher liegt als der Widerstandswert der Inversionsschicht selbst. Aus diesem Grund wir in einem Fall, bei dem eine Beziehung I VAW, J «^^Ί V j gilt, selbst wenn der J VA^ | -Wert
I Al^| =r I P J j AK. j
erhöht wird, der Anoden-Strom L^ nicht in einem nennenswerten Mass erhöht, was Sättigung bedeutet.
Fig. 7 zeigt Sättigungsstrom-Verläufe, die durch das oben beschriebene Prinzip erzielbar sind. Man erhielt sie, indem man einen IG-Transistor mit nicht sättigbarem Stromverlauf gemäss den Fig. 5A und 5B verwendet hat. Wenn die Vp., Spannung -5 Volt ist, dann wir d der Strom L^ mit der Spannung V. „ vergrössert, liegt jedoch mit einem Wert von etwa 0,6 mA in der Sättigung, nachdem die V. ^. Spannung die Abschnürspannung -5 Volt überschritten hat.
Selbst wenn der absolute Wert von V^1, auf - 3 Volt. - 4 Volt und - 5 Volt
Gn '
erhöht wird, zeigt die Differenze (L - V. ^) Sättigungsstromverlauf, wie dies durch die Kurven (a), (ja), und (c) jeweils gezeigt ist.
Beim oben beschriebenen Ausführungs-BeispieI können sowohl nicht gesättigte als auch gesättigte Kurven verlaufe erhalten werden, selbst wenn der aktive Bereich 5 aus einer monokristallinen Siliciumschicht vom P-Typ hergestellt ist.
Daman mit dem erfindungsgemässen IG-Transistor in der Lage ist, den Anodenstrom aus einer Oberfläche des Substrats durch einen Strompfad zu erhalten, der durch den Kathodenbereich 4, den aktiven Bereich 5 und den Anoden-Bereich 6 gebildet ist, die in horizontaler Richtung nebeneinander liegen, ist dieser Transistor zur Herstellung einer integrierten Schaltung geeignet.
Fig. 8 zeigt ein weiteres erfindungsgemässes Ausführungsbeispiel eines IG-Transistors . Diejenigen Teile, welche in Fig. 1 gezeigten Teilen entsprechen, tragen die gleichen Bezugszeichen. Bei diesem Ausführungsbeispiel wird der aktive Berei ch 5 durch einen ersten aktiven 5a mit einer Dicke von weniger als -Λ/2 der Debye-Länge L-^ gebildet sowie durch einen zweiten aktiven Bereich 5b, welcher dicker als der erste aktive Bereich ist und eine Dicke von beispielsweise 1000 nm hat. Der Kathoden-Bereich 4, der zweite aktive Bereich 5b, der erste aktive Bereich 5a und der Anoden-Bereich 6 liegen in horizontaler Richtung in der erwähnten Reihenfolge nebeneinander.
Durch den Tor-Isolierfilm 7 ist eine Tor-Elektrode 8 auf dem ersten aktiven Bereich 5a gebildet.
Da der erste aktive Bereich 5a eine Dicke kleiner als Sls/I mal der Debye-Länge l_P hat und da er benachbart zum Anoden-Bereich 6 angeordnet ist - genau wie beim Ausführungsbeispiel nach Fig. 1 - gelangt man beim IG-Transistor nach diesem Aufbau zu einem nicht sättigenden Stromverlauf, wie er in Fig. 5A gezeigt ist. Da weiterhin der zweite aktive Bereich 5b abweichend vom ersten aktiven Bereich 5a des aktiven Bereichs 5 eine genügend grosse Dicke hat, wird der Widerstand des aktiven Bereichs kleiner als derjenige nach Fig. 1 beim zweiten aktiven Bereich. Dementsprechend kann das Ausführungsbeispiel von Fig. 8 einen grösseren Strom erzeugen als bei einem Aufbau nach Fig. 1.
Fig. 9A zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemässen IG-Transistors und Fig. 9B zeigt seine Draufsicht. Bei dieser Abänderung wird der Kathoden-Bereich 4 aus einem ersten Kathoden-Bereich 4a mit hoher Verunreinigungs-Konzentration vom N-Typ und einem zweiten Kathoden-Bereich 4b mit einer hohen Verunreinigungs-Konzentration vom P-Typ gebildet. Der erste und zweite Kathoden-Bereich Aa und 4b wird parallel im Hinblick auf den aktiven Bereich 5 gebildet und eine gemeinsame Kathoden-Elektrode 9 wird auf den Kathoden-Bereichen 4a und 4b gebildet.
Die Wirkungsweise dieses IG-Transistors ist in Fig. 10 gezeigt, in der eine Spannung
12 159 -25-
und eine Spannung V*w, die positiv im Hinblick auf die Kathoden-Elektrode 9 sind,, an die Tor-E|ektrode 8 bzw. an die Anoden-Elektrode 10 angelegt werden. Sofern V.,, grosser ist als Vp„, werden die Löcher, die aus dem Anoden-Bereich 6 in den aktiven Bereich 5 injiziert werden, wirksam durch den zweiten Kathoden-Bereich 4b des Kathoden-Bereichs 4 abgesaugt, der ja eine hohe Verunreinigungs-Konzentrationm vom P-Typ hat. Als Konsequenz hiervon werden vom ersten Kathoden-Bereich 4a, der ja eine hohe Verunreinigungs-Konzentration vom N-Typ hat, kräftig Elektronen in den Anoden-Bereich 6 injiziert, und zwar durch den aktiven Bereich 5. Als Konsequenz hiervon wird der Widerstand des Aktiv-Bereichs 5, der wirkungsvoll die Löcher auffängt, erheblich kleiner gemacht als im Ausführungs-Beispiel von Fig. 1, in dem der Kathoden-Bereich 4 und der aktive Bereich 5 aus Material vom gleichen Leitfähigkeits-Typ hergestellt wurde, nämlich aus monokristallinem Silicium vom N-Typ. Mit dem soeben beschriebenen Ausführungs-Beispiel ist man damit in der Lage, einen hohen Strom zu erzeugen.
Fig. 11 zeigt ein Beispiel eines dreidimensionalen LSI, das mit einem IG-Transistor gemäss der Erfindung hergestellt wurde und Fig. 12 zeigt eine äquivalente Schaltung
Bei diesem Beispiel liegen nahe der Grenzfläche in der ersten isolierenden Schicht 20 in horizontaler Richtung nebeneinanderliegend ein Kathoden-Bereich 21 vom N Typ, ein aktiver Bereich 22 vom P Typ und ein Anoden-Bereich 21 vom P Typ. Auf dem aktiven Bereich 22 l·: durch einen Tor-Isolierfilm 24 eine erste
12 159 -26-
Tor-EIektrode 25 gebildet. Darüberhinaus sind jeweils eine erste Kathoden-Elektrode 25 und eine erste Anoden-Elektrode 24 jeweils mit dem Kathoden-Bereich 21 und dem Anoden-Bereich 23 verbunden, und zwar über Ohm'sche Kontakte mit einem ersten IG-Transistor TR 1 des Lateral-Typs. In der ersten Isolierschicht 20 liegen nebeneinander ein Kathoden-Bereich 28 vom N Typ, ein aktiver Bereich 29 vom N Typ und ein Anoden-Bereich 30 vom P Typ, und zwar in horizontaler Richtung und benachbart zum ersten Transistor TR 1. Durch einen Tor-Isolierfilm 24 ist auf dem aktiven Bereich 29 eine zweite Tor-Elektrode 31 befestigt. Eine zweite Kathoden-Elektrode 32 und eine Anoden-Elektrode 33 sind jeweils mit dem Kathoden-Bereich 28 und dem Anoden-Bereich 30 verbunden, und zwar mit Ohm'schen Kontakten, so dass ein zweiter IG-Transistor TR 2 gebildet wird. Die Tor-Elektroden 25 und 31 sind in einem nicht dargestellten Teilbereich miteinander verbunden. Eine zweite Isolierschicht 34 deckt die erste Kathoden-Elektrode 26, die erste Tor-Elektrode 25, die zweite Tor-Elektrode 31 und die zweite Anoden-Elektrode 33 ab. Durch einen Teil-Bereich der zweiten Isolierschicht 34 hindurch geht ein Loch. Das Loch ist mit elektrisch leitendem Material 35 aufgefüllt, so dass man die erste Anoden-Elektrode 27 und die zweite Kathode 32 miteinander verbinden kann. Auf der zweiten Isolierschicht 34 wird eine dritte Isolierschicht 36 gebildet, so dass das elektrisch leitende Material 35 umgrenzt ist. Eine vierte Isolierschicht 40 deckt die dritte Isolierschicht 36, die dritten und vierten Tor-Elektroden 38 und 39 und das elektrisch leitende Material 35 ab. Auf dieser vierten Isolierschicht 40 ist ein dritter IG-Transistor TR 3 vom gleichen Typ wie der erste IG-Transistor TR 3 gebildet sowie ein vierter IG-Transistor
3Ί36682
12 159 -27-
TR 4 des gleichen Typs wie der zweite IG-Transistor TR 2. Ein Teilbereich 40a der Isolierschicht 40 umfasst einen Tor-Isolierfilm des dritten Transistors TR 3. Das Bezugszeichen 42 bezeichnet den aktiven Bereich des Transistors TR 3, 40b den Isolierfilm des vierten Transistors TR 47 43 den aktiven Bereich davon, 44 die Kathoden-Elektrode des dritten Transistors TR 3, 45 eine Elektrode, die der Anoden-Elektrode des dritten Transistors TR 3 und der Kathoden-Elektrode des vierten Transistors TR 4 gemeinsam ist und 46 die Anoden-Elektrode des vierten Transistors TR 4.
Da der Gl-Transistor nach der Erfindung von dem Horizontal-Typ ist, der sich von den bekannten SlT vom Vertikal-Typ unterscheidet, ist es möglich, dreidimensionale LSI mit hohem Strom zu erzeugen.
Wie oben beschrieben kann der IG-Transistor nach der Erfindung hohe Stromdichten haben, so dass er sich für integrierte Schaltungen eignet, und zwar speziell für dreidimensionale integrierte Schaltungen mit weit auseinanderliegenden Betriebswerten. Da der Transistor vom IG-Typ ist, hat er einen hohen Eingangs-Widerstand, wodurch die Steuerung leicht wird. Da weiterhin der Strom in Durchlass-Richtung aus einem PN-Übergang kommt, ist der Ausgangs-Widerstand nieder, so dass das äquivalente thermische Rauschen fällt, das durch einen solchen Widerstand verursacht wird. Da zusätzlich der Transistor nach der Erfindung vom Bahnleitungs-Typ ist (bukconductivity type) hat er grosse Verstärkungsfaktor-Konstanten
12 159 -28-
GAK ^ ^ Άκ/ o ^Ak) und Gm ^~v Άκ/ ν ^Gx)' Wenn die TemPeratur steigt, dann verlängert sich die Debye-Länge proportional zur Quadratswurzel der Temperatur, wobei die Debye-Länge in ausreichendem Masse grosser wird als die Dicke des aktiven Bereichs. Dementsprechend können sich die Majoritäts-Träger ohne weiteres im aktiven Bereich ansammeln, so dass selbst wenn ein grosser Strom gezogen wird, nicht die Gefahr von wärmemässiger Uberbeanspruchung entsteht.
Die Erfindung ist zahlreicher Variation fähig. Statt Transistor-Funktionen dadurch zu bewirken, dass man auf einer Isolierschicht einen monokristallinen Halbleiterbereich niederschlägt, kann man auch einen polykristallinen Halbleiterbereich niederschlagen, um Transistor-Funktionen zu erhalten.
Leerseite

Claims (14)

  1. PATENTANWALT DIPL.-ING. ULRICH KINKELIN "%"'
    Sindelfingen -auf dem Goldberg- Weimarer Str. 32/34 Telefon 07031/86501
    Telex 7265509 rose d
    U. September 1981 12 159
    Patentansprüche:
    Transistor vom Typ mit getrenntem Tor (IG-Typ), gekennzeichnet durch folgende Merkmale:
    Eine Isolierschicht
    einem aktiven Bereich aus einem ersten Halbleiter-Leitfähigkeits-Typ, der auf der Isolierschicht gebildet ist,
    einem ersten Bereich aus einem Halbleiter hoher Verunreinigungs-Konzentration mit einem ersten Leitfähigkeits-Typ, welcher erster Bereich angrenzend an den aktiven Bereich angeordnet ist,
    einen zweiten Bereich aus einem Halbleiter hoher Verunreinigungs-Konzentration eines zweiten Leitfähigkeits-Typs, der angrenzend an den aktiven Bereich, jedoch mit Abstand vom ersten Bereich angeordnet ist, ein Tor-Isolations-Fi Im auf dem aktiven Bereich und eine Tor-Elektrode auf dem Tor-Isolations-Film,
    wobei die Dicke eines Teilbt eichs des aktiven Bereichs um X3/2 mal
    159 -2-
    kleiner ist als die Debye-Lähge, die dem den aktiven Bereich bildenden Halbleiter eigen ist.
  2. 2. Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der erste Bereich ein Kathoden-Bereich und der zweite Bereich ein Anoden-Bereich ist.
  3. 3. Transistor nach Anspruch 1 f dadurch gekennzeichnet, dass der erste Bereich ein Anoden-Bereich und der zweite Bereich ein Kathoden-Bereich ist.
  4. 4. Transistor nach Anspruch 1, dadurch gekennzeichnet, dass der aktive Bereich auf der Isolierschicht gebildet ist. ·
  5. 5. Transistor nach Anspruch 1, dadurch gekennzeichnet, der aktive Bereich in der Isolierschicht gebildet ist.
  6. 6. Transistor nach Anspruch 1, dadurch gekennzeichnet, dass die Isolierschicht auf einem Halbleiter-Substrat gebildet ist.
  7. 7. Transistor nach Anspruch 1 bis 6, dadurch gekennzeichnet, dass die Isolierschicht einen SiliciurrrOxid-Film umfasst.
    159 -3-
  8. 8. Transistor nach Anspruch 1 ,bis 6, dadurch gekennzeichnet, dass die Isolierschicht aus Saphir besteht.
  9. 9. Transistor nach Anspruch 1 bis 6, dadurch gekennzeichnet, dass ein Teilbereich des aktiven Bereichs im Gegensatz zu anderen Teilbereichen des aktiven Bereichs eine Dicke von weniger als sO/2 mal der Debye-Länge als bestimmende Dicke hat.
  10. 10. Transistor nach Anspruch 2, dadurch gekennzeichnet, dass der Kathoden-Bereich einen weiteren Kathoden-Bereich in einem Teil-Bereich mit Kontakt zu dem aktiven Bereich hat und dass der weitere Kathoden-Bereich aus einem Halbleiter eines zweiten Leitfähigkeits-Typs besteht,
  11. 11. Transistor nach Anspruch I7 dadurch gekennzeichnet, dass der aktive Bereich, der erste Bereich und dor zweite Bereich aus einem monokristallinen Halbleiter auf der Isolierschicht gebildet sind.
  12. 12. Transistor mit isoliertem Tor (IG-Transistor), gekennzeichnet durch folgende Merkmale:
    eine Isolationsschicht
    ein aktiver Bereich auf der Isolationsschicht, wobei der aktive Bereich aus
    159 -4-
    einem Halbleiter eines ersten Leitfähigkeits-Typs hergestellt ist, ein erster Bereich, der an den aktiven Bereich angrenzt und aus einem Halbleiter eines ersten Leitfähigkeits-Typs hergestellt ist und eine hohe Verunreinigungs-Konzentration hat,
    ein zweiter Bereich, der an den aktiven Bereich angrenzt, jedoch vom ersten Bereich entfernt ist und aus einem Halbleiter eines zweiten Leitfähigkeits-Typs hergestellt ist,
    ein Tor-Isolierfilm auf dem aktiven Bereich und eine Tor-Elektrode auf dem Tor-Isolierfilm, wobei die Dicke eines Teil-Bereichs des aktiven Bereichs kleiner als >C'/2 mal der Debye-Länge ist, die dem Halbleiter eigen ist, der den aktiven Bereich bildet und wobei eine Vielzahl solcher Transistoren dreidimensional aufeinander gegenüberliegenden Seiten der Isolierschicht angeordnet sind.
  13. 13. Transistor nach Anspruch 12, dadurch gekennzeichnet, dass der erste Bereich als Kathoden-Bereich und der zweite Bereich als Anoden-Bereich wirkt.
  14. 14. Transistor nach Anspruch 12, dadurch gekennzeichnet, dass der erste Bereich als Anoden-Bereich und der .zweite Bereich als Kathoden-Bereich wirkt.
DE19813136682 1980-09-19 1981-09-16 Transistor vom typ mit isoliertem tor Granted DE3136682A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55129067A JPS5754370A (en) 1980-09-19 1980-09-19 Insulating gate type transistor

Publications (2)

Publication Number Publication Date
DE3136682A1 true DE3136682A1 (de) 1982-06-03
DE3136682C2 DE3136682C2 (de) 1990-01-04

Family

ID=15000259

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813136682 Granted DE3136682A1 (de) 1980-09-19 1981-09-16 Transistor vom typ mit isoliertem tor

Country Status (9)

Country Link
US (1) US4458261A (de)
JP (1) JPS5754370A (de)
KR (1) KR890000587B1 (de)
CA (1) CA1158365A (de)
DE (1) DE3136682A1 (de)
FR (1) FR2490874A1 (de)
GB (1) GB2086652B (de)
IT (1) IT1139449B (de)
NL (1) NL189273C (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
US4675713A (en) * 1982-05-10 1987-06-23 Motorola, Inc. MOS transistor
JPS6080279A (ja) * 1983-10-08 1985-05-08 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲ−ト形トランジスタ
US4764799A (en) * 1985-05-28 1988-08-16 International Business Machines Corporation Stud-defined integrated circuit structure
US4882295A (en) * 1985-07-26 1989-11-21 Energy Conversion Devices, Inc. Method of making a double injection field effect transistor
US5168337A (en) * 1988-02-19 1992-12-01 Nippondenso Co., Ltd. Polycrystalline diode and a method for making the same
US5248623A (en) * 1988-02-19 1993-09-28 Nippondenso Co., Ltd. Method for making a polycrystalline diode having high breakdown
US4843448A (en) * 1988-04-18 1989-06-27 The United States Of America As Represented By The Secretary Of The Navy Thin-film integrated injection logic
JP2743376B2 (ja) * 1988-04-28 1998-04-22 セイコーエプソン株式会社 薄膜集積回路の製造方法
JPH0425175A (ja) * 1990-05-21 1992-01-28 Canon Inc ダイオード
US5128731A (en) * 1990-06-13 1992-07-07 Integrated Device Technology, Inc. Static random access memory cell using a P/N-MOS transistors
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
EP0488677A3 (en) * 1990-11-29 1992-08-26 Kawasaki Steel Corporation Semiconductor device of band-to-band tunneling type
JP2773474B2 (ja) * 1991-08-06 1998-07-09 日本電気株式会社 半導体装置
US5410160A (en) * 1992-06-08 1995-04-25 Motorola, Inc. Interband tunneling field effect transistor
GB0000510D0 (en) * 2000-01-11 2000-03-01 Koninkl Philips Electronics Nv A charge pump circuit
US6998656B2 (en) * 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
US6874645B2 (en) * 2002-02-15 2005-04-05 David Lee Broderick Media disc storage and display device
AU2003258948A1 (en) * 2002-06-19 2004-01-06 The Board Of Trustees Of The Leland Stanford Junior University Insulated-gate semiconductor device and approach involving junction-induced intermediate region
US7151338B2 (en) * 2003-10-02 2006-12-19 Hewlett-Packard Development Company, L.P. Inorganic electroluminescent device with controlled hole and electron injection
DE102004010673A1 (de) * 2004-03-04 2005-11-24 Walter Dr. Hansch Komplementärer Tunnel- Feldeffekttransistor (CTFET)
US7180107B2 (en) * 2004-05-25 2007-02-20 International Business Machines Corporation Method of fabricating a tunneling nanotube field effect transistor
WO2009019866A1 (ja) * 2007-08-07 2009-02-12 Kaori Takakubo 半導体装置及びその駆動方法
JP2011034992A (ja) * 2009-07-29 2011-02-17 Toshiba Corp 半導体装置
US8723223B2 (en) * 2011-11-30 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid Fin field-effect transistors
KR102477460B1 (ko) 2018-07-18 2022-12-13 가부시키가이샤 아스카넷토 입체상 결상 장치의 제조 방법 및 입체상 결상 장치
WO2021205662A1 (ja) * 2020-04-10 2021-10-14 株式会社オプトハブ 半導体イメージセンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444442A (en) * 1966-04-27 1969-05-13 Nippon Electric Co Avalanche transistor having reduced width in depletion region adjacent gate surface
GB1340350A (en) * 1970-07-13 1973-12-12 Signetics Corp Surface controlled avalanche semiconductor device
US4241359A (en) * 1977-11-28 1980-12-23 Nippon Telegraph And Telephone Public Corporation Semiconductor device having buried insulating layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3339086A (en) * 1964-06-11 1967-08-29 Itt Surface controlled avalanche transistor
US4053916A (en) * 1975-09-04 1977-10-11 Westinghouse Electric Corporation Silicon on sapphire MOS transistor
US4050965A (en) * 1975-10-21 1977-09-27 The United States Of America As Represented By The Secretary Of The Air Force Simultaneous fabrication of CMOS transistors and bipolar devices
JPS542679A (en) * 1977-06-08 1979-01-10 Mitsubishi Electric Corp Nonvoltile semiconductor memory device
JPS5819142B2 (ja) * 1977-09-02 1983-04-16 富士通株式会社 半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444442A (en) * 1966-04-27 1969-05-13 Nippon Electric Co Avalanche transistor having reduced width in depletion region adjacent gate surface
GB1340350A (en) * 1970-07-13 1973-12-12 Signetics Corp Surface controlled avalanche semiconductor device
US4241359A (en) * 1977-11-28 1980-12-23 Nippon Telegraph And Telephone Public Corporation Semiconductor device having buried insulating layer

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HEIMAN, Fred P.: Thin-Film Silicon-on Sapphire Deep Depletion MOS Transistors. In: IEEE Transactions on Electron Devices, 1966, Vol. ED-13, Nr. 12, S. 855-862 *
MANY, A, et al: Semiconductor Surfaces. North-Holland Publishing Company, 1965 *
Miller, Arnold: Silicon-on-sapphire approach affords freedom and flexibility. In: Electronics, 20.2.1967, S. 171-176 *
Nishizawa, Jun-Ichi, et al: Field-Effect Transistor Versus Analog Transistor (Static Induction Transistor). In: IEEE Transactions on Electron Devices, 1975, Vol. ED-22, Nr. 4, S. 185-197 *

Also Published As

Publication number Publication date
CA1158365A (en) 1983-12-06
IT8124041A0 (it) 1981-09-18
NL8104305A (nl) 1982-04-16
FR2490874B1 (de) 1983-10-21
IT1139449B (it) 1986-09-24
JPS5754370A (en) 1982-03-31
DE3136682C2 (de) 1990-01-04
JPS623989B2 (de) 1987-01-28
GB2086652B (en) 1984-09-26
FR2490874A1 (fr) 1982-03-26
KR890000587B1 (ko) 1989-03-21
US4458261A (en) 1984-07-03
KR830008401A (ko) 1983-11-18
GB2086652A (en) 1982-05-12
NL189273C (nl) 1993-02-16

Similar Documents

Publication Publication Date Title
DE3136682A1 (de) Transistor vom typ mit isoliertem tor
DE2853736C2 (de) Feldeffektanordnung
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE3008034A1 (de) Elektrodenvorrichtung fuer eine halbleitervorrichtung
DE2537564A1 (de) Integrierte schaltung mit komplementaeren feldeffekt-transistoren
DE2801085A1 (de) Statischer induktionstransistor
DE2939193A1 (de) Statischer induktionstransistor und eine diesen transistor verwendende schaltung
DE3214893A1 (de) Halbleiteranordnung
DE3526826C2 (de)
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE1811492A1 (de) Feldeffekttransistor
DE2341899A1 (de) Halbleiteranordnung
DE2442810A1 (de) Halbleiteranordnung, verfahren zu ihrer herstellung und schaltung mit einer solchen anordnung
DE2205262A1 (de) Integrierte Kippschaltung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE1564524B2 (de)
DE2804500C2 (de) Sperrschicht-Feldeffekttransistor
DE2850864A1 (de) Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung
DE3528562C2 (de)
DE3230510A1 (de) Variabler mis-widerstand
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE2848576C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/72

8127 New person/name/address of the applicant

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

D2 Grant after examination
8364 No opposition during term of opposition