DE69232185T2 - Tunneleffektanordnung mit drei Elektroden - Google Patents
Tunneleffektanordnung mit drei ElektrodenInfo
- Publication number
- DE69232185T2 DE69232185T2 DE69232185T DE69232185T DE69232185T2 DE 69232185 T2 DE69232185 T2 DE 69232185T2 DE 69232185 T DE69232185 T DE 69232185T DE 69232185 T DE69232185 T DE 69232185T DE 69232185 T2 DE69232185 T2 DE 69232185T2
- Authority
- DE
- Germany
- Prior art keywords
- region
- semiconductor
- drain
- degenerate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/211—Gated diodes
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
- Die Erfindung bezieht sich auf ein Halbleiter-Bauelement und insbesondere auf ein Bauelement mit drei Elektroden, das einen Tunneleffekt anwendet.
- Quanteneffekt-Bauelemente sind durch Leistungsprinzipien unter der Quanten- Mechanik charakterisiert, die sich völlig von den Leistungsprinzipien von Bauelementen wie Si-MOSFETs oder GaAs-MESFETs usw. unterscheiden. Solche Quanten-Bauelemente sind in verschiedenen Formen bekannt. Neuerdings wird die Entwicklung einer Quantenbaugruppe mit drei Elektroden angestrebt.
- Eine solche Quantenbaugruppe mit drei Elektroden ist von Toshio Baba vorgeschlagen worden, dem Erfinder der vorliegenden Erfindung, die in der japanischen Patent-Veröffentlichung Nr. JP-A-58096766 (japanische Patentanmeldung Nr. 56-194992) vorgestellt wurde. Dieses Bauelement verwendet entweder einen zenerschen Durchschlagsspannungseffekt oder einen Avalanche- Durchbruch-Effekt, um Hochgeschwindigkeitsleistungen zu erzielen. Das Bauelement ist auch für bistabile Schaltbauelemente geeignet.
- In letzter Zeit nähert sich eine Minimierung von Bauelementen bezüglich solcher Bauelemente wie Si-MOSFETs oder GaAs-MESFETs ihrer Grenze. Quanten- Bauelemente haben im allgemeinen den Vorteil einer sehr geringen Größe und einer Hochgeschwindigkeitsleistung verglichen mit den Si-MOSFETs oder GaAs- MESFETs. Letztere sind jedoch bei ihrem Entwurf, ihrem Fertigungsprozess oder ihrer Herstellung mit vielen schwierigen Problemen verknüpft.
- Im Gegensatz dazu hat das vorgeschlagene Quanten-Bauelement mit drei Elektroden eine einfache Struktur. Das Bauelement kann auch durch einen relativ einfachen Prozess verglichen mit anderen Quanten-Bauelementen gefertigt werden. Fig. 1 bildet eine typische Struktur eines bekannten Bauelements mit drei Elektroden ab. Das Bauelement besteht aus einem Hauptmaterial 11, das aus einem Halbleiter hergestellt ist, der mit einem Dotierstoff eines leitenden Typus dotiert wurde. Ein Source-Bereich 12 ist aus einem Halbleiter hergestellt, der intensiv mit einem Dotierstoff eines leitenden Typus dotiert wurde. Der Source- Bereich 12 wird ebenso in einem oberen Bereich des Hauptmaterials 11 gebildet. Währenddessen wird ein Drain-Bereich 13 aus einem Halbleiter gebildet, der intensiv mit einem Dotierstoff von gegensätzlich leitendem Typus dotiert wurde. Der Drain-Bereich wird ebenfalls in einem oberen Bereich des Hauptmaterials 11 gebildet. Eine Isolationsschicht 14 bedeckt eine gesamte Oberfläche des Hauptmaterials 11. Eine Gate-Elektrode 5 ist über einem Oberflächenbereich eines Hauptmaterials zwischen den Source- und Drain-Bereichen 12 und 13 und durch die Isolationsschicht 14 montiert.
- Die Arbeitsweise des Bauelements mit drei Elektroden wird nun im weiteren beschrieben, wobei das Hauptmaterial 11 und der Source-Bereich 12 vom p-Typ sind, und der Drain-Bereich 13 vom n-Typ ist. Das Bauelement hat zwei Strom- Zustände, beispielsweise einen Tunnelstrom in umgekehrter Richtung, der die zenersche Durchschlagsspannung erzeugt und einen Strom in umgekehrter Richtung, der den Avalanche-Durchbruch erzeugt.
- In einem Prozess der zenerschen Durchschlagsspannung wird das Bauelement in umgekehrter Richtung vorgespannt. Wenn keine Spannung an der Gate-Elektrode 15 anliegt, werden ausreichende Ladungsträger an dem Hauptteil- Oberflächenbereich unter der Gate-Elektrode 15 nicht hervorgerufen. Dann existiert ein genügend breiter Raum-Ladebereich oder ein Entladungsbereich an der p-n Verbindung zwischen dem Hauptmaterial-Oberflächenbereich und dem Drain- Bereich 13. Der Raum-Ladebereich kann als eine Tunnelbarriere dienen. Deshalb findet keine Tunnelung der Ladungsträger statt, obwohl der Sperrrichtungsbetrieb zwischen den Source- und Drain-Bereichen 12 und 13 angewendet wird. Dann fließt kein Tunnelungs-Strom, in dem das Bauelement als ein bistabiles Schaltbauelement in einem ersten Zustand ist.
- Unter dem Sperrrichtungsbetrieb, wenn eine vorbestimmte negative Spannung an der Gate-Elektrode 15 anliegt, wird an dem Hauptmaterial-Oberflächenbereich unter der Gate-Elektrode 15 eine mit Löchern gefüllte Akkumulationsschicht erzeugt. In Folge davon wird ein Halbleiter in dem Hauptmaterial-Oberflächenbereich in einen Zustand gebracht, der in etwa äquivalent zu dem des Source-Bereichs 12 ist. Dann wird die p&spplus; -n&spplus; Verbindung bei einer Schnittstelle des Hauptmaterial- Oberflächenbereichs und des Drain-Bereichs 13 gebildet, indem die Tunnelbarriere eine Breite von mehreren Nanometern oder weniger beträgt. Da das Bauelement in umgekehrter Richtung vorgespannt ist, tritt die Tunnelung durch die Barriere in der umgekehrten Richtung bei der p&spplus; -n&spplus; Verbindung auf, um die zenersche Durchschlagsspannung zu erzeugen. Zu diesem Zeitpunkt ist das Bauelement als ein bistabiles Schaltbauelement in einem zweiten Zustand.
- Unter dem Sperrrichtungsbetrieb, wenn eine positive Spannung, die größer gleich einer Grenzspannung ist, an die Gate-Elektrode 15 angelegt wird, wird an dem Hauptmaterial-Oberflächenbereich unter der Gate-Elektrode 15 eine mit Elektronen gefüllte Inversions-Schicht erzeugt. Damit wird ein Halbleiter in dem Hauptmaterial- Oberflächenbereich in einen Zustand gebracht, der in etwa äquivalent zu dem des Drain-Bereichs 13 ist. Dann wird die p&spplus; -n&spplus; Verbindung an einer Schnittstelle des Hauptmaterial-Oberflächenbereichs und dem Source-Bereich 12 gebildet. Da die Tunnel-Barriere der Verbindung auf eine Breite von mehreren Nanometern oder weniger gebracht wird, tritt die Tunnelung von Ladungsträgern durch die Barriere in umgekehrter Richtung auf. Weiterhin bewirkt die Tunnelung, dass die zenersche Durchschlagsspannung einen relativ starken Strom in Umkehr Richtung erzeugt.
- Wie bekannt, ist unter Sperrrichtungsbetrieb die Tunnelung von Ladungsträgern ebenso bei entarteten und nicht entarteten Verbindungen möglich. Die nicht entartete Verbindung ist deshalb für das Bauelement verfügbar, obwohl das nicht notwendigerweise so ist.
- Demzufolge bleibt der Strom durch das Bauelement über die Umkehrvorspannung ungefähr konstant auf Null, bis die angelegte Gate-Spannung sich der Grenzspannung nähert. Dann, wenn die angelegte Gate-Spannung sich der Grenzspannung nähert, steigt der Strom sehr schnell. Es versteht sich deshalb, dass das Bauelement es erlaubt, den Stromzustand sehr schnell zu schalten.
- Wenn die angelegte Gate-Spannung relativ gering ist, ist die Breite der Tunnel- Barriere hinsichtlich des Prozesses des Avalanche-Durchbruchs ausreichend dimensioniert, um die Tunnelung von Ladungsträgern zu verhindern. Wenn jedoch die Umkehrvorspannung eine Grenzspannung erreicht, die ein ausreichend starkes elektrisches Feld erzeugt, typischer Weise im Bereich von 105 V/m oder stärker, wird der Avalanche-Durchbruch an der Tunnelbarriere ausgelöst. Daraus folgend erlaubt eine relativ geringe angelegte Gate-Spannung, wenn eine relativ starke Umkehrvorspannung zwischen der Source und dem Drain angelegt wird, die Auslösung des Avalanche-Durchbruchs, so dass der Strom sehr schnell ansteigt. Dieses Bauelement gestattet es, den Stromzustand sehr schnell zu schalten.
- Aus den aufgeführten Beschreibungen ist es zu entnehmen, dass das Bauelement jeden der beiden Verbindungs-Durchbruchseffekte verwenden kann, z. B. den zenerschen Durchschlagseffekt und den Avalanche-Durchbruchseffekt. Das Bauelement verfügt über eine Hochgeschwindigkeitsleistung, die für Bauelemente wie bistabile Schaltbauelemente verwendet werden kann. Das Bauelement ist sogar anderen Bauelementen wie den MOSFETs oder MESFETs überlegen.
- Zusätzlich hat das beschriebene Quantenbauelement mit drei Elektroden eine relativ geringe Größe und eine relativ einfache Struktur. Dies gestattet die Durchführung einer Hochgeschwindigkeitsleistung in integrierten Schaltungen und eine hohe Integration integrierter Schaltungen. Es ist jedoch schwierig, für das Bauelement weitere Anforderungen nach hoher Integration und Hochgeschwindigkeitsleitung von integrierten Schaltungen zu erfüllen. Die Grenzen der hohen Integration und der Hochgeschwindigkeitsleistung der integrierten Schaltungen sind abhängig von der Anzahl von Bauelementen, die in integrierten Schaltungen benutzt werden. Das Bauelement hat jedoch nur eine einzige Funktion, z. B. eine Verstärkerfunktion, die für bistabile Schaltbauelemente geeignet ist. Daher wird im Vergleich mit Bauelementen multipler Funktion eine große Anzahl der beschriebenen Bauelemente zum Einsatz in integrierten Schaltungen benötigt.
- Um diese Probleme zu lösen, ist es nötig, ein ganz neuartiges Quantenbauelement mit drei Elektroden anzubieten, das über multiple Funktionen verfügt, in denen das neuartige Bauelement Quanteneffekte einsetzt, die völlig verschieden von den Umkehrvorspannungs-Verbindungs-Durchbruchseffekten in dem beschriebenen Bauelement sind.
- Demgemäß ist es ein vorrangiges Ziel der vorliegenden Erfindung, ein ganz neuartiges Quantenbauelement mit drei Elektroden anzubieten, das multiple Funktionen hat.
- Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein ganz neuartiges Quantenbauelement mit drei Elektroden anzubieten, das eine sehr geringe Größe und eine einfache Struktur aufweist.
- Es ist noch ein weiteres Ziel der vorliegenden Erfindung, ein ganz neuartiges Quantenbauelement mit drei Elektroden anzubieten, das über eine sehr hohe Geschwindigkeitsleistung mit geringem Stromverbrauch verfügt.
- Ein weiteres Ziel der vorliegenden Erfindung besteht darin, ein ganz neuartiges Quantenbauelement mit drei Elektroden anzubieten, das eine verbesserte elektrische Stabilität aufweist.
- Die oben genannten und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus den folgenden Beschreibungen ersichtlich.
- Angeboten wird ein ganz neuartiges Tunnelbauelement mit drei Elektroden, das einen Tunneleffekt in einer vorwärts vorgespannten entarteten Verbindung aufweist, in der eine Stromspannungs-Charakteristik einen negativen Differential- Widerstandsbereich besitzt, der zwei positive Differential-Widerstandsbereiche voneinander abtrennt. Ebenfalls erlaubt das neuartige Tunnelbauelement mit drei Elektroden die Kontrolle einer Tunnelung von Ladungsträgern durch das Anlegen eines Spannungssignals an einer Kontrollelektrode. Weiterhin erlaubt es das neuartige Tunnelbauelement mit drei Elektroden, die Stromspannungs- Charakteristik zu kontrollieren, die den negativen Differential-Widerstand aufweist.
- Deshalb besteht das neuartige Tunnelbauelement mit drei Elektroden gemäß der vorliegenden Erfindung im Wesentlichen aus einem ersten entarteten Halbleiterbereich des einen leitenden Typus, einem zweiten intrinsischen Halbleiterbereich in Kontakt mit dem ersten entarteten Halbleiterbereich, einem dritten entarteten Halbleiterbereich von umgekehrt leitendem Typus in Kontakt mit dem zweiten Halbleiterbereich, einem Isolationsbereich, der die drei Halbleiterbereiche von einem Halbleiter-Substrat abtrennt und einer Kontrollelektrode, die über dem zweiten Halbleiterbereich durch eine Isolierschicht montiert wird.
- Der Isolationsbereich und die Isolationsschicht bestehen aus Materialien, die eine größere Energieband-Lücke als die des Halbleiter-Substrats und die der drei Halbleiterbereiche haben, was es erlaubt, eine elektrische Isolation herzustellen. Der erste und der dritte entartete Halbleiterbereich haben eine hinreichend hohe Dotierungs-Konzentration. Weiterhin können der erste und der dritte entartete Halbleiterbereich mit Elektroden aus ohmschen Kontakten versehen werden, um eine hohe Kontakt-Leitfähigkeit zu erreichen.
- Die Kontroll-Elektrode wird mit einer vorbestimmten Spannung versorgt, um ausreichende Ladungsträger in einem Oberflächenbereich des zweiten Halbleiterbereichs zu bilden. Als Folge davon wird ein Halbleiter von nichtdegeneriertem Zustand im Oberflächenbereich zu einem degenerierten Halbleiter gemacht. Daher wird eine vorwärts vorgespannte degenerierte p-n Verbindung entweder zwischen dem ersten Halbleiterbereich und dem zweiten Halbleiterbereich oder zwischen dem zweiten Halbleiterbereich und dem dritten Halbleiterbereich gebildet. In dem degenerierten p-n Verbindungs-Bereich wird ein Raumladungsbereich, der als Tunnelbarriere dient, in einer hinreichend dünnen Barriere gebildet. Wenn der erste und dritte Halbleiterbereich in Vorwärts-Richtung vorgespannt werden, wird die degenerierte p-n Verbindung ebenfalls in Vorwärts- Richtung vorgespannt. Dadurch bildet sich eine Tunnelung von Ladungsträgern in Vorwärts-Richtung bei der degenerierten p-n Verbindung. Dann fließt ein Tunnelungs-Strom durch die Tunnelungs-Barriere. Eine Stromspannungs- Charakteristik des Bauelements besitzt einen negativen Differential- Widerstandsbereich, der zwei positive Differential-Widerstandsbereiche voneinander trennt.
- Da die an der Kontroll-Elektrode angelegte Spannung weiter ansteigt, steigt zusätzlich eine freie Ladungsträger-Konzentration an der Oberfläche des zweiten Halbleiterbereichs ebenfalls. Dann fließt ein starker Tunnelungs-Strom oder ein starker Diffusions-Tunnelungs-Strom. Deshalb wird die Stromspannungs- Charakteristik im Zusammenhang mit der an der Kontroll-Elektrode angelegten Spannung verändert.
- Wenn eine niedrige Spannung an der Kontroll-Elektrode angelegt wird, wird der Halbleiter in dem Oberflächenbereich des zweiten Halbleiterbereichs in den nicht degenerierten Zustand versetzt. Zu dieser Zeit wird, da eine hinreichend breite Tunnelungs-Barriere oder ein Raumladungs-Bereich an der p-n Verbindung existiert, die Tunnelung der Ladungsträger unterbrochen. Der Strom durch das Bauelement wird ebenfalls unterbrochen.
- Es versteht sich daher, dass das völlig neuartige Tunnelungs-Bauelement mit drei Elektroden es erlaubt, den Tunnelungs-Strom und die Stromspannungs- Charakteristik zu steuern.
- Bevorzugte Ausführungen der vorliegenden Erfindung werden im Weiteren vollständig und detailliert in Bezug auf die begleitenden Zeichnungen beschrieben.
- Fig. 1 ist ein teilweiser Querschnittaufriss, der die Struktur des herkömmlichen Bauelements illustriert.
- Fig. 2 ist ein teilweiser Querschnittaufriss, der eine Struktur einer Ausführung einer Tunneleffektanordnung mit drei Elektroden gemäß der vorliegenden Erfindung illustriert.
- Fig. 3 ist ein Diagramm, das eine Stromspannungs-Charakteristik einer Tunnefeffektanordnung mit drei Elektroden gemäß der vorliegenden Erfindung zeigt, bei der das Bauelement vorgespannt und mit einem Widerstand aufgeladen wurde.
- In der Struktur besteht die Tunneleffektanordnung mit drei Elektroden gemäß der vorliegenden Erfindung im wesentlichen aus einem ersten degenerierten Halbleiterbereich des einen leitenden Typus, einem zweiten intrinsischen Halbleiterbereich in Kontakt mit dem ersten degenerierten Halbleiterbereich, einem dritten degenerierten Halbleiterbereich von umgekehrt leitendem Typus in Kontakt mit dem zweiten Halbleiterbereich, einem Isolations-Bereich, der die drei Halbleiterbereiche von einem Halbleiter-Substrat abtrennt und einer Kontrollelektrode, die über dem zweiten Halbleiterbereich durch eine Isolationsschicht montiert ist.
- Der Isolationsbereich und die Isolationsschicht beinhalten Materialien, die eine größere Energiebandlücke als die des Halbleiter-Substrats und die der drei Halbleiterbereiche haben, so dass eine elektrische Isolation bewerkstelligt wird. Der erste und dritte degenerierte Halbleiterbereich haben eine hinreichend große Dotierungs-Konzentration. Im weiteren können der erste und dritte degenerierte Halbleiterbereich mit Elektroden von ohmschen Kontakten ausgestattet werden, um eine hohe Kontaktleitfähigkeit zu erhalten.
- In einer wie in Fig. 2 gezeigten Ausführung ist der erste Halbleiterbereich 3 intensiv mit einem n-Typ-Dotierungs-Mittel dotiert, damit der Halbleiter in einen degenerierten Zustand versetzt wird, in dem der Fermi-Level im Leitungsband liegt. Der zweite Halbleiterbereich wird keiner Dotierung unterzogen.
- Dann wird der zweite Halbleiterbereich 4 aus einem intrinsischen Halbleiter gebildet. Während der dritte Halbleiterbereich 5 intensiv mit einem p-Typ-Dotierungs-Mittel dotiert wird, um den Halbleiter in einen degenerierten Zustand zu versetzen, in dem der Fermi-Level im Valenzband liegt, wird der Isolationsbereich 2 aus einem Material gebildet, das eine breitere Bandlücke als die der drei Halbleiterbereiche 3, 4 und 5 und der des Halbleiter-Substrats hat, so dass der Isolations-Bereich 2 es möglich macht, eine elektrische Isolation herzustellen. Die Isolationsschicht 6 ist ebenfalls aus einem Material gefertigt, das eine breitere Bandlücke als die der drei Halbleiterbereiche 3, 4 und 5 und die der Gate-Elektrode 7 hat. Die Gate-Elektrode 7 wird über dem zweiten Halbleiterbereich 4 durch die Isolationsschicht 6 montiert. Der erste und dritte Halbleiterbereich 3 und 5 werden jeweils mit Elektroden ausgestattet. Weiterhin dient der erste Halbleiterbereich 3 als ein Source-Bereich. Der dritte Halbleiterbereich dient als ein Drain-Bereich. Die Kontroll-Elektrode dient als Gate-Elektrode.
- Beim Betrieb der ersten Ausführung werden der n-Typ Source-Bereich 3 und der p- Typ Drain-Bereich 5 in Vorwärts-Richtung vorgespannt, z. B. wird die Source- Elektrode 9 geerdet, so dass der Source-Bereich 3 zu einem Massepotential wird. Die Drain-Elektrode wird mit positiver Spannung versorgt. Die Gate-Elektrode wird mit Spannungs-Signalen versorgt. Falls die vorwärts vorgespannte Spannung relativ gering und die Gate-Spannung null ist, ist der Diffusions-Strom annähernd null. Zu diesem Zeitpunkt entspricht ein Fermi-Level auf dem p-Typ Drain-Bereich 5 einem Energie-Level in einer Band-Lücke auf dem intrinsischen Halbleiterbereich 4. Dann gibt es keinen entsprechenden zulässigen Zustand auf dem intrinsischen Halbleiterbereich 4. Deshalb tritt keine Tunnelung von Elektroden aus dem n-Typ Source-Bereich 3 zu dem intrinsischen Halbleiterbereich 4 auf. Als Folge davon ist der Strom zwischen den Source- und Drain-Bereichen 3 und 5 annähernd null.
- Wenn die Gate-Elektrode 7 mit relativ starker positiver Spannung versorgt wird, um einen Potential-Abfall einer Oberfläche des Halbleiterbereiches 4 auszulösen, werden auf der Oberfläche des zweiten Halbleiterbereiches 4 Elektronen von hoher Konzentration gebildet. Da die Ladungsträgerkonzentration weiter zunimmt, wird ein Halbleiterbereich an der Oberfläche in den degenerierten Zustand des n-Typs versetzt. Als Folge davon ist der Halbleiter-Zustand im Oberflächenbereich annähernd äquivalent zum Halbleiter-Zustand am Source-Bereich 3. Der Source- Bereich 3 und der zweite Halbleiterbereich 4 sind in vollständig leitendem Zustand. Eine Schnittstelle des zweiten Bereichs 4 und des Drain-Bereichs 5 wird mit einer vorwärts vorgespannten degenerierten p-n Verbindung gebildet. Die vorwärts vorgespannte degenerierte Verbindung ist äquivalent zu der der Esaki Diode (Tunnelungs-Diode). Zu diesem Zeitpunkt entspricht ein Fermi-Level auf dem Oberflächenbereich des zweiten Halbleiterbereichs 4 einem Energie-Level im Valenzband auf dem Drain-Bereich 5. Einige Elektronen in dem Leitungsband auf dem n-Typ degenerierten Oberflächen-Bereich des zweiten Halbleiterbereichs 4 erlauben die Tunnelung zu freien Zuständen im Valenzband auf dem p-Typ degenerierten Drain-Bereich 5. Es fließt sogar ein relativ starker Tunnelungs-Strom durch eine Tunnelungs-Barriere eines Raumladungs-Bereiches bei der degenerierten Halbleiter-Verbindung.
- Unter der konstanten positiven Gate-Spannung besitzt eine Stromspannungs- Charakteristik des Bauelements einen negativen Differential-Widerstandsbereich, der zwei positive Differential-Widerstandsbereiche voneinander abtrennt. Da die Vorspannung von einer Null-Spannung aus steigt, steigt der Tunnelungs-Strom sehr stark an. Bis ein Fermi-Level auf dem n-Typ Bereich ein Energie-Level erreicht, das dem Valenzbandrand auf dem p-Typ Drain-Bereich 5 entspricht, steigt der Tunnelungs-Strom weiterhin an. Wenn der Fermi-Level auf dem n-Typ Bereich den Energielevel erreicht, der dem Valenzbandrand auf dem p-Typ Drain-Bereich 5 entspricht, erreicht der Tunnelungs-Strom einen Höchstwert. Bei weiterem Ansteigen der Vorspannung, erreicht der Fermi-Level auf dem n-Typ Bereich einen Energielevel, der der Energie-Band-Lücke auf dem p-Typ Drain-Bereich 5 entspricht. Wenn dies eintritt, vermindert sich die Zahl der Elektronen auf dem n-Typ Bereich, die in der Lage sind, freie Zustände im Valenzband auf den p-Typ Drain- Bereich 5 zu tunneln. Dann vermindert sich der Tunnelungs-Strom ebenfalls. Die Verminderung des Tunnelungs-Stroms dauert an, bis ein Leitungsbandrand auf dem n-Typ Bereich über den Valenzbandrand auf dem p-Typ Drain-Bereich 5 ansteigt. Wenn der Leitungs-Band-Rand über dem Valenzbandrand ansteigt, ist eine Tunnelung nicht mehr möglich. Da jedoch der Fermi-Level auf dem n-Typ Bereich über den Leitungs-Band-Rand auf dem p-Typ Drain-Bereich 5 ansteigt, tritt ein Diffusions-Strom an Stelle des Tunnelungs-Stroms auf. Wenn die Vorspannung noch weiter ansteigt, steigt der Diffusions-Strom ebenfalls an.
- Die Konzentration von Elektronen auf dem Oberflächen-Bereich des zweiten Halbleiterbereichs 4 steht in Verbindung mit der angelegten Gate-Spannung. Der Tunnelungs-Strom und der Diffusions-Strom sind ebenfalls abhängig von der Konzentration von Elektronen auf dem Oberflächen-Bereich des zweiten Halbleiterbereiches 4. Wenn die positive Gate-Spannung weiter ansteigt, steigt die Konzentration der Elektronen im Oberflächen-Bereich an. Deshalb steigt die Tunnelung von Elektroden an. Der Diffusions-Strom steigt ebenfalls an. Es versteht sich deshalb, das die Stromspannungs-Charakteristik sich in Abhängigkeit von der Gate-Spannung ändert.
- Wenn man GaAs als Beispiel nimmt, ist jeweils die Konzentration freier Ladungsträger auf dem ersten Halbleiterbereich 1 · 10¹&sup9; cm&supmin;³ die Konzentration freier Ladungsträger auf dem dritten Halbleiterbereich 5 · 10¹&sup9; cm&supmin;³ und eine Vorspannung und eine Gate-Spannung 1 V. Die Stromspannungs-Charakteristik des Bauelements weist den negativen Differential-Widerstand auf, z. B. einen Stromhöchstwert von 0,1 A/cm² und eine hohe Stromverhältniszahl vom Spitzenzum Talwert von 10 oder größer. Weiterhin ändert sich der Spitzenstrom stark im Bandbereich verschiedener Größenordnungen, typischerweise mehrere hundert Mikroampere. Die Änderung des Spitzenstroms ist abhängig von vielen Faktoren, beispielsweise von der Konzentration freier Ladungsträger, von Materialien, von der Vorspannung, von der Gate-Spannung, von den Abmessungen des Bauelements und noch weiteren Faktoren, wohingegen der Tunnelungs-Strom dazu neigt, unabhängig von einem thermischen Faktor zu sein.
- Fig. 3 zeigt die Stromspannungs-Charakteristik der Tunneleffektanordnung mit drei Elektroden der Erfindung, in der das Bauelement vorgespannt und mit einem Widerstand an der Drain-Seite geladen ist. In Fig. 3 weist die vertikale Achse einen Drain-Strom und die horizontale Achse eine Drain-Spannung auf. Die Gate- Spannung Vg wird als Parameter genommen. Der Arbeitspunkt der Schaltung wird markiert durch die Schnittpunkte der Ladungslinie und die ausgehärteten Linien der Stromspannungs-Charakteristik. Da die Gate-Spannung Vg gleich V&sub0; ist, hat das Bauelement zwei stabile Arbeitspunkte, einen, der einem Zustand (V1) mit starkem Strom und niedriger Spannung entspricht und den anderen, der einem Zustand (V2) schwachen Stroms und hoher Spannung entspricht. In diesem Zustand dient die Schaltung als bistabile Schaltung. Die bistabile Schaltung hat zwei Ausgangsspannungen V1 und V2. Die Ausgangsspannungen hängen von einer Hysterese der Gate-Spannung ab. Am Arbeitspunkt von V1 wird eine Impulsspannung von Vg größer als V&sub0; an das Gate angelegt. Dann verschiebt sich der Arbeitspunkt nach links. Zu diesem Zeitpunkt hat das Bauelement einen monostabilen Arbeitspunkt und einen Punkt starken Stroms und niedriger Spannung. Die Schaltung dient ebenfalls als monostabile Schaltung. Wenn die Gate-Spannung auf V&sub0; gebracht wird, kehrt der Arbeitspunkt auf den V1-Punkt zurück. Am Arbeitspunkt V1 wird eine Impulsspannung von Vg kleiner als V&sub0; an das Gate angelegt. Dann wandert der Arbeitspunkt größtenteils nach rechts. Zu diesem Zeitpunkt hat das Bauelement einen monostabilen Arbeitspunkt, starken Strom und niedrige Spannung. Die Schaltung dient auch als monostabile Schaltung. Wenn die Gate- Spannung auf V&sub0; gebracht wird, wird der Arbeitspunkt in den V2-Punkt gebracht. Weiterhin wird am Arbeitspunkt V2 eine Impulsspannung von Vg größer als V&sub0; an das Gate angelegt. Dann wandert der Arbeitspunkt größtenteils nach links. Wenn die Gate-Spannung in den V&sub0;-Punkt gebracht wird, wird der Arbeitspunkt in den V1- Punkt gebracht. Es versteht sich, dass die Schaltung es ermöglicht, einen stabilen Arbeitspunkt zu einem anderen stabilen Arbeitspunkt mit den Gate- Spannungssignalen wandern zu lassen. Das Bauelement kann als bistabile Schaltung unter Verwendung eines einzigen Widerstandes dienen.
- Aus den in der ersten Ausführung beschriebenen Bedingungen sind der n-Typ Source-Bereich 3 und der degenerierte n-Typ Oberflächen-Bereich des zweiten Bereichs vom selben leitenden Typus. Es ist nötig, dass ein Halbleiter im Drain- Bereich 5 im degenerierten Zustand ist, um eine degenerierte p-n-Verbindung zu erreichen.
- Andererseits kann an der Gate-Elektrode eine negative Spannung unter der vorwärts gerichteten Vorspannung angelegt werden. In diesem Fall werden Löcher von hoher Konzentration auf dem Oberflächen-Bereich des zweiten Halbleiterbereichs 4 erzeugt. Da der Halbleiter in dem Oberflächen-Bereich des zweiten Halbleiterbereichs 4 in einen degenerierten Zustand vom p-Typ gebracht wird, wird eine vorwärts vorgespannte degenerierte p-n-Verbindung zwischen dem Source-Bereich 3 und dem Oberflächen-Bereich des zweiten Halbleiterbereichs 4 gebildet. Dadurch tritt die Tunnelung von Elektronen an der Schnittstelle des Source-Bereichs 3 und des Oberflächen-Bereichs des zweiten Halbleiterbereichs 4 auf. Der Tunnelungs-Prozess ist analog zu dem des bereits beschriebenen Falles der positiven Gate-Spannung. In diesem Zustand ist es nötig, dass der Halbleiter im Source-Bereich 3 in degeneriertem Zustand ist, um die degenerierte p-n-Verbindung zu bilden. Währenddessen ist der zweite p-Typ Halbleiter-Oberflächen-Bereich und der p-Typ Drain-Bereich vom selben leitenden Typus.
- Aus den ausgeführten Beschreibungen versteht es sich, dass die Tunneleffektanordnung mit drei Elektroden gemäß der vorliegenden Erfindung das Tunnelungs-Phänomen in der vorwärts vorgespannten degenerierten Verbindung darstellt. Das Bauelement gemäß der Erfindung hat auch eine Stromspannungs- Charakteristik, die einen negativen Differential-Widerstands-Bereich besitzt, der zwei positive Differential-Widerstands-Bereiche voneinander trennt. Weiterhin erlaubt es das Bauelement gemäß der Erfindung, ein Potential-Profil in dem zweiten Halbleiterbereich 4, d. h. eine Ladungsträger-Konzentration des Oberflächen- Bereichs des zweiten Halbleiterbereiches 4 durch das Anlegen der Spannung an die Gate-Elektrode zu steuern. Auf diese Weise erlaubt das Bauelement unter der konstanten vorwärts gerichteten Vorspannung die Steuerung der Tunnelung von Ladungs-Trägern durch die Gate-Spannung. Zusätzlich gestattet das Bauelement die Steuerung der Stromspannungs-Charakteristik durch die angelegte Gate- Spannung, um mehrfache Funktionen zu erhalten.
- Die Tunneleffektanordnung mit drei Elektroden der ersten Ausführung kann in den folgenden Schritten gefertigt werden. Zuerst wird eine Isolations-Schicht 2 aus Silicon-Dioxyd (SiO&sub2;) auf einem Silikon (Si) Substrat 1 durch Einsatz der chemischen Aufdampfungsmethode gebildet. Zweitens wird eine dünne monokristalline Silikon (Si) Schicht der Stärke 30 nm auf der dicken Isolations- Schicht 2 durch den Einsatz eines Silikon Auf-Isolators gebildet. Drittens wird eine Silikon-Dioxyd (SiO&sub2;) Schicht von etwa 150 Angström auf der dünnen monokristallinen Silikon (Si) Schicht durch die Anwendung von Wärmeoxidation gebildet, so dass die Stärke der dünnen monokristallinen Silikon (Si) Schicht ungefähr bei 20 nm bleibt. Nachdem eine Gate-Elektrode aus n-typischem polykristallinen Silikon auf der Silikon-Dioxyd (SiO&sub2;) Schicht gebildet wird, wird ein Source-Bereich einer Ionen-Implantation von hoch konzentriertem Arsen (As) unterzogen, so dass der Source-Bereich in einen n-Typ degenerierten Zustand gebracht wird. Währenddessen wird ein Drain-Bereich einer Ionen-Implantation durch hochkonzentriertes Bor (B) unterzogen, um den Source-Bereich in einen p- Typ degenerierten Zustand zu bringen. Schließlich werden eine Source-Elektrode und eine Drain-Elektrode durch die Anwendung von Aluminium-Verdampfung hergestellt.
- In der ersten Ausführung, in der die degenerierte p-n Verbindung an der Schnittstelle des Drain-Bereichs 5 und der Oberfläche des zweiten Halbleiterbereichs 4 gebildet wird, kann der Source-Bereich 3 intensiv dotiert werden, um eine hohe Dotierungs-Konzentration zu erhalten, typischerweise in der Bandbreite von 10¹&sup8; bis 10²&sup0; cm&supmin;³ obwohl sie noch höher ausfallen könnte. Der Drain-Bereich wird intensiv dotiert, um eine hohe Dotierungs-Konzentration zu erhalten, typischerweise 10¹&sup9; cm&supmin;³ oder höher, so dass der Drain-Bereich 5 in einen degenerierten Zustand gebracht wird. Der zweite Bereich unterliegt keiner Dotierung. Dann ist der zweite Bereich ein intrinsischer Halbleiter. Der Tunnelungs- Prozess ist unabhängig von der Stärke des zweiten Bereichs, weil die Tunnelung nur an einer Oberfläche des zweiten Halbleiterbereiches 4 auftritt, der als ein Kanal dienen kann. Wenn das Bauelement als Hochfrequenz-Bauelement angewendet werden soll, ist es wünschenswert, dass das Bauelement so aufgebaut ist, dass die Länge des Kanals sehr gering ist. Unter der Annahme, dass die Wellenlänge der Elektronen in Silikon (Si) bei Raumtemperatur ungefähr bei 100 Angström liegt, beträgt die Kanallänge vorzugsweise zwischen 300 und 500 Angström. Wenn im Gegensatz dazu das Bauelement als Niederfrequenz-Bauelement eingesetzt wird, ist es unnötig, dass es so aufgebaut ist.
- Der dicke Isolations-Bereich 2 aus SiO&sub2; hat eine Stärke von ungefähr 10 nm oder größer, um eine elektrische Isolation der drei Silikon-Bereiche vom Silikon-Substrat zu erlauben. Weiterhin besteht die dicke Isolationsschicht 2 aus einem Material, das eine breitere Bandlücke als die der drei Halbleiterbereiche und die des Halbleiter- Substrats hat. Die dünne Isolationsschicht aus SiO&sub2; ist so dünn, dass sie es erlaubt, die Oberfläche des zweiten Bereiches mit Ladungsträgern hoher Konzentration, entweder Elektronen oder Löchern, in Abhängigkeit von der Gate-Spannung zu sättigen. Bei einer Gate-Spannung von 1 V ist die dünne Isolationsschicht, die eine Stärke von typischerweise 5 bis 10 nm hat, wirksam. Das SiO&sub2; der Isolationsschicht kann durch andere Materialien, beispielsweise Si&sub3;N&sub4;, bei dem die Schicht eine größere Stärke als bei SiO&sub2; haben kann, ersetzt werden. Der Einsatz von Materialien mit hoher Dielektrizitätskonstante wie beispielsweise Si&sub3;N&sub4; lässt es zu, dass die Schicht eine größere Stärke besitzt. Im Weiteren besteht die dünne Isolationsschicht 6 aus einem Material, das, um eine elektrische Isolation zu bewerkstelligen, eine breitere Bandlücke als die des zweiten Halbleiterbereiches und die der Gate-Elektrode hat.
- Hinsichtlich der Bildung der Source- und Drain-Elektroden können die Source- und Drain-Elektroden aus ohmschen Kontakten bestehen. Im Allgemeinen neigt eine Anordnung von Metall-Halbleiter-Kontakten dazu, eine Schottky-Barriere zu bilden, obwohl die Schottky-Barriere dem Bauelement einige unenrwünschte Faktoren verleiht. Im Gegensatz dazu ist dies bei ohmschen Kontakten nicht so. Typischerweise kann der ohmsche Kontakt durch den Kontakt zwischen einem Metall und einer Halbleiteroberfläche mit sehr hoher Konzentration von Ladungsträgern gebildet werden. Im Bauelement der Erfindung können die ohmschen Kontakte auf bequeme Weise gebildet werden, da die Source- und Drain- Bereiche eine höhere Ladungskonzentration haben. Hierbei ist anzumerken, dass das Bauelement der Erfindung eine verbesserte elektrische Stabilität und einen minimalen Energieverlust ohne eine unerwünschte Hitzebildung besitzt.
- In einem anderen Bauelement kann der Halbleiterbereich 4 aus einem nicht degenerierten Halbleiter vom p-Typ bestehen.
- In der Struktur ist der erste Halbleiterbereich intensiv mit einem Dotiermittel vom n- Typ dotiert, so dass ein Halbleiter in einen degenerierten Zustand gebracht wird. Der zweite Halbleiterbereich wird nur leicht mit einem Dotiermittel vom n-Typ dotiert, so dass ein Halbleiter in einen nicht degenerierten Zustand gebracht wird. Währenddessen wird der dritte Halbleiterbereich 5 mit einem Dotiermittel vom p-Typ dotiert, so dass ein Halbleiter in einen degenerierten Zustand gebracht wird. Der Isolationsbereich 2 kann aus dem selben Material gefertigt werden wie dem der Ausführung der vorliegenden Erfindung. Die Isolationsschicht 6 kann ebenso aus dem selben Material wie dem der Ausführung gefertigt werden. Die Gate-Elektrode 7 wird über dem zweiten Halbleiterbereich 4 durch die Isolationsschicht 6 montiert. Weiterhin werden die ersten und dritten Halbleiterbereiche 3 und 5 jeweils mit Elektroden versehen. Im weiteren kann der erste Halbleiterbereich 3 als Source- Bereich dienen. Der dritte Halbleiterbereich kann als Drain-Bereich dienen. Die Kontrollelektrode dient als Gate-Elektrode.
- Beim Betrieb dieses Bauelements wird der n-Typ Source-Bereich 3 und der p-Typ Drain-Bereich 5 in Vorwärtsrichtung vorgespannt, beispielsweise wird die Source- Elektrode geerdet, so dass der Source-Bereich 9 zu einem Massepotential wird. Währenddessen wird an der Drain-Elektrode positive Spannung angelegt. An der Gate-Elektrode werden Spannungssignale angelegt. Wenn die Vorspannung in Vorwärts-Richtung relativ gering ist und die Gate-Spannung null ist, ist ein Diffusionsstrom annähernd null. Obwohl ein Oberflächenbereich des zweiten Halbleiterbereichs 4 mit einigen Elektronen gefüllt ist, ist eine Ladungsträger- Konzentration nicht ausreichend hoch. Dann wird eine vorwärts vorgespannte nicht degenerierte p-n Verbindung an einer Schnittstelle des zweiten n-Typ Halbleiterbereiches 4 und dem p-Typ Drain-Bereich 5 gebildet. Deshalb tritt keine Tunnelung von Elektronen von dem n-Typ Halbleiterbereich 4 zu dem p-Typ Drain- Bereich 5 auf. In der Folge ist ein Strom zwischen den Source- und Quellbereichen 3 und 5 annähernd null.
- Dann wird an der Gate-Elektrode 7 eine relativ geringe positive Spannung angelegt, um einen Spannungsabfall an der Oberfläche des Halbleiter-Bereichs 4 zu erzeugen. Auf diese Weise werden Elektronen von hoher Konzentration an der Oberfläche des zweiten Halbleiterbereiches 4 gebildet. Dann wird der Halbleiter auf dem Oberflächenbereich in den degenerierten Zustand des n-Typs gebracht. In der Folge ist der Zustand des Halbleiters auf dem Oberflächenbereich des zweiten Halbleiterbereichs 4 annähernd äquivalent zu dem des Source-Bereichs 3.
- Der Source-Bereich und der zweite Halbleiterbereich sind in einem vollständig leitenden Zustand. Währenddessen wird eine Schnittstelle des zweiten Halbleiterbereichs 4 und des Drain-Bereichs 5 durch eine vorwärts vorgespannte degenerierte p-n Verbindung gebildet. Einige Elektronen im Leitungsband auf dem n-Typ Oberflächen-Bereich des zweiten Halbleiterbereiches 4 gestatten eine Tunnelung zum p-Typ Drain-Bereich 5. Dann fließt ein starker Tunnelungs-Strom durch eine Tunnelbarriere eines Ladungsbereiches an der degenerierten Halbleiterverbindung.
- In diesem Fall ist der Tunnelungsprozess analog zu dem der Ausführung der vorliegenden Erfindung. Das Bauelement hat eine Stromspannungs-Charakteristik, die einen negativen Differential-Widerstand aufzeigt.
- Das Bauelement erlaubt die Steuerung der Tunnelung von Elektronen und des Diffusions-Stroms mit den Gate-Spannungs-Signalen. Ebenso gestattet es das Bauelement, die Stromspannungs-Charakteristik mit den Gate-Spannungs-Signalen zu steuern.
- Aus den aufgeführten Bedingungen des oben genannten Bauelements sind der n- Typ Source-Bereich 3 und der degenerierte n-Typ Oberflächen-Bereich des zweiten Halbleiterbereiches 4 vom selben leitenden Typus. Obwohl es eigentlich wünschenswert ist, dass der Source-Bereich 3 in den degenerierten Zustand gebracht werden würde, kann der Source-Bereich 3 in einen nahezu degenerierten Zustand gebracht werden. Währenddessen ist es nötig, dass der Halbleiter im Drain-Bereich 5 im degenerierten Zustand ist, um eine degenerierte p-n Verbindung zu erhalten.
- Andererseits kann an der Gate-Elektrode eine negative Spannung unter vorwärts gerichteter Vorspannung angelegt werden. In diesem Fall wird eine sehr starke negative Gate-Spannung benötigt, um es möglich zu machen, Löcher hoher Konzentration an dem Oberflächen-Bereich des zweiten Halbleiterbereichs 4 zu erzeugen. Da der Oberflächen-Bereich des zweiten Halbleiterbereichs 4 in den p- Typ degenerierten Zustand gebracht wird, bildet sich eine vorwärts vorgespannte degenerierte p-n Verbindung zwischen dem Source-Bereich 3 und dem Oberflächen-Bereich des zweiten Halbleiterbereichs 4. Auf diese Weise tritt eine Tunnelung von Elektronen an der Schnittstelle des Source-Bereichs 3 und des Oberflächenbereichs des zweiten Halbleiterbereichs 4 auf. Der Tunnelungsprozess ist analog zu dem des beschriebenen Falles mit positiver Gate-Spannung. Unter dieser Bedingung ist es nötig, dass der Halbleiter im Source-Bereich 3 in degeneriertem Zustand ist, um eine degenerierte p-n Verbindung zu erzeugen. Währenddessen sind der zweite p-Typ Halbleiter-Oberflächenbereich und der p-Typ Drain-Bereich vom selben leitenden Typus. Der Halbleiter im Drain-Bereichs 5 kann in einen nahezu degenerierten Zustand gebracht werden, obwohl das nicht nötig ist.
- In einem Bauelement kann der zweite Halbleiterbereich 4 aus einem p-Typ nicht degenerierten Halbleiter bestehen. In diesem Fall kann an der Gate-Elektrode eine negative Spannung unter vorwärts gerichteter Vorspannung angelegt werden. In diesem Fall erlaubt es eine kleine negative Gate-Spannung, Löcher hoher Konzentration am Oberflächenbereich des zweiten Halbleiterbereichs 4 zu erzeugen. Da der Oberflächenbereich des zweiten Halbleiterbereichs 4 in dem p- Typ degenerierten Zustand gebracht wird, bildet sich eine vorwärts vorgespannte degenerierte p-n Verbindung zwischen dem Source-Bereich 3 und dem Oberflächenbereich des zweiten Halbleiterbereichs 4. Auf diese Weise tritt die Tunnelung der Elektronen an der Oberfläche des Source-Bereichs 3 und am Oberflächenbereich des zweiten Halbleiterbereiches 4 auf. Der Tunnelungsprozess ist analog zu dem des beschriebenen Falles. Unter dieser Bedingung ist es nötig, dass der Halbleiter im Source-Bereich 3 im degenerierten Zustand ist, um eine degenerierte p-n Verbindung zu erzeugen. Währenddessen sind der zweite p-Typ Halbleiterbereich und der p-Typ Drain-Bereich vom selben leitenden Typ. Der Halbleiter in dem Drain-Bereich 5 kann in einen nahezu degenerierten Zustand versetzt werden, obwohl dies nicht unbedingt nötig ist.
- Andererseits ist das zweite Bauelement ebenso bei positiver Gate-Spannung wirksam, bei der die Oberfläche des zweiten Halbleiterbereichs 4 mit Elektronen gefüllt ist, obwohl eine starke positive Spannung nötig ist, um dies zu gewährleisten. Die vorwärts vorgespannte degenerierte p-n Verbindung wird an der Schnittstelle des zweiten Halbleiterbereichs 4 und des Drain-Bereichs 5 gebildet. Der Tunnelungsprozess und die Stromspannungs-Charakteristik sind analog zu der der Ausführung der Erfindung.
- In einem dritten Bauelement kann der zweite Halbleiterbereich 4 aus einem n-Typ degenerierten Halbleiter bestehen.
- In der Struktur wird der erste Halbleiterbereich 3 intensiv mit einem Dotiermittel vom n-Typ dotiert, so dass ein Halbleiter in einen degenerierten Zustand versetzt wird. Der zweite Halbleiterbereich wird ebenso mit einem Dotiermittel vom n-Typ intensiv dotiert, so dass ein Halbleiter in einem degenerierten Zustand gebracht wird. Der dritte Halbleiterbereich 5 wird intensiv mit einem Dotiermittel vom p-Typ dotiert, so dass ein Halbleiter in einen degenerierten Zustand versetzt wird. Der Isolationsbereich 2 kann aus dem selben Material wie dem der ersten Ausführung der Erfindung gefertigt werden. Die Isolationsschicht 3 kann ebenso aus dem selben Material wie dem der ersten Ausführung gefertigt werden. Die Gate-Elektrode 7 wird über dem zweiten Halbleiterbereich 4 durch die Isolationsschicht 6 montiert. Der erste und dritte Halbleiterbereich 3 und 5 sind jeweils mit Elektroden versehen. Weiterhin kann der erste Halbleiterbereich 3 als Source-Bereich dienen. Der dritte · Halbleiterbereich 5 kann als Drain-Bereich dienen. Die Kontrollelektrode 7 kann als Gate-Elektrode dienen.
- Beim Betrieb des dritten Bauelements werden der n-Typ Source-Bereich 3 und der p-Typ Drain-Bereich 5 in vorwärts gerichteter Richtung vorgespannt, z. B. wird die Source-Elektrode 9 geerdet, so dass der Source-Bereich 3 auf Massepotential gebracht wird. Die Drain-Elektrode 8 wird mit positiver Spannung versorgt. Die Gate-Elektrode 7 wird mit Spannungssignalen versorgt. In diesem Fall ist unter Null- Gate-Spannung der Halbleiterzustand des zweiten Bereichs 4 annähernd äquivalent zu dem des Source-Bereichs 3. Der Source-Bereich 3 und der zweite Halbleiterbereich 4 sind in einem vollständig leitenden Zustand. Währenddessen bildet sich eine Schnittstelle zwischen dem zweiten Bereich 4 und dem Drain- Bereich 5 mit einer vorwärts vorgespannten degenerierten p-n Verbindung. Einige Elektronen im Leitungsband auf dem zweiten n-Typ Halbleiterbereich erlauben die Tunnelung in den p-Typ Drain-Bereich 5. Dann fließt ein starker Tunnelungsstrom durch eine Tunnelbarriere von einem Raumladungs-Bereich an der degenerierten p-n Halbleiterverbindung.
- Wenn die Gate-Elektrode 7 mit einer starken negativen Spannung versorgt wird, um einen Potential-Anstieg an der Oberfläche des Halbleiterbereichs 4 zu verursachen, wird die vorwärts vorgespannte nicht degenerierte p-n Verbindung an einer Schnittstelle des zweiten n-Typ Halbleiterbereichs 4 und des p-Typ Drain-Bereichs 5 unterbrochen. Dadurch ist die Tunnelung von Elektronen von dem Leitungsband auf dem n-Typ Bereich zu dem Valenzband auf dem p-Typ Bereich nicht mehr möglich. In der Folge wird der Tunnelungs-Strom ebenfalls unterbrochen.
- In diesem Fall ist der Tunnelungsprozess analog zu dem der ersten Ausführung der Erfindung. Das Bauelement hat eine Stromspannungs-Charakteristik, die einen negativen Differentialwiderstand aufweist.
- Das dritte Bauelement erlaubt die Steuerung der Tunnelung von Elektronen und des Diffusionsstroms durch die Gate-Spannungssignale. Ebenso erlaubt das Bauelement die Steuerung der Stromspannungs-Charakteristik durch die Gate- Spannungssignale.
- Aus den aufgeführten Bedingungen des dritten Bauelements geht hervor, dass der p-Typ Source-Bereich 3 und der zweite n-Typ degenerierte Halbleiterbereich vom selben leitenden Typ sind. Obwohl es eigentlich wünschenswert ist, dass der Source-Bereich 3 in den degenerierten Zustand versetzt wird, kann der Halbleiter des Source-Bereichs 3 in einen nahezu degenerierten Zustand gebracht werden. Es ist nötig, dass der Halbleiter im Drain-Bereich 5 in den degenerierten Zustand gebracht wird, um eine degenerierte p-n Verbindung zu erhalten.
- In einem vierten Bauelement kann der zweite Halbleiterbereich 4 aus einem p-Typ degenerierten Halbleiter bestehen.
- In der Struktur wird ein erster Halbleiterbereich 3 intensiv mit einem Dotiermittel vom n-Typ dotiert, so dass ein Halbleiter in einen degenerierten Zustand versetzt wird. Der zweite Halbleiterbereich 4 wird intensiv mit einem Dotiermittel vom p-Typ dotiert, so dass ein Halbleiter in einen degenerierten Zustand gebracht wird. Der dritte Halbleiterbereich 5 wird gleichfalls intensiv mit einem Dotiermittel vom p-Typ dotiert, so dass ein Halbleiter in einen degenerierten Zustand versetzt wird. Die Isolationsschicht 2 kann aus dem selben Material wie dem der ersten Ausführung der Erfindung gefertigt werden. Die Isolationsschicht 6 kann ebenso aus dem selben Material wie dem der ersten Ausführung gefertigt werden. Die Gate-Elektrode 7 wird über dem zweiten Halbleiterbereich 4 durch die Isolationsschicht 6 montiert. Der erste und dritte Halbleiterbereich 3 und 5 werden jeweils mit Elektroden versehen. Weiterhin kann der erste Halbleiterbereich 3 als Source-Bereich dienen. Der dritte Halbleiterbereich kann als Drain-Bereich dienen. Die Kontrollelektrode dient als Gate-Elektrode.
- Beim Betrieb des vierten Bauelements werden der n-Typ Source-Bereich 3 und der p-Typ Drain-Bereich 5 in vorwärts gerichteter Richtung vorgespannt, z. B. wird die Source-Elektrode 9 geerdet, so dass der Source-Bereich 3 auf Massepotential gebracht wird. Die Drain-Elektrode 8 wird mit positiver Spannung versorgt. Die Gate-Elektrode 7 wird mit Spannungssignalen versorgt. Unter der Null-Gate- Spannung ist der Halbleiterzustand des zweiten Bereichs 4 annähernd äquivalent zu dem des Drain-Bereichs 5. Der zweite Halbleiterbereich 4 und der Drain-Bereich 5 sind in einem vollständig leitenden Zustand. Währenddessen bildet sich eine Schnittstelle zwischen dem Source-Bereich 3 und dem zweiten Bereich 4 mit einer vorwärts vorgespannten degenerierten p-n Verbindung. Einige Elektronen im Leitungsband auf dem n-Typ Source-Bereich erlauben die Tunnelung in den zweiten p-Typ degenerierten Halbleiterbereich 4. Dann fließt ein starker Tunnelungsstrom durch eine Tunnelbarriere von einem Raumladungs-Bereich an der degenerierten p-n Halbleiterverbindung.
- Wenn an der Gate-Elektrode 7 eine relativ große positive Spannung angelegt wird, um einen Spannungsabfall an der Oberfläche des Halbleiter-Bereichs 4 zu erzeugen, wird die vorwärts vorgespannte nicht degenerierte p-n Verbindung an der Schnittstelle des n-Typ Source-Bereichs 5 und der zweite p-Typ Halbleiterbereich 4 unterbrochen. Dadurch ist die Tunnelung von Elektronen vom Leitungsband auf dem n-Typ Bereich zum Valenzband auf dem p-Typ Bereich nicht länger möglich. In der Folge wird der Tunnelungsstrom unterbrochen.
- In diesem Fall ist der Tunnelungprozess analog zu dem der ersten Ausführung der Erfindung. Das Bauelement hat eine Stromspannungs-Charakteristik, die einen negativen Differentialwiderstand aufweist.
- Das vierte Bauelement erlaubt die Steuerung der Tunnelung von Elektronen und des Diffusionsstromes durch die Gate-Spannungssignale. Ebenso erlaubt das Bauelement die Steuerung der Stromspannungs-Charakteristik mit den Gate- Spannungssignalen.
- Aus den bereits beschriebenen Bedingungen des vierten Bauelements ergibt sich, dass der zweite p-Typ degenerierte Halbleiterbereich 4 und der Drain-Bereich 5 vom selben leitenden Typus sind. Obwohl es eigentlich wünschenswert ist, dass der Halbleiter des Drain-Bereichs 5 in einen degenerierten Zustand gebracht wird, kann der Drain-Bereich 5 in einen nahezu degenerierten Zustand gebracht werden. Es ist nötig, dass der Halbleiter in dem Source-Bereich 3 im degenerierten Zustand ist, um die degenerierte p-n Verbindung zu erhalten.
- Aus der Ausführung und dem ersten bis vierten Bauelement ergibt es sich deshalb, dass die Tunneleffektanordnung mit drei Elektroden entweder im Anreicherungsmodus (wie die Erfindung und das erste und zweite Bauelement) oder im Entleerungsmodus (wie das dritte und vierte Bauelement) durch Anpassung der Bedingungen betrieben werden kann.
- Die Änderungen des Materials der Tunneleffektanordnung mit drei Elektroden der Erfindung kann, wie folgt, großräumig verändert werden.
- Der erste, zweite und dritte Halbleiterbereich 3, 4 und 5 können aus dem selben Halbleitermaterial, wie z. B. Silikon (Si) gefertigt werden, um Homoübergänge zu bilden. Weiterhin kann Si durch andere Halbleitermaterialien ersetzt werden, beispielsweise Ge, GaAs, InP, InGaAs, GaSb, InAs und andere.
- Die ersten, zweiten und dritten Halbleiterbereiche 3, 4 und 5 können aus verschieden Halbleitermaterialien gefertigt werden, um Heteroübergänge zwischen dem Halbleiter der Gruppe IV und dem Halbleiter der Gruppe IV zu schaffen, z. B. Si/Ge, Si/SiGe, SiGe/Ge und den anderen. Weiterhin sind Heteroübergänge zwischen Halbleitern der Gruppe III - Gruppe V und Halbleitern der Gruppenill - V, beispielsweise AlGaAs/GaAs, InAlAs/InGaAs, GaSb/Ungs, InP/InGaAs, InAlAs/InP InAsP/GaAs, InAs/InSb und den anderen wirksam. Im Weiteren sind Heteroübergänge zwischen Halbleitern der Gruppe IV und den Gruppen III und V, beispielsweise Ge/GaAs und den anderen ebenso wirksam. Wiederum sind Heteroübergänge zwischen Halbleitern der Gruppe II und V1 und der Gruppe II und V1 beispielsweise HgCdTe/CdTe, ZnS/ZnTe und die anderen ebenfalls wirksam.
- Der Isolationsbereich 2 und die Isolationsschicht 6 werden aus Silikondioxyd (SiO&sub2;) gefertigt. Weiterhin wird SiO&sub2; durch anderes Isolationsmaterial, z. B. Si&sub3;N&sub4;, SiON, Al&sub2;O&sub3;, TiO&sub2;, PbZrTiO&sub3;, CaF und andere ersetzt. Weiterhin sind ein Breitbandhalbleiter, wie beispielsweise Diamant, SiC und andere wirksam. Zusätzlich haben der Isolationsbereich 2 und die Isolationsschicht 6, um eine elektrische Isolation zu gewährleisten, ein Halbleitermaterial, das eine breitere Bandlücke als die des ersten, zweiten und dritten Halbleiterbereichs 3, 4 und 5 besitzt. Beispielsweise existieren folgende wirksame Kombinationen des Isolationsbereichs und des Halbleiterbereichs: eine Kombination zwischen einem Si Isolationsbereich und einem Ge Halbleiterbereich, eine Kombination zwischen einem Si Isolationsbereich und einem SiGe Halbleiterbereich, eine Kombination zwischen einem SiGe Isolationsbereich und einem Ge Halbleiterbereich, eine Kombination zwischen einem AlGaAs Isolationsbereich und einem GaAs Halbleiterbereich, eine Kombination zwischen einem InAlAs Isolationsbereich und einem InGaAs Halbleiterbereich, eine Kombination zwischen einem GaSb Isolationsbereich und einem InAs Halbleiterbereich, eine Kombination zwischen einem InP Isolationsbereich und einem InGaAs Halbleiterbereich, eine Kombination zwischen einem InAlAs Isolationsbereich und einem InP Halbleiterbereich, eine Kombination zwischen einem InAsP Isolationsbereich und einem GaAs Halbleiterbereich, eine Kombination zwischen einem InAs Isolationsbereich und einem InSb Halbleiterbereich, eine Kombination zwischen einem Ge Isolationsbereich und einem GaAs Halbleiterbereich, eine Kombination zwischen einem HgCdTe Isolationsbereich und einem CdTe Halbleiterbereich, eine Kombination zwischen einem ZnS Isolationsbereich und einem ZnTe Halbleiterbereich und andere.
- Die Source-, Drain- und Gate-Elektroden 9, 8 und 7 können aus Aluminium (Al) gefertigt werden. Weiterhin kann die Gate-Elektrode aus polykristallinem Silikon oder Wolfram gefertigt werden.
- Die Modifikationen der Abmessungen, die Ladungsträgerkonzentrationen des ersten, zweiten und dritten Halbleiterbereichs, die Vorspannung, die Gate-Spannung und die anderen Faktoren können durch Anpassung der Bedingungen geändert werden.
- Wenn auch die Modifikationen der vorliegenden Erfindung zweifelsohne einer durchschnittlich technisch befähigten Person offensichtlich sein werden, versteht es sich, dass die in den Abbildungen gezeigten und beschriebenen Ausführungen in keiner Weise in einem begrenzten Sinne betrachtet werden sollen. Dem gemäß wird der Schutzumfang der Erfindung durch die Ansprüche definiert.
Claims (8)
1. Tunnelfeldeffekt-Halbleiter-Bauelement mit vorwärts gerichtetem
Tunneleffekt und einer negativen
Differentialwiderstands-Strom/Spannungscharakteristik, mit:
- - einem Halbleitersubstrat (1);
- - einem isolierenden Bereich (2), der auf dem Halbleitersubstrat (1) ausgebildet ist;
- - ein Halbleiterbereich (4) aus nichtdegeneriertem Halbleiter ist auf dem
isolierenden Bereich (2) angeordnet;
- - eine Isolierungsschicht (6) ist auf dem Halbleiterbereich (4) angeordnet;
- - ein Source-Bereich (3) aus einem degenerierten Halbleiter hat eine erste
Leiffähigkeitsart und ist auf dem isolierenden Bereich (2) vorgesehen und in
direktem Kontakt mit einem ersten Ende des Halbleiterbereichs (4);
- - ein Drain-Bereich (5) aus einem degenerierten Halbleiter mit einer zweiten
Leitfähigkeitsart ist auf dem isolierenden Bereich (2) vorgesehen und in direktem
Kontakt mit einem zweiten Ende des Halbleiterbereichs (4);
wobei, wenn der Drain-Bereich (5) und der Source-Bereich (3) nach vorne
vorgespannt sind, Tunneleffekt nach vorwärts auftritt, und die
Strom/Spannungscharakteristik mit dem negativen Differentialwiderstand aufweist; und
- - eine Steuerelektrode ist auf der Isolierungsschicht vorgesehen, um ein
elektrisches Feld an den Halbleiterbereich (4) anzulegen,
wobei
die Isolierungsschicht (2) vollständig die Source, Drain und Halbleiterbereiche (3, 5,
4) von dem Halbleitersubstrat (1) und dem isolierenden Bereich (2) isoliert, der
Material umfaßt, mit einem größeren Randabstand als das Halbleitersubstrat (1) und
die Source, Drain und Halbleiterbereiche (3, 5, 4); dadurch gekennzeichnet, daß
der Halbleiterbereich (4) hat eine Dicke von ungefähr 0.02 um (200 Angstrom) und
ist aus einem intrinsischen Halbleiter hergestellt.
2. Tunnelfeldeffekttransistor-Bauelement nach Anspruch 1, dadurch
gekennzeichnet, daß
die Source- (3) und Drain- (5) Bereiche jeweils mit ohmschen Kontakten versehen
sind.
3. Tunnelfeldeffekt-Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß
Source- (3), Drain- (5) und Halbleiter- (4) Bereiche aus dem gleichen Halbleiter
hergestellt sind.
4. Tunnelfeldeffekt-Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß
die Source- (3), Drain- (5) und Halbleiter- (4) Bereiche sind aus verschiedenen
Halbleitern hergestellt.
5. Tunnelfeldeffekt-Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß
der Isolierungsbereich (2) ist aus einem Isolator hergestellt, der aus der Gruppe
bestehend aus SiO&sub2;, Si&sub3;N&sub4;, SiON, Al&sub2;O&sub3;, TiO&sub2;, PbZrTiO&sub3; und CaF ausgewählt ist.
6. Tunnelfeldeffekt-Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß
der isolierende Bereich (2) aus Diamant hergestellt ist.
7. Tunnelfeldeffekt-Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß
der isolierende Bereich (2) ist hergestellt aus SiC.
8. Tunnelfeldeffekt-Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß
der isolierende Bereich (2) ist aus einem Halbleitermaterial hergestellt, das einen
wesentlich weiteren Bandabstand als das Material der Source- (3), Drain- (5) und
Halbleiter- (4) Bereiche aufweist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3196321A JP2773474B2 (ja) | 1991-08-06 | 1991-08-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69232185D1 DE69232185D1 (de) | 2001-12-13 |
| DE69232185T2 true DE69232185T2 (de) | 2002-07-11 |
Family
ID=16355878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69232185T Expired - Fee Related DE69232185T2 (de) | 1991-08-06 | 1992-08-06 | Tunneleffektanordnung mit drei Elektroden |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5686739A (de) |
| EP (1) | EP0526897B1 (de) |
| JP (1) | JP2773474B2 (de) |
| DE (1) | DE69232185T2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112013005562B4 (de) | 2012-12-21 | 2025-02-27 | Intel Corporation | Resonanter tunnel-feldeffekttransistor mit reduzierter grösse |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936265A (en) * | 1996-03-25 | 1999-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device including a tunnel effect element |
| US5961350A (en) * | 1997-07-31 | 1999-10-05 | The Whitaker Corporation | Modular side-by-side connectors |
| JP3475851B2 (ja) | 1999-04-28 | 2003-12-10 | 日本電気株式会社 | フリップフロップ回路 |
| US6512274B1 (en) | 2000-06-22 | 2003-01-28 | Progressant Technologies, Inc. | CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same |
| US6594193B2 (en) | 2000-06-22 | 2003-07-15 | Progressent Technologies, Inc. | Charge pump for negative differential resistance transistor |
| US6518589B2 (en) | 2000-06-22 | 2003-02-11 | Progressant Technologies, Inc. | Dual mode FET & logic circuit having negative differential resistance mode |
| US6724655B2 (en) | 2000-06-22 | 2004-04-20 | Progressant Technologies, Inc. | Memory cell using negative differential resistance field effect transistors |
| US6754104B2 (en) | 2000-06-22 | 2004-06-22 | Progressant Technologies, Inc. | Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET |
| US6479862B1 (en) | 2000-06-22 | 2002-11-12 | Progressant Technologies, Inc. | Charge trapping device and method for implementing a transistor having a negative differential resistance mode |
| US6559470B2 (en) | 2000-06-22 | 2003-05-06 | Progressed Technologies, Inc. | Negative differential resistance field effect transistor (NDR-FET) and circuits using the same |
| US6596617B1 (en) | 2000-06-22 | 2003-07-22 | Progressant Technologies, Inc. | CMOS compatible process for making a tunable negative differential resistance (NDR) device |
| US6416358B1 (en) | 2001-04-23 | 2002-07-09 | Molex Incorporated | Shielded electrical connector for mounting on a printed circuit board |
| US6693317B2 (en) * | 2001-07-13 | 2004-02-17 | Taiwan Semiconductor Manufacturing Company | Optical sensor by using tunneling diode |
| JP4889889B2 (ja) * | 2001-08-30 | 2012-03-07 | スパンション エルエルシー | 不揮発データ保持機能付きスタティック・ランダム・アクセス・メモリ及びその動作方法 |
| US6956262B1 (en) | 2001-12-21 | 2005-10-18 | Synopsys Inc. | Charge trapping pull up element |
| US7453083B2 (en) | 2001-12-21 | 2008-11-18 | Synopsys, Inc. | Negative differential resistance field effect transistor for implementing a pull up element in a memory cell |
| DE10202903B4 (de) * | 2002-01-25 | 2009-01-22 | Qimonda Ag | Magnetoresistive Speicherzelle mit polaritätsabhängigem Widerstand und Speicherzelle |
| AU2003258948A1 (en) * | 2002-06-19 | 2004-01-06 | The Board Of Trustees Of The Leland Stanford Junior University | Insulated-gate semiconductor device and approach involving junction-induced intermediate region |
| US6617643B1 (en) | 2002-06-28 | 2003-09-09 | Mcnc | Low power tunneling metal-oxide-semiconductor (MOS) device |
| US6795337B2 (en) | 2002-06-28 | 2004-09-21 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
| US7098472B2 (en) | 2002-06-28 | 2006-08-29 | Progressant Technologies, Inc. | Negative differential resistance (NDR) elements and memory device using the same |
| US6847562B2 (en) | 2002-06-28 | 2005-01-25 | Progressant Technologies, Inc. | Enhanced read and write methods for negative differential resistance (NDR) based memory device |
| US7095659B2 (en) | 2002-06-28 | 2006-08-22 | Progressant Technologies, Inc. | Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device |
| US6853035B1 (en) | 2002-06-28 | 2005-02-08 | Synopsys, Inc. | Negative differential resistance (NDR) memory device with reduced soft error rate |
| US6567292B1 (en) | 2002-06-28 | 2003-05-20 | Progressant Technologies, Inc. | Negative differential resistance (NDR) element and memory with reduced soft error rate |
| US6864104B2 (en) | 2002-06-28 | 2005-03-08 | Progressant Technologies, Inc. | Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects |
| US6912151B2 (en) | 2002-06-28 | 2005-06-28 | Synopsys, Inc. | Negative differential resistance (NDR) based memory device with reduced body effects |
| US6917078B2 (en) * | 2002-08-30 | 2005-07-12 | Micron Technology Inc. | One transistor SOI non-volatile random access memory cell |
| US7042027B2 (en) * | 2002-08-30 | 2006-05-09 | Micron Technology, Inc. | Gated lateral thyristor-based random access memory cell (GLTRAM) |
| US7012833B2 (en) | 2002-12-09 | 2006-03-14 | Progressant Technologies, Inc. | Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs) |
| US6849483B2 (en) | 2002-12-09 | 2005-02-01 | Progressant Technologies, Inc. | Charge trapping device and method of forming the same |
| US6980467B2 (en) | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Method of forming a negative differential resistance device |
| US6979580B2 (en) | 2002-12-09 | 2005-12-27 | Progressant Technologies, Inc. | Process for controlling performance characteristics of a negative differential resistance (NDR) device |
| US6812084B2 (en) | 2002-12-09 | 2004-11-02 | Progressant Technologies, Inc. | Adaptive negative differential resistance device |
| US6806117B2 (en) | 2002-12-09 | 2004-10-19 | Progressant Technologies, Inc. | Methods of testing/stressing a charge trapping device |
| US7005711B2 (en) | 2002-12-20 | 2006-02-28 | Progressant Technologies, Inc. | N-channel pull-up element and logic circuit |
| US8125003B2 (en) * | 2003-07-02 | 2012-02-28 | Micron Technology, Inc. | High-performance one-transistor memory cell |
| US7180107B2 (en) * | 2004-05-25 | 2007-02-20 | International Business Machines Corporation | Method of fabricating a tunneling nanotube field effect transistor |
| DE102004039424A1 (de) * | 2004-08-13 | 2006-03-23 | Infineon Technologies Ag | Halbleiterbauelement mit einem MOS-Transistor |
| US7145186B2 (en) | 2004-08-24 | 2006-12-05 | Micron Technology, Inc. | Memory cell with trenched gated thyristor |
| DE102005007822B4 (de) * | 2005-02-21 | 2014-05-22 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor |
| US7847315B2 (en) * | 2007-03-09 | 2010-12-07 | Diodes Fabtech Inc. | High efficiency rectifier |
| US7812370B2 (en) * | 2007-07-25 | 2010-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling |
| US7683364B2 (en) * | 2007-09-04 | 2010-03-23 | Texas Instruments Incorporated | Gated quantum resonant tunneling diode using CMOS transistor with modified pocket and LDD implants |
| DE102008010514A1 (de) * | 2008-02-22 | 2009-09-10 | Ketek Gmbh | Transistor und Verfahren zum Betreiben eines Transistors |
| US7834345B2 (en) * | 2008-09-05 | 2010-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistors with superlattice channels |
| US8587075B2 (en) * | 2008-11-18 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunnel field-effect transistor with metal source |
| US8384180B2 (en) * | 2009-01-22 | 2013-02-26 | Palo Alto Research Center Incorporated | Gated co-planar poly-silicon thin film diode |
| US20110027973A1 (en) * | 2009-07-31 | 2011-02-03 | Applied Materials, Inc. | Method of forming led structures |
| US20110104843A1 (en) * | 2009-07-31 | 2011-05-05 | Applied Materials, Inc. | Method of reducing degradation of multi quantum well (mqw) light emitting diodes |
| US20110076400A1 (en) * | 2009-09-30 | 2011-03-31 | Applied Materials, Inc. | Nanocrystalline diamond-structured carbon coating of silicon carbide |
| JP5383732B2 (ja) * | 2011-03-09 | 2014-01-08 | 株式会社東芝 | 半導体装置 |
| WO2013035100A1 (en) * | 2011-09-08 | 2013-03-14 | Yeda Research And Development Co. Ltd. At The Weizmann Institute Of Science | Efficiency-enhanced thermoelectric devices |
| EP2754187B1 (de) * | 2011-09-08 | 2020-10-21 | Yeda Research and Development Co. Ltd | Verfahren zur verwendung von thermoelektrischen vorrichtungen mit erhöhter effizienz |
| JP5717706B2 (ja) * | 2012-09-27 | 2015-05-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP5677394B2 (ja) * | 2012-09-28 | 2015-02-25 | 株式会社東芝 | パスゲート及び半導体記憶装置 |
| JP6323114B2 (ja) * | 2014-03-27 | 2018-05-16 | 富士通株式会社 | 電子デバイス及びその製造方法 |
| WO2018090260A1 (zh) * | 2016-11-16 | 2018-05-24 | 华为技术有限公司 | 一种隧穿场效应晶体管及其制作方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL133717C (de) * | 1965-06-28 | 1900-01-01 | ||
| US4173763A (en) * | 1977-06-09 | 1979-11-06 | International Business Machines Corporation | Heterojunction tunneling base transistor |
| US4198644A (en) * | 1978-06-09 | 1980-04-15 | The United States Of America As Represented By The Secretary Of The Army | Tunnel diode |
| JPS5754370A (en) * | 1980-09-19 | 1982-03-31 | Nippon Telegr & Teleph Corp <Ntt> | Insulating gate type transistor |
| JPH0612821B2 (ja) * | 1981-12-03 | 1994-02-16 | 日本電気株式会社 | 半導体装置 |
| DE3334167A1 (de) * | 1983-09-21 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterdiode |
| JPH0783108B2 (ja) * | 1986-07-25 | 1995-09-06 | 株式会社日立製作所 | 半導体装置 |
| FR2607630B1 (fr) * | 1986-11-28 | 1989-03-10 | Rosencher Emmanuel | Jonction tunnel controlee par la surface |
| NL8800847A (nl) * | 1988-04-05 | 1989-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een soi-struktuur. |
| JP2743376B2 (ja) * | 1988-04-28 | 1998-04-22 | セイコーエプソン株式会社 | 薄膜集積回路の製造方法 |
| JPH02246160A (ja) * | 1989-03-17 | 1990-10-01 | Matsushita Electron Corp | 半導体装置 |
| JPH06103757B2 (ja) * | 1989-06-22 | 1994-12-14 | 株式会社半導体エネルギー研究所 | ダイヤモンド電子装置 |
| JP2813023B2 (ja) * | 1990-03-13 | 1998-10-22 | 株式会社神戸製鋼所 | Mis型ダイヤモンド電界効果トランジスタ |
| JPH0425175A (ja) * | 1990-05-21 | 1992-01-28 | Canon Inc | ダイオード |
| US5105247A (en) * | 1990-08-03 | 1992-04-14 | Cavanaugh Marion E | Quantum field effect device with source extension region formed under a gate and between the source and drain regions |
-
1991
- 1991-08-06 JP JP3196321A patent/JP2773474B2/ja not_active Expired - Lifetime
-
1992
- 1992-08-06 DE DE69232185T patent/DE69232185T2/de not_active Expired - Fee Related
- 1992-08-06 EP EP92113418A patent/EP0526897B1/de not_active Expired - Lifetime
-
1996
- 1996-01-31 US US08/594,383 patent/US5686739A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112013005562B4 (de) | 2012-12-21 | 2025-02-27 | Intel Corporation | Resonanter tunnel-feldeffekttransistor mit reduzierter grösse |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0526897A2 (de) | 1993-02-10 |
| JP2773474B2 (ja) | 1998-07-09 |
| EP0526897B1 (de) | 2001-11-07 |
| US5686739A (en) | 1997-11-11 |
| EP0526897A3 (en) | 1993-08-11 |
| JPH0541520A (ja) | 1993-02-19 |
| DE69232185D1 (de) | 2001-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69232185T2 (de) | Tunneleffektanordnung mit drei Elektroden | |
| DE69714117T2 (de) | Heteroübergang-PIN-Photodiode | |
| DE69202554T2 (de) | Tunneltransistor und dessen Herstellungsverfahren. | |
| DE3136682C2 (de) | ||
| DE69110080T2 (de) | Metall-Isolator-Metall-Übergangsstrukturen mit justierbaren Barrierenhöhen und Herstellungsverfahren. | |
| DE69219057T2 (de) | Tunneleffekttransistor | |
| DE3788253T2 (de) | Steuerbare Tunneldiode. | |
| DE2804568C2 (de) | ||
| DE2537564C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens | |
| DE3588114T2 (de) | Supraleitende Anordnung | |
| DE2711562B2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE3784191T2 (de) | Halbleiterphotodetektor mit schottky-uebergang. | |
| DE2801085A1 (de) | Statischer induktionstransistor | |
| DE2655917C2 (de) | ||
| DE69938418T2 (de) | Graben-gate-halbleiteranordnung | |
| DE3526826C2 (de) | ||
| DE69124399T2 (de) | Halbleitervorrichtung | |
| DE2756268C2 (de) | Temperaturkompensierte Bezugsspannungsdiode | |
| DE4026121B4 (de) | Leitfähigkeitsmodulations-MOSFET | |
| DE69117866T2 (de) | Heteroübergangsfeldeffekttransistor | |
| DE3880661T2 (de) | Eingangsschutzstruktur für integrierte Schaltung. | |
| DE2734997C2 (de) | ||
| DE3750310T2 (de) | Heteroübergangs-Feldeffektanordnung. | |
| DE3235641C2 (de) | ||
| DE69013057T2 (de) | Hochspannungsdünnschichttransistor. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |