DE69013057T2 - Hochspannungsdünnschichttransistor. - Google Patents

Hochspannungsdünnschichttransistor.

Info

Publication number
DE69013057T2
DE69013057T2 DE69013057T DE69013057T DE69013057T2 DE 69013057 T2 DE69013057 T2 DE 69013057T2 DE 69013057 T DE69013057 T DE 69013057T DE 69013057 T DE69013057 T DE 69013057T DE 69013057 T2 DE69013057 T2 DE 69013057T2
Authority
DE
Germany
Prior art keywords
source
gate electrode
charge transport
transport layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69013057T
Other languages
English (en)
Other versions
DE69013057D1 (de
Inventor
Michael Hack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Application granted granted Critical
Publication of DE69013057D1 publication Critical patent/DE69013057D1/de
Publication of DE69013057T2 publication Critical patent/DE69013057T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

  • Diese Erfindung betrifft einen abgewandelten Hochspannungsdünnfilmtransistor aus einem nichteinkristallinen Halbleiter, der einen guten Leckstromschutz im AUS-Zustand aufweist.
  • Die Technologie der Elektronik beruht heutzutage fast ausschließlich auf kristallinem Silizium zusammen mit Verbindungshalbleitern, wie Z.B. GaAs, die kleine, jedoch wichtige Nischen bei optoelektronischen und Hochgeschwindigkeitsanwendungen besetzen. Vorrichtungsanordnungen aus amorphem Silizium haben große Fortschritte gemacht sowohl in ihrer Betriebsqualität als auch in ihrer Stabilität, seit das erste Mal 1979 von LeComber et al (Electronic Letters 15, Seite 179 [1979]) über einen Feldeffekttransistor aus amorphem Silizium berichtet wurde. Die Technologie des amorphen Siliziums hat sich als ein erstrangiger Kandidat für großflächige Dünnfilmanwendungen entwickelt, zuerst bei photovoltaischen Anwendungen und später bei großflächigen integrierten Schaltkreisen, die bei flachen Flüssigkristalltafeln, Festkörperbildwiedergabevorrichtungen, elektronischen Kopiervorrichtungen, Druckern und Scannern verwendet werden. Dieses Halbleitermaterial ist ideal geeignet für großflächige Felder (größer als 30 cm mal 30 cm) aufgrund der geringen, bei seinem Herstellungsverfahren mittels Glühentladung auftretenden Temperaturen, was es möglich macht, wenig kostspielige Substratmaterialien, wie z.B. Glas, zu verwenden.
  • Im Vergleich zu Vorrichtungen auf kristallinem Silizium besteht der Hauptunterschied zu Vorrichtungen auf amorphem Silizium in der relativ geringen Elektronenbandbeweglichkeit (< 20 cm²/Vs) des letzteren in Verbindung mit einer relativ großen Dichte von lokalisierten Zuständen. Dies führt bei Vorrichtungen auf amorphem Silizium zu einer langsameren Schaltzeit als bei Vorrichtungen auf einem Einkristall. Da jedoch bei vielen großflächigen Anwendungen, wie z.B. beim Drucken, eine große Anzahl von Operationen parallel ausgeführt werden kann, ist die gesamte Systemgeschwindigkeit ziemlich schnell. Da weiter amorphes Silizium eine weite wirksame Bandlücke, eine extrem große Photoleitfähigkeit und eine gute Lichtempfindlichkeit hat, ist es auf einzigartige Weise für optoelektronische Anwendungen, insbesondere im sichtbaren Bereich, geeignet.
  • In der US-A-4 752 814 (Tuan) mit dem Titel "High Voltage Thin Film Transistor", die von derselben Anmelderin wie die vorliegende Erfindung angemeldet wurde, wird eine einzigartige a-Si:H-Transistorvorrichtung gelehrt, die bei 500 Volt und darüber betrieben werden kann. Beim Betrieb können mehrere hundert Volt durch ein Niederspannungsgatesignal geschaltet werden. Wie bei anderen Transistoren auf amorphem Silizium ist ihr Herstellungsverfahren einfach und zu anderen Dünnfilmvorrichtungen kompatibel. Verschiedene Schichten werden nacheinander abgelagert und auf einem Substrat mit einem Muster strukturiert. Eine nichtdotierte oder leicht dotierte Ladungstransportschicht aus amorphem Silizium ist in Sandwich-Art zwischen einer leitfähigen Gate-Metallelektrode und einer dielektrischen Gate-Schicht auf einer Seite und n+ dotierten Source- und Drain-Elektroden auf seiner anderen Seite eingefügt. Wie in diesem früheren Patent beschrieben wurde, beruht die Vorrichtung auf der einander gegenüberliegenden Ausrichtung der Gate-Elektrode und der Source-Elektrode, so daß die Gate-Elektrode die Injektion von von der Source in die Ladungstransportschicht fließenden Elektronen steuern kann. Das durch die isolierte Gate-Elektrode erzeugte elektrische Feld zieht Elektronen an oder stößt sie ab.
  • In der US-A-4 425 572 (Takafuji et al) mit dem Titel "Thin Film Transistor" wird eine Niederspannungsdünnfilmtransistorvorrichtung mit einer Gate-Elektrode offenbart, die sich nicht vollständig zwischen der Source- und Drain-Elektrode erstreckt, um Spannungsstreß über der Gate-Elektrode zu verringern und um die Vorrichtung robuster und für einen dielektrischen Durchbruch weniger anfällig zu machen. Es sei noch bemerkt, daß die Ladungstransportschicht aus Tellur hergestellt ist, was einen ohmschen Stromfluß unterstützt. Verschiedene Niederspannungstransistorkonfigurationen nach dem Stand der Technik sind in den Figuren 1-4 dargestellt, wobei die Gate-Elektrode so gezeigt ist, daß sie den Kanal zwischen Source und Drain voll überspannt.
  • In Electronics Letters, Band 17, Nr. 18, Seiten 640-641 (1981) wird die Herstellung eines Hochspannungs-MOS mit versetztem Gate und vergrabenem Kanal offenbart, was der nächstkommende Stand für die vorliegende Erfindung ist. Eine Isolationsschicht wird durch ¹&sup6;O&spplus;-Ionenimplantation in ein Si-Substrat mit hohem Widerstand gebildet, was zu einer Durchbruchspannung von 410 V in vergrabenem SiO&sub2; und einer Drain-Durchbruchspannung von 180 V führt.
  • Es ist bekannt, daß in einem Hochspannungsdünnfilmtransistor auf amorphem Silizium nach der Art, wie sie in dem '814-Patent offenbart ist, sich die Gate-Elektrode nicht vollständig zu der Drain-Elektrode erstrecken sollte, um die Vollständigkeit des Dielektrikums aufrechtzuerhalten. Durch Versetzen der Gate- Elektrode wird jedoch der Grad über die Kontrolle des Leckstroms im Sperrzustand verringert. Das Gate kann weniger gut die Source von dem Drain-Feld abschirmen. Weiter wird in einem solchen Transistor auf amorphem Silizium, bei dem die Ladungstransportschicht zwischen der Source und der Drain einen von dem Gate gesteuerten Bereich (Kanalbereich) und einen nicht von dem Gate gesteuerten Kanalbereich (toten Bereich) enthält, der Stromfluß durch den toten Bereich raumladungsbegrenzt (SCLC) sein. Da jedoch der raumladungsbegrenzte Leckstrom überlinear mit der an die Drain-Elektrode angelegten Spannung sich verändert, wird man erwarten, daß der Leckstrom bei hohen Drain- Spannungen um Größenordnungen höher ist als der Leckstrom bei niedrigen Drain-Spannungen. Wenn beispielsweise die Drain- Elektrodenspannung von 10 Volt auf 1000 Volt erhöht wird, würde der raumladungsbegrenzte Strom nicht um einen Faktor 100 (wie bei einem ohmschen Strom), sondern mehr um einen Faktor 10.000 erhöht werden. Dieses überlineare Verhalten verstärkt eindeutig das Problem der Source/Drain-Leckage bei Hochspannungsvorrichtungen dieser Art. Aus diesem Grund wurde in dem '814-Patent gelehrt, daß die vorausgesetzte Kontrolle über die Leckströme nur durch die einander gegenüberliegende Ausrichtung der Source-Elektrode und der Gate-Elektrode über der Ladungstransportschicht erzielt werden könnte.
  • Es ist eine Aufgabe dieser Erfindung, einen abgewandelten Hochspannungsdünnfilmtransistor zu schaffen, der ein hohes EIN/AUS- Verhältnis und eine wirksame Leckstromunterdrückung aufweist, ohne daß die Source- und Gate-Elektroden in einer einander gegenüberliegenden Beziehung um die Ladungstransportschicht in Sandwich-Art angeordnet sind.
  • Diese und andere Aufgaben werden in einer Ausbildungsform gelöst durch Schaffen eines Hochspannungsdünnfilmtransistors mit einer Vielzahl von übereinandergelegten Schichten, die auf einem Substrat in der senkrechten Richtung abgelagert sind, wobei sich diese Schichten in seitlicher Richtung erstrecken und eine Ladungstransportschicht umfassen, mit Source- und Drain-Elektroden, die seitlich voneinander beabstandet sind, und jeweils einen Kontakt mit geringem elektrischem Widerstand mit der Ladungstransportschicht aufweisen, mit einer in senkrechter Richtung von den Source- und Drain-Elektroden beabstandeten und sich seitlich mit einer Kante in die Nähe der Source-Elektrode erstreckenden Gate-Elektrode, und mit einem Gate-Dielektrikum, das die Gate-Elektrode von den Source- und Drain-Elektroden und der Ladungstransportschicht in der senkrechten Richtung trennt, so daß die Gate-Elektrode und die Source- und Drain-Elektroden auf derselben Seite der Ladungstransportschicht gelegen sind, dadurch gekennzeichnet, daß der Transistor ein Hochspannungsdünnfilmtransistor (HVTFT) ist, wobei die Ladungstransportschicht aus amorphem Silizium gebildet wird und daß sich die Gate-Elektrode von der einen Kante zu einer gegenüberliegenden Kante erstreckt, die eine Lage in seitlicher Richtung zwischen den Source- und Drain-Elektroden aufweist.
  • Ein besseres Verständnis der vorliegenden Erfindung und seiner miteinhergehenden Vorteile kann in bezug auf die folgenden Zeichnungen zusammen mit der begleitenden Beschreibung erhalten werden. In den Zeichnungen zeigen:
  • Fig.1 eine schematische Querschnittsansicht eines Hochspannungsdünnfilmtransistors nach dem Stand der Technik;
  • Fig.2 eine schematische Querschnittsansicht einer Ausführungsform eines abgewandelten Hochspannungsdünnfilmtransistors mit obenliegendem Gate;
  • Fig.3 eine schematische Querschnittsansicht einer weiteren Ausführungsform des abgewandelten Hochspannungsdünnfilmtransistors mit obenliegendem Gate nach der Fig. 2;
  • Fig.4 eine schematische Querschnittsansicht eines abgewandelten Hochspannungsdünnfilmtransistors mit untenliegendem Gate; und
  • Fig.5 eine grafische Darstellung der Ausgangskennlinien des erfindungsgemäßen abgewandelten Hochspannungsdünnfilmtransistors.
  • In bezug auf die Fig. 1 wird ein Hochspannungsdünnfilmtransistor 10 offenbart, der Gegenstand der US-A-4 752 814 ist.
  • Er enthält ein Substrat 12, auf dem nacheinander eine Anzahl von mit einem Muster strukturierten Schichten zum Bilden einer Gate-Elektrode 14, eines Gate-Dielektrikums 16, einer nichteinkristallinen Halbleiterladungstransportschicht 18 und einer elektrischen Passivierungsschicht 20 mit darin ausgebildeten Öffnungen 22 zum Aufnehmen einer Source-Elektrode 24 und einer Drain-Elektrode 26, die jeweils mit einem entsprechenden Source-Kontakt 28 und einem Drain-Kontakt 30 kontaktiert sind, abgelagert sind. Wie man damals wußte und wie in dem Patent beschrieben ist, ist es notwendig, daß die Ladungstransportschicht 18 zwischen der Gate-Elektrode und der Source-Elektrode, die einander in überlappender Anordnung gegenüberliegen, in Sandwich-Art eingefügt ist, so daß die Gate-Elektrode die Injektion von Ladungsträgern aus der Source-Elektrode durch Anziehung oder Abstoßung gemäß einer geeigneten, an der Gate-Elektrode anliegenden Vorspannung steuert. Wenn die Vorrichtung im Sperrzustand ist, unterdrückt diese Anordnung in Sandwich-Art auf wirksame Weise den Leckstrom, durch die Ladungstransportschicht durch Unterdrückung des Flusses von Trägern durch die Source.
  • Ich habe nun festgestellt, daß die Anordnung in Sandwich-Art, die von dem '814-Patent benötigt wird, nicht die einzig mögliche Bauform für einen Hochspannungsdünnfilmtransistor ist, und daß die abgewandelten Vorrichtungen, die in den Figuren 2 und 3 dargestellt sind, sich zufriedenstellend verhalten. In Übereinstimmung mit meiner Analyse des Ladungsflusses in Dünnfilmhochspannungstransistoren habe ich geschlossen, daß es ausreichend ist, eine Gate-Elektrode nahe zu der Source anzuordnen und sie über die Source hinaus zu der Drain zu erstrecken und die Source-Elektrode in der Nähe des Kanalbereichs der Ladungstransportschicht an einer Stelle anzuordnen, wo es einen Pfad mit geringem Widerstand zu dem Source/Kanal-Übergang gibt, um einen Hochspannungsdünnfilmtransistor mit brauchbaren Eigenschaften zu erhalten. Die Grundlagen seines Betriebs werden klar werden, wenn die Vorrichtung im folgenden anhand ihrer Bauart und ihrer Funktion beschrieben wird.
  • In Fig. 2 wird eine Ausführungsform meines abgewandelten HVTFT 32 mit obenliegendem Gate dargestellt. Er enthält ein Substrat 24, das aus Glas, Keramik oder einem anderen geeigneten Material bestehen kann, auf dem eine Ladungstransportschicht 36 abgelagert ist, die aus einem nichteinkristallinem Material mit im wesentlichen intrinsischen Halbleitereigenschaften, vorzugsweise amorphem Silizium, gefertigt ist. Die Source-Elektrode 38 und die Drain-Elektrode 40 sind seitlich unter direktem Kontakt mit der Schicht 36 voneinander beabstandet angeordnet und aus dem gleichen Material wie die Ladungstransportschicht hergestellt, welche geeignet dotiert ist, um Ladungsträger eines gewünschten Typs, das sind Elektronen (n-) oder Löcher (p+), bereitzustellen. Der Source-Kontakt 42 und der Drain-Kontakt 44 liegen über den Source- und Drain-Elektroden und sind aus einem geeigneten leitfähigen Material, wie z.B. Aluminium, hergestellt. Die Source- und Drain-Elektroden und Kontakte werden vorzugsweise gleichzeitig aus ihren jeweiligen abgelagerten Schichten mit einem Muster strukturiert. Eine Gate-Dielektrikumschicht 46, die normalerweise aus SiN oder Si&sub2;O&sub3; besteht, liegt über dem Source und dem Drain und eine Gate-Elektrode 48, die aus einer geeigneten leitfähigen Schicht, wie z.B. Cr oder NiCr, hergestellt ist, wird darauf mit einem Muster strukturiert, um so in der gewünschten lateralen Position angeordnet zu sein. Der Bereich der Gate-Elektrode (der nicht von der Source-Elektrode abgeschirmt ist) wirkt auf die Ladungstransportschicht über eine Länge L&sub1;, um einen Kanalbereich 50 zu bestimmen, der hauptsächlich angrenzend an die Grenzfläche zwischen der Ladungstransportschicht und dem Gate-Dielektrikum (durch die gestrichelte Linie angezeigt) gelegen ist, während der ungesteuerte Rest der Ladungstransportschicht über die Länge L&sub2; einen toten Bereich 52 bestimmt. Der Source-Kontakt wird normalerweise mit Masse oder mit einem geeigneten Bezugspotential verbunden, der Drain-Kontakt ist normalerweise über einen Lastwiderstand mit einer Hochspannungsversorgung (in der Größenordnung von mehreren hundert Volt) mit geeigneter Polarität in bezug auf die Polarität der Ladungsträger (positiv für Elektronen als Ladungsträger und negativ für Löcher als Ladungsträger) verbunden, und die Gate-Elektrode ist init einer schaltbaren Niederspannungsversorgung (in der Größenordnung von zehn bis fünf zehn Volt) verbunden.
  • Bei Betrieb dieses Transistors werden zwei im allgemeinen orthogonale elektrische Felder erzeugt (ich habe diese als "normal" und "lateral" benannt, so wie sie durch ihre Beziehung zu den im allgemeinen planaren Schichten der Vorrichtung bestimmt sind). In dem EIN-Zustand der Vorrichtung induziert das normale elektrische Feld, das durch die Spannung an der Gate-Elektrode induziert wird, Ladungsträger in den Bereich der Ladungstransportschicht 36, die in gegenüberliegender Beziehung zu der Gate-Elektrode steht, um so einen leitfähigen Kanal 50 in der Grenzschicht der Schicht 36 mit der Gate-Dielektrikumsschicht 46 zu bilden. Ladung wird in dem Kanal bereitgestellt, wenn ein Gate-Potential angelegt ist, indem ein durch das leitfähige Gate, das Gate-Dielektrikum und die Ladungstransportschicht bestimmter Kondensator gebildet ist. Eine zu der an dem Gate angewendeten Ladung gleiche und entgegengesetzte Ladung wird an der vorher erwähnten Grenzschicht (Kanalbereich 50) induziert. Der größte Anteil dieser Ladung wird in lokalisierten Zuständen festgehalten, obwohl einige als freie Ladungsträger auftreten werden, wodurch bewirkt wird, daß das Fermi-Niveau sich nach oben zu dem Leitungsband bewegt und den Kanal sehr leitfähig macht. Obwohl die Ladung thermisch innerhalb der Ladungstransportschicht (bei einer sehr geringen Rate) erzeugt wird, ist es für eine praktikable Vorrichtung notwendig, daß die Kanalladung durch die in Kontakt mit der Transportschicht stehende Source-Elektrode 38 bereitgestellt wird. Um eine reichhaltige Versorgung mit in den Kanal 50 fließenden Ladungsträgern zu schaffen, muß die Source-Elektrode in physikalischem Kontakt mit dem Kanal über einen Pfad mit geringem Widerstand und vorzugsweise in ohmschem Kontakt mit der umgebenden Peripherie sein.
  • Während es unter den meisten Umständen wünschenswert ist, daß die Gate- und die Source-Elektrode sich überlappen (wie in der Fig. 2 gezeigt), um diesen Pfad mit niedrigem Widerstand zu schaffen, habe ich in der Fig. 3 gezeigt, daß ein solcher Überlapp nicht notwendig ist, wenn der laterale Versatz L&sub3; zwischen dem Gate und dem Source ungefährt eine Dicke des Dielektrikums beträgt. Dem liegt das Phänomen zugrunde, daß sich das Feld von der Kante des Gates ausbreitet (wie durch die strichlierten Linien angedeutet ist), was bewirkt, daß sich der Kanal nach außen über die vertikalen Dimensionen der Gate-Elektrode hinaus erstreckt. Daraus folgt, daß, solange der induzierte Kanal sich bis in Kontakt mit der Source-Elektrode erstreckt, so daß die Source einen reichhaltigen Vorrat an Ladungsträgern für den Kanal bereitstellen kann, der Fachmann von solchen Einschränkungen nach dem Stand der Technik für den Entwurf befreit ist.
  • Das zweite elektrische Feld dieser Vorrichtung, ein laterales elektrisches Feld, das durch eine Spannung an der Drain-Elektrode induziert wird, wirkt als ein Transportfeld zwischen der Source und der Drain, was zu einem Stromfluß durch die Ladungstransportschicht führt, um die Ladungen aus dem Kanalbereich 50 und durch den toten Bereich 52 abzuziehen. Der tote Bereich der Ladungstransportschicht (am Ende des Kanalbereichs), wo das Gate-Feld plötzlich abfällt, hat eine niedrige Leitfähigkeit. Der Strom in diesem toten Bereich wird durch die Fähigkeit der Drain-Spannung, diesen durch Ladungsinjektion in diesen Bereich aus dem Kanalbereich leitfähig zu machen, begrenzt. Da es notwendig ist, eine relativ hohe Raumladungsdichte darin aufrechtzuerhalten, um diesen leitfähig zu machen, wird der Strom raumladungsbegrenzt. Somit unterstützt das Drain-Feld eine Ladungsinjektion in den toten Bereich aus dem Kanal und zieht die Ladungen durch diesen Bereich, während das Gate-Feld die Zahl der Ladungen steuert, die aus dem Kanalbereich in den toten Bereich injiziert werden können. Wie man aus der Fig. 5 sehen kann, ist dort der Drain-Strom IDS über der Drain-Spannung VDS für verschiedene Gate-Spannungen VG aufgetragen. Die überlineare Beziehung des Drain-Stroms zur Drain-Spannung, als Folge des raumladungsbegrenzten Zustands, kann in dem Bereich zur linken des Knies einer jeden Kurve, über die hinaus die Sättigung vorherrscht, gesehen werden.
  • Wenn das Gate im AUS-Zustand ist (das ist bei niedrigem Vgs und hohem Vds) würde ein extrem hoher Source/Drain-Leckstrom fließen und dies muß verhindert werden, damit die Vorrichtung praktisch anwendbar ist. Wie oben festgestellt wurde, verschärft die Überlinearität des raumladungsbegrenzten Stroms das Problem der Source/Drain-Leckage. In seinem AUS-Zustand wird die Gate-Elektrode bei einem Bezugspotential gehalten, vorzugsweise auf Masse, was im wesentlichen dasselbe ist wie das Source-Potential. Da die Gate-Elektrode viel näher an der Source-Elektrode als an der Drain-Elektrode ist und einen Bereich hat, der sich näher zu der Drain-Elektrode als zu irgendeinem Bereich der Source-Elektrode erstreckt, wird es in dem AUS-Zustand als eine elektrostatische Abschirmung wirken, die verhindert, daß das Drain-Feld die Source-Elektrode erreicht und Ladungsträger davon abzieht. In diesem neuen Vorrichtungsaufbau ist es diese elektrostatische Abschirmung, die das Erzielen von niedrigen Sperrströmen ermöglicht. Im Durchlaßzustand (das ist Vgs ist hoch) unterstützt das Gate einen leitfähigen Kanal in der Ladungstransportschicht, der sich von der Source-Elektrode zu der Kante der Gate-Elektrode erstreckt, so daß dieser Kanal Ladung in den nicht unter Gate-Einfluß stehenden toten Bereich injiziert.
  • Die Ausführungsform der Fig. 4 ist eine invertierte Vorrichtung 54, d.h. sie weist ein untenliegendes Gate auf, und wird als eine alternative Bauform vorgeschlagen. Der Klarheit wegen sind die gleichen Bezugszeichen wie in der Fig. 2 verwendet worden. Es sei bemerkt, daß die vorliegende Offenbarung nur für einige Beispiele ausgeführt wurde und daß es vielfältige Änderungen in den Bauartdetails und in der Kombination und in der Anordnung der Teile geben kann, ohne daß man den Bereich der Erfindung, wie er durch die beiliegenden Ansprüche beansprucht ist, verläßt.

Claims (5)

1. Ein Dünnfilmtransistor (32) mit einer Vielzahl von übereinanderliegenden, auf einem Substrat (34) in einer senkrechten Richtung abgelagerten Schichten, wobei die Schichten seitlich ausgedehnt sind, mit
einer Ladungstransportschicht (36), und
seitlich voneinander beabstandeten und jeweils in einem Kontakt mit niedrigem elektrischen Widerstand mit der Ladungstransportschicht stehenden Source- (38) und Drain-Elektroden (40),
einer in senkrechter Richtung von der Source- (38) und der Drain-Elektrode (40) beabstandeten und sich in seitlicher Richtung mit einer Kante in die Nähe der Source-Elektrode erstreckenden Gate-Elektrode,
und einem die Gate-Elektrode (48) von den Source- (38) und Drain-Elektroden (40) und der Ladungstransportschicht in der senkrechten Richtung trennenden Gate-Dielektrikum (46), so daß die Gate-Elektrode (48) und die Source- und Drain-Elektroden (38, 40) auf derselben Seite der Ladungstransportschicht (36) gelegen sind, wobei der Transistor (32) ein Hochspannungsdünnfilmtransistor ist, wobei die Ladungstransportschicht (36) aus amorphem Silizium gebildet ist, und wobei die Gate-Elektrode sich von der einen Kante zu einer gegenüberliegenden Kante erstreckt, die eine seitliche Lage zwischen der Source- und Drain-Elektrode aufweist.
2. Der Transistor nach Anspruch 1, wobei der Überlappbereich der Gate-Elektrode (48) mit der Ladungstransportschicht (36) einen Kanalbereich (50) in einem Teil der Schicht umfaßt.
3. Der Hochspannungsdünnfilmtransistor nach Anspruch 1 oder 2, wobei die Gate-Elektrode (48) die Source-Elektrode (38) überlappt.
4. Der Hochspannungsdünnfilmtransistor nach Anspruch 1 oder 2, wobei die eine Kante der Gate-Elektrode (48) seitlich von der Source-Elektrode (38) um eine ungefähr der Dicke der Gate-Elektrode in der senkrechten Richtung gleiche Strecke beabstandet ist.
5. Der Hochspannungsdünnfilmtransistor nach einem der vorhergehenden Ansprüche, wobei ein Kanalbereich (50) der Ladungstransportschicht (36) der Gate-Elektrode (48) gegenüberliegt, und ein toter Bereich (52) des Ladungstransportbereichs sich zwischen dem Ende des Kanalbereichs (50) und der nächstliegenden Kante der Drain-Elektrode (40) sich erstreckt und wobei ein raumladungsbegrenzter Strom durch den toten Bereich in dem Durchlaßzustand des Transistors fließt.
DE69013057T 1989-05-24 1990-05-18 Hochspannungsdünnschichttransistor. Expired - Lifetime DE69013057T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/356,900 US4998146A (en) 1989-05-24 1989-05-24 High voltage thin film transistor

Publications (2)

Publication Number Publication Date
DE69013057D1 DE69013057D1 (de) 1994-11-10
DE69013057T2 true DE69013057T2 (de) 1995-05-24

Family

ID=23403427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69013057T Expired - Lifetime DE69013057T2 (de) 1989-05-24 1990-05-18 Hochspannungsdünnschichttransistor.

Country Status (4)

Country Link
US (1) US4998146A (de)
EP (1) EP0399737B1 (de)
JP (1) JP2763048B2 (de)
DE (1) DE69013057T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
US5073723A (en) * 1990-08-10 1991-12-17 Xerox Corporation Space charge current limited shunt in a cascode circuit for hvtft devices
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5166960A (en) * 1992-04-20 1992-11-24 Xerox Corporation Parallel multi-phased a-Si shift register for fast addressing of an a-Si array
US5237346A (en) * 1992-04-20 1993-08-17 Xerox Corporation Integrated thin film transistor electrographic writing head
US5337080A (en) * 1993-04-27 1994-08-09 Xerox Corporation Amorphous silicon electrographic writing head assembly with protective cover
US6100909A (en) * 1998-03-02 2000-08-08 Xerox Corporation Matrix addressable array for digital xerography
EP1524685B1 (de) * 2003-10-17 2013-01-23 Imec Verfahren zur Herstellung einer Halbleitervorrichtung mit einer dielektrischen Schicht aus Silizium-Oxynitrid
US6912082B1 (en) * 2004-03-11 2005-06-28 Palo Alto Research Center Incorporated Integrated driver electronics for MEMS device using high voltage thin film transistors
US7755654B2 (en) * 2006-07-25 2010-07-13 Hewlett-Packard Development Company, L.P. Pixel

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2316118C3 (de) * 1973-03-30 1975-11-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Feldeffekttransistoren durch Anwendung einer selektiven Getterung
JPS53138281A (en) * 1977-05-09 1978-12-02 Nec Corp Insulated-gate field effect transistor
JPS56161676A (en) * 1980-05-16 1981-12-12 Japan Electronic Ind Dev Assoc<Jeida> Electrode structure for thin film transistor
JPS58197775A (ja) * 1982-05-13 1983-11-17 Canon Inc 薄膜トランジスタ
JPH0658966B2 (ja) * 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
DE3331601C2 (de) * 1982-09-02 1987-04-30 Canon K.K., Tokio/Tokyo Halbleiterbauelement
US4752814A (en) * 1984-03-12 1988-06-21 Xerox Corporation High voltage thin film transistor
EP0156528B1 (de) * 1984-03-12 1991-01-30 Xerox Corporation Dünnfilm-Transistor für hohe Spannungen
EP0166261A3 (de) * 1984-06-27 1989-01-11 Energy Conversion Devices, Inc. Statisches Feld induzierte Halbleiteranordnungen
US4597001A (en) * 1984-10-05 1986-06-24 General Electric Company Thin film field-effect transistors with tolerance to electrode misalignment
US4704623A (en) * 1985-08-02 1987-11-03 General Electric Company Doping for low capacitance amorphous silicon field effect transistor
JPS62213165A (ja) * 1986-03-13 1987-09-19 Nec Corp 薄膜トランジスタ
JPH0714009B2 (ja) * 1987-10-15 1995-02-15 日本電気株式会社 Ｍｏｓ型半導体記憶回路装置

Also Published As

Publication number Publication date
EP0399737A1 (de) 1990-11-28
EP0399737B1 (de) 1994-10-05
DE69013057D1 (de) 1994-11-10
US4998146A (en) 1991-03-05
JP2763048B2 (ja) 1998-06-11
JPH0319371A (ja) 1991-01-28

Similar Documents

Publication Publication Date Title
DE69232185T2 (de) Tunneleffektanordnung mit drei Elektroden
DE69009298T2 (de) Hochspannungs-Dünnschichttransistor mit zweitem Gate.
DE3881304T2 (de) MOS-Transistor.
DE3136682C2 (de)
DE3856420T2 (de) Gegen elektrostatische Entladungen geschützter integrierter Schaltkreis mit variablem Schutzschwellwert
DE1234856B (de) Festkoerper-Kippschaltung
DE60034328T2 (de) Elektrostatisch gesteuerter tunneleffekt-transistor
DE69032479T2 (de) Verbesserter Dünnfilmvaraktor
DE2505573C3 (de) Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren
EP1703560A2 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
EP0011879B1 (de) Feldeffekttransistor
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE69114984T2 (de) Dünnfilm-Transistor.
DE68923789T2 (de) Optische halbleitervorrichtung mit einer nulldurchgangsfunktion.
DE112010003495T5 (de) Tunnelfeldeffekteinheiten
DE3021042C2 (de) Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen
DE69013057T2 (de) Hochspannungsdünnschichttransistor.
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE3880661T2 (de) Eingangsschutzstruktur für integrierte Schaltung.
DE69933645T2 (de) Laterale dünnschicht-soi-anordnung
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE69018334T2 (de) Hochspannungsdünnschichttransistor mit einer zweiten Kontrollelektrode.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition