DE69933645T2 - Laterale dünnschicht-soi-anordnung - Google Patents

Laterale dünnschicht-soi-anordnung Download PDF

Info

Publication number
DE69933645T2
DE69933645T2 DE69933645T DE69933645T DE69933645T2 DE 69933645 T2 DE69933645 T2 DE 69933645T2 DE 69933645 T DE69933645 T DE 69933645T DE 69933645 T DE69933645 T DE 69933645T DE 69933645 T2 DE69933645 T2 DE 69933645T2
Authority
DE
Germany
Prior art keywords
region
lateral
thickness
insulating layer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69933645T
Other languages
English (en)
Other versions
DE69933645D1 (de
Inventor
Theodore Letavic
Mark Simpson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69933645D1 publication Critical patent/DE69933645D1/de
Application granted granted Critical
Publication of DE69933645T2 publication Critical patent/DE69933645T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf Halbleiter-auf-Isolator-(SOI)-Anordnungen, im Besonderen auf laterale Dünnschicht-SOI-Anordnungen, wie zum Beispiel MOSFETs und Dioden, welche sich für Hochspannungs- und Leistungsanwendungen eignen.
  • Bei Herstellung von Hochspannungs-Leistungsanordnungen müssen in Bereichen, wie zum Beispiel Durchbruchspannung, Größe, Leitungsverlusten sowie Herstellungsvereinfachung und Zuverlässigkeit, typischerweise Abstriche und Kompromisse gemacht werden. Oftmals resultiert die Verbesserung eines Parameters, wie zum Beispiel der Durchbruchspannung, in der Verschlechterung eines anderen Parameters, wie zum Beispiel Leitungsverlusten. Idealerweise sollten sich solche Anordnungen durch hervorragende Charakteristiken in sämtlichen Bereichen bei einem Minimum an Betriebs- und Fertigungsnachteilen auszeichnen.
  • Verbesserungen gegenüber der SOI-Grundstruktur, bei welcher erhöhte Durchbruchspannungen erreicht werden, indem ein lineares Dotierungsprofil in dem Driftgebiet vorgesehen wird, sind in dem verwandten US-Patent 5 246 870 und dem US-Patent 5 412 241, beide mit der vorliegenden Anmeldung gemeinsam abgetreten, dargestellt. Bei diesen SOI-Anordnungen weist das Driftgebiet zwischen dem Kanal und dem Drain in einer lateralen MOS-Struktur verschiedene Merkmale auf, wie zum Beispiel einen reduzierten Teil und ein lineares, laterales Dotierungsprofil, wodurch sich Charakteristiken einer wesentlich erhöhten Durchbruchspannung ergeben. Zudem ist über einem Feldoxid eine obere Feldplatte einer im Wesentlichen konstanten Dicke vorgesehen, damit die zweifache, leitfähige Ladung in dem Driftgebiet untergebracht werden kann, wodurch Leitungsverluste verringert werden, ohne dabei die Durchbruchspannung zu reduzieren. Um jedoch eine hohe Durchbruchspannung aufrechtzuerhalten, muss die gesamte Menge der Ladung durch Leitung nahe der Sourceseite des Driftgebiets sehr klein gehalten werden, wodurch sich eine Engstelle für den Stromfluss ergibt und eine optimale Reduzierung von Leitungsverlusten verhindert wird.
  • Eine weitere Verbesserung gegenüber der SOI-Grundstruktur ist in US-Patent 5 648 671, ebenfalls mit der vorliegenden Anmeldung gemeinsam abgetreten, dargestellt. Dieses Patent zeigt eine laterale Dünnschicht-SOI-Anordnung mit einem sich linear ändernden Feldoxidbereich und einem linearen Dotierungsprofil, wobei es sich um Merkmale handelt, die dazu dienen, Leitungsverluste zu reduzieren, ohne dabei die Durchbruchspannung zu verringern. Eine weitere verbesserte Dünnschichtanordnung für hohe Spannungen ist in WO-Patentanmeldung WO99/34449 offenbart, welche unter die Bestimmungen von Artikel 54(3)EPÜ fällt, mit der vorliegenden Erfindung gemeinsam abgetreten und von dem Erfinder der vorliegenden Erfindung mit erfunden wurde. Diese Anmeldung offenbart eine weitere Technik zur Verbesserung solcher Anordnungen, wonach ein stufenförmiger Oxidbereich mittlerer Dicke verwendet wird, um die Stromführungsfähigkeit zu erhöhen und dabei eine hohe Durchbruchspannung aufrechtzuerhalten, und offenbart ebenfalls eine Anordnung gemäß dem Oberbegriff von Anspruch 1 der vorliegenden Erfindung.
  • Obgleich alle zuvor erwähnten Strukturen eine Verbesserung gegenüber SOI-Standardstrukturen bieten, haben sie noch immer den Nachteil, dass sie bei hohen Strompegeln in dem Source-Folger-Modus nicht effektiv und leistungsstark arbeiten können, wobei während des Betriebs auf einen „Source-High"-Vorspannungszustand getroffen werden kann und eine hohe Durchbruchspannung in einer Anordnung aufrechtzuerhalten ist, welche ebenfalls hohe Strompegel verarbeiten muss.
  • Infolgedessen wäre es wünschenswert, eine laterale Dünnschicht-SOI-Anordnung der oben beschriebenen Art vorzusehen, bei welcher jedoch der Betrieb, und insbesondere der Betrieb einer MOSFET-Anordnung in dem Source-Folger-Modus, verbessert wird, indem der zulässige Sättigungsstromfluss signifikant erhöht und der Einschaltwiderstand der Bauelementstruktur reduziert und dabei eine hohe Durchbruchspannung aufrechterhalten wird.
  • Der Erfindung liegt daher als Aufgabe zugrunde, eine laterale Dünnschicht-SOI-Anordnung vorzusehen, welche imstande ist, auf Grund eines Aufbaus, der in einem signifikanten Anstieg des Sättigungsstromflusses und einer Reduzierung des minimal erreichbaren, spezifischen Einschaltwiderstands der Bauelementstruktur resultiert, ohne die Durchbruchsspannungsfähigkeit der Anordnung zu beeinträchtigen, eine verbesserte Leistung, insbesondere eines MOSFETs im Source-Folger-Modus, vorzusehen. Diese Aufgaben werden gemäß der vorliegenden Erfindung durch eine laterale Dünnschicht-SOI-Anordnung mit einem Halbleitersubstrat, einer dünnen, vergrabenen Oxidisolationsschicht auf dem Substrat sowie einer, in einer dünnen Halbleiterschicht auf dem dünnen, vergrabenen Oxid vorgesehenen, lateralen Halbleiteranordnung erfüllt. Die dünne Halbleiterschicht weist einen ersten Bereich eines ersten Leitfähigkeitstyps, einen zweiten Bereich eines, zu dem ersten entgegengesetzten, zweiten Leitfähigkeitstyps, welcher von dem ersten Bereich durch einen lateralen Driftbereich des zweiten Leitfähigkeitstyps beabstandet ist, eine obere Oxidisolationsschicht über der dünnen Halbleiterschicht sowie eine leitende Platte auf der oberen Oxidisolationsschicht auf. Gemäß der vorliegenden Erfindung werden die oben erörterten Aufgaben erreicht, indem die obere Oxidisolationsschicht mit einem Schichtteil in Angrenzung an den ersten Bereich versehen wird, welcher, in einer Richtung von dem ersten Bereich zu dem zweiten Bereich, über eine Distanz, die um mindestens einen Faktor Fünf größer als eine maximale Dicke der oberen Oxidisolationsschicht ist, im Wesentlichen kontinuierlich an Dicke zunimmt, und der laterale Driftbereich mit einem Bereichsteil in Angrenzung an den ersten Bereich versehen wird, welcher in einer Richtung von dem ersten Bereich zu dem zweiten Bereich und über die gleiche Distanz ebenfalls im Wesentlichen kontinuierlich an Dicke abnimmt, wobei das Dotierungsniveau des lateralen Driftbereichs in einer Richtung von dem ersten Bereich zu dem zweiten Bereich um einen Faktor von mindestens 40 linear zunimmt. Eine solche Konfiguration sieht einen wesentlich dickeren Halbleiterschichtbereich in Angrenzung an den ersten Bereich und ebenfalls eine wesentlich dünnere, obere Oxidisolationsschicht in diesem Bereich vor. Zudem verhindert eine solche Bauelementkonfiguration scharfe Ecken und steile Schrägen in der Oxid- und Halbleiterfilmschicht in diesem Bereich. Diese Merkmale resultieren in Kombination in den oben erörterten Leistungsvorteilen, welche im Source-Folger-Betrieb von MOSFET-Anordnungen von besonderer Bedeutung sind.
  • In einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist die SOI-Anordnung durch eine MOSFET-Anordnung dargestellt, während in einem weiteren bevorzugten Ausführungsbeispiel der Erfindung die Anordnung eine Diode sein kann, wobei die Merkmale der Erfindung in Folge eines reduzierten Durchlassspannungsabfalls bei einem bestimmten Strom eine verbesserte Leistung vorsehen (wodurch Leitungsverluste verringert werden) und ebenfalls die Diodendurchbruchspannung erhöhen können.
  • In weiteren bevorzugten Ausführungsbeispielen der Erfindung können die oben beschriebenen Zunahmen und Abnahmen der Dicke entweder linear oder nicht linear, wie zum Beispiel gemäß einer Quadratwurzelfunktion, stattfinden.
  • Somit bieten SOI-Anordnungen gemäß der Erfindung insofern eine signifikante Verbesserung, als die hohe Strom- und hohe Spannungsbelastbarkeit wesentlich verbessert werden, und dass insbesondere der Source-Folger-Betrieb von MOSFET-Anordnungen eine wesentliche Verbesserung erfährt.
  • Diese und weitere Aspekte der vorliegenden Erfindung gehen aus den nachfolgend beschriebenen Ausführungsbeispielen hervor und werden in diesen erläutert. Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 – einen vereinfachten Querriss einer lateralen SOI-MOSFET-Anordnung;
  • 2 – einen vereinfachten Querriss eines Teils einer lateralen MOSFET-Anordnung der Erfindung; sowie
  • 3 – einen vereinfachten Querriss einer lateralen SOI-Diodenanordnung der Erfindung.
  • Halbleiterbereiche vom gleichen Leitfähigkeitstyp sind in der Zeichnung im Allgemeinen in der gleichen Richtung schraffiert. Es sei erwähnt, dass die Figuren nicht maßstabsgetreu dargestellt sind.
  • Eine laterale Dünnschicht-SOI-MOSFET-Struktur 10 ist in vereinfachtem Querschnitt in 1 dargestellt. Diese Struktur weist ein Halbleitersubstrat 100, typischerweise aus n-leitendem Siliciummaterial, mit einer Dotierungskonzentration von 108–1020 At/cm3 auf, auf welchem eine dünne, vergrabene Oxidisolationsschicht 102, typischerweise eine Siliciumoxidschicht mit einer Dicke zwischen etwa 0,1 Mikrometer und 5,0 Mikrometer, vorgesehen ist. In der dargestellten Anordnung kann die Isolationsschicht 102 vorteilhafterweise eine Dicke im Bereich von 2–3 Mikrometer aufweisen.
  • Eine dünne Halbleiterschicht 104 ist auf der Isolationsschicht 102 vorgesehen und weist eine Dicke im Bereich von etwa 0,1–2,0 Mikrometer auf, wobei eine laterale Halbleiteranordnung, in diesem Fall ein MOSFET, in der dünnen Halbleiterschicht 104 vorgesehen ist. In dem in 1 dargestellten Ausführungsbeispiel weist die dünne Halbleiterschicht 104 einen ersten Bereich 106, in diesem Fall vom p-Leitfähigkeitstyp und mit einem Dotierungsniveau von etwa 1017 At/cm3, auf, welcher als Kanalbereich der Anordnung dient. Ein Drain der Anordnung wird durch einen zweiten Bereich 108, in diesem Fall vom n-Leitfähigkeitstyp und mit einem Dotierungsniveau von etwa 1018 At/cm3, gebildet. Der zweite Bereich 108 ist von dem ersten Bereich 106 durch einen lateralen Halbleiter- Driftbereich 110, hier vom n-Leitfähigkeitstyp und in diesem Beispiel mit einem im Wesentlichen linearen, lateralen Dotierungsprofil, mit einer Ladungskonzentration von etwa 1,0 × 1012 At/cm2 auf seiner linken (Kanal) Seite und einer Ladungskonzentration von etwa 2,0 × 103 At/cm2 auf seiner rechten (Drain) Seite, beabstandet.
  • Bei der Anordnung der vorliegenden Erfindung steigt das Dotierungsniveau des lateralen Driftbereichs um einen Faktor von mindestens 40 linear an.
  • Bei dem MOSFET von 1 weist die dünne Halbleiterschicht 104 zusätzlich einen dritten Bereich 116 vom n-Leitfähigkeitstyp auf, welcher neben dem ersten Bereich 106 auf einer, von dem lateralen Driftbereich 110 entfernten Seite angeordnet ist. Dieser dritte Bereich, der den Sourcebereich von MOSFET-Transistor 10 bildet, kann ein Dotierungsniveau aufweisen, welches im Wesentlichen diesem des zweiten Bereichs 108 (der den Drainbereich der MOSFET-Anordnung bildet), in diesem Beispiel etwa 1018 At/cm3, entspricht. Darüber hinaus erstreckt sich eine leitende Feldplatte 114 auf der oberen Oxidisolationsschicht 112 über den Kanalbereich 106 und parallel zu diesem, um eine Gateelektrode der MOSFET-Anordnung zu bilden. Der Teil der leitenden Feldplatte 114, welcher sich über den Kanalbereich 106 und parallel zu diesem erstreckt, ist in 1 durch die Bezugsziffer 114a gekennzeichnet und von der Halbleiterschicht 104 durch einen dünnen Teil 112a der oberen Oxidisolationsschicht 112, welcher ein Gateoxid bildet und eine konstante Dicke aufweist, in diesem Fall etwa 0,1 Mikrometer oder weniger, isoliert.
  • Die obere Oxidisolationsschicht 112 ist über der dünnen Halbleiterschicht 104 vorgesehen und weist über einem Teil des lateralen Driftbereichs 110 einen im Wesentlichen konisch zulaufenden Teil 112b auf, welcher im Anschluss an den ersten Bereich 106 bis zu dem zweiten Bereich 108 an Dicke zunimmt. In dem vorliegenden Beispiel variiert die Dicke der oberen Oxidisolationsschicht 112 von einem Minimum von etwa 0,05 Mikrometer in dem Bereich 112a in Angrenzung an den ersten Bereich 106 bis zu etwa 2 Mikrometer (in Abhängigkeit der Dicke von Schicht 104) in dem Bereich 112c in Angrenzung an den zweiten Bereich 108.
  • Vorteilhafterweise kann die maximale Dicke der oberen Oxidisolationsschicht 112 in dem Bereich 112c im Wesentlichen identisch mit der Dicke der dünnen, vergrabenen Oxidisolationsschicht 102 vorgesehen werden.
  • Bei der Anordnung von 1 (und direkt im Gegensatz zu der Struktur in US-Patent 5 648 671) nimmt der Teil der oberen Oxidisolationsschicht 112b in Angrenzung an den ersten Bereich 106 in einer Richtung von dem ersten Bereich zu dem zweiten Be reich 108 im Wesentlichen kontinuierlich an Dicke zu, indem seine Ober- und Unterseite über eine Distanz, die um mindestens einen Faktor Fünf größer als die maximale Dicke der oberen Oxidisolationsschicht ist, außen konisch zulaufen. Ebenso weist der laterale Driftbereich 110 als unmittelbares Ergebnis der sich verjüngenden Unterseite der oberen Oxidisolationsschicht 112 in dem Bereich 112b einen entsprechenden Bereichsteil 110a in Angrenzung an den ersten Bereich 106 auf, welcher in der Richtung von dem ersten Bereich zu dem zweiten Bereich eine entsprechende, im Wesentlichen kontinuierliche Abnahme der Dicke aufweist. Diese Verjüngung von sowohl der oberen Oxidisolationsschicht als auch des lateralen Driftbereichs erfolgt über eine Distanz, welche um mindestens einen Faktor Fünf größer als die maximale Dicke der dünnen Halbleiterschicht 104 ist. Obgleich es auf der Hand liegt, dass innerhalb des Anwendungsbereichs der vorliegenden Erfindung ein großer Bereich dimensionaler Werte in Erwägung gezogen wird, kann die dünne Halbleiterschicht 104 bei einer maximalen Dicke von etwa 2,0 Mikrometer des oberen Oxidisolationsschichtteils 112c eine maximale Dicke von etwa 1,5 Mikrometer aufweisen; in diesem Fall weist der laterale Driftbereich 110 eine Mindestdicke von etwa 0,45 Mikrometer auf seiner rechten Seite auf.
  • Die auf der Oberseite der oberen Oxidisolationsschicht 112 angeordnete, leitende Feldplatte 114 kann aus Polysilicium, Polysilicium und Metall oder anderen geeigneten, leitfähigen Materialien vorgesehen werden.
  • Elektrische Anschlüsse an die leitende Feldplatte 114 sowie die verschiedenen Halbleiterbereiche und das Substrat 100 werden auf konventionelle Weise, die Personen mit durchschnittlichem Fachwissen bekannt ist und infolgedessen hier nicht dargestellt oder näher beschrieben wird, vorgesehen.
  • Es liegt in dem ins Auge gefassten Anwendungsbereich der vorliegenden Erfindung, dass die Variation der Dicke der oberen Oxidisolationsschicht 112 und des lateralen Driftbereichs 110 auf unterschiedliche Weise, jedoch im Wesentlichen kontinuierlich, variieren kann. Somit nimmt diese Variation der Dicke bei der in 1 dargestellten Anordnung die Form einer im Wesentlichen linearen Variation an, wohingegen in dem vereinfachten Teilquerriss von 2 eine Anordnung 12 dargestellt ist, welche im Allgemeinen der in 1 dargestellten Anordnung gleicht, mit der Ausnahme, dass die Variation der Dicke bei den durch 110a und 112b gekennzeichneten Teilen als eine im Wesentlichen nicht lineare Variation, wie zum Beispiel eine Quadratwurzelfunktion, dargestellt ist. Die genaue Art und Weise der auszuwählenden Variation der Dicke ist, was für Personen mit durchschnittlichem Fachwissen auf der Hand liegt, eine Funktion der einzelnen, zu erreichenden Bauelementparameter.
  • Eine weitere Darstellung der Erfindung in Form einer lateralen Dünnschicht-SOI-Diodenstruktur 14 wird in dem vereinfachten Teilquerschnitt in 3 gezeigt. Diese Diodenstruktur gleicht den zuvor beschriebenen Strukturen, insbesondere 1, mit der Ausnahme, dass der Sourcebereich 116 eliminiert wurde und die leitende Feldplatte 114 einen Teil 114b aufweist, welcher den ersten Bereich 106, der in diesem Ausführungsbeispiel als Anode der Diodenanordnung dient, kontaktiert. Die Kathode der Anordnung wird durch den zweiten Bereich 108 gebildet; ansonsten gleicht die Anordnung der in 1 dargestellten und wird folglich nicht näher beschrieben. Wie bei den zuvor beschriebenen MOSFETs können die Variationen der Dicke der oberen Oxidisolationsschicht und des lateralen Driftbereichs entweder lineare (wie dargestellt) oder nicht lineare Variationen sein.
  • Anordnungen gemäß der vorliegenden Erfindung, wie zum Beispiel die in den 1-3 dargestellten, können unter Anwendung konventioneller Verfahrenstechniken, die Personen mit durchschnittlichem Fachwissen bekannt sind, vorgesehen werden. Somit kann zum Beispiel das lineare Dotierungsprofil in Bereich 110 unter Anwendung eines Verfahrens, wie zum Beispiel des in US-Patent 5 300 448 offenbarten, vorgesehen werden, während die konisch zulaufende, obere Oxidisolationsschicht 112 und der Driftbereich 110 unter Anwendung von LOCOS-Techniken, wie zum Beispiel den in WO 99/34449 beschriebenen, ausgebildet werden können.
  • Anordnungen gemäß der vorliegenden Erfindung bieten die Vorteile einer signifikanten Erhöhung des zulässigen Sättigungsstromflusses sowie einer Reduzierung des Einschaltwiderstands der Bauelementstruktur bei gleichzeitiger Verbesserung der Fähigkeit, eine hohe Durchbruchspannung aufrechtzuerhalten. Dieses wird erreicht, indem ein wesentlich dickerer Halbleiterschichtbereich in Angrenzung an den ersten Bereich und ebenfalls eine wesentlich dünnere, obere Oxidisolationsschicht in diesem Bereich vorgesehen wird. Darüber hinaus werden scharfe Ecken und steile Schrägen in diesem Bereich verhindert, indem die Halbleiterschicht und die obere Oxidisolationsschicht über eine im Wesentlichen laterale Distanz und im Wesentlichen kontinuierlich verjüngt werden, womit die Durchbruchspannung erhöht wird. Diese Merkmale resultieren in Kombination in einer wesentlich verbesserten Bauelementstruktur, welche sich durch die oben erörterten Leistungsvorteile auszeichnet.
  • Obgleich die vorliegende Erfindung insbesondere unter Bezugnahme auf mehrere Bauelementstrukturen dargestellt und beschrieben wurde, liegt es für Fachkundige auf der Hand, dass verschiedene Änderungen in Form und Detail vorgenommen werden können, ohne bei von dem Anwendungsbereich der Erfindung, wie in den beigefügten Ansprüchen definiert, abzuweichen.

Claims (8)

  1. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI)-Anordnung (10) mit einem Halbleitersubstrat (100), einer dünnen, vergrabenen Oxidisolationsschicht (102) auf dem Substrat sowie einer, in einer dünnen Halbleiterschicht (104) auf dem dünnen, vergrabenen Oxid vorgesehenen, lateralen Halbleiteranordnung (10, 12, 14), wobei die dünne Halbleiterschicht einen ersten Bereich (106) eines ersten Leitfähigkeitstyps, einen zweiten Bereich (108) eines, zu dem ersten entgegengesetzten, zweiten Leitfähigkeitstyps, welcher von dem ersten Bereich durch einen lateralen Driftbereich (110) des zweiten Leitfähigkeitstyps beabstandet ist, eine obere Oxidisolationsschicht (112) über der dünnen Halbleiterschicht sowie eine leitende Feldplatte (114) auf der oberen Oxidisolationsschicht aufweist, wobei die obere Oxidisolationsschicht einen Schichtteil (112b) in Angrenzung an den ersten Bereich aufweist, welcher in einer Richtung vom dem ersten Bereich zu dem zweiten Bereich über eine Distanz, die um mindestens einen Faktor Fünf größer als die maximale Dicke der dünnen Halbleiterschicht ist, im Wesentlichen kontinuierlich an Dicke zunimmt, und der laterale Driftbereich einen Bereichsteil (110a) in Angrenzung an den ersten Bereich aufweist, welcher in einer Richtung von dem ersten Bereich zu dem zweiten Bereich über die Distanz im Wesentlichen kontinuierlich an Dicke abnimmt, wobei das Dotierungsniveau des lateralen Driftbereichs in einer Richtung von dem ersten Bereich zu dem zweiten Bereich linear zunimmt, dadurch gekennzeichnet, dass das Dotierungsniveau um einen Faktor von mindestens 40 linear zunimmt.
  2. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI) Anordnung nach Anspruch 1, wobei die Anordnung eine Diode (12) aufweist, die Feldplatte mit dem ersten Bereich verbunden ist, welcher eine erste Elektrode der Diode bildet, und der zweite Bereich eine zweite Elektrode der Diode bildet.
  3. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI) Anordnung nach Anspruch 2, wobei die maximale Dicke der oberen Oxidisolationsschicht im Wesentlichen der Dicke der dünnen, vergrabenen Oxidisolationsschicht entspricht.
  4. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI) Anordnung nach Anspruch 1, wobei die Anordnung einen MOSFET (10, 12) aufweist, die dünne Halbleiterschicht weiterhin einen dritten Bereich (116) des zweiten Leitfähigkeitstyps neben dem ersten Bereich auf einer, von dem lateralen Driftbereich entfernten Seite desselben aufweist, die leitende Feldplatte sich über den ersten Bereich erstreckt und von diesem isoliert ist, um eine Gateelektrode (114a) des MOSFETs zu bilden, und der dritte und zweite Bereich einen Source-(116) und einen Drain-(108) Bereich des MOSFETs bilden.
  5. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI) Anordnung nach Anspruch 4, wobei die maximale Dicke der oberen Oxidisolationsschicht im Wesentlichen einer Dicke der dünnen, vergrabenen Oxidisolationsschicht entspricht.
  6. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI) Anordnung nach Anspruch 1, wobei der Schichtteil der oberen Oxidisolationsschicht im Wesentlichen linear an Dicke zunimmt und der Bereichsteil des lateralen Driftbereichs im Wesentlichen linear an Dicke abnimmt.
  7. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI) Anordnung nach Anspruch 1, wobei der Schichtteil der oberen Oxidisolationsschicht im Wesentlichen nichtlinear an Dicke zunimmt und der Bereichsteil des lateralen Driftbereichs im Wesentlichen nicht-linear an Dicke abnimmt.
  8. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI) Anordnung nach Anspruch 7, wobei die nicht-lineare Weise eine Quadratwurzelfunktion aufweist.
DE69933645T 1998-06-19 1999-06-03 Laterale dünnschicht-soi-anordnung Expired - Fee Related DE69933645T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/100,832 US5969387A (en) 1998-06-19 1998-06-19 Lateral thin-film SOI devices with graded top oxide and graded drift region
US100832 1998-06-19
PCT/IB1999/001004 WO1999066539A2 (en) 1998-06-19 1999-06-03 Lateral thin-film soi devices with graded top oxide and graded drift region

Publications (2)

Publication Number Publication Date
DE69933645D1 DE69933645D1 (de) 2006-11-30
DE69933645T2 true DE69933645T2 (de) 2007-08-30

Family

ID=22281770

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69933645T Expired - Fee Related DE69933645T2 (de) 1998-06-19 1999-06-03 Laterale dünnschicht-soi-anordnung

Country Status (6)

Country Link
US (1) US5969387A (de)
EP (1) EP1038308B1 (de)
JP (1) JP2002518843A (de)
KR (1) KR100560230B1 (de)
DE (1) DE69933645T2 (de)
WO (1) WO1999066539A2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973358A (en) * 1997-07-01 1999-10-26 Citizen Watch Co., Ltd. SOI device having a channel with variable thickness
US6166418A (en) * 1997-12-16 2000-12-26 Infineon Technologies Ag High-voltage SOI thin-film transistor
US6133591A (en) * 1998-07-24 2000-10-17 Philips Electronics North America Corporation Silicon-on-insulator (SOI) hybrid transistor device structure
US6358791B1 (en) * 1999-06-04 2002-03-19 International Business Machines Corporation Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby
US6221737B1 (en) * 1999-09-30 2001-04-24 Philips Electronics North America Corporation Method of making semiconductor devices with graded top oxide and graded drift region
JP2001257360A (ja) * 2000-01-05 2001-09-21 Mitsubishi Electric Corp 半導体装置
US6468878B1 (en) 2001-02-27 2002-10-22 Koninklijke Philips Electronics N.V. SOI LDMOS structure with improved switching characteristics
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
US6847081B2 (en) * 2001-12-10 2005-01-25 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US6627958B2 (en) 2001-12-10 2003-09-30 Koninklijke Philips Electronics N.V. Lateral high voltage semiconductor device having a sense terminal and method for sensing a drain voltage of the same
JP2006202948A (ja) * 2005-01-20 2006-08-03 Toshiba Corp 半導体素子
JP6828472B2 (ja) * 2017-02-01 2021-02-10 富士電機株式会社 半導体装置
US11876134B2 (en) * 2021-09-29 2024-01-16 Texas Instruments Incorporated Transistor device with buffered drain

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706623A1 (de) * 1977-02-16 1978-08-17 Siemens Ag Mis-fet fuer hohe source-drain-spannungen
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
US5362979A (en) * 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5322804A (en) * 1992-05-12 1994-06-21 Harris Corporation Integration of high voltage lateral MOS devices in low voltage CMOS architecture using CMOS-compatible process steps
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US5648671A (en) * 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
TW360982B (en) * 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
US5710451A (en) * 1996-04-10 1998-01-20 Philips Electronics North America Corporation High-voltage lateral MOSFET SOI device having a semiconductor linkup region
WO1999034449A2 (en) * 1997-12-24 1999-07-08 Koninklijke Philips Electronics N.V. A high voltage thin film transistor with improved on-state characteristics and method for making same

Also Published As

Publication number Publication date
EP1038308B1 (de) 2006-10-18
DE69933645D1 (de) 2006-11-30
US5969387A (en) 1999-10-19
WO1999066539A2 (en) 1999-12-23
KR20010022980A (ko) 2001-03-26
KR100560230B1 (ko) 2006-03-10
EP1038308A2 (de) 2000-09-27
JP2002518843A (ja) 2002-06-25
WO1999066539A3 (en) 2000-03-09

Similar Documents

Publication Publication Date Title
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE60033271T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-pmos-bauelement mit drain-ausdehnungszone
DE69403306T2 (de) Laterales SOI-Halbleiterbauelement mit lateraler Driftregion
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE3816002C2 (de)
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE69224709T2 (de) Halbleiteranordnung mit verbesserter Durchbruchspannungs-Charakteristik
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE3881304T2 (de) MOS-Transistor.
DE19701189B4 (de) Halbleiterbauteil
DE2706623C2 (de)
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE69933645T2 (de) Laterale dünnschicht-soi-anordnung
DE2940699A1 (de) Mosfet-anordnung, insbesondere leistungs-mosfet-anordnung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE69329097T2 (de) Neue Anordnung für eine Vorrichtung mit vielen HV-LDMOS Transistoren und einer Schaltung innerhalb einer schwebenden Wanne
EP0011879A1 (de) Feldeffekttransistor
DE3689931T2 (de) Schnell schaltende laterale Transistoren mit isoliertem Gate.
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
DE3021042C2 (de) Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE69325994T2 (de) Integrierte Struktur eines Strom-Fühlwiderstandes für Leistungs-MOSFET-Vorrichtungen, insbesondere für Leistungs-MOSFET-Vorrichtungen mit einer Überstrom-Selbst-Schutzschaltung

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee