JP2002518843A - 上部酸化膜及びドリフト領域が傾斜した横型薄膜ｓｏｉ装置 - Google Patents

上部酸化膜及びドリフト領域が傾斜した横型薄膜ｓｏｉ装置

Info

Publication number
JP2002518843A
JP2002518843A JP2000555281A JP2000555281A JP2002518843A JP 2002518843 A JP2002518843 A JP 2002518843A JP 2000555281 A JP2000555281 A JP 2000555281A JP 2000555281 A JP2000555281 A JP 2000555281A JP 2002518843 A JP2002518843 A JP 2002518843A
Authority
JP
Japan
Prior art keywords
region
lateral
insulating layer
thin
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000555281A
Other languages
English (en)
Inventor
レタヴィック，テオドア
シンプソン，マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002518843A publication Critical patent/JP2002518843A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 薄膜ＳＯＩ装置は埋込まれた薄酸化膜上の半導体薄膜上に設けられるダイオード又はＭＯＳＦＥＴのような横型半導体装置を有する。横型半導体装置は横型ドリフト領域によって離間された少なくとも二つの半導体領域を有する。上部酸化膜絶縁層は半導体薄膜上に設けられ、伝導性フィールドプレートは上部酸化膜絶縁層上に設けられる。高められた装置の性能を提供するには半導体薄膜の最大の厚さよりも少なくとも約５倍大きい距離に亘って、上部酸化膜層の一部分が実質的に連続的な形で厚さを増加する一方で、上部酸化膜層の下部横型ドリフト領域の一部分は実質的に連続的な形で厚さを減少する。

Description

【発明の詳細な説明】
【０００１】 本発明は絶縁層上への半導体（ＳＯＩ）装置の分野に関わり、特に高電圧及び
電力アプリケーションに適するＭＯＳＦＥＴ及びダイオードのような横型薄膜Ｓ
ＯＩ装置に関する。
【０００２】 高電圧電力装置を製造するにあたって、降伏電圧、寸法、伝導損、並びに、製
造の容易性及び信頼性等の面においてトレードオフ及び折衷が一般的に成されね
ばならない。しばしば、降伏電圧のような一つのパラメータを改善することは、
伝導損のような別のパラメータの劣化を起因する。理想的には、このような装置
は、動作及び製造の欠陥を最小限に留めると共に、全ての面において優れた特性
を示すことが望まれる。
【０００３】 降伏電圧の増加が線形のドーピングプロファイルをドリフト領域に設けること
で達成される基本的なＳＯＩ構造の改善は、関連する米国特許第５，２４６，８
７０号及び米国特許第５，４１２，２４１号に記載され、これらの関連特許は、
本願と同一人に譲受され、ここでは参考として引用される。これらのＳＯＩ装置
では、横型ＭＯＳ構造のチャネルとドレインとの間のドリフト領域は、薄くされ
た部分及び線形の横型ドーピング密度プロファイルのような様々な特徴が与えら
れており、これらの結果として、実質的に降伏電圧の増加の特性が得られる。加
えて、ドリフト領域に２倍の伝導電荷が配置されるように、上部フィールドプレ
ートは本質的に一定の厚さのフィールド酸化膜上に設けられ、これによって降伏
電圧を減少させることなく伝導損を減少する。しかしながら、高い降伏電圧を維
持するためには、ドリフト領域のソース側に近い方の伝導電荷の合計は非常に小
さいまま保持されるべきであり、それによって電流にボトルネックが生じ、伝導
損の最適減少が妨げられる。
【０００４】 基本的なＳＯＩ構造の別の改善は、本願と同一人に譲受され、参考のため引用
された米国特許第５，６４８，６７１号に記載される。この特許は線形的に傾斜
したフィールド酸化膜と線形のドーピングプロファイルとの特徴を含む横型薄膜
ＳＯＩ装置を示し、これらの特徴は降伏電圧を減少することなく伝導損を減少さ
せることに役立つ。又別の改善された高電圧薄膜は、本願と同一人に譲受され、
本願発明者によって発明され、参考のため引用された国際公開特許出願ＰＣＴ／
ＩＢ９８／０２０６０に開示される。この出願はこのような装置を改善するため
に別の技術を開示し、中間の厚さのステップ酸化膜領域を使用することで電流伝
搬能力を増加する一方で、高い降伏電圧を維持する。
【０００５】 前述の全ての構造は、標準ＳＯＩ構造を改良するが、これらの構造はソースフ
ォロワモードの高電流レベルでは効果的且つ効率的に動作し得ないといった欠点
が未だ解決されておらず、その点で「ソースハイ」バイアス条件が動作中に要求
され、高い降伏電圧は高電流レベルを処理すべき装置で維持されなくてはならな
い。
【０００６】 それ故に、ＭＯＳＦＥＴ装置の動作、特にソースフォロワモードでのＭＯＳＦ
ＥＴ装置の動作は、許容飽和電流の流れを著しく増加させ又装置構造のオン抵抗
を減少させる一方で高い降伏電圧能力を維持することによって高められる上述の
タイプの横型薄膜ＳＯＩ装置構成を有することが望ましい。
【０００７】 従って、本発明の目的は、装置の降伏電圧能力を折衷することなく、飽和電流
の流れを著しく増加させ、装置構造の最小限の到達可能な特定のオン抵抗を減少
させる設計構造を用いることによって、特にソースフォロワモードでのＭＯＳＦ
ＥＴの性能を改良し得る横型薄膜ＳＯＩ装置を提供することである。本発明によ
ると、これらの目的は半導体基板と、基板上に埋込まれた薄酸化膜絶縁層と、埋
込まれた薄酸化膜上の半導体薄膜に設けられる横型半導体装置と、半導体薄膜上
の上部酸化膜絶縁層と、上部酸化膜絶縁層上の伝導性フィールドプレートとを有
するタイプの横型薄膜ＳＯＩ装置で達成される。半導体薄膜は，第１の伝導型の
第１の領域と、第１の領域と反対側に在り、第１の領域から第２の伝導型の横型
ドリフト領域によって離間される第２の伝導型の第２の領域とを有する。
【０００８】 本発明によると上記目的は上部酸化膜絶縁層が、第１の領域に隣接して位置し
第１の領域から第２の領域の方向に上部酸化膜絶縁層の最大の厚さよりも約５倍
大きい距離に亘って実質的に連続的な形で厚さを増加する層部分を設け、横型ド
リフト領域が、第１の領域に隣接し第１の領域から第２の領域の方向に同じ距離
に亘って同様に実質的に連続的な形で厚さを減少する領域部分を設けることによ
って達成される。
【０００９】 このような構造は、第１の領域に隣接して実質的により厚い半導体膜領域を設
け、又、この領域に実質的により薄い上部酸化膜絶縁層を設ける。加えて、この
ような装置の構造はこの領域の酸化膜及び半導体膜層で鋭いエッジ及び急なスロ
ープを回避する。これらの特徴は、組合わさることで結果として上述の性能の利
点を得られ、それはＭＯＳＦＥＴ装置のソースフォロワモード動作で特に重要で
ある。
【００１０】 本発明の望ましい実施例では、ＳＯＩ装置がＭＯＳＦＥＴ装置である一方で、
本発明の更なる望ましい実施例では装置がダイオードであり得、この場合本発明
の特徴は所与の電流（従って伝導損の減少）での減少するフォワード電圧降下に
よる性能の高まりを与え更にダイオード降伏電圧を増加し得る。
【００１１】 本発明の更なる望ましい実施例では、上述の厚さの増加及び減少は実質的に線
形的にか若しくは平方根関数によるような非線形的にのいずれかで起り得る。
【００１２】 従って本発明によるＳＯＩ装置は、高電流及び高電圧操作能力が実質的に高め
られる、特にＭＯＳＦＥＴ装置のソースフォロワ動作が実質的に高められる点で
著しい改善を提供する。
【００１３】 これら及び他の本発明の面は以下に説明する実施例を参照にして明確にされ明
白になるだろう。 本発明は添付図と共に読まれるべき以下の説明を参照にしてより完全に理解さ
れ得るだろう。
【００１４】 図中、同じ伝導型を有する半導体領域は一般的に同方向に斜線が画かれて示さ
れ、又図は一定の比率で描かれていないことに注意すべきである。
【００１５】 図１では、本発明による横型薄膜ＳＯＩ ＭＯＳＦＥＴ構造１０が簡略された
断面図で示される。この構造は、典型的には１０１８−１０２０／ｃｍ３のドー
ピング濃度を有するｎ型シリコン材料から形成される半導体基板１００を有し、
この半導体基板の上には、典型的には０．１ミクロン乃至５．０ミクロンの酸化
ケイ素層から形成される埋込まれた薄酸化膜絶縁層１０２を有する。本例の装置
では、絶縁層１０２は２乃至３ミクロンの範囲の厚さを有利に有し得る。
【００１６】 半導体薄膜１０４は絶縁層１０２上に設けられ約０．１乃至２．０ミクロンの
範囲の厚さを有し、この半導体薄膜１０４上にはこの場合はＭＯＳＦＥＴである
横型半導体装置が設けられる。図１で示される実施例では、半導体薄膜１０４は
、ここではｐ型伝導性であり約１０１７／ｃｍ３のドーピングレベルを有する第
１の領域１０６を有し、この領域は装置のチャネル領域として機能する。装置の
ドレインは、ここではｎ型伝導性であり１０１８／ｃｍ３のドーピングレベルを
有する第２の領域１０８によって形成される。第２の領域１０８は、ここではｎ
型伝導性であり本例では実質的に線形的な横型ドーピングプロファイルを有する
半導体横型ドリフト領域１１０によって第１の領域１０６から離間されこの半導
体横型ドリフト領域の左側（チャネル側）に約１．０＊１０１２／ｃｍ２の電荷
濃度を有し右側（ドレイン側）に約２．０＊１０１３／ｃｍ２の電荷濃度を有す
る。
【００１７】 一般的には、横型ドリフト領域のドーピングレベルは少なくとも約４０倍で線
形的に増加すべきである。
【００１８】 図１のＭＯＳＦＥＴ実施例では、半導体薄膜１０４は更に横型ドリフト領域１
１０から遠い側で第１の領域１０６に並んで位置するｎ型伝導性の第３の領域１
１６を有する。ＭＯＳＦＥＴトランジスタ１０のソース領域１０８を形成するこ
の第３の領域は、（ＭＯＳＦＥＴ装置のドレイン領域を形成する）本例では約１
０１８／ｃｍ３の第２の領域１０８のドーピングレベル、に実質的に等しいドー
ピングレベルを有し得る。加えて、上部酸化膜絶縁層１１２上の伝導性フィール
ドプレート１１４はＭＯＳＦＥＴ装置のゲート電極を形成するようチャネル領域
１０６上をチャネル領域１０６と平行に延在する。チャネル領域１０６上を平行
に延在する伝導性フィールドプレート１１４の一部は、図１で参照番号１１４ａ
として示され、ゲート酸化膜を形成し、ここでは約０．１ミクロン以下の一定の
厚さを有する上部酸化膜絶縁層１１２の薄い部分１１２ａによって半導体薄膜１
０４から絶縁される。
【００１９】 上部酸化膜絶縁層１１２は半導体薄膜１０４上に設けられ、実質的に先細状に
なる部分１１２ｂを横型ドリフト領域１１０の部分上に有し、この先細状になる
部分１１２ｂは第１の領域１０６に隣接する部分から第２の領域１０８の方向に
厚さが増加する。本例では、上部酸化膜絶縁層１１２の厚さは第１の領域１０６
に隣接する区域１１２ａでの約０．０５ミクロンを最小値として第２の領域１０
８に隣接する区域１１２ｃでの約２ミクロン（膜１０４の厚さによる）まで多様
である。
【００２０】 有利には、上部酸化膜絶縁層１１２の最大の厚さは区域１１２ｃであり、埋込
まれた薄い絶縁層１０２の厚さに実質的に等しく形成され得る。
【００２１】 （米国特許第５，６４８，６７１号に相反して）本発明によると、第１の領域
１０６に隣接する上部酸化膜絶縁層１１２ｂの一部は、上部酸化膜絶縁層の上部
表面及び下部表面の両方を、典型的には上部酸化膜絶縁層の最大の厚さよりも少
なくとも約５倍大きくてもよい距離に亘って、外向きに先細状にすることで第１
の領域から第２の領域１０８の方向に実質的に連続的な形で厚さが増加する。同
様にして、領域１１２ｂにおける上部酸化膜絶縁層１１２の先細状にされた下部
表面の直接的な結果として、横型ドリフト領域１１０は第１の領域１０６に隣接
して上部酸化膜絶縁層１１２に対応する領域部分１１０ａを有し、この領域部分
は上部酸化膜絶縁層の増加に対応して第１の領域から第２の領域の方向に実質的
に連続的な形で厚さが減少する。典型的には、上部酸化膜絶縁層及び横型ドリフ
ト領域の両方の先細りの状態は半導体薄膜１０４の最大の厚さよりも少なくとも
約５倍大きい距離に亘って起る。広い範囲の寸法の値が本発明の範囲内で考慮さ
れるべきである一方で、上部酸化膜絶縁層の最大の厚さ部分１１２ｃが最大の厚
さ約２．０ミクロンを有するとき半導体薄膜１０４は最大の厚さ約１．５ミクロ
ンを有し得、この場合横型ドリフト領域１１０はその右側で最小の厚さ約０．４
５ミクロンを有する。
【００２２】 上部酸化膜絶縁層１１２上に位置する伝導性フィールドプレート１１４はポリ
シリコン、ポリシリコンと金属、又は他の適当な伝導性材料から形成され得る。
【００２３】 伝導性フィールドプレート１１４のみならず様々な半導体領域及び基板１００
への電気的接続は当業者に周知の従来の方法で成され、それ故にここではこれ以
上示さず説明もしない。
【００２４】 上部酸化膜絶縁層１１２及び横型ドリフト領域１１０の厚さの変化が異なる方
法ではあるが実質的に連続的な形で多様となり得ることは、本発明において考慮
された事項の範囲内に含まれる。従って、図１に示される実施例では厚さのこの
変化は実質的に線形的な変化の形態をとる一方で、図２の部分的に簡略化された
断面図では装置１２は１１０ａ及び１１２ｂと示される部分の厚さの変化が平方
根関数のように実質的に非線形的な変化で示される以外は図１の装置と略類似し
て示される。厚さにおける変化の選択されるべき正確な方法は、当業者に明確と
なるであろう達成されるべき特定の装置のパラメータの関数となる。
【００２５】 更に、本発明の別の実施例が横型薄膜ＳＯＩダイオード構造１４の形態で図３
に簡略された部分断面図で示される。このダイオード構造は、ソース領域１１６
が省略されること及び伝導性フィールドプレート１１４が第１の領域１１６に接
触し本実施例ではダイオード装置の陽極として機能する部分１１４ｂを有するこ
と以外で前述に説明された特に図１の構造と類似する。装置の陰極は第２の領域
１０８によって形成され、他の面においても装置は図１で示される装置に類似す
るためこれ以上詳細には説明しない。前述に説明したＭＯＳＦＥＴ実施例でのよ
うに、上部酸化膜絶縁層及び横型ドリフト領域の厚さにおける変化は線形（図示
の通り）又は非線形な変化のいずれかであり得る。
【００２６】 本発明による図１乃至３で示されるような装置は、当業者に周知の従来の処理
技術を使用して形成され得る。従って、例えば領域１１０の線形なドーピングプ
ロファイルは、ここでは参考のため引用された米国特許第５，３０，４８８号に
開示されているような方法を使用して達成され得る一方で、先細状の上部酸化膜
絶縁層１１２及びドリフト領域１１０は米国特許出願第０８／９９８，０４８号
に開示されているようなＬＯＣＯＳ技術を使用して形成され得る。
【００２７】 本発明による装置は高い降伏電圧能力を改善する一方で許容飽和電流を著しく
増加し、又装置構造のオン抵抗を減少する利点を達成する。これは、第１の領域
に隣接して実質的により厚い半導体膜領域を設け、更にこの領域に実質的により
薄い上部酸化膜絶縁層を設けることで成し遂げられる。加えて、従来技術のとき
よりも実質的に大きい横型距離に亘って実質的に連続的な形で、半導体膜及び上
部酸化膜絶縁層を先細状にすることで酸化膜及び半導体膜層での鋭いエッジ及び
急なスロープはこの領域で回避され、従って降伏電圧を増加する。これらの特徴
は組合わされ、その結果として装置構造を実質的に改良し、上述した性能の利点
を生じる。
【００２８】 上記の通り、本発明は幾つかの望ましい実施例を参照して具体的に示され説明
されているが、本発明の精神及び範囲を逸脱することなく様々な形態及び詳細の
変更をなし得ることは当業者に理解されるだろう。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による横型ＳＯＩ ＭＯＳＦＥＴ装置の簡略化された断
面図である。
【図２】 本発明の第２の実施例による横型ＳＯＩ ＭＯＳＦＥＴ装置の簡略化された断
面図である。
【図３】 本発明の第３の実施例による横型ＳＯＩダイオード装置の簡略化された断面図
である。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5F110 AA13 BB12 CC02 DD05 DD13 EE02 EE09 EE14 FF02 FF12 GG02 GG22 GG24 GG34 HM12

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、上記基板上に埋込まれた薄酸化膜絶縁層と、
    上記埋込まれた薄酸化膜絶縁層上の半導体薄膜に設けられる横型半導体装置と、
    上記半導体薄膜上の上部酸化膜絶縁層と、上記上部酸化膜絶縁層上の伝導性フィ
    ールドプレートとを有し、上記半導体薄膜は、第１の伝導型の第１の領域と、上
    記第１の領域と反対側に在り上記第１の領域から第２の伝導型の横型ドリフト領
    域によって離間される第２の伝導型の第２の領域とを有する横型薄膜ＳＯＩ装置
    であって、 上記上部酸化膜絶縁層は、上記第１の領域に隣接して位置し上記第１の領域か
    ら上記第２の領域の方向に上記半導体薄膜の最大の厚さよりも約５倍大きい距離
    に亘って実質的に連続的な形で厚さが増加する層部分を有し、 上記横型ドリフト領域は、上記第１の領域に隣接し上記第１の領域から上記第
    ２の領域の方向に上記距離に亘って上記実質的に連続的な形で厚さが減少する領
    域部分を有することを特徴とする横型薄膜ＳＯＩ装置。
  2. 【請求項２】 上記横型半導体装置はダイオードであり、 上記伝導性フィールドプレートは上記第１の領域に接続されて上記ダイオード
    の第１の電極を形成し、上記第２の領域は上記ダイオードの第２の電極を形成す
    る、請求項１記載の横型薄膜ＳＯＩ装置。
  3. 【請求項３】 上記上部酸化膜絶縁層の最大の厚さは上記埋込まれた薄酸化
    膜絶縁層の厚さに実質的に等しい請求項２記載の横型薄膜ＳＯＩ装置。
  4. 【請求項４】 上記横型半導体装置はＭＯＳＦＥＴであり、 上記半導体薄膜は、上記横型ドリフト領域から遠い側で上記第１の領域と並べ
    られた上記第２の伝導型の第３の領域を更に有し、 上記伝導性フィールドプレートは、上記ＭＯＳＦＥＴのゲート電極を形成する
    よう上記第１の領域上に延在し且つ上記第１の領域から絶縁され、 上記第３及び第２の領域は上記ＭＯＳＦＥＴのソース領域及びドレイン領域を
    形成する、請求項１記載の横型薄膜ＳＯＩ装置。
  5. 【請求項５】 上記上部酸化膜絶縁層の最大の厚さは上記埋込まれた薄酸化
    膜絶縁層の厚さに実質的に等しい請求項４記載の横型薄膜ＳＯＩ装置。
  6. 【請求項６】 上記横型ドリフト領域のドーピングレベルは上記第１の領域
    から上記第２の領域の方向に線形に増加する請求項１記載の横型薄膜ＳＯＩ装置
    。
  7. 【請求項７】 上記ドーピングレベルは少なくとも約４０倍で線形に増加す
    る請求項６記載の横型薄膜ＳＯＩ装置。
  8. 【請求項８】 上記上部酸化膜絶縁層の上記層部分は実質的に線形的な形で
    厚さが増加し、 上記横型ドリフト領域の上記領域部分は上記実質的に線形的な形で厚さが減少
    する請求項１記載の横型薄膜ＳＯＩ装置。
  9. 【請求項９】 上記上部酸化膜絶縁層の上記層部分は実質的に非線形的な形
    で厚さが増加し、 上記横型ドリフト領域の上記領域部分は上記実質的に非線形的な形で厚さが減
    少する請求項１記載の横型薄膜ＳＯＩ装置。
  10. 【請求項１０】 上記非線形的な形は平方根関数で表わされる請求項９記載
    の横型薄膜ＳＯＩ装置。
JP2000555281A 1998-06-19 1999-06-03 上部酸化膜及びドリフト領域が傾斜した横型薄膜ｓｏｉ装置 Pending JP2002518843A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/100,832 US5969387A (en) 1998-06-19 1998-06-19 Lateral thin-film SOI devices with graded top oxide and graded drift region
US09/100,832 1998-06-19
PCT/IB1999/001004 WO1999066539A2 (en) 1998-06-19 1999-06-03 Lateral thin-film soi devices with graded top oxide and graded drift region

Publications (1)

Publication Number Publication Date
JP2002518843A true JP2002518843A (ja) 2002-06-25

Family

ID=22281770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000555281A Pending JP2002518843A (ja) 1998-06-19 1999-06-03 上部酸化膜及びドリフト領域が傾斜した横型薄膜ｓｏｉ装置

Country Status (6)

Country Link
US (1) US5969387A (ja)
EP (1) EP1038308B1 (ja)
JP (1) JP2002518843A (ja)
KR (1) KR100560230B1 (ja)
DE (1) DE69933645T2 (ja)
WO (1) WO1999066539A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125415A (ja) * 2017-02-01 2018-08-09 富士電機株式会社 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973358A (en) * 1997-07-01 1999-10-26 Citizen Watch Co., Ltd. SOI device having a channel with variable thickness
US6166418A (en) * 1997-12-16 2000-12-26 Infineon Technologies Ag High-voltage SOI thin-film transistor
US6133591A (en) * 1998-07-24 2000-10-17 Philips Electronics North America Corporation Silicon-on-insulator (SOI) hybrid transistor device structure
US6358791B1 (en) * 1999-06-04 2002-03-19 International Business Machines Corporation Method for increasing a very-large-scale-integrated (VLSI) capacitor size on bulk silicon and silicon-on-insulator (SOI) wafers and structure formed thereby
US6221737B1 (en) * 1999-09-30 2001-04-24 Philips Electronics North America Corporation Method of making semiconductor devices with graded top oxide and graded drift region
JP2001257360A (ja) * 2000-01-05 2001-09-21 Mitsubishi Electric Corp 半導体装置
US6468878B1 (en) 2001-02-27 2002-10-22 Koninklijke Philips Electronics N.V. SOI LDMOS structure with improved switching characteristics
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
US6847081B2 (en) 2001-12-10 2005-01-25 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US6627958B2 (en) 2001-12-10 2003-09-30 Koninklijke Philips Electronics N.V. Lateral high voltage semiconductor device having a sense terminal and method for sensing a drain voltage of the same
JP2006202948A (ja) * 2005-01-20 2006-08-03 Toshiba Corp 半導体素子
US11876134B2 (en) * 2021-09-29 2024-01-16 Texas Instruments Incorporated Transistor device with buffered drain

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2706623A1 (de) * 1977-02-16 1978-08-17 Siemens Ag Mis-fet fuer hohe source-drain-spannungen
US5362979A (en) * 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
EP0497427B1 (en) * 1991-02-01 1996-04-10 Koninklijke Philips Electronics N.V. Semiconductor device for high voltage application and method of making the same
US5322804A (en) * 1992-05-12 1994-06-21 Harris Corporation Integration of high voltage lateral MOS devices in low voltage CMOS architecture using CMOS-compatible process steps
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US5648671A (en) * 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
TW360982B (en) * 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
US5710451A (en) * 1996-04-10 1998-01-20 Philips Electronics North America Corporation High-voltage lateral MOSFET SOI device having a semiconductor linkup region
JP2001513270A (ja) * 1997-12-24 2001-08-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改良されたオン状態特性を有する高電圧薄膜トランジスタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125415A (ja) * 2017-02-01 2018-08-09 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
KR20010022980A (ko) 2001-03-26
EP1038308B1 (en) 2006-10-18
DE69933645T2 (de) 2007-08-30
KR100560230B1 (ko) 2006-03-10
US5969387A (en) 1999-10-19
EP1038308A2 (en) 2000-09-27
WO1999066539A3 (en) 2000-03-09
DE69933645D1 (de) 2006-11-30
WO1999066539A2 (en) 1999-12-23

Similar Documents

Publication Publication Date Title
US7319256B1 (en) Shielded gate trench FET with the shield and gate electrodes being connected together
US5411901A (en) Method of making high voltage transistor
US6717230B2 (en) Lateral device with improved conductivity and blocking control
KR100652449B1 (ko) 횡형 박막 실리콘-온-절연체 ｊｆｅｔ 디바이스
JP2771172B2 (ja) 縦型電界効果トランジスタ
JP3167457B2 (ja) 半導体装置
US6849898B2 (en) Trench MIS device with active trench corners and thick bottom oxide
US7345339B2 (en) Vertical channel FET with super junction construction
US5648671A (en) Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
US7476932B2 (en) U-shape metal-oxide-semiconductor (UMOS) gate structure for high power MOS-based semiconductor devices
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
JP2002518843A (ja) 上部酸化膜及びドリフト領域が傾斜した横型薄膜ｓｏｉ装置
KR100762545B1 (ko) Ｌｍｏｓｆｅｔ 및 그 제조 방법
KR100750411B1 (ko) 반도체 디바이스 제조 방법
US6028337A (en) Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region
US6232636B1 (en) Lateral thin-film silicon-on-insulator (SOI) device having multiple doping profile slopes in the drift region
US6355944B1 (en) Silicon carbide LMOSFET with gate reach-through protection
JPH0518267B2 (ja)
US20220367713A1 (en) Vertical field effect transistor and method for the formation thereof
JPH03205832A (ja) 絶縁ゲート形半導体装置とその製造方法
JPH09199721A (ja) 電界効果トランジスタ
JPH09246545A (ja) 電力用半導体素子
JPH0548091A (ja) 高耐圧ｍｏｓｆｅｔ
JPS58145156A (ja) 半導体装置
JPS61159767A (ja) 絶縁ゲ−ト型電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070313

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302